JP3775152B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3775152B2 JP3775152B2 JP2000049909A JP2000049909A JP3775152B2 JP 3775152 B2 JP3775152 B2 JP 3775152B2 JP 2000049909 A JP2000049909 A JP 2000049909A JP 2000049909 A JP2000049909 A JP 2000049909A JP 3775152 B2 JP3775152 B2 JP 3775152B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- semiconductor element
- semiconductor
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子が積層された半導体装置に関する。更に詳しくは、積層された複数の半導体素子が比較的多くの熱を発生する半導体装置に関するものである。
【０００２】
【従来の技術】
図６に示すように、従来複数の半導体素子３を搭載する半導体装置１では、セラミック基板２の上面にそれら複数の半導体素子３を並列に搭載するものが知られている。このセラミック基板２にはＣｕ箔が接着され、半導体素子３を搭載する上面のＣｕ箔はエッチング加工され、そのセラミック基板２の上面には所定の回路パターン２ａが形成される。半導体素子３の搭載は、この回路パターン２ａにはんだ付することにより行われ、半導体素子３の端子部分はワイヤ４又は平板によりそれらの回路パターン２ａに接続される。また、回路パターン２ａには端子６が設けられ、この端子６は回路パターン２ａを介して複数の半導体素子のそれぞれの端子部分に電気的に接続するように構成される。
【０００３】
一方、発熱量が比較的多い半導体素子３を搭載する半導体装置１では、このセラミック基板２をヒートシンク７に積層するのが一般的である。このセラミック基板２のヒートシンク７への積層は、複数の半導体素子３をセラミック基板２とともに一体的にモールドしたものをねじ８により機械的に積層するものや、図示しないが、表面にニッケルメッキが施された銅により形成されたヒートシンクに、セラミック基板下面に接着されたＣｕ箔をはんだ付けすることによりセラミック基板をヒートシンクに積層すること等が知られている。このようにヒートシンク７にセラミック基板２を接着した半導体装置１では、半導体素子３が発した熱が回路パターン２ａ、セラミック基板２及びヒートシンク７を介して外部に放散されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかし、セラミック基板２の上面に形成された所定の回路パターン２ａに半導体素子３を並列に搭載する従来の半導体装置１では、半導体素子３の数によりセラミック基板２の大きさが定められ、比較的多くの半導体素子３が搭載される半導体装置１では比較的広い面積を有するセラミック基板２を用いる必要があり、半導体装置１の設置面積が拡大する不具合がある。この不具合を解消するために、複数の半導体素子３を積み上げて半導体装置１の設置面積を縮小することも考えられるが、半導体素子３の発熱量が比較的多い場合には、積み上げられた半導体素子３から発する熱の放散が妨げられる問題点がある。
本発明の目的は、熱を有効に放散しつつ半導体素子の実装密度を向上させて設置面積を縮小し得る半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に係る発明は、図１に示すように、複数の半導体素子１１ａ，１１ｂが積層された半導体装置である。
その特徴ある点は、最下位の半導体素子１１ａが主ヒートシンク１２の上面に接着されたパワーモジュール用基板１３の回路パターン１３ａに積層され、最下位の半導体素子１１ａ以外の他の半導体素子１１ｂが最下位の半導体素子１１ａにそれぞれ補助ヒートシンク１６を介して順次積層され、補助ヒートシンク１６の下面に下位の半導体素子１１ａの端子部分に搭載する電極用基板１７が接着され、補助ヒートシンク１６の上面に上位の半導体素子１１ｂを搭載する絶縁性基板１８が接着され、パワーモジュール用基板１３，電極用基板１７及び絶縁性基板１８は両面にＡｌ板１７ａ，１７ｂが積層接着されたＡｌＮ又はＳｉ 3 Ｎ 4 からなるところにある。
この請求項１に係る半導体装置１０では、半導体素子１１ａ，１１ｂから発せられた熱が主ヒートシンク１２又は補助ヒートシンク１６から外部に放散される。この結果、複数の半導体素子１１ａ，１１ｂを積層しても、積み上げられた半導体素子１１ａ，１１ｂが発する熱の放散は妨げられない。
また、下位の半導体素子１１ａと、補助ヒートシンク１６と、その上位の半導体素子１１ｂの積層がはんだ付により行うことができ、その積層が比較的容易になる。
【０００６】
請求項２に係る発明は、請求項１に係る発明であって、最上位の半導体素子１１ｂの端子部分に電極用基板１７が搭載された半導体装置である。
この請求項２に係る発明では、電極用基板１７を介して最上位の半導体素子１１ｂの端子部分を配線することにより、その配線の自由度が向上する。
請求項３に係る発明は、請求項２に係る発明であって、最上段の半導体素子１１ｂに搭載された電極用基板１７に補助ヒートシンク１６が搭載された半導体装置である。
この請求項３に係る発明では、最上位の半導体素子１１ｂが比較的多くの熱を発するものであっても、その熱を有効に外部に放散することができる。
【０００７】
請求項４に係る発明は、請求項１ないし３いずれか１項に係る発明であって、端子２１が内周面に設けられた枠部材１９が補助ヒートシンク１６及び複数の半導体素子１１ａ，１１ｂを包囲するように主ヒートシンク１２の上面に取付けられ、複数の半導体素子１１ａ，１１ｂのそれぞれの端子部分が端子部分に接触するＡｌ板１７ａを介して直接又は接続部材２２により端子２１に接続された半導体装置である。
この請求項４に係る発明では、電極用基板１７を介して最上位の半導体素子１１ｂの端子部分を端子２１配線することにより、その配線の自由度が向上するとともにその配線自体が比較的容易になり、放熱特性を向上させることができる。ここで、接続部材２２には導電性のあるワイヤ又は平板若しくは箔が挙げられる。
請求項５に係る発明は、請求項１ないし４いずれか１項に係る発明であって、主ヒートシンク１２及び補助ヒートシンク１６のいずれか一方又は双方が冷却水を内部に循環可能に構成された水冷式ヒートシンクである半導体装置である。
この請求項６に係る発明では、主ヒートシンク１２又は補助ヒートシンク１６又はその双方を水冷式ヒートシンクで構成することにより半導体素子１１ａ，１１ｂが発する熱を効果的にかつ効率的に外部に放散することができる。
【０００８】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて詳しく説明する。
図１に示すように、本発明の半導体装置１０は、複数の半導体素子１１ａ，１１ｂが積層されたものであって、最下位の半導体素子１１ａは主ヒートシンク１２の上面に接着されたパワーモジュール用基板１３の回路パターン１３ａに積層される。回路パターン１３ａはパワーモジュール用基板１３の両面に接着された金属箔のうちの、上面側の金属箔をエッチング加工することにより作られる。パワーモジュール用基板１３への金属箔の接着は、金属箔がＣｕであってパワーモジュール用基板１３がＡｌ2Ｏ3又はＡｌＮ若しくはＳｉ3Ｎ4により形成される場合には活性金属法により行われる。金属箔がＡｌであってパワーモジュール用基板１３がＡｌ2Ｏ3又はＡｌＮ若しくはＳｉ3Ｎ4により形成される場合には、ろう材を介して積層接着される。このパワーモジュール用基板１３に接着された上側の金属箔をエッチング加工することにより作られた回路パターン１３ａには、最下位の半導体素子１１ａがはんだにより搭載される。
【０００９】
一方、主ヒートシンク１２は冷却水１２ａを内部に循環可能に構成された水冷式ヒートシンクであって、Ａｌ，Ｃｕ又はＡｌＳｉＣ若しくはＣｕ−Ｍｏにより構成される。この主ヒートシンク１２の表面にはＮｉめっきが施され、パワーモジュール用基板１３の下面に接着された金属箔１３ｂをこの主ヒートシンク１２にはんだ付することにより、パワーモジュール用基板１３は主ヒートシンク１２の表面に接着される。この主ヒートシンク１２にはドリル等の加工工具を用いた機械加工により、後述する枠部材１９を取付けるための雌ねじ孔１２ｂがパワーモジュール用基板１３を挟むようにそれぞれ形成される。
なお、パワーモジュール用基板１３の主ヒートシンク１２への接着は、図２に示すように、ねじ止めにより行ってもよい。図２ではＡｌ，Ｃｕ又はＡｌＳｉＣ若しくはＣｕ−Ｍｏにより構成されかつ表面にＮｉめっきが施されたパワーモジュール用基板１３に最下位の半導体素子１１ａがはんだ付され、この半導体素子１１ａがはんだ付けされたパワーモジュール用基板１３を図示しない放熱用のグリースを介在させて主ヒートシンク１２にねじ止めしたものである。
【００１０】
図１に戻って、最下位の半導体素子１１ａ以外の他の半導体素子１１ｂは、その最下位の半導体素子１１ａに補助ヒートシンク１６を介して順次積層される。補助ヒートシンク１６の下面には下位の半導体素子１１ａの端子部分に搭載する電極用基板１７が接着され、補助ヒートシンク１６の上面には上位の半導体素子１１ｂを搭載する絶縁性基板１８が接着される。電極用基板１７及び絶縁性基板１８は両面にＡｌ板１７ａ，１７ｂ，１８ａ，１８ｂがそれぞれ積層接着されたＡｌＮ又はＳｉ3Ｎ4であり、下位の半導体素子１１ａに対向する電極用基板１７のＡｌ板１７ａは、その半導体素子１１ａの端子部分に接続するように積層接着される。
【００１１】
電極用基板１７及び絶縁性基板１８の両面に接着されたＡｌ板１７ａ，１７ｂ，１８ａ，１８ｂは、この実施の形態ではＡｌ純度が９９．９８重量％以上であって、融点が６６０℃のものが使用される。Ａｌ板１７ａ，１７ｂ，１８ａ，１８ｂはこのＡｌ板より融点が低いＡｌ−Ｓｉ系ろう材を介して電極用基板１７及び絶縁性基板１８にそれぞれ積層接着される。即ち、Ａｌ−Ｓｉ系ろう材は８４〜９７重量％のＡｌと３〜１３．５重量％のＳｉを含み、このろう材の溶解温度範囲は５７７〜６２０℃である。積層接着は電極用基板１７及び絶縁性基板１８とＡｌ板１７ａ，１７ｂ，１８ａ，１８ｂとの間にろう材であるＡｌ−Ｓｉろう材の箔を挟んだ状態でこれらに荷重０．５〜２ｋｇｆ／ｃｍ2を加え、真空中で６００〜６５０℃に加熱することにより行われる。
【００１２】
下位の半導体素子１１ａに対向する電極用基板１７のＡｌ板１７ａは、ハーフエッチングされ、下位の半導体素子１１ａの端子部分に接続する複数の突起１７ｃが形成される。図示しないが、ハーフエッチングは半導体素子１１ａの端子部分に相応するようにＡｌ板１７ａにレジスト膜でマスキングを行い、この状態でＡｌ板１７ａをエッチング液に浸漬してマスキングされていない部分におけるＡｌ板１７ａの表面を貫通しない程度にエッチング除去することにより行われる。その後レジスト膜を除去することによりそのレジスト膜により覆われていた部分が他のエッチングされた部分から突出してマスキングした部分の数だけ複数の突起１７ｃが形成される。
【００１３】
一方、補助ヒートシンク１６は冷却水を内部に循環可能に構成された主ヒートシンク１２より小型の水冷式ヒートシンクであって、Ａｌ，Ｃｕ又はＡｌＳｉＣ若しくはＣｕ−Ｍｏにより構成される。この補助ヒートシンク１６の表面にはＮｉめっきが施され、電極用基板１７の上面に接着されたＡｌ板１７ｂを下面に、絶縁性基板１８の下面に接着されたＡｌ板１８ａを上面にそれぞれはんだにより接着することにより、補助ヒートシンク１６の下面には下位の半導体素子１１ａの端子部分に搭載する電極用基板１７が接着され、補助ヒートシンク１６の上面には上位の半導体素子１１ｂを搭載する絶縁性基板１８が接着される。
なお、電極用基板１７及び絶縁性基板１８の補助ヒートシンク１６への接着は、図２に示すように、ねじ止めにより行ってもよい。図２ではＡｌ，Ｃｕ又はＡｌＳｉＣ若しくはＣｕ−Ｍｏにより構成された補助ヒートシンク１６に貫通した雌ねじ孔１６ａ、１６ａが形成され、電極用基板１７を下面に及び絶縁性基板１８を上面にそれぞれ図示しない放熱用のグリースを介在させて積層させ、この状態で雄ねじ２４をその雌ねじ孔１６ａにそれぞれ螺合させることによりねじ止めしたものである。
【００１４】
図１に戻って、他の半導体素子１１ｂの積層はこの補助ヒートシンク１６を介して行われ、下位の半導体素子１１ａの端子部分に複数の突起１７ｃを対向させた状態で電極用基板１７下面のＡｌ板１７ａをその半導体素子１１ａの上面にはんだ又は接着剤で接着し、絶縁性基板１８上面のＡｌ板１８ｂに上位の半導体素子１１ｂの下面をはんだ又は接着剤で接着することにより、他の半導体素子１１ｂは最下位の半導体素子１１ａに補助ヒートシンク１６を介して順次積層される。この図１に示す実施の形態では２個の半導体素子１１ａ，１１ｂを積層する場合を示し、最上位の半導体素子１１ｂの端子部分にも電極用基板１７が同様にして搭載され、この電極用基板１７には補助ヒートシンク１６が同様にして更に搭載される。
【００１５】
主ヒートシンク１２の表面には半導体素子１１ａ、１１ｂを包囲するように枠部材１９が取付けられる。この枠部材１９は絶縁材料からなる樹脂成型品であって、パワーモジュール用基板１３とともに複数の半導体素子１１ａ、１１ｂを包囲する包囲部１９ａと、主ヒートシンク１２の表面に接着されるフランジ部１９ｂとを有する。フランジ部１９ｂには、主ヒートシンク１２の雌ねじ孔１２ｂに連通する連通孔１９ｃが形成され、包囲部１９ａの内周面には複数の端子２１，２１が設けられる。なお、枠部材１９の取付けは、包囲部１９ａで複数の半導体素子１１ａ、１１ｂを包囲させた状態で、連通孔１９ｃを介して主ヒートシンク１２の雌ねじ孔１２ｂに雄ねじ２３を螺合することにより行われる。なお、図示しないが枠部材１９は主ヒートシンク１２に接着してもよく、図２に示すように、枠部材１９をパワーモジュール用基板１３に接着し、そのパワーモジュール用基板１３を主ヒートシンク１２にねじ止めしてもよい。
【００１６】
最下位の半導体素子１１ａの端子部分に接触するＡｌ板１７ａは電極用基板１７から端子２１に向って側方に突出するようにその電極用基板１７に接着され、最上位の半導体素子１１ｂの端子部分に接触するＡｌ板１７ａの端子２１に対応する側部には、接続部材２２，２２であるＡｌからなるワイヤ又は平板の一端が予め超音波により接合される。一方、接続部材２２，２２の他端は枠部材１９の内周面に設けられた端子２１，２１にそれぞれ接続され、これにより半導体素子１１ａ，１１ｂの図示しない端子部分はＡｌ板１７ａを介して直接又は接続部材２２，２２により端子２１，２１にそれぞれ接続される。
【００１７】
このように構成された半導体装置１０では、半導体素子１１ａ，１１ｂから発せられた熱はパワーモジュール用基板１３又は絶縁性基板１８若しくは電極用基板１７を介して主ヒートシンク１２又は補助ヒートシンク１６から外部に放散される。また、接続部材２２，２２が比較的太い場合には端子部分からＡｌ板１７ａに伝導した熱の一部がこの接続部材２２，２２を介して端子２１，２１に伝導し、この端子２１，２１から外部に放散される。
また、このように構成された半導体装置１０では、複数の半導体素子１１ａ，１１ｂを積層するため、複数の半導体素子を並列に搭載した従来の半導体装置に比較して半導体素子１１ａ，１１ｂの実装密度を高めるとともに、半導体装置１０の設置面積を従来より大幅に縮小することができる。
【００１８】
なお、上述した実施の形態では２個の半導体素子１１ａ，１１ｂを積層した半導体装置１０を示したが、図５に示す概念図のように半導体装置１０は半導体素子１１ａ，１１ｂ，１１ｃを３個積層したものであってもよく、図示しないが４個、５個、又は６個以上積層したものであってもよい。
また、上述した実施の形態では、最上位の半導体素子１１ｂの端子部分に電極用基板１７を搭載し、その電極用基板１７に補助ヒートシンク１６を更に搭載した半導体装置１０を示したが、半導体素子１１ａ，１１ｂが発する熱を放散し得る限り、図３に示すように、最上位の半導体素子１１ｂに何ら搭載することなく最上位の半導体素子の端子部分を枠部材に設けられた端子２１，２１に接続部材２２，２２により直接接続してもよく、図４に示すように、電極用基板１７のみをその最上位の半導体素子１１ｂに搭載してもよい。電極用基板１７のみを最上位の半導体素子１１ｂに搭載した場合には、電極用基板１７を搭載することなく端子部分を端子２１，２１に接続部材２２，２２で直接接続する場合に比較して配線の自由度が向上しかつその接続自体が容易になり、放熱特性も向上させることができる。
【００１９】
【発明の効果】
以上述べたように、本発明によれば、最下位の半導体素子を主ヒートシンクの上面に接着されたパワーモジュール用基板の回路パターンに積層し、最下位の半導体素子以外の他の半導体素子を最下位の半導体素子にそれぞれ補助ヒートシンクを介して順次積層したので、それぞれの半導体素子から発せられた熱は主ヒートシンク又は補助ヒートシンクから外部に放散される。この結果、複数の半導体素子を積層しても、積み上げられた半導体素子が発する熱の放散が妨げられることはなく、熱を有効に放散しつつ半導体素子の実装密度を向上させることができる。
【００２０】
また、補助ヒートシンクの下面に下位の半導体素子の端子部分に搭載する電極用基板を接着し、補助ヒートシンクの上面に上位の半導体素子を搭載する絶縁性基板を接着すれば、複数の半導体素子と補助ヒートシンクの積層が比較的容易になり、最上位の半導体素子の端子部分に電極用基板を搭載すれば、電極用基板を介して最上位の半導体素子の端子部分を配線することが可能になり、その配線の自由度が向上する。また、この電極用基板に補助ヒートシンクを更に搭載すれば、最上位の半導体素子が比較的多くの熱を発するものであっても、その熱を有効に外部に放散することができる。
更に、電極用基板として両面にＡｌ板が積層接着されたＡｌＮ又はＳｉ3Ｎ4を使用し、端子が内周面に設けられた枠部材を主ヒートシンクの上面に取付け、複数の半導体素子のそれぞれの端子部分をそのＡｌ板を介して直接又は接続部材によりその端子に接続すれば、その配線の自由度が向上しかつ容易になる。また、主ヒートシンク及び補助ヒートシンクを水冷式ヒートシンクにすれば、半導体素子が発する熱を効果的にかつ効率的に外部に放散することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の縦断面図。
【図２】ねじ止めを併用した本発明の半導体装置の縦断面図。
【図３】本発明の別の半導体装置の縦断面図。
【図４】本発明の更に別の半導体装置の縦断面図。
【図５】３個の半導体素子を積層した半導体装置の概念図。
【図６】従来例の半導体装置の縦断面図。
【符号の説明】
１０ 半導体装置
１１ａ，１１ｂ 半導体素子
１２ 主ヒートシンク
１３ パワーモジュール用基板
１３ａ 回路パターン
１６ 補助ヒートシンク
１７ 電極用基板
１７ａ，１７ｂ Ａｌ板
１８ 絶縁性基板
１９ 枠部材
２１ 端子
２２ 平板
【発明の属する技術分野】
本発明は、複数の半導体素子が積層された半導体装置に関する。更に詳しくは、積層された複数の半導体素子が比較的多くの熱を発生する半導体装置に関するものである。
【０００２】
【従来の技術】
図６に示すように、従来複数の半導体素子３を搭載する半導体装置１では、セラミック基板２の上面にそれら複数の半導体素子３を並列に搭載するものが知られている。このセラミック基板２にはＣｕ箔が接着され、半導体素子３を搭載する上面のＣｕ箔はエッチング加工され、そのセラミック基板２の上面には所定の回路パターン２ａが形成される。半導体素子３の搭載は、この回路パターン２ａにはんだ付することにより行われ、半導体素子３の端子部分はワイヤ４又は平板によりそれらの回路パターン２ａに接続される。また、回路パターン２ａには端子６が設けられ、この端子６は回路パターン２ａを介して複数の半導体素子のそれぞれの端子部分に電気的に接続するように構成される。
【０００３】
一方、発熱量が比較的多い半導体素子３を搭載する半導体装置１では、このセラミック基板２をヒートシンク７に積層するのが一般的である。このセラミック基板２のヒートシンク７への積層は、複数の半導体素子３をセラミック基板２とともに一体的にモールドしたものをねじ８により機械的に積層するものや、図示しないが、表面にニッケルメッキが施された銅により形成されたヒートシンクに、セラミック基板下面に接着されたＣｕ箔をはんだ付けすることによりセラミック基板をヒートシンクに積層すること等が知られている。このようにヒートシンク７にセラミック基板２を接着した半導体装置１では、半導体素子３が発した熱が回路パターン２ａ、セラミック基板２及びヒートシンク７を介して外部に放散されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかし、セラミック基板２の上面に形成された所定の回路パターン２ａに半導体素子３を並列に搭載する従来の半導体装置１では、半導体素子３の数によりセラミック基板２の大きさが定められ、比較的多くの半導体素子３が搭載される半導体装置１では比較的広い面積を有するセラミック基板２を用いる必要があり、半導体装置１の設置面積が拡大する不具合がある。この不具合を解消するために、複数の半導体素子３を積み上げて半導体装置１の設置面積を縮小することも考えられるが、半導体素子３の発熱量が比較的多い場合には、積み上げられた半導体素子３から発する熱の放散が妨げられる問題点がある。
本発明の目的は、熱を有効に放散しつつ半導体素子の実装密度を向上させて設置面積を縮小し得る半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に係る発明は、図１に示すように、複数の半導体素子１１ａ，１１ｂが積層された半導体装置である。
その特徴ある点は、最下位の半導体素子１１ａが主ヒートシンク１２の上面に接着されたパワーモジュール用基板１３の回路パターン１３ａに積層され、最下位の半導体素子１１ａ以外の他の半導体素子１１ｂが最下位の半導体素子１１ａにそれぞれ補助ヒートシンク１６を介して順次積層され、補助ヒートシンク１６の下面に下位の半導体素子１１ａの端子部分に搭載する電極用基板１７が接着され、補助ヒートシンク１６の上面に上位の半導体素子１１ｂを搭載する絶縁性基板１８が接着され、パワーモジュール用基板１３，電極用基板１７及び絶縁性基板１８は両面にＡｌ板１７ａ，１７ｂが積層接着されたＡｌＮ又はＳｉ 3 Ｎ 4 からなるところにある。
この請求項１に係る半導体装置１０では、半導体素子１１ａ，１１ｂから発せられた熱が主ヒートシンク１２又は補助ヒートシンク１６から外部に放散される。この結果、複数の半導体素子１１ａ，１１ｂを積層しても、積み上げられた半導体素子１１ａ，１１ｂが発する熱の放散は妨げられない。
また、下位の半導体素子１１ａと、補助ヒートシンク１６と、その上位の半導体素子１１ｂの積層がはんだ付により行うことができ、その積層が比較的容易になる。
【０００６】
請求項２に係る発明は、請求項１に係る発明であって、最上位の半導体素子１１ｂの端子部分に電極用基板１７が搭載された半導体装置である。
この請求項２に係る発明では、電極用基板１７を介して最上位の半導体素子１１ｂの端子部分を配線することにより、その配線の自由度が向上する。
請求項３に係る発明は、請求項２に係る発明であって、最上段の半導体素子１１ｂに搭載された電極用基板１７に補助ヒートシンク１６が搭載された半導体装置である。
この請求項３に係る発明では、最上位の半導体素子１１ｂが比較的多くの熱を発するものであっても、その熱を有効に外部に放散することができる。
【０００７】
請求項４に係る発明は、請求項１ないし３いずれか１項に係る発明であって、端子２１が内周面に設けられた枠部材１９が補助ヒートシンク１６及び複数の半導体素子１１ａ，１１ｂを包囲するように主ヒートシンク１２の上面に取付けられ、複数の半導体素子１１ａ，１１ｂのそれぞれの端子部分が端子部分に接触するＡｌ板１７ａを介して直接又は接続部材２２により端子２１に接続された半導体装置である。
この請求項４に係る発明では、電極用基板１７を介して最上位の半導体素子１１ｂの端子部分を端子２１配線することにより、その配線の自由度が向上するとともにその配線自体が比較的容易になり、放熱特性を向上させることができる。ここで、接続部材２２には導電性のあるワイヤ又は平板若しくは箔が挙げられる。
請求項５に係る発明は、請求項１ないし４いずれか１項に係る発明であって、主ヒートシンク１２及び補助ヒートシンク１６のいずれか一方又は双方が冷却水を内部に循環可能に構成された水冷式ヒートシンクである半導体装置である。
この請求項６に係る発明では、主ヒートシンク１２又は補助ヒートシンク１６又はその双方を水冷式ヒートシンクで構成することにより半導体素子１１ａ，１１ｂが発する熱を効果的にかつ効率的に外部に放散することができる。
【０００８】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて詳しく説明する。
図１に示すように、本発明の半導体装置１０は、複数の半導体素子１１ａ，１１ｂが積層されたものであって、最下位の半導体素子１１ａは主ヒートシンク１２の上面に接着されたパワーモジュール用基板１３の回路パターン１３ａに積層される。回路パターン１３ａはパワーモジュール用基板１３の両面に接着された金属箔のうちの、上面側の金属箔をエッチング加工することにより作られる。パワーモジュール用基板１３への金属箔の接着は、金属箔がＣｕであってパワーモジュール用基板１３がＡｌ2Ｏ3又はＡｌＮ若しくはＳｉ3Ｎ4により形成される場合には活性金属法により行われる。金属箔がＡｌであってパワーモジュール用基板１３がＡｌ2Ｏ3又はＡｌＮ若しくはＳｉ3Ｎ4により形成される場合には、ろう材を介して積層接着される。このパワーモジュール用基板１３に接着された上側の金属箔をエッチング加工することにより作られた回路パターン１３ａには、最下位の半導体素子１１ａがはんだにより搭載される。
【０００９】
一方、主ヒートシンク１２は冷却水１２ａを内部に循環可能に構成された水冷式ヒートシンクであって、Ａｌ，Ｃｕ又はＡｌＳｉＣ若しくはＣｕ−Ｍｏにより構成される。この主ヒートシンク１２の表面にはＮｉめっきが施され、パワーモジュール用基板１３の下面に接着された金属箔１３ｂをこの主ヒートシンク１２にはんだ付することにより、パワーモジュール用基板１３は主ヒートシンク１２の表面に接着される。この主ヒートシンク１２にはドリル等の加工工具を用いた機械加工により、後述する枠部材１９を取付けるための雌ねじ孔１２ｂがパワーモジュール用基板１３を挟むようにそれぞれ形成される。
なお、パワーモジュール用基板１３の主ヒートシンク１２への接着は、図２に示すように、ねじ止めにより行ってもよい。図２ではＡｌ，Ｃｕ又はＡｌＳｉＣ若しくはＣｕ−Ｍｏにより構成されかつ表面にＮｉめっきが施されたパワーモジュール用基板１３に最下位の半導体素子１１ａがはんだ付され、この半導体素子１１ａがはんだ付けされたパワーモジュール用基板１３を図示しない放熱用のグリースを介在させて主ヒートシンク１２にねじ止めしたものである。
【００１０】
図１に戻って、最下位の半導体素子１１ａ以外の他の半導体素子１１ｂは、その最下位の半導体素子１１ａに補助ヒートシンク１６を介して順次積層される。補助ヒートシンク１６の下面には下位の半導体素子１１ａの端子部分に搭載する電極用基板１７が接着され、補助ヒートシンク１６の上面には上位の半導体素子１１ｂを搭載する絶縁性基板１８が接着される。電極用基板１７及び絶縁性基板１８は両面にＡｌ板１７ａ，１７ｂ，１８ａ，１８ｂがそれぞれ積層接着されたＡｌＮ又はＳｉ3Ｎ4であり、下位の半導体素子１１ａに対向する電極用基板１７のＡｌ板１７ａは、その半導体素子１１ａの端子部分に接続するように積層接着される。
【００１１】
電極用基板１７及び絶縁性基板１８の両面に接着されたＡｌ板１７ａ，１７ｂ，１８ａ，１８ｂは、この実施の形態ではＡｌ純度が９９．９８重量％以上であって、融点が６６０℃のものが使用される。Ａｌ板１７ａ，１７ｂ，１８ａ，１８ｂはこのＡｌ板より融点が低いＡｌ−Ｓｉ系ろう材を介して電極用基板１７及び絶縁性基板１８にそれぞれ積層接着される。即ち、Ａｌ−Ｓｉ系ろう材は８４〜９７重量％のＡｌと３〜１３．５重量％のＳｉを含み、このろう材の溶解温度範囲は５７７〜６２０℃である。積層接着は電極用基板１７及び絶縁性基板１８とＡｌ板１７ａ，１７ｂ，１８ａ，１８ｂとの間にろう材であるＡｌ−Ｓｉろう材の箔を挟んだ状態でこれらに荷重０．５〜２ｋｇｆ／ｃｍ2を加え、真空中で６００〜６５０℃に加熱することにより行われる。
【００１２】
下位の半導体素子１１ａに対向する電極用基板１７のＡｌ板１７ａは、ハーフエッチングされ、下位の半導体素子１１ａの端子部分に接続する複数の突起１７ｃが形成される。図示しないが、ハーフエッチングは半導体素子１１ａの端子部分に相応するようにＡｌ板１７ａにレジスト膜でマスキングを行い、この状態でＡｌ板１７ａをエッチング液に浸漬してマスキングされていない部分におけるＡｌ板１７ａの表面を貫通しない程度にエッチング除去することにより行われる。その後レジスト膜を除去することによりそのレジスト膜により覆われていた部分が他のエッチングされた部分から突出してマスキングした部分の数だけ複数の突起１７ｃが形成される。
【００１３】
一方、補助ヒートシンク１６は冷却水を内部に循環可能に構成された主ヒートシンク１２より小型の水冷式ヒートシンクであって、Ａｌ，Ｃｕ又はＡｌＳｉＣ若しくはＣｕ−Ｍｏにより構成される。この補助ヒートシンク１６の表面にはＮｉめっきが施され、電極用基板１７の上面に接着されたＡｌ板１７ｂを下面に、絶縁性基板１８の下面に接着されたＡｌ板１８ａを上面にそれぞれはんだにより接着することにより、補助ヒートシンク１６の下面には下位の半導体素子１１ａの端子部分に搭載する電極用基板１７が接着され、補助ヒートシンク１６の上面には上位の半導体素子１１ｂを搭載する絶縁性基板１８が接着される。
なお、電極用基板１７及び絶縁性基板１８の補助ヒートシンク１６への接着は、図２に示すように、ねじ止めにより行ってもよい。図２ではＡｌ，Ｃｕ又はＡｌＳｉＣ若しくはＣｕ−Ｍｏにより構成された補助ヒートシンク１６に貫通した雌ねじ孔１６ａ、１６ａが形成され、電極用基板１７を下面に及び絶縁性基板１８を上面にそれぞれ図示しない放熱用のグリースを介在させて積層させ、この状態で雄ねじ２４をその雌ねじ孔１６ａにそれぞれ螺合させることによりねじ止めしたものである。
【００１４】
図１に戻って、他の半導体素子１１ｂの積層はこの補助ヒートシンク１６を介して行われ、下位の半導体素子１１ａの端子部分に複数の突起１７ｃを対向させた状態で電極用基板１７下面のＡｌ板１７ａをその半導体素子１１ａの上面にはんだ又は接着剤で接着し、絶縁性基板１８上面のＡｌ板１８ｂに上位の半導体素子１１ｂの下面をはんだ又は接着剤で接着することにより、他の半導体素子１１ｂは最下位の半導体素子１１ａに補助ヒートシンク１６を介して順次積層される。この図１に示す実施の形態では２個の半導体素子１１ａ，１１ｂを積層する場合を示し、最上位の半導体素子１１ｂの端子部分にも電極用基板１７が同様にして搭載され、この電極用基板１７には補助ヒートシンク１６が同様にして更に搭載される。
【００１５】
主ヒートシンク１２の表面には半導体素子１１ａ、１１ｂを包囲するように枠部材１９が取付けられる。この枠部材１９は絶縁材料からなる樹脂成型品であって、パワーモジュール用基板１３とともに複数の半導体素子１１ａ、１１ｂを包囲する包囲部１９ａと、主ヒートシンク１２の表面に接着されるフランジ部１９ｂとを有する。フランジ部１９ｂには、主ヒートシンク１２の雌ねじ孔１２ｂに連通する連通孔１９ｃが形成され、包囲部１９ａの内周面には複数の端子２１，２１が設けられる。なお、枠部材１９の取付けは、包囲部１９ａで複数の半導体素子１１ａ、１１ｂを包囲させた状態で、連通孔１９ｃを介して主ヒートシンク１２の雌ねじ孔１２ｂに雄ねじ２３を螺合することにより行われる。なお、図示しないが枠部材１９は主ヒートシンク１２に接着してもよく、図２に示すように、枠部材１９をパワーモジュール用基板１３に接着し、そのパワーモジュール用基板１３を主ヒートシンク１２にねじ止めしてもよい。
【００１６】
最下位の半導体素子１１ａの端子部分に接触するＡｌ板１７ａは電極用基板１７から端子２１に向って側方に突出するようにその電極用基板１７に接着され、最上位の半導体素子１１ｂの端子部分に接触するＡｌ板１７ａの端子２１に対応する側部には、接続部材２２，２２であるＡｌからなるワイヤ又は平板の一端が予め超音波により接合される。一方、接続部材２２，２２の他端は枠部材１９の内周面に設けられた端子２１，２１にそれぞれ接続され、これにより半導体素子１１ａ，１１ｂの図示しない端子部分はＡｌ板１７ａを介して直接又は接続部材２２，２２により端子２１，２１にそれぞれ接続される。
【００１７】
このように構成された半導体装置１０では、半導体素子１１ａ，１１ｂから発せられた熱はパワーモジュール用基板１３又は絶縁性基板１８若しくは電極用基板１７を介して主ヒートシンク１２又は補助ヒートシンク１６から外部に放散される。また、接続部材２２，２２が比較的太い場合には端子部分からＡｌ板１７ａに伝導した熱の一部がこの接続部材２２，２２を介して端子２１，２１に伝導し、この端子２１，２１から外部に放散される。
また、このように構成された半導体装置１０では、複数の半導体素子１１ａ，１１ｂを積層するため、複数の半導体素子を並列に搭載した従来の半導体装置に比較して半導体素子１１ａ，１１ｂの実装密度を高めるとともに、半導体装置１０の設置面積を従来より大幅に縮小することができる。
【００１８】
なお、上述した実施の形態では２個の半導体素子１１ａ，１１ｂを積層した半導体装置１０を示したが、図５に示す概念図のように半導体装置１０は半導体素子１１ａ，１１ｂ，１１ｃを３個積層したものであってもよく、図示しないが４個、５個、又は６個以上積層したものであってもよい。
また、上述した実施の形態では、最上位の半導体素子１１ｂの端子部分に電極用基板１７を搭載し、その電極用基板１７に補助ヒートシンク１６を更に搭載した半導体装置１０を示したが、半導体素子１１ａ，１１ｂが発する熱を放散し得る限り、図３に示すように、最上位の半導体素子１１ｂに何ら搭載することなく最上位の半導体素子の端子部分を枠部材に設けられた端子２１，２１に接続部材２２，２２により直接接続してもよく、図４に示すように、電極用基板１７のみをその最上位の半導体素子１１ｂに搭載してもよい。電極用基板１７のみを最上位の半導体素子１１ｂに搭載した場合には、電極用基板１７を搭載することなく端子部分を端子２１，２１に接続部材２２，２２で直接接続する場合に比較して配線の自由度が向上しかつその接続自体が容易になり、放熱特性も向上させることができる。
【００１９】
【発明の効果】
以上述べたように、本発明によれば、最下位の半導体素子を主ヒートシンクの上面に接着されたパワーモジュール用基板の回路パターンに積層し、最下位の半導体素子以外の他の半導体素子を最下位の半導体素子にそれぞれ補助ヒートシンクを介して順次積層したので、それぞれの半導体素子から発せられた熱は主ヒートシンク又は補助ヒートシンクから外部に放散される。この結果、複数の半導体素子を積層しても、積み上げられた半導体素子が発する熱の放散が妨げられることはなく、熱を有効に放散しつつ半導体素子の実装密度を向上させることができる。
【００２０】
また、補助ヒートシンクの下面に下位の半導体素子の端子部分に搭載する電極用基板を接着し、補助ヒートシンクの上面に上位の半導体素子を搭載する絶縁性基板を接着すれば、複数の半導体素子と補助ヒートシンクの積層が比較的容易になり、最上位の半導体素子の端子部分に電極用基板を搭載すれば、電極用基板を介して最上位の半導体素子の端子部分を配線することが可能になり、その配線の自由度が向上する。また、この電極用基板に補助ヒートシンクを更に搭載すれば、最上位の半導体素子が比較的多くの熱を発するものであっても、その熱を有効に外部に放散することができる。
更に、電極用基板として両面にＡｌ板が積層接着されたＡｌＮ又はＳｉ3Ｎ4を使用し、端子が内周面に設けられた枠部材を主ヒートシンクの上面に取付け、複数の半導体素子のそれぞれの端子部分をそのＡｌ板を介して直接又は接続部材によりその端子に接続すれば、その配線の自由度が向上しかつ容易になる。また、主ヒートシンク及び補助ヒートシンクを水冷式ヒートシンクにすれば、半導体素子が発する熱を効果的にかつ効率的に外部に放散することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の縦断面図。
【図２】ねじ止めを併用した本発明の半導体装置の縦断面図。
【図３】本発明の別の半導体装置の縦断面図。
【図４】本発明の更に別の半導体装置の縦断面図。
【図５】３個の半導体素子を積層した半導体装置の概念図。
【図６】従来例の半導体装置の縦断面図。
【符号の説明】
１０ 半導体装置
１１ａ，１１ｂ 半導体素子
１２ 主ヒートシンク
１３ パワーモジュール用基板
１３ａ 回路パターン
１６ 補助ヒートシンク
１７ 電極用基板
１７ａ，１７ｂ Ａｌ板
１８ 絶縁性基板
１９ 枠部材
２１ 端子
２２ 平板
Claims (5)
- 複数の半導体素子(11a,11b)が積層された半導体装置(10)であって、
最下位の半導体素子(11a)が主ヒートシンク(12)の上面に接着されたパワーモジュール用基板(13)の回路パターン(13a)に積層され、
前記最下位の半導体素子(11a)以外の他の半導体素子(11b)が前記最下位の半導体素子(11a)にそれぞれ補助ヒートシンク(16)を介して順次積層され、
前記補助ヒートシンク (16) の下面に下位の半導体素子 (11a) の端子部分に搭載する電極用基板 (17) が接着され、
前記補助ヒートシンク (16) の上面に上位の半導体素子 (11b) を搭載する絶縁性基板 (18) が接着され、
前記パワーモジュール用基板 (13) ，前記電極用基板 (17) 及び前記絶縁性基板 (18) は両面にＡｌ板 (17a,17b) が積層接着されたＡｌＮ又はＳｉ 3 Ｎ 4 からなる
ことを特徴とする半導体装置。 - 最上位の半導体素子(11b)の端子部分に電極用基板(17)が搭載された請求項１記載の半導体装置。
- 最上段の半導体素子(11b)に搭載された電極用基板(17)に補助ヒートシンク(16)が搭載された請求項２記載の半導体装置。
- 端子(21)が内周面に設けられた枠部材(19)が補助ヒートシンク及(16)び複数の半導体素子(11a,11b)を包囲するように主ヒートシンク(12)の上面に取付けられ、前記複数の半導体素子(11a,11b)のそれぞれの端子部分が前記端子部分に接触するＡｌ板(17a)を介して直接又は接続部材(22)により前記端子(21)に接続された請求項１ないし３いずれか１項に記載の半導体装置。
- 主ヒートシンク(12)及び補助ヒートシンク(16)のいずれか一方又は双方が冷却水を内部に循環可能に構成された水冷式ヒートシンクである請求項１ないし４いずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049909A JP3775152B2 (ja) | 2000-02-25 | 2000-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049909A JP3775152B2 (ja) | 2000-02-25 | 2000-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244407A JP2001244407A (ja) | 2001-09-07 |
| JP3775152B2 true JP3775152B2 (ja) | 2006-05-17 |
Family
ID=18571771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000049909A Expired - Lifetime JP3775152B2 (ja) | 2000-02-25 | 2000-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3775152B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5125530B2 (ja) * | 2008-01-16 | 2013-01-23 | 日産自動車株式会社 | 電力変換装置 |
| JP6940982B2 (ja) * | 2017-06-09 | 2021-09-29 | 新電元工業株式会社 | 電源装置 |
| WO2023249000A1 (ja) * | 2022-06-23 | 2023-12-28 | ニデック株式会社 | 半導体モジュール |
-
2000
- 2000-02-25 JP JP2000049909A patent/JP3775152B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244407A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201701B1 (en) | Integrated substrate with enhanced thermal characteristics | |
| KR950008241B1 (ko) | 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법 | |
| CN108133915B (zh) | 功率器件内置且双面散热的功率模组及其制备方法 | |
| JP3864282B2 (ja) | パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置 | |
| US5473511A (en) | Printed circuit board with high heat dissipation | |
| TWI579982B (zh) | 功率模組封裝結構 | |
| US10461012B2 (en) | Semiconductor module with reinforcing board | |
| CN111261598B (zh) | 封装结构及其适用的电源模块 | |
| KR102411122B1 (ko) | 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법 | |
| JP2004022973A (ja) | セラミック回路基板および半導体モジュール | |
| US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
| US20230075200A1 (en) | Power module and method for manufacturing same | |
| JP3903681B2 (ja) | 半導体装置 | |
| CN111354710B (zh) | 半导体装置及其制造方法 | |
| JP3775152B2 (ja) | 半導体装置 | |
| CN112713120A (zh) | 功率电子组件及其产生方法 | |
| JP2000183260A (ja) | パワーモジュール用基板及びその製造方法並びにこの基板を用いた半導体装置 | |
| JP6686467B2 (ja) | 電子部品放熱構造 | |
| KR20220139385A (ko) | 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법 | |
| CN210897256U (zh) | 功率半导体器件 | |
| CN217389106U (zh) | 高导热率的陶瓷基板 | |
| US20240145323A1 (en) | Electrical module and method of manufacturing an electrical module | |
| JP7088094B2 (ja) | 半導体装置 | |
| US20230230928A1 (en) | Substrate, packaged structure, and electronic device | |
| US20220377901A1 (en) | Electronic device with castellated board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3775152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |