KR102411122B1 - 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법 - Google Patents

방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법 Download PDF

Info

Publication number
KR102411122B1
KR102411122B1 KR1020220022350A KR20220022350A KR102411122B1 KR 102411122 B1 KR102411122 B1 KR 102411122B1 KR 1020220022350 A KR1020220022350 A KR 1020220022350A KR 20220022350 A KR20220022350 A KR 20220022350A KR 102411122 B1 KR102411122 B1 KR 102411122B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
metal layer
heat
post
semiconductor package
Prior art date
Application number
KR1020220022350A
Other languages
English (en)
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020220022350A priority Critical patent/KR102411122B1/ko
Application granted granted Critical
Publication of KR102411122B1 publication Critical patent/KR102411122B1/ko
Priority to US17/964,032 priority patent/US20230268252A1/en
Priority to CN202211263449.8A priority patent/CN116666322A/zh
Priority to DE102022133534.8A priority patent/DE102022133534A1/de

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Abstract

본 발명은, 열방출 포스트(111)가 구조적으로 접합된 열방출 금속층(121)과, 한 개 이상의 절연층(122)을 포함하는, 한 개 이상의 기판(120), 하면은 기판(120)에 접합되고, 상면은 전기적 신호선을 통해 터미널리드(132)에 전기적으로 연결되는, 한 개 이상의 반도체칩(130), 및 반도체칩(130)과, 터미널리드(132)의 일부와, 기판(120)의 일부 또는 전부를 덮는 몰딩 하우징(140)을 포함하되, 열방출 포스트(111)는 몰딩 하우징(140)의 상면, 하면 또는 상하면으로 노출되도록 형성되고, 절연층(122)의 면적은 열방출 금속층(121)의 면적보다 크며, 몰딩 하우징(140) 내에서, 절연층(122)은 열방출 금속층(121)의 테두리로부터 외측으로 소정 연장길이(D1)만큼 연장 형성되고, 절연층(122)의 저면으로부터 열방출 포스트(111)가 노출되는 몰딩 하우징(140)의 저면까지의 거리는 40㎛ 내지 4㎜이고, 열방출 포스트(111)가 한 개 이상의 포스트홀(112)을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 반도체칩(130)의 발열을 냉각하는 쿨링시스템(150)의 냉각제가 냉각제 유동로를 순환하도록 하여, 다양한 형상 및 구조의 열방출 포스트(111)를 통해 냉각제와의 접촉면적을 넓혀 반도체칩(130)의 발열을 효율적으로 냉각하는, 방열구조를 구비한 반도체 패키지를 개시한다.

Description

방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법{SEMICONDUCTOR PACKAGE HAVING HEAT PROTECTING STRUCTURE, SEMICONDUCTOR JOINED COOLING SYSTEM, SUBSTRATE HAVING HEAT PROTECTING STRUCTURE AND METHOD FOR FABRICATING SUBSTRATE HAVING HEAT PROTECTING STRUCTURE}
본 발명은 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법에 관한 것으로, 보다 상세하게는 다양한 형상 및 구조의 열방출 포스트를 통해 냉각제와의 접촉면적을 넓히고 포스트홀에 의해 냉각제 유동로를 형성하여, 반도체칩의 발열을 효율적으로 냉각할 수 있는, 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법에 관한 것이다.
주지하는 바와 같이, 전기 및 전자 부품, 특히 반도체 부품은 구동시 상당한 열을 발생시키므로, 히트싱크를 형성하거나 쿨링시스템을 적용하여 과열을 방지하여 구동성능을 유지하도록 한다.
특히 고전력 응용분야에 적용되는 반도체 부품은 냉각제를 순환시키는 쿨링시스템에 의해 과열을 효율적으로 방지할 수 있다.
한편, 쿨링시스템에서는, 순환하는 냉각제와 접촉하는 포스트를 삽입하여 반도체 부품으로부터 포스트로 전도되는 발열을 냉각하는데, 종래에는 포스트가 쿨링시스템을 구성하는 상부기판 및/또는 하부기판과 가공이나 주물제조방식에 의해 일체형으로 형성되어서 대부분 선형구조로 이루어질 수밖에 없는 한계가 있다.
즉, 단조로운 선형구조의 포스트를 통한 냉각방식은 열전도효율 또는 방열효율을 극대화하는데 여전히 한계가 있어서, 이를 극복하고자 다양한 형상 및 구조의 열방출 포스트를 적용하여 접촉면적을 넓혀 냉각제의 직접 냉각방식에 의해 열전도효율 및 방열효율을 보다 개선할 필요성이 제기된다.
한국 공개특허공보 제10-2019-0133156호 (반도체 냉각 배열체, 2019.12.02.) 한국 등록특허공보 제10-1472642호 (전자 부품 냉각용 냉각 모듈, 2014.12.15. 공고)
본 발명의 사상이 이루고자 하는 기술적 과제는, 다양한 형상 및 구조의 열방출 포스트를 통해 냉각제와의 접촉면적을 넓히고 포스트홀에 의해 냉각제 유동로를 형성하여, 반도체칩의 발열을 효율적으로 냉각할 수 있는, 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법을 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명의 일 실시예는, 열방출 포스트가 구조적으로 접합된 열방출 금속층과, 한 개 이상의 절연층을 포함하는, 한 개 이상의 기판; 하면은 상기 기판에 접합되고, 상면은 전기적 신호선을 통해 터미널리드에 전기적으로 연결되는, 한 개 이상의 반도체칩; 및 상기 반도체칩과, 상기 터미널리드의 일부와, 상기 기판의 일부 또는 전부를 덮는 몰딩 하우징;을 포함하되, 상기 열방출 포스트는 상기 몰딩 하우징의 상면, 하면 또는 상하면으로 노출되도록 형성되고, 상기 절연층의 면적은 상기 열방출 금속층의 면적보다 크며, 상기 몰딩 하우징 내에서, 상기 절연층은 상기 열방출 금속층의 테두리로부터 외측으로 소정 연장길이만큼 연장 형성되고, 상기 절연층의 저면으로부터 상기 열방출 포스트가 노출되는 상기 몰딩 하우징의 저면까지의 거리는 40㎛ 내지 4㎜이고, 상기 열방출 포스트가 한 개 이상의 포스트홀을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 상기 반도체칩의 발열을 냉각하는 쿨링시스템의 냉각제가 상기 냉각제 유동로를 순환하도록 하는, 방열구조를 구비한 반도체 패키지를 제공한다.
여기서, 상기 한 개 이상의 기판은, 한 개 이상의 상기 열방출 금속층과, 상기 열방출 금속층 상에 적층되는 상기 절연층과, 상기 절연층 상에 적층되어 상기 반도체칩이 실장되는 금속패턴층으로 이루어질 수 있다.
이때, 상기 절연층과 상기 금속패턴층 사이, 또는 상기 절연층과 상기 열방출 금속층 사이에는, 상기 금속패턴층 또는 상기 열방출 금속층의 두께보다 얇은 금속 접착층이 형성될 수 있다.
또한, 상기 열방출 포스트는, 스크린 마스크 또는 스텐실 마스크로 마스킹하여 금속 페이스트 또는 비금속 페이스트를 상기 열방출 금속층에 프린팅하고 열경화시켜 형성될 수 있다.
또한, 상기 열방출 포스트는, Sn 성분이 포함된 솔더이거나, 혹은 Al, Cu 또는 세라믹의 단일소재로 형성되거나, 혹은 Sn, Al, Cu 및 세라믹 중 어느 하나 이상이 50% 이상 함유된 복합소재로 형성될 수 있다.
또한, 상기 열방출 금속층과 상기 열방출 포스트 사이에는 접착층이 개재되어 상호 접합될 수 있다.
여기서, 상기 접착층은, Ag, Au, Cu, Ti, Ni, Pd 또는 세라믹의 단일소재로 이루어지거나, Ag, Au, Cu, Ti, Ni, Pd 및 세라믹 중 어느 하나 이상을 50% 이상 함유한 복합소재로 이루어질 수 있다.
또한, 상기 열방출 포스트는, 상기 열방출 금속층의 저면에 마루가 접합되는 한 개 이상의 웨이브 형태 구조체이고, 상기 열방출 금속층과 상기 웨이브 형태 구조체 사이에는 이웃하는 마루 사이에 상기 포스트홀이 한 개 이상 형성될 수 있다.
여기서, 상기 웨이브 형태 구조체는 상기 열방출 금속층에 초음파용접방식에 의해 접합될 수 있다.
또한, 한 개 이상의 상기 열방출 포스트의 일면에 한 개 이상의 포스트 연결프레임이 구조적으로 접합되어 포스트 연결체를 형성할 수 있다.
여기서, 상기 열방출 포스트의 상면, 하면 또는 상하면에 접착층이 형성될 수 있다.
또한, 상기 포스트 연결프레임의 상면에 접착층이 형성될 수 있다.
또한, 상기 열방출 금속층의 저면에는 상기 포스트 연결체가 한 층 이상으로 적층되어 형성될 수 있다.
또한, 상기 열방출 금속층과 상기 열방출 포스트 사이의 거리는 10㎛ 내지 3㎜일 수 있다.
또한, 상기 절연층의 하면 종단으로부터 상기 열방출 금속층의 상면 종단까지의 제1거리는 상기 절연층의 하면 종단으로부터 상기 열방출 금속층의 하면 종단까지의 제2거리보다 짧을 수 있다.
여기서, 상기 제1거리와 상기 제2거리 사이의 차이는 1㎛ 내지 200㎛일 수 있다.
또한, 상기 몰딩 하우징은 에폭시 성분을 함유한 복합소재로 이루어질 수 있다.
또한, 상기 반도체칩은 MOSFET, IGBT이거나, 혹은 GaN 소자, SiC 소자 또는 Ga 소자가 포함된 반도체소자일 수 있다.
또한, 상기 포스트 연결프레임은 상기 쿨링시스템 내부에 삽입될 수 있다.
또한, 상기 전기적 신호선은 와이어, 금속클립, 또는 금속스페이서일 수 있다.
또한, 상기 열방출 금속층은 Au, Cu, Al 또는 Ni의 단일소재로 이루어지거나, 혹은 Au, Cu, Al 및 Ni 중 어느 하나 이상이 50% 이상 함유된 합금소재이거나, 혹은 상기 단일소재 또는 상기 합금소재로 이루어진 다층구조의 금속소재일 수 있다.
또한, 상기 열방출 금속층과 상기 열방출 포스트는 동일 소재로 이루어질 수 있다.
또한, 상기 연장길이는 5㎛ 내지 3㎜일 수 있다.
또한, 상기 절연층은 Al2O3, AlN, Si3N4 또는 PI의 단일소재로 이루어지거나, Al2O3, AlN, Si3N4 및 PI 중 어느 하나 이상 함유된 복합소재로 이루어질 수 있다.
또한, 상기 열방출 포스트는, 상기 몰딩 하우징의 몰딩공정후에 상기 기판에 접합될 수 있다.
또한, 상기 냉각제는 냉각수, 냉각수가 함유된 냉각액, 공기 또는 질소이거나, 혹은 냉각수, 냉각수가 함유된 냉각액, 공기 및 질소 중 어느 하나 이상을 포함할 수 있다.
한편, 본 발명의 다른 실시예는, 앞서 열거한 방열구조를 구비한 반도체 패키지가 접합된 쿨링시스템을 제공한다.
또한, 본 발명의 또 다른 실시예는, 열방출 포스트가 구조적으로 접합된 열방출 금속층; 및 상기 열방출 금속층에 적층된 한 개 이상의 절연층;을 포함하되, 상기 절연층의 면적은 상기 열방출 금속층의 면적보다 크며, 상기 절연층은 상기 열방출 금속층의 테두리로부터 외측으로 소정 연장길이만큼 연장 형성되고, 상기 열방출 포스트가 한 개 이상의 포스트홀을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 쿨링시스템의 냉각제가 상기 냉각제 유동로를 순환하도록 하는, 방열구조를 구비한 기판을 제공한다.
또한, 본 발명의 또 다른 실시예는, 한 개 이상의 절연층을 준비하는 단계; 상기 절연층의 일면에 열방출 금속층을 형성하는 단계; 및 상기 열방출 금속층에 열방출 포스트를 구조적으로 접합하는 단계;를 포함하되, 상기 절연층의 면적은 상기 열방출 금속층의 면적보다 크며, 상기 절연층은 상기 열방출 금속층의 테두리로부터 외측으로 소정 연장길이만큼 연장 형성되고, 상기 열방출 포스트가 한 개 이상의 포스트홀을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 쿨링시스템의 냉각제가 상기 냉각제 유동로를 순환하도록 하는, 방열구조를 구비한 기판 제조방법을 제공한다.
본 발명에 의하면, 다양한 형상 및 구조의 열방출 포스트를 통해 냉각제와의 접촉면적을 넓히고 포스트홀에 의해 냉각제 유동로를 형성하여, 반도체칩의 발열을 효율적으로 냉각하도록 하고, 절연층에 의해 열방출 금속층을 커버하여 열방출 포스트로 전도되는 발열이 역전도되지 않도록 하고, 단면기판 및 양면기판에 열방출 포스트를 냉각하는 쿨링시스템을 각각 적용할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 의한 방열구조를 구비한 반도체 패키지의 단면구조를 각각 도시한 것이다.
도 2 내지 도 4는 도 1의 방열구조를 구비한 반도체 패키지의 다양한 열방출 포스트의 결합구조를 각각 예시한 것이다.
도 5는 도 1의 방열구조를 구비한 반도체 패키지의 다양한 구조를 각각 예시한 것이다.
도 6은 도 1의 방열구조를 구비한 반도체 패키지와 쿨링시스템간의 냉각구조를 각각 예시한 것이다.
도 7은 본 발명의 또 다른 실시예에 의한 방열구조를 구비한 기판 제조방법의 순서도를 걔략적으로 예시한 것이다.
이하, 첨부된 도면을 참조로 전술한 특징을 갖는 본 발명의 실시예를 더욱 상세히 설명하고자 한다.
본 발명의 일 실시예에 의한 방열구조를 구비한 반도체 패키지는, 열방출 포스트(111)가 구조적으로 접합된 열방출 금속층(121)과, 한 개 이상의 절연층(122)을 포함하는, 한 개 이상의 기판(120), 하면은 기판(120)에 접합되고, 상면은 전기적 신호선을 통해 터미널리드(132)에 전기적으로 연결되는, 한 개 이상의 반도체칩(130), 및 반도체칩(130)과, 터미널리드(132)의 일부와, 기판(120)의 일부 또는 전부를 덮는 몰딩 하우징(140)을 포함하되, 열방출 포스트(111)는 몰딩 하우징(140)의 상면, 하면 또는 상하면으로 노출되도록 형성되고, 절연층(122)의 면적은 열방출 금속층(121)의 면적보다 크며, 몰딩 하우징(140) 내에서, 절연층(122)은 열방출 금속층(121)의 테두리로부터 외측으로 소정 연장길이(D1)만큼 연장 형성되고, 절연층(122)의 저면으로부터 열방출 포스트(111)가 노출되는 몰딩 하우징(140)의 저면까지의 거리(D2)는 40㎛ 내지 4㎜이고, 열방출 포스트(111)가 한 개 이상의 포스트홀(112)을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 반도체칩(130)의 발열을 냉각하는 쿨링시스템(150)의 냉각제가 냉각제 유동로를 순환하도록 하여, 다양한 형상 및 구조의 열방출 포스트(111)를 통해 냉각제와의 접촉면적을 넓혀 반도체칩(130)의 발열을 효율적으로 냉각하는 것을 요지로 한다.
이하, 도면을 참조하여, 전술한 구성의 방열구조를 구비한 반도체 패키지를 구체적으로 상술하면 다음과 같다.
우선, 열방출 포스트(111)는 열방출 금속층(121)에 구조적으로 접합되어 반도체칩(130)으로부터 기판(120) 외부로 발열을 전도한다.
한편, 열방출 포스트(111)는 몰딩 하우징(140)의 몰딩공정후에 기판(120)에 접합될 수 있다.
다음, 한 개 이상의 기판(120)은 한 개 이상의 절연층(122)을 포함한다.
여기서, 기판(120)은, 한 개 이상의 열방출 금속층(121)과, 열방출 금속층(121) 상에 적층되는 절연층(122)과, 절연층(122) 상에 적층되어 반도체칩(130)이 실장되는 금속패턴층(123)으로 이루어질 수 있다.
또한, 절연층(122)과 금속패턴층(123) 사이에는, 또는 절연층(122)과 열방출 금속층(121) 사이에는, 금속패턴층(123) 또는 열방출 금속층(121)의 두께보다 얇은 100㎛ 이하의 금속 접착층(미도시)이 형성되어 상호 접합될 수 있다.
또한, 열방출 금속층(121)은 Au, Cu, Al 또는 Ni의 단일소재로 이루어지거나, Au, Cu, Al 및 Ni 중 어느 하나 이상이 50% 이상 함유된 합금소재이거나, 단일소재 또는 합금소재로 이루어진 다층구조의 금속소재일 수 있고, 열방출 금속층(121)과 열방출 포스트(111)는 동일 소재로 이루어질 수도 있다.
또한, 절연층(122)은 Al2O3, AlN, Si3N4 또는 PI의 단일소재로 이루어지거나, Al2O3, AlN, Si3N4 또는 PI 중 어느 하나 이상 함유된 복합소재로 이루어질 수 있다.
다음, 한 개 이상의 반도체칩(130)의 하면은 기판(120)에 접합되고, 상면은 전기적 신호선(131)을 통해 터미널리드(132)에 전기적으로 연결되어 전기적 신호를 인가받는다.
여기서, 반도체칩(130)은 MOSFET, IGBT이거나, 혹은 GaN 소자, SiC 소자 또는 Ga 소자가 포함된 전력변환용 반도체소자일 수 있고, 이와 같은 반도체칩(130)은 전력을 변환하거나 제어하는 인버터, 컨버터 또는 OBC(On Board Charger) 등의 장치에 적용될 수 있으며, 전력을 특정 전류, 특정 전압 또는 특정 주파수의 전력으로 변환하는 과정에서 상당한 발열이 발생하므로 쿨링시스템(150)을 통해 냉각하게 된다.
다음, 몰딩 하우징(140)은 반도체칩(130)과, 터미널리드(132)의 일부와, 기판(120)의 일부 또는 전부를 덮도록 형성되고, 에폭시 성분을 함유한 복합소재로 경화되어 형성될 수 있다.
여기서, 도 1을 참고하면, 열방출 포스트(111)는 몰딩 하우징(140)의 상면, 하면 또는 상하면으로 노출되도록 형성되고, 절연층(122)의 면적은 열방출 금속층(121)의 면적보다 크며, 몰딩 하우징(140) 내에서, 절연층(122)은 열방출 금속층(121)의 테두리로부터 외측으로 5㎛ 내지 3㎜의 연장길이(D1)만큼 연장 형성되고, 절연층(122)의 저면으로부터 열방출 포스트(111)가 노출되는 몰딩 하우징(140)의 저면까지의 거리(D2)는 40㎛ 내지 4㎜이고, 열방출 포스트(111)가 한 개 이상의 포스트홀(112)을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 반도체칩(130)의 발열을 냉각하는 쿨링시스템(150)의 냉각제가 냉각제 유동로를 순환하도록 하여서, 열방출 포스트(111)에 의해 방열면적을 넓히고 냉각제에 의해 열방출 포스트(111)를 직접 냉각하여 냉각효율을 높이도록 할 수 있고, 절연층(122)에 의해 열방출 금속층(121)을 커버하여 열방출 포스트(111)로 전도되는 발열이 역전도되지 않도록 하여 고온으로부터 반도체칩(130)을 보호할 수 있다.
또한, 쿨링시스템(150)의 주입구와 배출구를 순환하는 냉각제는 냉매유체, 냉매가스, 및/또는 공기(냉기)일 수 있다.
여기서, 냉각제는 냉각수, 냉각수가 함유된 냉각액, 공기(냉기) 및 질소 중 어느 하나가 선택되거나, 냉각수, 냉각수가 함유된 냉각액, 공기(냉기) 및 질소 중 어느 하나 이상을 포함할 수도 있다.
한편, 열방출 포스트(111)는 스크린 마스크 또는 스텐실(stencil) 마스크로 마스킹하여 금속 페이스트 또는 비금속 페이스트를 열방출 금속층(121)에 직접 프린팅하고 열경화시켜서, 도 2의 (a)에 도시된 바와 같이, 별도의 접착층없이, 열방출 포스트(111)와 열방출 금속층(121)가 상호 직접 접합되어 결합된 구조로 형성될 수 있다.
또한, 열방출 포스트(111)는, 열전도율이 높도록, Sn 성분이 포함된 솔더이거나, Al 또는 Cu, 혹은 세라믹의 단일소재로 형성되거나, Sn, Al, Cu 및 세라믹 중 어느 하나 이상이이 50% 이상 함유된 복합소재로 형성될 수 있다.
또는, 도 2의 (b)에 도시된 바와 같이, 열방출 금속층(121)과 열방출 포스트(111) 사이에는 열전도성이 양호한 접착층(113)이 개재되어 상호 접합되어 결합된 구조로 형성될 수 있고, 접착층(113)은 Ag, Au, Cu, Ti, Ni, Pd 또는 세라믹의 단일소재로 이루어지거나, Ag, Au, Cu, Ti, Ni, Pd 및 세라믹 중 어느 하나 이상을 50% 이상 함유한 복합소재로 이루어질 수 있다.
여기서, 도 2의 (b) 및 도 3의 (c,d)를 참고하면, 접착층(113)을 개재한, 열방출 금속층(121)과 열방출 포스트(111) 사이에 이격된 거리(D3)는 10㎛ 내지 3㎜일 수 있다.
또는, 도 2의 (c)에 도시된 바와 같이, 열방출 포스트(111)는, 열방출 금속층(121)의 저면에 마루가 접합되는 한 개 이상의 웨이브 형태 구조체(A)이고, 열방출 금속층(121)과 웨이브 형태 구조체(A) 사이에는 이웃하는 마루 사이에 포스트홀(112)이 한 개 이상 형성될 수 있고, 웨이브 형태 구조체(A)는 열방출 금속층(121)에 초음파용접방식에 의해 상호 접합될 수 있다.
또는, 도 3의 (a)에 도시된 바와 같이, 한 개 이상의 열방출 포스트(111)의 일면에 한 개 이상의 포스트 연결프레임(114)이 구조적으로 접합되어 포스트 연결체(B)가 형성되어서, 포스트 연결체(B)가 열방출 금속층(121)의 저면에 결합될 수 있다.
구체적으로, 일 예로서, 앞서 언급한 포스트 연결체(B)에서, 열방출 포스트(111)가 포스트 연결프레임(114)에 초음파용접되어 상호 접합될 수도 있고, 도 3의 (b)에 도시된 바와 같이, 열방출 포스트(111)의 상면 또는 하면 또는 상하면에 접착층(113)이 형성되어서, 열방출 포스트(111)가 열방출 금속층(121) 및/또는 포스트 연결프레임(114)에 결합될 수 있다.
또는, 다른 예로서, 앞서 언급한 포스트 연결체(B)가 플립된 상태로, 도 3의 (c)에 도시된 바와 같이, 포스트 연결프레임(114)의 상면에 접착층(113)이 형성되어서, 열방출 금속층(121)의 저면에 결합될 수도 있고, 또 다른 예로서, 도 3의 (d)에 도시된 바와 같이, 포스트 연결프레임(114)의 상면에 접착층(113)이 형성되어 열방출 금속층(121)의 저면에 결합되고, 열방출 포스트(111)와 포스트 연결프레임(114)이 접착층(113)을 개재하여 상호 결합될 수 있다.
한편, 열방출 금속층(121)의 저면에 포스트 연결체(B)가 한 층 이상으로 적층되어 형성되어, 포스트홀(112)에 의해 형성되는 냉각제 유동로를 확장시켜 냉각효율을 보다 높이도록 할 수 있다.
구체적으로, 일 예로서, 도 4의 (a)에 도시된 바와 같이, 열방출 포스트(111)가 열방출 금속층(121)에 결합되는 방향으로 순차적으로 적층되거나, 도 4의 (b)에 도시된 바와 같이, 상단 포스트 연결체(B1)의 포스트 연결프레임(114)이 열방출 금속층(121)의 저면에 접착층(113)을 개재하여 결합될 수 있고, 상단 포스트 연결체(B1)의 열방출 포스트(111)가 하단 포스트 연결체(B2)의 포스트 연결프레임(114)에 접착층(113)을 개재하여 결합될 수도 있고, 도 4의 (c)에서와 같이, 상단 포스트 연결체(B1)의 열방출 포스트(111)와 플립된 하단 포스트 연결체(B2)의 열방출 포스트(111) 사이에 접착층(113)을 개재하여 결합될 수도 있다.
또한, 도 1에 확대도시된 바와 같이, 절연층(122)의 하면 종단으로부터 열방출 금속층(121)의 상면 종단까지의 제1거리(D4)는 절연층(122)의 하면 종단으로부터 열방출 금속층(121)의 하면 종단까지의 제2거리(D5)보다 짧을 수 있고, 바람직하게는, 제1거리(D4)와 제2거리(D5) 사이의 차이(D6)는 1㎛ 내지 200㎛일 수 있다. 절연층(122)의 하면 종단으로부터 열방출 금속층(121)의 하면 종단까지의 제2거리(D5)를 절연층(122)의 하면 종단으로부터 열방출 금속층(121)의 상면 종단까지의 제1거리(D1)보다 더 길게 형성함으로써, 반도체칩(130) 접합 후 몰딩 하우징(140) 형성 시 몰딩 하우징(140) 소재의 충진을 용이하게 할 수 있으며, 또한 열팽창계수(CTE)의 차이에 의한 스트레스를 견디기에도 용이할 수 있다. 또한, 제2거리(D5)를 제1거리(D1)보다 더 길게 형성하는 것에 의해 반도체칩(130)으로부터 발생한 열을 외부로 방열시킴에 있어서도 보다 효과적일 수 있다.
도 5는 도 1의 방열구조를 구비한 반도체 패키지의 다양한 구조를 각각 예시한 것으로, 도 5의 (a)는 열방출 금속층(121)과 포스트 연결프레임(114) 사이에 접착층(113)을 개재하여 상호 결합되고, 포스트 연결프레임(114)의 일부 또는 전부가 몰딩 하우징(140) 내에 인입된 단면기판 구조를 예시한 것이고, 도 5의 (b)는 절연층(122)에 열방출 금속층(121)에 결합되고, 금속스페이서(131c)에 의해 상하로 이격된 양면기판 구조를 예시한 것이다.
도 6은 도 1의 방열구조를 구비한 반도체 패키지와 쿨링시스템간의 냉각구조를 각각 예시한 것으로, 도 6의 (a)는 단면기판의 일면에 쿨링시스템(150)이 결합된 구조이고, 도 6의 (b)는 양면기판의 양면에 쿨링시스템(150)이 결합된 구조로서, 도 6의 (b)를 참고하면, 포스트 연결프레임(114)은 쿨링시스템(150) 내부에 삽입되어서, 순환하는 냉각제와의 접촉면적을 넓혀 냉각효율을 향상시킬 수 있다.
한편, 앞서 언급한 전기적 신호선(131)은 와이어(131a)이거나, 금속판을 굴곡한 금속클립(131b)이거나, 금속스페이서(131c)일 수 있다.
한편, 도 6을 참고하면, 본 발명의 다른 실시예는, 앞서 열거한 방열구조를 구비한 반도체 패키지가 접합된 쿨링시스템(150)을 제공한다.
또한, 도 2를 참고하면, 본 발명의 또 다른 실시예는, 열방출 포스트(111)가 구조적으로 접합된 열방출 금속층(121), 열방출 금속층(121)에 적층된 한 개 이상의 절연층(122), 및 절연층(122) 상에 적층되어 반도체칩(130)이 실장되는 금속패턴층(123)을 포함하되, 절연층(122)의 면적은 열방출 금속층(121)의 면적보다 크며, 절연층(122)은 열방출 금속층(121)의 테두리로부터 외측으로 5㎛ 내지 3㎜의 연장길이(D1)만큼 연장 형성되고, 열방출 포스트(111) 사이에 한 개 이상의 포스트홀(112)을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 반도체칩(130)의 발열을 냉각하는 쿨링시스템(150)의 냉각제가 냉각제 유동로를 순환하도록 하는, 방열구조를 구비한 기판을 제공한다.
도 7은 본 발명의 또 다른 실시예에 의한 방열구조를 구비한 기판 제조방법의 순서도를 걔략적으로 예시한 것으로, 도 7을 참고하면, 방열구조를 구비한 기판의 제조방법은, 한 개 이상의 절연층(122)을 준비하는 단계(S110), 절연층(122)의 일면에 반도체칩(130)이 실장되는 금속패턴층(123)을 형성하는 단계(S120), 절연층(122)의 타면에 열방출 금속층(121)을 형성하는 단계(S130), 및 열방출 금속층(121)에 열방출 포스트(111)를 구조적으로 접합하는 단계(S140)를 포함하되, 절연층(122)의 면적은 열방출 금속층(121)의 면적보다 크며, 절연층(122)은 열방출 금속층(121)의 테두리로부터 외측으로 5㎛ 내지 3㎜의 연장길이(D1)만큼 연장 형성되고, 열방출 포스트(111) 사이에 한 개 이상의 포스트홀(112)을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 반도체칩(130)의 발열을 냉각하는 쿨링시스템(150)의 냉각제가 냉각제 유동로를 순환하도록 한다.
따라서, 본 발명의 구성에 의해서, 다양한 형상 및 구조의 열방출 포스트를 통해 냉각제와의 접촉면적을 넓히고 포스트홀에 의해 냉각제 유동로를 형성하여, 반도체칩의 발열을 효율적으로 냉각하도록 하고, 절연층에 의해 열방출 금속층을 커버하여 열방출 포스트로 전도되는 발열이 역전도되지 않도록 하고, 단면기판 및 양면기판에 열방출 포스트를 냉각하는 쿨링시스템을 각각 적용할 수 있다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
111 : 열방출 포스트 112 : 포스트홀
113 : 접착층 114 : 포스트 연결프레임
120 : 기판 121 : 열방출 금속층
122 : 절연층 123 : 금속패턴층
130 : 반도체칩 140 : 몰딩 하우징
A : 웨이브 형태 구조체 B : 포스트 연결체

Claims (29)

  1. 열방출 포스트가 구조적으로 접합된 열방출 금속층과, 한 개 이상의 절연층을 포함하는, 한 개 이상의 기판;
    하면은 상기 기판에 접합되고, 상면은 전기적 신호선을 통해 터미널리드에 전기적으로 연결되는, 한 개 이상의 반도체칩; 및
    상기 반도체칩과, 상기 터미널리드의 일부와, 상기 기판의 일부 또는 전부를 덮는 몰딩 하우징;을 포함하되,
    상기 열방출 포스트는 상기 몰딩 하우징의 상면, 하면 또는 상하면으로 노출되도록 형성되고,
    상기 절연층의 면적은 상기 열방출 금속층의 면적보다 크며, 상기 몰딩 하우징 내에서, 상기 절연층은 상기 열방출 금속층의 테두리로부터 외측으로 소정 연장길이만큼 연장 형성되고,
    상기 절연층의 저면으로부터 상기 열방출 포스트가 노출되는 상기 몰딩 하우징의 저면까지의 거리는 40㎛ 내지 4㎜이고,
    상기 열방출 포스트가 한 개 이상의 포스트홀을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 상기 반도체칩의 발열을 냉각하는 쿨링시스템의 냉각제가 상기 냉각제 유동로를 순환하도록 하며,
    상기 절연층의 하면 종단으로부터 상기 열방출 금속층의 상면 종단까지의 제1거리는 상기 절연층의 하면 종단으로부터 상기 열방출 금속층의 하면 종단까지의 제2거리보다 짧은 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 한 개 이상의 기판은, 한 개 이상의 상기 열방출 금속층과, 상기 열방출 금속층 상에 적층되는 상기 절연층과, 상기 절연층 상에 적층되어 상기 반도체칩이 실장되는 금속패턴층으로 이루어지는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 절연층과 상기 금속패턴층 사이, 또는 상기 절연층과 상기 열방출 금속층 사이에는, 상기 금속패턴층 또는 상기 열방출 금속층의 두께보다 얇은 금속 접착층이 형성되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 열방출 포스트는, 스크린 마스크 또는 스텐실 마스크로 마스킹하여 금속 페이스트 또는 비금속 페이스트를 상기 열방출 금속층에 프린팅하고 열경화시켜 형성되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 열방출 포스트는, Sn 성분이 포함된 솔더이거나, 혹은 Al, Cu 또는 세라믹의 단일소재로 형성되거나, 혹은 Sn, Al, Cu 및 세라믹 중 어느 하나 이상이 50% 이상 함유된 복합소재로 형성되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 열방출 금속층과 상기 열방출 포스트 사이에는 접착층이 개재되어 상호 접합되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 접착층은, Ag, Au, Cu, Ti, Ni, Pd 또는 세라믹의 단일소재로 이루어지거나, Ag, Au, Cu, Ti, Ni, Pd 및 세라믹 중 어느 하나 이상을 50% 이상 함유한 복합소재로 이루어지는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 열방출 포스트는, 상기 열방출 금속층의 저면에 마루가 접합되는 한 개 이상의 웨이브 형태 구조체이고, 상기 열방출 금속층과 상기 웨이브 형태 구조체 사이에는 이웃하는 마루 사이에 상기 포스트홀이 한 개 이상 형성되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 웨이브 형태 구조체는 상기 열방출 금속층에 초음파용접방식에 의해 접합되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  10. 제 1 항에 있어서,
    한 개 이상의 상기 열방출 포스트의 일면에 한 개 이상의 포스트 연결프레임이 구조적으로 접합되어 포스트 연결체를 형성하는 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 열방출 포스트의 상면, 하면 또는 상하면에 접착층이 형성되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  12. 제 10 항에 있어서,
    상기 포스트 연결프레임의 상면에 접착층이 형성되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  13. 제 10 항에 있어서,
    상기 열방출 금속층의 저면에는 상기 포스트 연결체가 한 층 이상으로 적층되어 형성되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  14. 제 1 항에 있어서,
    상기 열방출 금속층과 상기 열방출 포스트 사이의 거리는 10㎛ 내지 3㎜인 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  15. 삭제
  16. 제 1 항에 있어서,
    상기 제1거리와 상기 제2거리 사이의 차이는 1㎛ 내지 200㎛인 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  17. 제 1 항에 있어서,
    상기 몰딩 하우징은 에폭시 성분을 함유한 복합소재로 이루어지는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  18. 제 1 항에 있어서,
    상기 반도체칩은 MOSFET, IGBT이거나, 혹은 GaN 소자, SiC 소자 또는 Ga 소자가 포함된 반도체소자인 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  19. 제 10 항에 있어서,
    상기 포스트 연결프레임은 상기 쿨링시스템 내부에 삽입되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  20. 제 1 항에 있어서,
    상기 전기적 신호선은 와이어, 금속클립, 또는 금속스페이서인 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  21. 제 1 항에 있어서,
    상기 열방출 금속층은 Au, Cu, Al 또는 Ni의 단일소재로 이루어지거나, 혹은 Au, Cu, Al 및 Ni 중 어느 하나 이상이 50% 이상 함유된 합금소재이거나, 혹은 상기 단일소재 또는 상기 합금소재로 이루어진 다층구조의 금속소재인 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  22. 제 1 항에 있어서,
    상기 열방출 금속층과 상기 열방출 포스트는 동일 소재로 이루어지는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  23. 제 1 항에 있어서,
    상기 연장길이는 5㎛ 내지 3㎜인 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  24. 제 1 항에 있어서,
    상기 절연층은 Al2O3, AlN, Si3N4 또는 PI의 단일소재로 이루어지거나, Al2O3, AlN, Si3N4 및 PI 중 어느 하나 이상 함유된 복합소재로 이루어지는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  25. 제 1 항에 있어서,
    상기 열방출 포스트는, 상기 몰딩 하우징의 몰딩공정후에 상기 기판에 접합되는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  26. 제 1 항에 있어서,
    상기 냉각제는 냉각수, 냉각수가 함유된 냉각액, 공기 또는 질소이거나, 혹은 냉각수, 냉각수가 함유된 냉각액, 공기 및 질소 중 어느 하나 이상을 포함하는 것을 특징으로 하는,
    방열구조를 구비한 반도체 패키지.
  27. 제 1 항에 따른 방열구조를 구비한 반도체 패키지가 접합된 쿨링시스템.
  28. 열방출 포스트가 구조적으로 접합된 열방출 금속층; 및
    상기 열방출 금속층에 적층된 한 개 이상의 절연층;을 포함하되,
    상기 절연층의 면적은 상기 열방출 금속층의 면적보다 크며, 상기 절연층은 상기 열방출 금속층의 테두리로부터 외측으로 소정 연장길이만큼 연장 형성되고,
    상기 열방출 포스트가 한 개 이상의 포스트홀을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 쿨링시스템의 냉각제가 상기 냉각제 유동로를 순환하도록 하며,
    상기 절연층의 하면 종단으로부터 상기 열방출 금속층의 상면 종단까지의 제1거리는 상기 절연층의 하면 종단으로부터 상기 열방출 금속층의 하면 종단까지의 제2거리보다 짧은 것을 특징으로 하는,
    방열구조를 구비한 기판.
  29. 한 개 이상의 절연층을 준비하는 단계;
    상기 절연층의 일면에 열방출 금속층을 형성하는 단계; 및
    상기 열방출 금속층에 열방출 포스트를 구조적으로 접합하는 단계;를 포함하되,
    상기 절연층의 면적은 상기 열방출 금속층의 면적보다 크며, 상기 절연층은 상기 열방출 금속층의 테두리로부터 외측으로 소정 연장길이만큼 연장 형성되고,
    상기 열방출 포스트가 한 개 이상의 포스트홀을 두고 일정 간격으로 배열되어 냉각제 유동로를 형성하고, 쿨링시스템의 냉각제가 상기 냉각제 유동로를 순환하도록 하며,
    상기 절연층의 하면 종단으로부터 상기 열방출 금속층의 상면 종단까지의 제1거리는 상기 절연층의 하면 종단으로부터 상기 열방출 금속층의 하면 종단까지의 제2거리보다 짧은 것을 특징으로 하는,
    방열구조를 구비한 기판 제조방법.
KR1020220022350A 2022-02-21 2022-02-21 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법 KR102411122B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220022350A KR102411122B1 (ko) 2022-02-21 2022-02-21 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법
US17/964,032 US20230268252A1 (en) 2022-02-21 2022-10-12 Semiconductor package including heat radiation structure, cooling system applying the semiconductor package, substrate including heat radiation structure and method of manufacturing the substrate
CN202211263449.8A CN116666322A (zh) 2022-02-21 2022-10-13 半导体封装件、冷却系统、基板以及该基板制造方法
DE102022133534.8A DE102022133534A1 (de) 2022-02-21 2022-12-15 Halbleitergehäuse einschließlich Wärmestrahlungsstruktur, Kühlsystem unter Anwendung des Halbleitergehäuses, Substrat, das eine Wärmestrahlungsstruktur umfasst, und Verfahren zur Herstellung des Substrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220022350A KR102411122B1 (ko) 2022-02-21 2022-02-21 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법

Publications (1)

Publication Number Publication Date
KR102411122B1 true KR102411122B1 (ko) 2022-06-22

Family

ID=82216608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220022350A KR102411122B1 (ko) 2022-02-21 2022-02-21 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법

Country Status (4)

Country Link
US (1) US20230268252A1 (ko)
KR (1) KR102411122B1 (ko)
CN (1) CN116666322A (ko)
DE (1) DE102022133534A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4071802A1 (en) * 2021-04-05 2022-10-12 JMJ Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined
KR102536643B1 (ko) * 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472642B1 (ko) 2009-09-28 2014-12-15 에이비비 리써치 리미티드 전자 부품 냉각용 냉각 모듈
KR20180138466A (ko) * 2017-06-21 2018-12-31 현대오트론 주식회사 전력반도체 모듈의 제조방법
KR20190133156A (ko) 2017-01-30 2019-12-02 야사 리미티드 반도체 냉각 배열체
KR20190140238A (ko) * 2018-06-11 2019-12-19 제엠제코(주) 음각 패턴이 형성된 반도체 칩 패키지
KR102313764B1 (ko) * 2021-04-05 2021-10-19 제엠제코(주) 반도체칩을 구비한 반도체 부품과 쿨링장치가 결합된 쿨링시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022350A (ko) 2020-08-18 2022-02-25 삼성전자주식회사 이미지를 이용한 위치 정보 획득 방법 및 이를 지원하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472642B1 (ko) 2009-09-28 2014-12-15 에이비비 리써치 리미티드 전자 부품 냉각용 냉각 모듈
KR20190133156A (ko) 2017-01-30 2019-12-02 야사 리미티드 반도체 냉각 배열체
KR20180138466A (ko) * 2017-06-21 2018-12-31 현대오트론 주식회사 전력반도체 모듈의 제조방법
KR20190140238A (ko) * 2018-06-11 2019-12-19 제엠제코(주) 음각 패턴이 형성된 반도체 칩 패키지
KR102313764B1 (ko) * 2021-04-05 2021-10-19 제엠제코(주) 반도체칩을 구비한 반도체 부품과 쿨링장치가 결합된 쿨링시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4071802A1 (en) * 2021-04-05 2022-10-12 JMJ Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined
US11908766B2 (en) 2021-04-05 2024-02-20 Jmj Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined
KR102536643B1 (ko) * 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지

Also Published As

Publication number Publication date
US20230268252A1 (en) 2023-08-24
DE102022133534A1 (de) 2023-08-24
CN116666322A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
US8963321B2 (en) Semiconductor device including cladded base plate
KR102411122B1 (ko) 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법
CN108735692B (zh) 半导体装置
WO2015029186A1 (ja) 半導体モジュール、半導体装置、及び自動車
CN109314063B (zh) 电力用半导体装置
JP3390661B2 (ja) パワーモジュール
JP2006134990A (ja) 半導体装置
WO2007145303A1 (ja) 半導体モジュールおよびその製造方法
JP6862896B2 (ja) 半導体装置及び半導体装置の製造方法
JP2002203942A (ja) パワー半導体モジュール
CN101789404A (zh) 散热器
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP2019071412A (ja) チップパッケージ
JP2015005681A (ja) 半導体装置及びその製造方法
JP6003624B2 (ja) 半導体モジュール
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
JP2001217363A (ja) 半導体装置とそのヒートシンク
US20230075200A1 (en) Power module and method for manufacturing same
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP2000323630A (ja) 半導体装置
JP2012222324A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant