EP4094288A1 - Elektronikmodul und verfahren zur herstellung eines elektronikmoduls - Google Patents

Elektronikmodul und verfahren zur herstellung eines elektronikmoduls

Info

Publication number
EP4094288A1
EP4094288A1 EP21712423.9A EP21712423A EP4094288A1 EP 4094288 A1 EP4094288 A1 EP 4094288A1 EP 21712423 A EP21712423 A EP 21712423A EP 4094288 A1 EP4094288 A1 EP 4094288A1
Authority
EP
European Patent Office
Prior art keywords
metallization
insulation layer
component
primary component
component metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21712423.9A
Other languages
English (en)
French (fr)
Inventor
Andreas Meyer
Karsten Schmidt
Tilo WELKER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Germany GmbH
Original Assignee
Rogers Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Germany GmbH filed Critical Rogers Germany GmbH
Publication of EP4094288A1 publication Critical patent/EP4094288A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors

Definitions

  • the present invention relates to an electronic module and a method for producing an electronic module.
  • Metal-ceramic substrates are sufficiently known from the prior art, for example as printed circuit boards or circuit boards, for example from DE 10 2013 104 739 A1, DE 19 927 046 B4 and DE 10 2009 033 029 A1.
  • connection surfaces for electrical components and conductor tracks are arranged on one component side of the metal-ceramic substrate, the electrical components and the conductor tracks being able to be interconnected to form electrical circuits.
  • Essential components of the metal-ceramic substrates are an insulation layer, which is preferably made from a ceramic, and at least one metal layer attached to the insulation layer. Because of their comparatively high insulation strengths, insulation layers made of ceramic have proven to be particularly advantageous in power electronics. By structuring the metal layer, conductor tracks and / or connection surfaces can then be implemented for the electrical components.
  • the object is achieved by an electronic module according to claim 1 and by a method according to claim 7. Further advantages and properties emerge from the subclaims and the description and the accompanying figures.
  • an electronics module in particular a power electronics module, is provided, comprising
  • a secondary component metallization which is attached to the side of the insulation layer facing away from the metal-ceramic substrate and is in particular insulated from the primary component metallization by the insulation layer, the ceramic element having a first size and the insulation layer having a second size and in order to form a island-like insulation layer on the primary component metallization, a ratio of the second size to the first size assumes a value which is smaller than 0.8, preferably smaller than 0.6 and particularly preferably smaller than 0.4.
  • an island-like insulation layer is provided with which, in particular, electrical insulation between the primary component metallization and the secondary component metallization is realized.
  • the insulation layer is preferably connected directly to the primary component metalization.
  • the insulation layer is part of a further, in particular smaller, metal-ceramic substrate, which in turn is placed on the larger metal-ceramic substrate serving as a carrier and in the context of a DCB or active soldering process or by means of an adhesive is connected to the metal-ceramic substrate.
  • the insulation layer is a comparatively thin insulation layer made of ceramic that contributes to the electrical insulation of the secondary component metallization from the primary component metallization. It is particularly provided that the electronics module or the arrangement of the primary component metallization and the secondary component metallization is not completely embedded in an encapsulation or a housing.
  • the person skilled in the art understands the first size to mean a first thickness and / or a first length or width or area of the ceramic element and the second size to mean a second thickness and / or second length or width or area of the insulation layer.
  • the insulation layer can be strip-shaped, or have an elliptical, circular, diamond-shaped and / or square cross-section.
  • the insulation layer is preferably surrounded on all sides by the primary component metallization in a plane running parallel to the main extension plane.
  • the insulation layer is arranged at the edge of the primary component metallization so that the insulation layer is at most on three or two sides of the primary component metallization in a plane running parallel to the main extension plane.
  • the insulation layer in particular circumferentially, protrudes from the outermost edge of the secondary component metallization, in particular for the purpose of avoiding an electrical flashover between the secondary component metallization and the primary component metallization. It is preferably provided that the insulation layer, in particular circumferentially along an outermost edge of the insulation layer or the secondary component metallization, protrudes in a direction running parallel to the main extension plane of the metal-ceramic substrate opposite an outermost edge of the secondary component metallization, preferably by 10 pm to 500 pm, preferably by 50 pm to 250 pm and particularly preferably by 100 to 150 pm.
  • the insulation layer is designed in such a way that its outermost edge protrudes from the secondary component metallization in such a way that it forms a “pullback” that prevents electrical overheating and causes complete electrical insulation of the secondary component metallization from the primary component metallization.
  • a ratio of the second thickness to the first thickness assumes a value between 0.03 and 0.8, preferably 0.03 and 0.5 and particularly preferably between 0.03 and 0.3.
  • the second thickness has a value between 500 ⁇ m and 1 mm, preferably between 200 ⁇ m and 500 ⁇ m and particularly preferably between 10 ⁇ m and 200 ⁇ m. It has been found that a sufficient insulation strength can be produced with comparatively thin insulation layers.
  • the insulation layer advantageously uses the primary component metallization as mechanical stabilization. Due to the comparatively thin second thicknesses, it is advantageously simplified to realize fine structuring or separating sections between electrical components or insulation layers.
  • the primary or secondary component metallization and / or the cooling part metallization is connected directly and directly to the insulation layer, for example connected by means of a DCB method, an AMB method or by means of a thin-film technology.
  • the metal-ceramic substrate or the further metal-ceramic substrate comprises at least one metal layer, for example as part of the cooling part metallization or the primary or secondary component metallization, which is firmly bonded to an outside of the ceramic element or the insulation layer wherein the metal layer and the ceramic element extend along a main extension plane and are arranged one above the other along a stacking direction running perpendicular to the main extension plane.
  • the materials for the metallization or the metal section ie for the primary component metallization, the secondary component metallization, the cooling part metallization and / or a backside metallization are copper, aluminum, molybdenum and / or their alloys, as well as laminates such as CuW, CuMo, CuAI , AlCu and / or CuCu conceivable, in particular a special copper sandwich structure with a first copper layer and a second copper layer, with a grain size in the first copper layer differing from a second copper layer. Furthermore, it is preferably provided that the at least one metallization, ie the primary component metallization or secondary component metallization, is surface-modified.
  • SiC SiC
  • BeO MgO
  • MgO high-density MgO (> 90% of the theoretical density)
  • TSZ tetragonally stabilized zircon
  • the insulation layer or the ceramic element as Composite or hybrid ceramic is formed in which several ceramic layers, each of which differ in terms of their material composition, are arranged one above the other and are joined together to form an insulation layer to combine various desired properties.
  • a ceramic that is as thermally conductive as possible is used for the lowest possible heat resistance.
  • a metallic intermediate layer is arranged in the ceramic element or in the insulation layer between two ceramic layers.
  • the primary component metallization and / or the cooling part metallization is preferably bonded to the insulating layer by means of an AMB method and / or a DCB method.
  • a “DCB process” (direct copper bond technology) or a “DAB process” (direct aluminum bond technology) is understood by those skilled in the art to be such a process which is used, for example, for joining metal layers or sheets (e.g. B. copper sheets or foils or aluminum sheets or foils) is used with one another and / or with ceramic or ceramic layers, using metal or copper sheets or metal or copper foils that have a layer or a coating ( Melting layer) have.
  • this layer or this coating (on melting layer) forms a eutectic with a melting temperature below the melting temperature of the metal (e.g. copper), so that through Laying the film on the ceramic and by heating all layers these can be connected to one another, namely by melting the metal or copper essentially only in the area of the melting layer or oxide layer.
  • the DCB method then z. B. on the following process steps: • Oxidizing a copper foil in such a way that a uniform copper oxide layer results;
  • an active soldering process e.g. B. for connecting metal layers or metal foils, in particular copper layers or copper foils with Kera mikmaterial is a method to understand, which is specifically used for the manufacture of metal-ceramic substrates, is at a temperature between tween about 600-1000 ° C a connection between a metal foil, e.g. copper foil, and a ceramic substrate, for example aluminum nitride ceramic, made using a hard solder which, in addition to a main component such as copper, silver and / or gold, also contains an active metal.
  • This active metal which is for example at least one element from the group Hf, Ti, Zr, Nb, Ce, creates a connection between the solder and the ceramic by chemical reaction, while the connection between the solder and the metal is a metallic brazed connection .
  • a thick-film process is also conceivable for the connection.
  • At least one first electrical component is connected to the primary component metallization and at least one second electrical component is connected to the secondary component metallization, in particular in each case directly adjacent.
  • the at least one first electrical component and the at least one second electrical component are thus electrically isolated from one another via the insulation layer.
  • the at least one first electrical component and / or the at least one second electrical component is preferably a switchable component or an active or passive component.
  • This is preferably a WBG semiconductor (wide bandgap semiconductors), such as.
  • B. a semiconductor made of silicon carbide, gallium nitride and / or indium gallium nitride.
  • Examples of electronic components are MOSFETs (“metal-oxide-semiconductor field-effect transistors”) or IGBTs (“insulated-gate bipolar transistors”).
  • the at least one first electrical component and the at least one second electrical component are connected to one another via a wire bond.
  • the connection via the wire bond replaces another conductor path created by structuring the primary component metallization, if necessary.
  • the primary component metallization is electrically conductively connected to the secondary component metallization via a through-hole contact or a side contact.
  • a recess is integrated into the insulation layer, which is filled with an electrically conductive medium, in particular the metal of the secondary component metallization, during the formation of the secondary component metallization.
  • the secondary component metallization protrudes or protrudes at least in sections from the outermost edge of the insulation layer.
  • the secondary component metallization runs around the insulation layer and thus forms a side contact from, which overlaps or bypasses the insulation layer at the outermost edge and establishes a connection to the primary component metallization.
  • the primary component metallization of the metal-ceramic substrate is unstructured and / or free from structuring that extends up to a ceramic element. This advantageously makes it possible to dispense with an otherwise expensive etching process, in particular an etching process in which the boundary layer between the ceramic element and the primary component metallization has to be etched away as part of a “second etching”.
  • the primary component metallization is structured. “Structured” is to be understood in particular to mean that the primary component metallization extends to the ceramic element.
  • this free area ie an isolation trench formed by the structuring, can be filled at least partially, preferably completely or in layers, with the isolation layer and / or with a further isolation layer and / or a filling compound, in particular an electrically insulating filling compound.
  • the filler compound it is provided in particular that the insulation layer bridges the insulation trench formed and the filler compound supports or supports the insulation layer.
  • the filling compound is a plastic or a hard resin.
  • the structuring allows a further separation of metal sections, in particular in a plane parallel to the main extension plane, in addition to the separation by the insulation layer in a direction perpendicular to the main extension plane. It is preferably provided that at least one recess is let into the primary component metallization, in which the island-like insulation layer and / or the secondary component metallization is arranged and / or a first electrical component and / or a second electrical component is.
  • the secondary component metallization can advantageously be arranged in such a way that it is flush with the primary component metallization, as a result of which the connections to the primary component metallization and the secondary component metallization lie on one level, in particular a plane running parallel to the main extension plane.
  • vibration damping elements such as. B. a snubber, which comprises a resistor and a capacitor, to reduce electrical oscillations in the electrical module.
  • a vibration damping element also has an advantageous effect on the inductance of the electronics module.
  • the recess is dimensioned such that in the assembled state the at least one first electrical component and / or the at least one second electrical component is arranged below an upper side of the primary component metallization or in the assembled state is arranged such that the upper side the primary component metallization is flush with an upper side of the at least one first electrical component and / or of the at least one second electrical component.
  • the electronics module comprises an encapsulation in which the metal-ceramic substrate with the insulation layer and the second component metallization is embedded.
  • the recess can form a form fit with the encapsulation in this case.
  • vias are integrated into the encapsulation in order to be able to control, for example, the first electrical component, the second electrical component and / or the third electrical component via an external metallization on the encapsulation.
  • the recess has a depth measured in the stacking direction that assumes a value between 50 pm and 800 pm, preferably between 70 pm and 600 pm and particularly preferably between 100 pm and 400 pm. such as B. chips, integrate in the recess or sink in this. It is also conceivable that the depth assumes a value which is less than 150 ⁇ m, preferably less than 100 ⁇ m and particularly preferably less than 70 ⁇ m.
  • the secondary component metallization is structured to form a metal section and at least one further metal section isolated from the metal section. It is preferably provided that the secondary component metallization is thinner than the primary component metallization, since the primary component metallization can mainly be used to dissipate the heat, while the secondary component metallization is preferably intended to isolate metal sections from one another.
  • the primary component metallization is preferably more than 5 times, preferably more than 10 times and particularly preferably more than 20 times as thick as the secondary component metallization. In this way, for example, several second electrical components and / or at least one third electrical component can be connected to the insulation layer or to the secondary component metallization.
  • Another object of the present invention is a method for the manufacture of an electronic module, in particular an electronic module according to the invention, comprising:
  • the ceramic element having a first size and the insulation layer having a second size
  • the island-like insulation layer formed on the primary component metallization being dimensioned such that a ratio of second size assumes a value for the first size which is smaller than 0.8, preferably smaller than 0.6 and particularly preferably smaller than 0.5 and
  • a layer in particular a continuous flat layer made of an insulation material, is connected to the primary component metallization and the connected layer is structured from the insulation material and / or
  • the primary component metallization is applied to the primary component metallization using a mask.
  • a mask It is preferably a ceramic-containing insulation material.
  • the structuring is carried out by means of a laser or as part of an etching process or a milling process.
  • the insulation material is applied to the primary component metallization by means of a deposition process, in particular by means of sputtering or a gas phase deposition process.
  • comparatively thin insulation layers can be implemented that have an insulating effect and, in particular, can be applied in a material-saving manner.
  • a layer of a metal material is attached to a pre-composite comprising the metal-ceramic substrate and the island-like insulation layer, the layer of the metal material attached to the pre-composite being structured to form the secondary component metallization .
  • a secondary initial component metallization is produced which is only a few micrometers, in particular up to 30 ⁇ m, thick. It is through a subsequent enlargement of this secondary initial component metallization possible to realize a secondary pre-component metallization that has a thickness that is greater than the secondary initial component metallization. For example, the thickness of the metallization is increased as part of a galvanic or electrochemical process.
  • At least one first electrical component is connected to the primary component metallization and at least one second electrical component is connected to the secondary component metallization, preferably
  • the at least one electrical second component and / or the secondary construction part metallization are connected to one another in an electrically conductive manner via a wire bond.
  • This makes it possible in an advantageous manner to replace the usually provided conductor track for connecting the at least one electrical component to the at least one second electrical component by the connection via wire bonds.
  • This could prove to be advantageous in particular in the context of the manufacture and manufacture and in the context of equipping the electronic modules. Further advantages and features emerge from the following description of preferred embodiments of the subject matter according to the invention with reference to the attached figures. Individual features of the individual embodiment can be combined with one another within the scope of the invention.
  • Fig. 1 schematically, an electronic module according to a first exemplary embodiment of the present invention in an exploded view, each equipped and once unequipped and in a composite view
  • Fig. 2 schematically an electronic module according to a second exemplary embodiment of the present invention
  • Fig. 3 schematically an electronic module according to a third exemplary embodiment of the present invention
  • Fig. 4 schematically an electronic module according to a fourth exemplary embodiment of the present invention
  • Fig. 5 schematically an electronic module according to a fifth exemplary embodiment of the present invention
  • 11a-11f schematically a method for producing an electronic module according to a sixth exemplary embodiment of the present invention.
  • an electronic module 100 according to a first exemplary embodiment of the present invention is shown schematically in an exploded view, each unequipped (top) and equipped (center), and shown in a composite view (bottom).
  • Such electronic modules 100 include a metal-ceramic substrate 1 as a carrier for at least one first electrical component 51.
  • the metal-ceramic substrate 1 serving as a carrier includes a ceramic element 10 on which a primary component metallization 21 on opposite sides and a cooling part metallization 20 are connected.
  • the primary component metallization 21 and the cooling part metallization 20 are preferably connected to the ceramic element 10 as part of a DAB or DCB method, ie a direct connection method, or as part of an active soldering method.
  • the at least one electrical component 51 can be connected to the metal-ceramic substrate 1 via a first soldering material 31, for example. It can be, for example, at least a first electrical component 51 can be a chip or a microprocessor.
  • the prior art typically provides for the primary component metallization 21 to be structured in order to arrange the at least one electrical component 51 on the metal-ceramic substrate 1 in an electrically insulated manner from at least one second electronic component 52.
  • an insulation layer 40 is provided for electrical insulation of the at least one first electrical component 51 from the at least one second electrical component 52.
  • the insulation layer 40 is part of a further metal-ceramic substrate 2 which is smaller in comparison to the metal-ceramic substrate 1 serving as a carrier.
  • the further metal-ceramic substrate 2 is smaller than the metal-ceramic substrate 1 by a factor of 2, preferably by a factor of 4 and particularly preferably by a factor of 7.5, compared to the metal-ceramic substrate 1 serving as a carrier
  • the further metal-ceramic substrate 2 comprises a rear-side metallization 23 and a secondary component metallization 22 opposite the rear-side metallization 23.
  • the further metal-ceramic substrate 2 is connected to the primary component metallization 21 via a bonding layer 15 tied up.
  • the rear-side metallization 23 of the further metal-ceramic substrate 2 is connected to the primary component metallization 21 via the binding layer 15, the binding layer 15 being able to take place in the context of a DCB or DAB direct connection method and / or via an adhesive and / or via a Active solder material.
  • the at least one second electrical component 52 is connected to at least one section of the secondary component metallization 22 via a second solder material 32.
  • the second solder material 32 can correspond to the first solder material 31 or differ from the first solder material 31.
  • the embodiment of FIG. 1 is characterized in that the ceramic element 10 of the metal-ceramic substrate 1 has a first size L1, D1 and the insulation layer 40 has a second size L2, D2 primary component metallization 21, a ratio of the second size L2, D2 to the first size L1, D1 assumes a value that is less than 0.8, preferably less than 0.6 and particularly preferably less than 0.4.
  • the insulation layer 40 prevents the at least one first electrical component 51 from being connected in an electrically conductive manner to the at least one second electrical component 52 via the primary component metallization 21.
  • a first size L1, D2 to be a first length L1 measured along a main extension plane FISE of the metal-ceramic substrate 1 and / or a first thickness D1 of the ceramic element 10 measured perpendicular to the main extension plane HSE and a second size L2, D2 a second length L2 measured parallel to the main extension plane HSE and / or a second thickness D2 measured perpendicular to the main extension plane HSE.
  • the second thickness D2 of the insulation layer 40 is smaller than the first thickness D1 of the ceramic element 10.
  • the second thickness D2 is less than 0.8 times the first thickness D1, preferably less than 0.5 times the first thickness D1 and particularly preferably less than 0.3 times the first thickness D1.
  • FIG. 2 shows an electronics module 100 according to a second exemplary embodiment of the present invention.
  • the embodiment in FIG. 2 essentially supplements that in FIG. 1 in that the at least one first electrical component 51 is connected in an electrically conductive manner to the secondary component metallization 22 via a wire bond 8.
  • a wire bond 8 establishes the connection between the at least one first electrical component 51 and the at least one second electrical component 52 realized, the second electrical component 52 being electrically isolated from the primary component metallization 21 via the insulation layer 40.
  • the secondary component metallization 22 is structured, in particular in such a way that separate and in particular electrically isolated metal sections are attached to the secondary Form component metallization 22. Furthermore, it is particularly preferably provided that the electronics module 100 has terminal lugs 16 and / or electrical contact means with which an electrical contact to the primary component metallization 21 and / or secondary component metallization 22 can be established. For example, in the exemplary embodiment shown in FIG another connection with a connection lug 16 at which an output signal can be tapped. Furthermore, it is conceivable that different Metallab sections of the secondary component metallization 22 are also connected to one another via a wire bond 8 or a further wire bond 8.
  • FIG. 3 A third exemplary embodiment of the present invention is shown in FIG.
  • the embodiment of FIG. 3 differs from that of FIGS. 1 and 2 in that the insulation layer 40 is connected directly or directly to the primary component metallization 21 instead of indirectly via the rear-side metallization 23 of the further metal-ceramic substrate 2.
  • the insulation layer 40 has a second thickness D2 and the ceramic element 10 has a first thickness D1, the ratio of the second thickness D2 to the first thickness D1 being between 0.03 and 0.8, preferably 0.03 and 0.5 and particularly preferably between 0.03 and 0.3.
  • the second thickness D2 has a value of 500 ⁇ m to 1 mm, preferably between 200 ⁇ m and 500 ⁇ m and particularly preferably between 10 ⁇ m and 200 ⁇ m.
  • the insulation layer 40 has a second length L2 measured along the main plane of extension HSE of the metal-ceramic substrate 1 and the secondary component metallization 22 has a third length L3 measured along the main plane of extension HSE, the second length L2 being smaller than the third length is L3.
  • a ratio of the second length L2 to the third length L3 assumes a value between 0.7 and 0.9, preferably between 0.75 and 0.85 and particularly preferably between 0.78 and 0.82.
  • the secondary component metallization 22 is set back in relation to an outermost edge of the insulation layer 40 in the direction of the main extension plane HSE, in particular circumferentially for the entire island-like insulation layer 40 22, which in particular prevents an electrical flashover from occurring between the secondary component metallization 22 and the primary component metallization 21, in particular in the case of comparatively thin layers or layer thicknesses of the insulation layer 40, ie compared to comparatively thin second thicknesses D2.
  • the primary component metallization 21 is free of structuring that extend as far as the ceramic element 10.
  • the metal-ceramic substrate 1 has a first length L1 measured parallel to the main extension plane HSE, a ratio of the second length L2 to the first length L1 assuming a value that is less than 0.8, preferably less than 0.6 and particularly preferably less than 0.4.
  • FIG. 4 an electronics module 100 according to a fourth preferred embodiment of the present invention is shown.
  • the exemplary embodiment in FIG. 4 is distinguished from the previous ones in that the primary component metallization 21 has a recessed profile, ie forms at least one recess 45 into which the insulation layer 40 is embedded or within which the insulation layer 40 is arranged or is formed.
  • the insulation layer 40 in particular with the secondary component metallization 22 in the recess 45, it is in front partially possible to realize a flush termination along a stacking direction S running perpendicular to the main extension plane HSE between the primary component metallization 21 and the secondary component metallization 22, so that a flat surface of the primary component metallization 21 and the secondary component metallization 22, in particular of each of the ceramic element 10 facing away sides, is provided.
  • this is a Snubber47.
  • the type of snubber 47 is intended to provide electrical vibration damping between the primary component metallization 21 and the secondary component metallization 22. In such a case, it is advantageously possible, for example, to place the snubber 47 on the jointly provided connection level of the primary component metallization 21 and the secondary component metallization 22 to be arranged.
  • FIG. 5 shows an electronics module 100 according to a fifth exemplary embodiment of the present invention.
  • the insulation layer 40 carries at least one third electrical component 53 in addition to the at least one second electrical component 52.
  • This can be a passive or active SMD component, for example.
  • the area below the electrical component 53 is provided for heat dissipation from other components, ie for the first electrical component 51 and second electrical component 52, for example.
  • the insulation layer 40 it is possible to equip this Be rich with the third electrical component 53, in particular when a comparatively small amount of heat emanates from the third electrical component 53.
  • the top side of the metal-ceramic substrate 1 serving as a carrier is used as comprehensively and as optimally as possible for equipping.
  • FIGS. 6a to 6f A method for producing an electronic module 100 according to a preferred embodiment of the present invention is shown in FIGS. 6a to 6f.
  • the metal-ceramic substrate 1 is provided in a step not shown.
  • Ceramic material is then applied in the form of a thin layer to form the insulation layer 40, at least partially, preferably over the entire surface.
  • a targeted local Ab wear in certain areas on the top of the metal-ceramic substrate 1, the full-surface insulation layer 40 is reduced to an island-like insulation layer 40, the second length L2 is smaller than the first length L1 of the metal-ceramic substrate 1 or the first ceramic element 10.
  • laser light 55 is used that is provided by a laser source 56 (see FIG. 6b).
  • FIG. 6c shows the pre-composite that has been freed from the superfluous subregions of the insulation layer 40.
  • a secondary initial component metallization 22 ′ is applied.
  • this secondary initial component metallization 22 ' is applied as part of a deposition process, in particular a chemical or physical gas phase deposition process, such as, for example, as part of a sputtering, a PVD, CVD, PECVD or other thin film process.
  • a deposition process in particular a chemical or physical gas phase deposition process, such as, for example, as part of a sputtering, a PVD, CVD, PECVD or other thin film process.
  • the thickness of the secondary initial component metallization 22' is increased, for example in the context of a galvanic or electrochemical process, to form a secondary pre-component metallization 22 ".
  • the secondary pre-construction part metallization 22 “ also extends over the entire extent of the primary Component metallization 21. This state in the manufacturing process is illustrated in FIG. 6e.
  • FIG. 6f shows the electronics module 100 following structuring, in particular after parts of the secondary pre-component metallization 22 "have been removed for the purpose of forming the secondary component metallization 22 with the second thickness D2, which preferably has a structured course on the insulation layer 40, in which different metal sections, electrically insulated from one another by the insulation layer 40, are etcbil det on the insulation layer 40.
  • a structuring takes place in the context of laser ablation or in the context of an etching process and / or mechanical processing.
  • FIGS. 7a to 7e A method according to a second exemplary embodiment of the present invention is shown in FIGS. 7a to 7e.
  • the setting method in FIGS. 7a to 7e differs essentially from that from FIGS. 6a to 6f in that the structured insulation layer 40 is not applied over the entire surface and then partially removed again, but rather the application using a masking 61 the insulation layer 40 on the primary component metallization 21 has already been carried out only partially. This advantageously saves the removal of partial areas of the insulation layer 40 applied over the entire surface.
  • the method steps illustrated in FIGS. 7c to 7e essentially correspond to those illustrated in FIGS. 6e to 6f.
  • FIGS. 8a to 8f show a method for positioning an electronic module 100 according to a third exemplary embodiment of the present invention.
  • the embodiment in FIGS. 8a to 8f differs from the embodiment in FIGS running direction is narrower than 1000 pm, in particular narrower than 500 ⁇ m and particularly preferably narrower than 250 ⁇ m During the subsequent metallization of the insulation layer 40, in particular during the multi-level metallization described in FIGS the recess is thus filled, whereby a via 26 is formed in the insulation layer 40 or is possible.
  • FIGS. 9a to 9f A method for producing an electronic module 100 according to a fourth exemplary embodiment of the present invention is shown in FIGS. 9a to 9f.
  • the embodiment of FIGS. 9a to 9f differs from the embodiment of FIGS. 6a to 6e in that in the structuring of the metallization, which is provided for forming the secondary component metallization 22 (step between 9e and 9f), the secondary pre-component metallization 22 " is structured in such a way that a side contact 27 is formed.
  • the side contact 27 extends beyond the edge of the insulation layer 20 and realizes an electrically conductive connection with the primary component metallization 21, which lies under the section of the secondary component metallization 22 that protrudes from the outermost edge of the insulation layer 40.
  • FIGS. 10a to 10f A method for producing an electronic module 100 according to a fifth exemplary embodiment of the present invention is shown in FIGS. 10a to 10f.
  • the embodiment of FIGS. 10a to 10f differs from the embodiment of FIGS. 6a to 6e in that the primary component metallization 21 is structured or is provided in a structured manner.
  • an isolation groove or a free area is formed in the primary component metallization 21 between two metal sections of the primary component metallization 21, which are arranged next to one another in a direction running parallel to the main extension plane HSE.
  • the insulation layer 40 runs through the insulation trench, ie the insulation layer 40 covers both the metal sections of the primary component parts.
  • the secondary component metallization 22 preferably produced by means of initial component metallization 22 'and pre-component metallization 22 ′′, is structured in such a way that the secondary component metallization 22 runs over the area of the insulation layer 40 that runs inside or through the insulation trench.
  • FIGS. 11a to 11f show a method for producing an electronic module 100 according to a sixth exemplary embodiment of the present invention.
  • the embodiment of FIGS. 11a to 11f differs from the embodiment of FIGS. 6a to 6e in that the primary component metallization 21 is structured. It is further provided that the recess formed by the structuring or the corresponding isolation trench is filled with a filling compound 29. In particular, the recess or the isolation trench is completely filled.
  • a secondary component metallization 22 is formed, which runs over the recess or the isolation trench. This makes it possible in front of geouser to expand the freedom of design in the formation of mutually isolated metal sections.
  • FIGS. 8a-8f to 11a-11f can also be produced using the method from the exemplary embodiment in FIGS. 7a to 7e.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Elektronikmodul (100), insbesondere Leistungselektronikmodul, umfassend - ein als Träger dienendes Metall-Keramik-Substrat (1) mit einem Keramikelement (10) und einer primären Bauteilmetallisierung (21) und vorzugsweise mit einer Kühlteilmetallisierung (20), - eine Isolationsschicht (40), die unmittelbar oder mittelbar an die primäre Bauteilmetallisierung (21) angebunden ist und - eine sekundäre Bauteilmetallisierung (22), die an der vom Metall-Keramik-Substrat (1) abgewandten Seite der Isolationsschicht (40) angebunden ist, wobei das Keramikelement (10) eine erste Größe (L1, D1) und die Isolationsschicht (40) eine zweite Größe (L2, D2) aufweist und wobei zur Ausbildung einer inselartigen Isolationsschicht (40) auf der primären Bauteilmetallisierung (21) ein Verhältnis der zweiten Größe (L2, D2) zu der ersten Größe (L1, D1) einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4 ist.

Description

Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
Die vorliegende Erfindung betrifft ein Elektronikmodul und ein Verfahren zur Her stellung eines Elektronikmoduls.
Aus dem Stand der Technik sind Elektronikmodule, insbesondere aus der Leis tungselektronik bekannt, bei denen Metall-Keramik-Substrate als Leiterplatten die nen. Metall-Keramik-Substrate sind beispielsweise als Leiterplatten oder Platinen aus dem Stand der Technik hinlänglich bekannt, beispielsweise aus der DE 10 2013 104 739 A1 , der DE 19 927 046 B4 und der DE 10 2009 033 029 A1 . Typi scherweise werden auf einer Bauteilseite des Metall-Keramik-Substrats An schlussflächen für elektrische Bauteile und Leiterbahnen angeordnet, wobei die elektrischen Bauteile und die Leiterbahnen zu elektrischen Schaltkreisen zusam- menschaltbar sind. Wesentliche Bestandteile der Metall-Keramik-Substrate sind eine Isolationsschicht, die bevorzugt aus einer Keramik gefertigt ist, und wenigs tens eine an die Isolationsschicht angebundene Metallschicht. Wegen ihrer ver gleichsweise hohen Isolationsfestigkeiten haben sich aus Keramik gefertigte Isola tionsschichten in der Leistungselektronik als besonders vorteilhaft erwiesen. Durch eine Strukturierung der Metallschicht können sodann Leiterbahnen und/oder An schlussflächen für die elektrischen Bauteile realisiert werden.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Elektronikmodul bereitzustel len, das gegenüber den aus dem Stand der Technik bekannten Elektronikmodulen verbessert ist, insbesondere in Hinblick auf den Fertigungsaufwand und die Effizi enz bei der Nutzung der Substratfläche des Metall-Keramik-Substrats. Die Aufgabe wird gelöst durch ein Elektronikmodul gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 7. Weitere Vorteile und Eigenschaften ergeben sich aus den Unteransprüchen sowie der Beschreibung und den beigefügten Figu ren.
Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Elektronikmodul, insbesondere ein Leistungselektronikmodul, vorgesehen, umfassend
- ein als Träger dienendes Metall-Keramik-Substrat mit einem Keramikelement und einer primären Bauteilmetallisierung und vorzugsweise mit einer Kühlteilme tallisierung, also rückseitigen Bauteilmetallisierung
- eine Isolationsschicht, die unmittelbar oder mittelbar an die primäre Bauteilme tallisierung angebunden ist, und
- eine sekundäre Bauteilmetallisierung, die an der vom Metall-Keramik-Substrat abgewandten Seite der Isolationsschicht angebunden ist und insbesondere von der primären Bauteilmetallisierung durch die Isolationsschicht isoliert ist, wobei das Keramikelement eine erste Größe und die Isolationsschicht eine zweite Größe aufweist und wobei zur Ausbildung einer inselartigen Isolationsschicht auf der primären Bauteilmetallisierung ein Verhältnis der zweiten Größe zu der ersten Größe einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und be sonders bevorzugt kleiner als 0,4 ist.
Gegenüber den aus dem Stand der Technik bekannten Elektronikmodulen ist eine inselartige Isolationsschicht vorgesehen, mit der insbesondere eine elektrische Isolation zwischen der primären Bauteilmetallisierung und der sekundären Bau teilmetallisierung realisiert wird. Dadurch ist man nicht mehr zwingend auf die Ausbildung von elektrischen Leitungen oder Leitungsbahnen im Rahmen einer Strukturierung der primären Bauteilmetallisierung angewiesen, sondern kann durch die Isolationsschicht verschiedene elektrische Bauteile elektrisch isolierend voneinander anordnen bzw. gezielt Verbindungen einrichten, ohne dass hierfür eine Strukturierung der primären Bauteilmetallisierung zwingend erforderlich ist. Vorzugsweise ist dabei die Isolationsschicht unmittelbar an die primäre Bauteilme tallisierung angebunden.
Alternativ ist es vorstellbar, dass bspw. die Isolationsschicht Teil eines weiteren, insbesondere kleineren Metall-Keramik-Substrats ist, das wiederum auf dem als Träger dienenden größeren Metall-Keramik-Substrats platziert wird und im Rah men eines DCB- oder Aktivlötverfahrens oder mittels Klebstoffs an das Metall- Keramik-Substrat angebunden ist. Insbesondere handelt es sich bei der Isolati onsschicht um eine vergleichsweise dünne, aus Keramik gefertigte, Isolations schicht, die zur elektrischen Isolation der sekundären Bauteilmetallisierung von der primären Bauteilmetallisierung beiträgt. Dabei ist es insbesondere vorgese hen, dass das Elektronikmodul bzw. die Anordnung von der primären Bauteilme tallisierung und der sekundären Bauteilmetallisierung nicht vollständig in eine Ver kapselung oder ein Gehäuse eingebettet ist. Der Fachmann versteht unter der ersten Größe eine erste Dicke und/oder eine erste Länge bzw. Breite bzw. Fläche des Keramikelements und unter der zweiten Größe eine zweite Dicke und/oder zweite Länge bzw. Breite bzw. Fläche der Isolationsschicht. Dabei kann die Isola tionsschicht streifenförmig sein, oder einen elliptischen, kreisförmigen, rautenför migen und/oder quadratischen Querschnitt aufweisen. Vorzugsweise ist die Isola tionsschicht in einer parallel zur Haupterstreckungsebene verlaufenden Ebene zu allen Seiten umgeben von der primären Bauteilmetallisierung. Alternativ ist es auch vorstellbar, dass die Isolationsschicht am Rand der primären Bauteilmetalli sierung angeordnet ist, so dass die Isolationsschicht in einer parallel zur Haupter streckungsebene verlaufenden Ebene höchstens zu drei oder zwei Seiten umge ben ist von der primären Bauteilmetallisierung.
Weiterhin ist es besonders bevorzugt vorgesehen, dass die Isolationsschicht, ins besondere umlaufend, gegenüber dem äußersten Rand der sekundären Bauteil metallisierung übersteht, insbesondere zwecks der Vermeidung eines elektrischen Überschlags zwischen der sekundären Bauteilmetallisierung und der primären Bauteilmetallisierung. Vorzugsweise ist es vorgesehen, dass die Isolationsschicht, insbesondere umlaufend entlang eines äußersten Rands der Isolationsschicht bzw. der sekundären Bauteilmetallisierung, in einer parallel zur Haupterstre ckungsebene des Metall-Keramik-Substrats verlaufenden Richtung gegenüber einem äußersten Rand der sekundären Bauteilmetallisierung vorsteht, vorzugs weise um 10 pm bis 500 pm, bevorzugt um 50 pm bis 250 pm und besonders be vorzugt um 100 bis 150 pm. Mit anderen Worten: Die Isolationsschicht ist derart ausgebildet, dass ihr äußerster Rand derart vorsteht gegenüber der sekundären Bauteilmetallisierung, dass sie einen „Pullback“ bildet, der den elektrischen Über schlag verhindert und eine vollständige elektrische Isolation der sekundären Bau teilmetallisierung gegenüber der primären Bauteilmetallisierung bewirkt.
Weiterhin ist es vorgesehen, dass ein Verhältnis der zweiten Dicke zu der ersten Dicke einen Wert zwischen 0,03 und 0,8, bevorzugt 0,03 und 0,5 und besonders bevorzugt zwischen 0,03 und 0,3 annimmt. Beispielsweise weist die zweite Dicke einen Wert zwischen 500 pm und 1 mm, bevorzugt zwischen 200 pm und 500 pm und besonders bevorzugt zwischen 10 pm und 200 pm auf. Es hat sich herausge stellt, dass mit vergleichsweise dünnen Isolationsschichten eine ausreichende Iso lierfestigkeit hergestellt werden kann. Dabei nutzt die Isolationsschicht mit Vorteil die primäre Bauteilmetallisierung als mechanische Stabilisierung. Durch die ver gleichsweise dünnen zweiten Dicken ist es mit Vorteil vereinfacht, feine Strukturie rungen bzw. Trennabschnitte zwischen elektrischen Bauteilen bzw. Isolations schichten zu realisieren.
Insbesondere ist es in vorteilhafter weise möglich, mit einer möglichst kleinen, insbesondere dünnen, Isolationsschicht Isolationsmaterial einzusparen. Außerdem ist es möglich, vergleichsweise kleine Strukturierungen zu realisieren, da die Isola tionsschicht vergleichsweise einfach zu strukturieren ist. Außerdem ist es möglich, durch die entsprechende Gestaltung mit der inselartigen Isolationsschicht Elektro- nikmodule mit einer vergleichsweise geringen parasitären Induktivität bereitzustel len. Außerdem ist es in vorteilhafter Weise möglich, die Oberfläche des Metall- Keramik-Substrats möglichst optimal für eine füllende Anordnung von elektrischen Bauteilen zu nutzen. Weiterhin ist vorgesehen, dass die primäre bzw. sekundäre Bauteilmetallisierung und/oder die Kühlteilmetallisierung unmittelbar und direkt an die Isolationsschicht angebunden ist, beispielsweise angebunden mittels eines DCB-Verfahrens, eines AMB-Verfahrens oder mittels einer Dünnschichttechnik. Ferner umfasst das Me- tall-Keramik-Substrat bzw. das weitere Metall-Keramik-Substrat mindestens eine Metallschicht, beispielsweise als Teil der Kühlteilmetallisierung oder der primären bzw. sekundären Bauteilmetallisierung, die an einer Außenseite des Keramikele ments bzw. der Isolationsschicht stoffschlüssig angebunden ist, wobei sich die Metallschicht und das Keramikelement entlang einer Haupterstreckungsebene erstrecken und entlang einer senkrecht zur Haupterstreckungsebene verlaufenden Stapelrichtung übereinander angeordnet sind. Als Materialien für die Metallisie rung bzw. den Metallabschnitt, d. h. für die primäre Bauteilmetallisierung, die se kundäre Bauteilmetallisierung, die Kühlteilmetallisierung und/oder eine Rücksei tenmetallisierung sind Kupfer, Aluminium, Molybdän und/oder deren Legierungen, sowie Laminate wie CuW, CuMo, CuAI, AICu und/oder CuCu vorstellbar, insbe sondere eine Kupfer-Sandwichstruktur mit einer ersten Kupferschicht und einer zweiten Kupferschicht, wobei sich eine Korngröße in der ersten Kupferschicht von einer zweiten Kupferschicht unterscheidet. Weiterhin ist bevorzugt vorgesehen, dass die mindestens eine Metallisierung, d. h. die primäre Bauteilmetallisierung oder sekundäre Bauteilmetallisierung, oberflächenmodifiziert ist. Als Oberflächen modifikation ist beispielsweise eine Versiegelung mit einem Edelmetall, insbeson dere Silber und/oder Gold, oder ENIG („ electroless nicket immersion gold “) oder ein Kantenverguss an der ersten bzw. zweiten Metallisierungsschicht zur Unter drückung einer Rissbildung bzw. -Weitung denkbar.
Vorzugsweise umfasst das Keramikelement und/oder die Isolationsschicht min destens eine Keramikschicht, wobei die Keramikschicht AI2O3, S13N4, AIN, eine HPSX-Keramik (d. h. eine Keramik mit einer AI2O3- Matrix, die einen x- prozentigen Anteil an Zr02 umfasst, beispielsweise AI2O3 mit 9% Zr02 = HPS9 oder AI2O3 mit 25% Zr02 = HPS25), SiC, BeO, MgO, hochdichtes MgO (> 90% der theoretischen Dichte), TSZ (tetragonal stabilisiertes Zirkonoxid) oder ZTA. Es ist dabei auch vorstellbar, dass die Isolationsschicht oder das Keramikelement als Verbund- bzw. Hybridkeramik ausgebildet ist, bei der zur Kombination verschiede ner gewünschter Eigenschaften mehrere Keramikschichten, die sich jeweils in Hinblick auf ihre materielle Zusammensetzung unterscheiden, übereinander ange ordnet und zu einer Isolationsschicht zusammengefügt sind. Vorzugsweise wird eine möglichst wärmeleitfähige Keramik für einen möglichst geringen Wärmewi derstand verwendet. Es ist auch vorstellbar, dass im Keramikelement oder in der Isolationsschicht zwischen zwei Keramikschichten eine metallische Zwischen schicht angeordnet ist.
Dabei wird vorzugsweise die primäre Bauteilmetallisierung und/oder die Kühlteil metallisierung an die Isolierschicht mittels eines AMB-Verfahrens und/oder eines DCB-Verfahrens stoffschlüssig angebunden.
Unter einem „DCB-Verfahren” (Direct-Copper-Bond-Technology) oder einem „DAB-Verfahren” (Direct-Aluminium-Bond-Technology) versteht der Fachmann ein solches Verfahren, das beispielsweise zum Verbinden von Metallschichten oder - blechen (z. B. Kupferblechen oder-folien oder Aluminiumblechen oder-folien) miteinander und/oder mit Keramik oder Keramikschichten dient, und zwar unter Verwendung von Metall- bzw. Kupferblechen oder Metall- bzw. Kupferfolien, die an ihren Oberflächenseiten eine Schicht oder einen Überzug (Aufschmelzschicht), aufweisen. Bei diesem beispielsweise in der US 3744 120 A oder in der DE23 19 854 C2 beschriebenen Verfahren bildet diese Schicht oder dieser Überzug (Auf schmelzschicht) ein Eutektikum mit einer Schmelztemperatur unter der Schmelz temperatur des Metalls (z. B. Kupfers), so dass durch Auflegen der Folie auf die Keramik und durch Erhitzen sämtlicher Schichten diese miteinander verbunden werden können, und zwar durch Aufschmelzen des Metalls bzw. Kupfers im We sentlichen nur im Bereich der Aufschmelzschicht bzw. Oxidschicht.
Insbesondere weist das DCB-Verfahren dann z. B. folgende Verfahrensschritte auf: • Oxidieren einer Kupferfolie derart, dass sich eine gleichmäßige Kupfer oxidschicht ergibt;
• Auflegen der Kupferfolie auf die Keramikschicht;
• Erhitzen des Verbundes auf eine Prozesstemperatur zwischen etwa 1025 bis 1083°C, z. B. auf ca. 1071 °C;
• Abkühlen auf Raumtemperatur.
Unter einem Aktivlot-Verfahren, z. B. zum Verbinden von Metallschichten oder Metallfolien, insbesondere auch von Kupferschichten oder Kupferfolien mit Kera mikmaterial ist ein Verfahren zu verstehen, welches speziell auch zum Herstellen von Metall-Keramik-Substraten verwendet wird, wird bei einer Temperatur zwi schen ca. 600-1000 °C eine Verbindung zwischen einer Metallfolie, beispielswei se Kupferfolie, und einem Keramiksubstrat, beispielsweise Aluminiumnitrid- Keramik, unter Verwendung eines Hartlots hergestellt, welches zusätzlich zu einer Hauptkomponente wie Kupfer, Silber und/oder Gold auch ein Aktivmetall enthält. Dieses Aktivmetall, welches beispielsweise wenigstens ein Element der Gruppe Hf, Ti, Zr, Nb, Ce ist, stellt durch chemische Reaktion eine Verbindung zwischen dem Lot und der Keramik her, während die Verbindung zwischen dem Lot und dem Metall eine metallische Hartlöt-Verbindung ist. Alternativ ist zur Anbindung auch ein Dickschichtverfahren vorstellbar.
Vorzugsweise ist es vorgesehen, dass mindestens ein erstes elektrisches Bauteil an die primäre Bauteilmetallisierung und mindestens ein zweites elektrisches Bau teil an die sekundäre Bauteilmetallisierung, insbesondere jeweils unmittelbar an grenzend, angebunden sind. Über die Isolationsschicht sind somit das mindestens eine erste elektrische Bauteil und das mindestens eine zweite elektrische Bauteil voneinander elektrisch isoliert. Das mindestens eine erste elektrische Bauteil und/oder das mindestens eine zwei te elektrische Bauteil ist vorzugsweise ein schaltbares Bauteile bzw. aktives oder passives Bauteil. Vorzugsweise handelt es sich hierbei um ein WBG-Halbleiter (wide bandgap semiconductors), wie z. B. einem Halbleiter aus Siliziumcarbid, Galliumnitrid und/oder Indiumgalliumnitrid. Beispiele für ein elektronisches Bauteil sind MOSFETs („metal-oxide-semiconductor field-effect transistor“) oder IGBTs („insulated-gate bipolar transistor“).
Vorzugsweise ist es vorgesehen, dass das mindestens eine erste elektrische Bau teil und das mindestens eine zweite elektrische Bauteil über einen Drahtbond mit einander verbunden sind. Dadurch ist es in vorteilhafter Weise möglich, eine elekt rische Verbindung zwischen dem mindestens einen elektrischen Bauteil und dem mindestens einen zweiten elektrischen Bauteil zu realisieren, insbesondere ohne auf die primäre Bauteilmetallisierung des Metall-Keramik-Substrats zurückzugrei fen. Mit anderen Worte: die Verbindung über den Drahtbond ersetzt eine andern falls erforderliche, durch Strukturierung der primären Bauteilmetallisierung ent standene Leiterbahn.
Insbesondere ist es vorgesehen, dass die primäre Bauteilmetallisierung mit der sekundären Bauteilmetallisierung über eine Durchkontaktierung oder eine Seiten kontaktierung miteinander elektrisch leitend verbunden sind. Beispielsweise ist es hierbei vorgesehen, dass in die Isolationsschicht eine Aussparung integriert wird, die während der Ausbildung der sekundären Bauteilmetallisierung mit einem elektrisch leitenden Medium, insbesondere dem Metall der sekundären Bauteilme tallisierung, verfüllt wird. Alternativ ist es vorstellbar, dass bei der Ausbildung der sekundären Bauteilmetallisierung ein über einen äußersten Rand in einer parallel zur Haupterstreckungsebene verlaufenden Richtung überstehender Abschnitt ste hen gelassen wird, d. h. nicht bei der Strukturierung der sekundären Bauteilmetal lisierung entfernt wird. Mit anderen Worten: Die sekundäre Bauteilmetallisierung steht zumindest abschnittsweise gegenüber dem äußersten Rand der Isolations schicht vor bzw. sie steht über. Infolgedessen läuft die sekundäre Bauteilmetalli sierung um die Isolationsschicht herum, und bildet so eine Seitenkontaktierung aus, die am äußersten Rand der Isolationsschicht diese übergreift bzw. umgeht und eine Verbindung zu der primären Bauteilmetallisierung herstellt.
Vorzugsweise ist es vorgesehen, dass die primäre Bauteilmetallisierung des Me- tall-Keramik-Substrats unstrukturiert und/oder frei von bis zu Keramikelement rei chenden Strukturierungen ist. Dadurch lässt sich in vorteilhafter Weise auf ein an dernfalls aufwendiges Ätzverfahren verzichten, insbesondere ein Ätzverfahren, bei dem im Rahmen eines “second etchings“ die Grenzschicht zwischen dem Kerami kelement und der primären Bauteilmetallisierung weggeätzt werden muss. Grund sätzlich ist es in vorteilhafter Weise möglich, auf mehrere Strukturierungen zu ver zichten bzw. auf einen Großteil der Strukturierung in der primären Bauteilmetalli sierung zu verzichten, wodurch die primäre Bauteilmetallisierung sich verbessert zeigt im Hinblick auf die Wärmeabfuhrfähigkeit bzw. dem Wärmetransport, da die Anzahl der Freibereiche in der primären Bauteilmetallisierung im Vergleich zu den üblichen Bauteilmetallisierungen reduziert ist und die primäre Bauteilmetallisierung optimal für den Wärmeabtransport ausgelegt werden kann.
Alternativ ist es vorstellbar, dass die primäre Bauteilmetallisierung strukturiert ist. Unter „strukturiert“ ist insbesondere zu verstehen, dass die primäre Bauteilmetalli sierung bis zum Keramikelement reicht. Beispielsweise lässt sich dieser Freibe reich, d. h. ein durch die Strukturierung gebildete Isolationsgraben, zumindest teil weise, vorzugsweise vollständig oder schichtweise, mit der Isolationsschicht und/oder mit einerweiteren Isolationsschicht und/oder einer Füllmasse, insbeson dere eine elektrisch isolierenden Füllmasse, füllen. Dabei ist es insbesondere bei der Nutzung der Füllmasse vorgesehen, dass die Isolationsschicht den gebildeten Isolationsgraben überbrückt und die Füllmasse die Isolationsschicht stützt oder unterstützt. Beispielsweise handelt es sich bei der Füllmasse um einen Kunststoff oder einen Hartz. In entsprechender Weise gestattet die Strukturierung eine weite re Separation von Metallabschnitten, insbesondere in einer Ebene parallel zur Haupterstreckungsebene, zusätzlich zu der Separation durch die Isolationsschicht in einer senkrecht zur Haupterstreckungsebene verlaufenden Richtung. Vorzugsweise ist es vorgesehen, dass in die primäre Bauteilmetallisierung min destens ein Rücksprung eingelassen ist, in dem die inselartige Isolationsschicht und/oder die sekundäre Bauteilmetallisierung angeordnet und/oder ein erstes elektrisches Bauteil und/oder ein zweites elektrisches Bauteil ist. Dadurch lässt sich in vorteilhafter weise die sekundäre Bauteilmetallisierung derart anordnen, dass sie bündig abschließt mit der primären Bauteilmetallisierung, wodurch die Anschlüsse an der primären Bauteilmetallisierung und der sekundären Bauteilme tallisierung auf einer Ebenen, insbesondere einer parallel zur Haupterstreckungs ebene verlaufenden Ebene, liegen. Dadurch wird das elektrische Verbinden ins besondere über Drahtbonds signifikant verbessert. Außerdem ist es möglich, über Schwingungsdämpfungselemente, wie z. B. einen Snubber, der einen Widerstand und einen Kondensator umfasst, elektrische Schwingungen im Elektromodul zu reduzieren. Ein solches Schwingungsdämpfungselement wirkt sich zudem vorteil haft auf die Induktivität des Elektronikmoduls aus.
Insbesondere ist es vorstellbar, dass der Rücksprung derart dimensioniert ist, dass im montierten Zustand das mindestens eine erste elektrische Bauteil und/oder das mindestens eine zweite elektrische Bauteil unterhalb einer Oberseite der primären Bauteilmetallisierung angeordnet ist oder im montierten Zustand so angeordnet ist, dass die Oberseite der primären Bauteilmetallisierung mit einer Oberseite des mindestens einen ersten elektrischen Bauteils und/oder des min destens einen zweiten elektrischen Bauteils bündig abschließt. Dadurch wird es in vorteilhafter Weise möglich, über die Oberseite des mindestens einen erstens und/oder des mindestens einen zweiten elektrischen Bauteils einfach eine elektri sche Verbindung zu schaffen. Vorstellbar ist auch, dass das Elektronikmodul eine Verkapselung umfasst, in die das Metall-Keramik-Substrat mit der Isolations schicht und der zweiten Bauteilmetallisierung eingebettet ist. Insbesondere kann der Rücksprung in diesem Fall einen Formschluss mit der Verkapselung bilden. Weiterhin ist es vorstellbar, dass in die Verkapselung Durchkontaktierungen inte griert sind, um beispielsweise das erste elektrische Bauteil, das zweite elektrische Bauteil und/oder das dritte elektrische Bauteil über eine Außenmetallisierung an der Verkapselung ansteuern zu können. Beispielsweise weist der Rücksprung eine in Stapelrichtung bemessene Tiefe auf, die einen Wert zwischen 50 pm und 800 pm, bevorzugt zwischen 70 pm und 600 pm und besonders bevorzugt zwischen 100 pm und 400 pm annimmt Dadurch lässt sich mit Vorteil die Mehrheit der gängigen elektrischen Bauteile, wie z. B. Chips, in den Rücksprung integrieren bzw. in diesem versenken. Es ist auch vor stellbar, dass die Tiefe einen Wert annimmt, der geringer als 150 pm, bevorzugt geringer als 100 pm und besonders bevorzugt geringer als 70 pm ist.
Vorzugsweise ist es vorgesehen, dass die sekundäre Bauteilmetallisierung zur Ausbildung eines Metallabschnittes und mindestens eines vom Metallabschnitt isolierten weiteren Metallabschnitts strukturiert ist. Vorzugsweise ist es hierbei vorgesehen, dass die sekundäre Bauteilmetallisierung dünner als die primäre Bau teilmetallisierung ist, da die primäre Bauteilmetallisierung vorwiegend zum Abfüh ren der Wärme genutzt werden kann, während die sekundäre Bauteilmetallisie rung vorzugsweise zur Isolation von Metallabschnitten untereinander vorgesehen ist. Vorzugsweise ist die primäre Bauteilmetallisierung mehr als 5 mal, bevorzugt mehr als 10 mal und besonders bevorzugt mehr als 20 mal so dick wie die sekun däre Bauteilmetallisierung. Dadurch lassen sich beispielsweise mehrere zweite elektrische Bauteile und/oder mindestens ein drittes elektrisches Bauteil an die Isolationsschicht bzw. an die sekundäre Bauteilmetallisierung anbinden.
Ein weiterer Gegenstand der vorliegenden Erfindung ist ein Verfahren zum Her stellen eines Elektronikmoduls, insbesondere eines erfindungsgemäßen Elektro nikmoduls, umfassend:
- Bereitstellen eines Metall-Keramik-Substrats mit einem Keramikelement und einer primären Bauteilmetallisierung und vorzugsweise einer Kühlteilmetallisierung
- Ausbilden einer inselartigen Isolationsschicht auf der primären Bauteilmetallisie rung, wobei das Keramikelement eine erste Größe und die Isolationsschicht eine zweite Größe aufweist, wobei die ausgebildete inselartige Isolationsschicht auf der primären Bauteilmetallisierung derart dimensioniert ist, dass ein Verhältnis der zweiten Größe zu der ersten Größe einen Wert annimmt, der kleiner als 0,8, be vorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,5 ist und
- Ausbilden einer sekundären Bauteilmetallisierung auf der inselartigen Isolations schicht.
Alle für das Elektronikmodul beschriebenen Vorteile und Merkmale bzw. Eigen schaften gelten analog für das Verfahren und andersrum.
Vorzugsweise ist es vorgesehen, dass zum Ausbilden einer inselartigen Isolati onsschicht
- eine Lage, insbesondere eine durchgehend flächige Lage aus einem Isolations material an die primäre Bauteilmetallisierung angebunden wird und die angebun dene Lage aus dem Isolationsmaterial strukturiert wird und/oder
- Isolationsmaterial unter Verwendung einer Maskierung auf die primäre Bauteil metallisierung aufgetragen wird. Vorzugsweise handelt es sich um keramikhaltiges Isolationsmaterial. Beispielsweise wird die Strukturierung mittels eines Lasers oder im Rahmen eines Ätzvorgangs oder eines Fräsvorgangs vorgenommen. Im Rah men des Auftragens unter Verwendung einer Maskierung ist es beispielsweise vorstellbar, dass das Isolationsmaterial mittels eines Abscheidevorgangs, insbe sondere mittels eines Sputterns oder eines Gasphasenabscheidevorgangs auf der primären Bauteilmetallisierung aufgetragen wird. Dadurch lassen sich vergleichs weise dünne Isolationsschichten realisieren, die isolierend wirken und insbesonde re materialsparend aufgetragen werden können.
Vorzugsweise ist es vorgesehen, dass eine Lage aus einem Metallmaterial an ei nem Vorverbund, der das Metall-Keramik-Substrat und die inselartige Isolations schicht umfasst, angebunden wird, wobei die an den Vorverbund angebundene Lage aus dem Metallmaterial zur Ausbildung der sekundären Bauteilmetallisierung strukturiert wird. Beispielsweise ist es vorstellbar, dass im Rahmen eines Gaspha senabscheidevorgangs eine sekundäre Initialbauteilmetallisierung hergestellt wird, die nur wenige Mikrometer, insbesondere bis zu 30 pm, dick ist. Durch eine an schließende Vergrößerung dieser sekundären Initialbauteilmetallisierung ist es möglich, eine sekundäre Präbauteilmetallisierung zu realisieren, die eine Dicke aufweist, die größer ist als die sekundäre Initialbauteilmetallisierung. Beispielswei se erfolgt das Vergrößern der Dicke der Metallisierung im Rahmen eines galvani schen oder elektrochemischen Vorgangs. Sowohl die sekundäre Initialbauteilme tallisierung als auch die sekundäre Präbauteilmetallisierung erstrecken sich voll flächig über die gesamte Ausdehnung oder einen Großteil der Ausdehnung der Außenseite der primären Bauteilmetallisierung und der Isolationsschicht. Insbe sondere wird die Isolationsschicht dabei bedeckt nach der Bildung der sekundären Präbauteilmetallisierung vollflächig. Zur elektrischen Isolation der späteren Bau teilmetallisierung ist es vorgesehen, im Rahmen eines Ätzvorgangs, eines Fräs vorgangs oder im Rahmen eines Vorgangs, bei dem mittels Lasers das Metall ab getragen wird, die Strukturierung der Bauteilmetallisierung bzw. der sekundären Bauteilmetallisierung vorzunehmen, insbesondere unter Abtragen der Bauteilme tallisierung, die im Rahmen der Entstehung der sekundären Initialbauteilmetallisie rung und der sekundären Präbauteilmetallisierung erfolgt.
Weiterhin ist es bevorzugt vorgesehen, dass mindestens ein erstes elektrisches Bauteil an die primäre Bauteilmetallisierung und mindestens ein zweites elektri sches Bauteil an die sekundäre Bauteilmetallisierung angebunden werden, wobei vorzugsweise
- das mindestens eine erste Bauteil und/oder die primäre Bauteilmetallisierung und
- das mindestens eine elektrische zweite Bauteil und/oder die sekundäre Bau teilmetallisierung über einen Drahtbond miteinander elektrisch leitend verbunden werden. Dadurch ist es in vorteilhafter Weise möglich, die üblicherweise vorgese hene Leiterbahn zum Verbinden von den mindestens einen elektrischen Bauteil mit dem mindestens einen zweiten elektrischen Bauteil durch die Verbindung über Drahtbonds zu ersetzen. Dies könnte sich insbesondere im Rahmen der Herstel lung und Fertigung und im Rahmen des Bestückens der Elektronikmodule als vor teilhaft erweisen. Weitere Vorteile und Merkmale ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen des erfindungsgemäßen Gegenstands mit Bezug auf die beigefügten Figuren. Einzelne Merkmale der einzelnen Ausführungsform können dabei im Rahmen der Erfindung miteinander kombiniert werden.
Es zeigt:
Fig. 1: schematisch ein Elektronikmodul gemäß einer ersten beispielhaf ten Ausführungsform der vorliegenden Erfindung in einer Explo sionsdarstellung, jeweils bestückt und einmal unbestückt und in einer zusammengesetzten Darstellung
Fig. 2 schematisch ein Elektronikmodul gemäß einer zweiten beispiel haften Ausführungsform der vorliegenden Erfindung,
Fig. 3 schematisch ein Elektronikmodul gemäß einer dritten beispielhaf ten Ausführungsform der vorliegenden Erfindung,
Fig. 4 schematisch ein Elektronikmodul gemäß einer vierten beispiel haften Ausführungsform der vorliegenden Erfindung,
Fig. 5 schematisch ein Elektronikmodul gemäß einer fünften beispiel haften Ausführungsform der vorliegenden Erfindung,
Fig. 6a-6f schematisch ein Verfahren zur Herstellung eines Elektronikmo duls gemäß einer ersten beispielhaften Ausführungsform der vor liegende Erfindung,
Fig. 7a-7e schematisch ein Verfahren zur Herstellung eines Elektronikmo duls gemäß einer zweiten beispielhaften Ausführungsform der vorliegende Erfindung, Fig. 8a-8f schematisch ein Verfahren zur Herstellung eines Elektronikmo duls gemäß einer dritten beispielhaften Ausführungsform der vor liegende Erfindung,
Fig. 9a-9f schematisch ein Verfahren zur Herstellung eines Elektronikmo duls gemäß einer vierten beispielhaften Ausführungsform der vorliegende Erfindung,
Fig. 10a-10f schematisch ein Verfahren zur Herstellung eines Elektronikmo duls gemäß einer fünften beispielhaften Ausführungsform der vorliegende Erfindung und
Fig. 11a-11f schematisch ein Verfahren zur Herstellung eines Elektronikmo duls gemäß einer sechsten beispielhaften Ausführungsform der vorliegende Erfindung.
In Figur 1 ist schematisch ein Elektronikmodul 100 gemäß einer ersten beispiel haften Ausführungsform der vorliegenden Erfindung in einer Explosionsdarstel lung, jeweils unbestückt (oben) und bestückt (mittig), und in einer zusammenge setzten Darstellung gezeigt (unten). Solche Elektronikmodule 100, insbesondere Leistungselektronikmodule, umfassen ein Metall-Keramik-Substrat 1 als Träger für zumindest ein erstes elektrisches Bauteil 51. Das als Träger dienende Metall- Keramik-Substrat 1 umfasst ein Keramikelement 10, an dem an gegenüberliegen den Seiten eine primäre Bauteilmetallisierung 21 und eine Kühlteilmetallisierung 20 angebunden sind. Vorzugsweise sind die primäre Bauteilmetallisierung 21 und die Kühlteilmetallisierung 20 im Rahmen eines DAB oder DCB-Verfahrens, d. h. eines Direktanbindungsverfahrens, oder im Rahmen eines Aktivlötverfahrens an das Keramikelement 10 angebunden. An das Metall-Keramik-Substrat 1 kann bei spielsweise über ein erstes Lötmaterial 31 das mindestens eine elektrische Bauteil 51 angebunden werden. Dabei kann es sich beispielsweise bei dem mindestens einen ersten elektrischen Bauteil 51 um einen Chip oder einen Mikroprozessor handeln.
Typischerweise ist es im Stand der Technik vorgesehen, die primäre Bauteilmetal lisierung 21 zu strukturieren, um das mindestens eine elektrische Bauteil 51 elektrisch isoliert von mindestens einem zweiten elektronischen Bauteil 52 am Me- tall-Keramik-Substrat 1 anzuordnen. In dem vorliegenden Ausführungsbeispiel der vorliegenden Erfindung ist es allerdings vorgesehen, dass zur elektrischen Isolie rung des mindestens einen ersten elektrischen Bauteils 51 von dem mindestens einen zweiten elektrischen Bauteil 52 eine Isolationsschicht 40 vorgesehen ist. In dem in Figur 1 dargestellten Ausführungsbeispiel ist dabei die Isolationsschicht 40 Teil eines weiteren Metall-Keramik-Substrats 2, das im Vergleich zu dem als Trä ger dienenden Metall-Keramik-Substrat 1 kleiner ist. Insbesondere ist das weitere Metall-Keramik-Substrat 2 im Vergleich zu dem als Träger dienenden Metall- Keramik-Substrat 1 um einen Faktor 2, bevorzugt einen Faktor 4 und besonders bevorzugt um einen Faktor 7,5 kleiner als das Metall-Keramik-Substrat 1. Dabei umfasst das weitere Metall-Keramik-Substrat 2 neben der Isolationsschicht 40 ei ne Rückseitenmetallisierung 23 und eine der Rückseitenmetallisierung 23 gegen überliegende sekundäre Bauteilmetallisierung 22. Dabei ist das weitere Metall- Keramik-Substrat 2 über eine Bindungsschicht 15 an die primäre Bauteilmetallisie rung 21 angebunden. Insbesondere ist dabei die Rückseitenmetallisierung 23 des weiteren Metall-Keramik-Substrats 2 an die primäre Bauteilmetallisierung 21 über die Bindungsschicht 15 angebunden, wobei die Bindungsschicht 15 im Rahmen eines DCB oder DAB-Direktanbindungsverfahrens erfolgen kann und/oder über einen Klebstoff und/oder über ein Aktivlotmaterial.
Weiterhin ist es besonders bevorzugt vorgesehen, dass das mindestens eine zweite elektrische Bauteil 52 über ein zweites Lotmaterial 32 an mindestens einen Abschnitt der sekundären Bauteilmetallisierung 22 angebunden ist. Dabei kann das zweite Lotmaterial 32 dem ersten Lotmaterial 31 entsprechen oder sich vom ersten Lotmaterial 31 unterscheiden. Insbesondere zeichnet sich die Ausführungsform der Figur 1 dadurch aus, dass das Keramikelement 10 des Metall-Keramik-Substrats 1 eine erste Größe L1, D1 und die Isolationsschicht 40 eine zweite Größe L2, D2 aufweist, wobei zur Ausbil dung einer inselartigen Isolationsschicht 40 auf der primären Bauteilmetallisierung 21 ein Verhältnis der zweiten Größe L2, D2 zu der ersten Größe L1, D1 einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevor zugt kleiner als 0,4 ist. Insbesondere ist es dadurch vorgesehen, dass durch die Isolationsschicht 40 verhindert wird, dass das mindestens eine erste elektrische Bauteil 51 mit dem mindestens einen zweiten elektrischen Bauteil 52 über die pri märe Bauteilmetallisierung 21 elektrisch leitend verbunden ist. Dabei versteht der Fachmann unter einer ersten Größe L1 , D2 eine entlang einer Haupterstre- ckungsebene FISE des Metall-Keramik-Substrats 1 bemessene erste Länge L1 und/oder eine senkrecht zur Haupterstreckungsebene HSE bemessene erste Di cke D1 des Keramikelements 10 und unter einer zweiten Größe L2, D2 eine paral lel zur Haupterstreckungsebene HSE bemessene zweite Länge L2 und/oder eine senkrecht zur Haupterstreckungsebene HSE bemessene zweite Dicke D2. Vor zugsweise ist es vorgesehen, dass die zweite Dicke D2 der Isolationsschicht 40 kleiner als die erste Dicke D1 des Keramikelements 10 ist. Beispielsweise ist die zweite Dicke D2 kleiner als das 0,8-fache der ersten Dicke D1 , bevorzugt kleiner als das 0,5-fache der ersten Dicke D1 und besonders bevorzugt kleiner als das 0,3-fache der ersten Dicke D1.
In Figur 2 ist ein Elektronikmodul 100 gemäß einer zweiten beispielhaften Ausfüh rungsform der vorliegenden Erfindung dargestellt. Im Wesentlichen ergänzt die Ausführungsform der Figur 2 diejenige aus der Figur 1 dahingehend, dass das mindestens eine erste elektrische Bauteil 51 über einen Drahtbond 8 elektrisch leitend mit der sekundären Bauteilmetallisierung 22 verbunden ist. Mit anderen Worten: Statt über die primäre Bauteilmetallisierung 21 die elektrische Verbindung zwischen dem mindestens einen ersten elektrischen Bauteil 51 und dem mindes tens einen zweiten elektrischen Bauteil 52 herzustellen, ist es hier vorgesehen, dass ein Drahtbond 8 die Verbindung zwischen dem mindestens einen ersten elektrischen Bauteil 51 und dem mindestens einen zweiten elektrischen Bauteil 52 realisiert, wobei das zweite elektrische Bauteil 52 über die Isolationsschicht 40 elektrisch isoliert ist von der primären Bauteilmetallisierung 21. Vorzugsweise ist es vorgesehen, dass die sekundäre Bauteilmetallisierung 22 strukturiert ist, insbe sondere derart, dass sich separate und insbesondere elektrisch isolierte Metallab schnitte an der sekundären Bauteilmetallisierung 22 ausbilden. Weiterhin ist es besonders bevorzugt vorgesehen, dass das Elektronikmodul 100 Anschlussfah nen 16 und/oder elektrische Kontaktmittel aufweist, mit denen ein elektrischer Kontakt zur primären Bauteilmetallisierung 21 und/oder sekundären Bauteilmetal lisierung 22 hergestellt werden können. Beispielsweise ist es in dem in Figur 2 dargestellten Ausführungsbeispiel vorgesehen, dass eine Anschlussfahne 16 ein Anschluss für einen positiven Pol zu der primären Bauteilmetallisierung 21 reali siert, während eine andere Anschlussfahne 16 einen Anschluss für einen negati ven Pol für die sekundäre Bauteilmetallisierung 22 bereitstellt, sowie noch ein an derer Anschluss mit einer Anschlussfahne 16, an der ein Ausgangssignal abgegrif fen werden kann. Weiterhin ist es vorstellbar, dass unterschiedliche Metallab schnitte der sekundären Bauteilmetallisierung 22 ebenfalls über einen Drahtbond 8 bzw. einen weiteren Drahtbond 8 miteinander verbunden sind.
In Figur 3 ist eine dritte beispielhafte Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der Figur 3 von denjenigen aus den Figuren 1 und 2 dahingehend, dass die Isolationsschicht 40 anstatt mittelbar über die Rückseitenmetallisierung 23 des weiteren Metall- Keramik-Substrats 2 unmittelbar bzw. direkt an die primäre Bauteilmetallisierung 21 angebunden ist. Dadurch wird in vorteilhafter Weise auf die Rückseitenmetalli sierung 23 aus den Ausführungsbeispielen der Figuren 1 und 2 verzichtet. Weiter hin ist es vorgesehen, dass die Isolationsschicht 40 eine zweite Dicke D2 aufweist und das Keramikelement 10 eine erste Dicke D1 , wobei ein Verhältnis der zweiten Dicke D2 zur ersten Dicke D1 einen Wert zwischen 0,03 und 0,8, bevorzugt 0,03 und 0,5 und besonders bevorzugt zwischen 0,03 und 0,3 annimmt. Beispielsweise weist die zweite Dicke D2 einen Wert von 500 pm bis 1 mm, bevorzugt zwischen 200 pm und 500 pm und besonders bevorzugt zwischen 10 pm und 200 pm auf. Weiterhin ist es vorgesehen, dass die Isolationsschicht 40 eine entlang der Haupt erstreckungsebene HSE des Metall-Keramik-Substrats 1 bemessene zweite Län ge L2 aufweist und die sekundäre Bauteilmetallisierung 22 eine entlang der Haupterstreckungsebene HSE bemessene dritte Länge L3 aufweist, wobei die zweite Länge L2 kleiner als die dritte Länge L3 ist. Insbesondere nimmt ein Ver hältnis der zweiten Länge L2 zu der dritten Länge L3 einen Wert zwischen 0,7 und 0,9, bevorzugt zwischen 0,75 und 0,85 und besonders bevorzugt zwischen 0,78 und 0,82 an. Vorzugsweise ist es vorgesehen, dass die sekundäre Bauteilmetalli sierung 22 gegenüber einen äußersten Rand der Isolationsschicht 40 in Richtung der Haupterstreckungsebene HSE zurückversetzt ist, insbesondere umlaufend für die gesamte inselartige Isolationsschicht 40. Dadurch wird insbesondere ein um laufender Überstand der Isolationsschicht 40 gegenüber der sekundären Bauteil metallisierung 22 veranlasst, der insbesondere verhindert, dass es zu einem elektrischen Überschlag zwischen der sekundären Bauteilmetallisierung 22 und der primären Bauteilmetallisierung 21 kommt, insbesondere bei vergleichsweise dünnen Schichten oder Schichtdicken der Isolationsschicht 40, d. h. im Vergleich zu vergleichsweise dünnen zweiten Dicken D2. Weiterhin ist es vorstellbar, dass die primäre Bauteilmetallisierung 21 frei ist von Strukturierungen, die bis zum Ke ramikelement 10 reichen. Weiterhin ist es vorgesehen, dass das Metall-Keramik- Substrat 1 eine parallel zur Haupterstreckungsebene HSE bemessene erste Län ge L1 aufweist, wobei ein Verhältnis der zweiten Länge L2 zur ersten Länge L1 einen Wert annimmt, der kleiner ist als 0,8, bevorzugt kleiner als 0,6 und beson ders bevorzugt kleiner als 0,4.
In Figur 4 ist ein Elektronikmodul 100 gemäß einer vierten bevorzugten Ausfüh rungsform der vorliegenden Erfindung dargestellt. Insbesondere zeichnet sich das Ausführungsbeispiel der Figur 4 im Vergleich zu den vorherigen dadurch aus, dass die primäre Bauteilmetallisierung 21 einen rückspringenden Verlauf aufweist, d. h. mindestens einen Rücksprung 45 ausbildet, in den wiederum die Isolations schicht 40 eingelassen ist bzw. innerhalb dem die Isolationsschicht 40 angeordnet bzw. ausgebildet ist. Durch das Einbringen der Isolationsschicht 40, insbesondere mit der sekundären Bauteilmetallisierung 22 in den Rücksprung 45, ist es in vor- teilhafter Weise möglich, ein bündigen Abschluss entlang einer senkrecht zur Haupterstreckungsebene HSE verlaufenden Stapelrichtung S zwischen der pri mären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22 zu realisieren, sodass eine ebene Fläche von der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22, insbesondere von den jeweils von dem Keramikelement 10 abgewandten Seiten, bereitgestellt wird.
Dadurch wird eine gemeinsame Anbindungsebene geschaffen, die es mit Vorteil einfacher zulässt, Bindungen zwischen der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22 zu realisieren bzw. zwischen dem min destens einen ersten elektrischen Bauteil 51 und dem mindestens einen zweiten elektrischen Bauteil 52. Vorstellbar ist auch, dass eine Vorrichtung zur Dämpfung unerwünschter elektrischer Schwingungen zwischen der primären Bauteilmetalli sierung 21 und der sekundären Bauteilmetallisierung 22 vorgesehen ist. Bei spielsweise handelt es sich hierbei um einen Snubber47. Insbesondere sind der artige Snubber 47 dafür vorgesehen, elektrische Schwingungsdämpfungen vorzu nehmen zwischen der primären Bauteilmetallisierung 21 und der sekundären Bau teilmetallisierung 22. In vorteilhafter Weise ist es in einem solchen Fall bspw. mög lich, den Snubber 47 auf der gemeinsam bereitgestellten Anbindungsebene der primären Bauteilmetallisierung 21 und der sekundären Bauteilmetallisierung 22 anzuordnen.
In Figur 5 ist ein Elektronikmodul 100 gemäß einer fünften beispielhaften Ausfüh rungsform der vorliegenden Erfindung dargestellt. Insbesondere ist es in dieser Ausführungsform vorgesehen, dass die Isolationsschicht 40 neben dem mindes tens einen zweiten elektrischen Bauteil 52 mindestens ein drittes elektrisches Bau teil 53 trägt. Dabei kann es sich beispielsweise um ein passives oder aktives SMD-Bauteil handeln. Insbesondere ist es vorgesehen, dass der Bereich unter halb des elektrischen Bauteils 53 zur Wärmspreizung von anderen Bauteilen, d. h. beispielsweise für das erste elektrische Bauteil 51 und zweite elektrische Bauteil 52 vorgesehen ist. Durch die Isolationsschicht 40 ist es möglich, auch dieser Be reich mit dem dritten elektrischen Bauteil 53 zu bestücken, insbesondere wenn vom dritten elektrischen Bauteil 53 eine vergleichsweise geringe Wärmemenge ausgeht. Dadurch wird die Oberseite des als Träger dienenden Metall-Keramik- Substrats 1 möglichst umfassend und optimiert zur Bestückung genutzt.
In den Figuren 6a bis 6f ist ein Verfahren zur Herstellung eines Elektronikmoduls 100 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung dar gestellt. Insbesondere ist es vorgesehen, dass in einem nicht dargestellten Schritt das Metall-Keramik-Substrat 1 bereitgestellt wird. Anschließend wird Keramikma terial in Form einer Dünnschicht zur Ausbildung der Isolationsschicht 40 zumindest teilweise, vorzugsweise vollflächig, aufgetragen. Durch ein gezieltes lokales Ab tragen in bestimmten Bereichen an der Oberseite des Metall-Keramik-Substrats 1 wird die vollflächige Isolationsschicht 40 reduziert auf eine inselartige Isolations schicht 40, deren zweite Länge L2 kleiner ist als die erste Länge L1 des Metall- Keramik-Substrats 1 bzw. des ersten Keramikelements 10. Beispielsweise wird zum Entfernen bzw. partiellen Entfernen der Isolationsschicht 40 Laserlicht 55 verwendet, dass von einer Laserquelle 56 bereitgestellt wird (siehe Figur 6b). Fi gur 6c zeigt den von den überflüssigen Teilbereichen der Isolationsschicht 40 be freiten Vorverbund. Im Anschluss an das Entfernen der Isolationsschicht 40 erfolgt ein Aufbringen einer sekundären Initialbauteilmetallisierung 22‘. Insbesondere wird diese sekundäre Initialbauteilmetallisierung 22' im Rahmen eines Abscheidevor gangs, insbesondere eines chemischen oder physikalischen Gasphasenabschei devorgangs, wie bspw. im Rahmen eines Sputtern, eines PVD, CVD, PECVD oder anderen Dünnschichtfilmprozessen aufgetragen. Dadurch ergibt sich eine durch gehende, vollflächige Ausformung der sekundären Initialbauteilmetallisierung 22' auf der primären Bauteilmetallisierung 21 und der inselartigen Isolationsschicht 40. Dies ist in Figur 6d illustriert.
In Anschluss an die Dünnschichtausbildung der sekundären Initialbauteilmetallisie rung 22' wird bspw. im Rahmen eines galvanischen oder elektrochemischen Pro zesses die Dicke der sekundären Initialbauteilmetallisierung 22' erhöht zur Ausbil dung einer sekundären Präbauteilmetallisierung 22“. Auch die sekundäre Präbau teilmetallisierung 22“ erstreckt sich über die gesamte Ausdehnung der primären Bauteilmetallisierung 21. Dieser Zustand im Fertigungsverfahren ist in Figur 6e illustriert.
Die Figur 6f zeigt das Elektronikmodul 100 in Anschluss an eine Strukturierung, insbesondere nach einem Abtrag von Teilen der sekundären Präbauteilmetallisie rung 22“ zwecks der Ausbildung der sekundären Bauteilmetallisierung 22 mit der zweiten Dicke D2, die vorzugsweise einen strukturierten Verlauf auf der Isolati onsschicht 40 aufweist, bei dem verschiedene Metallabschnitte, elektrisch isoliert durch die Isolationsschicht 40 voneinander, auf der Isolationsschicht 40 ausgebil det sind. Beispielsweise erfolgt ein derartiges Strukturieren im Rahmen eines La- serabtragens oder im Rahmen eines Ätzverfahrens und/oder eines mechanischen Bearbeitens.
In den Figuren 7a bis 7e ist ein Verfahren gemäß einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unter scheidet sich das Fierstellungsverfahren in den Figuren 7a bis 7e im Wesentlichen von denjenigen aus den Figuren 6a bis 6f dahingehend, dass die strukturierte Iso lationsschicht 40 nicht vollflächig aufgetragen wird und anschließend teilweise wieder entfernt wird, sondern dabei unter Verwendung einer Maskierung 61 das Aufträgen der Isolationsschicht 40 auf der primären Bauteilmetallisierung 21 be reits lediglich partiell erfolgt. Dadurch erspart man sich mit Vorteil das Abtragen von Teilbereichen der vollflächig aufgetragenen Isolationsschicht 40. Die in den Figuren 7c bis 7e dargestellten Verfahrensschritte entsprechen im Wesentlichen denjenigen, die in den Figuren 6e bis 6f illustriert sind.
In den Figuren 8a bis 8f wird ein Verfahren zur Fierstellung eines Elektronikmo duls 100 gemäß einer dritten beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der Figuren 8a bis 8f dahingehend von der Ausführungsform der Figuren 6a bis 6e, dass die Isolationsschicht 40 derart strukturiert wird (Schritt 8b und 8c), dass eine Aussparung realisiert wird, die insbesondere in einer parallel zur Flaupterstre- ckungsebene FISE verlaufenden Richtung schmaler ist als 1000 pm, insbesondere schmaler als 500 pm und besonders bevorzugt schmaler als 250 gm Während der anschließenden Metallisierung der Isolationsschicht 40, insbesondere während der in den Figuren 6a bis 6e beschriebenen mehrstufigen Metallisierung durch die sekundäre Initialbauteilmetallisierung 22' und die sekundäre Präbauteilmetallisie rung 22“ zur Ausbildung der sekundären Bauteilmetallisierung 22 wird so die Aus sparung gefüllt, wodurch eine Durchkontaktierung 26 in der Isolationsschicht 40 gebildet wird bzw. möglich ist.
In den Figuren 9a bis 9f wird ein Verfahren zur Herstellung eines Elektronikmo duls 100 gemäß einer vierten beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der Figuren 9a bis 9f dahingehend von der Ausführungsform der Figuren 6a bis 6e, dass bei der Strukturierung der Metallisierung, die zur Bildung der sekundären Bauteilmetallisierung 22 (Schritt zwischen 9e und 9f) vorgesehen ist, die sekundä re Präbauteilmetallisierung 22“ derart strukturiert wird, dass sich eine Seitenkon taktierung 27 ausbildet. Die Seitenkontaktierung 27 verläuft dabei über den Rand der Isolationsschicht 20 hinaus und realisiert eine elektrisch leitenden Verbindung mit der primären Bauteilmetallisierung 21 , die unter dem Abschnitt der sekundären Bauteilmetallisierung 22 liegt, die gegenüber dem äußersten Rand der Isolations schicht 40 vorsteht.
In den Figuren 10a bis 10f wird ein Verfahren zur Herstellung eines Elektronik moduls 100 gemäß einer fünften beispielhaften Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der Figuren 10a bis 10f dahingehend von der Ausführungsform der Figuren 6a bis 6e, dass die primäre Bauteilmetallisierung 21 strukturiert ist bzw. strukturiert bereitge stellt wird. Dadurch ist in der primären Bauteilmetallisierung 21 ein Isolationsgra ben bzw. ein Freibereich zwischen zwei Metallabschnitten der primären Bauteil metallisierung 21 ausgebildet, die in einer parallel zur Haupterstreckungsebene HSE verlaufenden Richtung nebeneinander angeordnet sind. Ferner ist es vorge sehen, dass die Isolationsschicht 40 durch den Isolationsgraben verläuft, d. h. die Isolationsschicht 40 bedeckt sowohl die Metallabschnitte der primären Bauteilme- tallisierung 21 als auch den Isolationsgraben, d. h. die Oberseite des Keramikele ments 10, und insbesondere die Seitenflächen bzw. Ätzflanken der Metallabschnit te der primären Bauteilmetallisierung 21. Dadurch ist es beispielsweise möglich, vergleichsweise nah beieinander angeordnete Metallabschnitte der primären Bau teilmetallisierung 21 wirkungsvoll voneinander elektrisch isolierend voneinander zu trennen. Insbesondere ist nicht mit Überschlägen zwischen den Metallabschnitten der primären Bauteilmetallisierung 21 zu rechnen. Weiterhin ist es vorstellbar, dass die sekundäre Bauteilmetallisierung 22, vorzugsweise hergestellt mittels Ini tialbauteilmetallisierung 22' und Präbauteilmetallisierung 22“, derart strukturiert wird, dass die sekundäre Bauteilmetallisierung 22 über den Bereich der Isolations schicht 40 verläuft, der innerhalb bzw. durch den Isolationsgraben verläuft.
In den Figuren 11a bis 11f wird ein Verfahren zur Herstellung eines Elektronik moduls 100 gemäß einer sechsten beispielhaften Ausführungsform der vorliegen den Erfindung dargestellt. Insbesondere unterscheidet sich die Ausführungsform der Figuren 11a bis 11f dahingehend von der Ausführungsform der Figuren 6a bis 6e, dass die primäre Bauteilmetallisierung 21 strukturiert ist. Dabei ist es weiter vorgesehen, dass die durch die Strukturierung gebildete Aussparung bzw. der entsprechende Isolationsgraben mit einer Füllmasse 29 gefüllt wird. Insbesondere wird die Aussparung bzw. der Isolationsgraben vollständig gefüllt. Im anschließen den Metallisierungsvorgang, insbesondere gemäß der Ausführungsform aus den Figuren 6a bis 6e, wird eine sekundäre Bauteilmetallisierung 22 ausgebildet, die über die Aussparung bzw. den Isolationsgraben hinwegläuft. Dadurch ist es in vor teilhafter möglich, die Gestaltungsfreiheit bei der Ausbildung von zueinander iso lierten Metallabschnitten zu erweitern.
Die Ausführungsbeispiele aus den Figuren 8a - 8f bis 11 a-11 f lassen sich dabei auch mit der Methode aus dem Ausführungsbeispiel der Figuren 7a bis 7e herstei len. Bezuqszeichenliste:
1 Metall-Keramik-Substrat
2 weiteres Metall-Keramik-Substrat 8 Drahtbond
10 Keramikelement
15 Bindungsschicht
16 Anschlussfahne
20 Kühlteilmetallisierung 21 primäre Bauteilmetallisierung
22 sekundäre Bauteilmetallisierung
22' sekundäre Initialbauteilmetallisierung
22“ sekundäre Präbauteilmetallisierung
23 Rückseitenmetallisierung 26 Durchkontaktierung
27 Seitenkontaktierung
29 Füllmasse
31 erstes Lötmaterial
32 zweites Lötmaterial 40 Isolationsschicht
45 Rücksprung
47 Snubber
51 erstes elektrisches Bauteil
52 zweites elektrisches Bauteil 53 drittes elektrisches Bauteil
55 Laserlicht
56 Laserquelle
61 Maskierung
100 Elektronikmodul HSE Haupterstreckungsebene
S Stapelrichtung
L1 erste Länge L2 zweite Länge L3 dritte Länge
D1 erste Dicke
D2 zweite Dicke

Claims

Ansprüche
1. Elektronikmodul (100), insbesondere Leistungselektronikmodul, umfassend
- ein als Träger dienendes Metall-Keramik-Substrat (1) mit einem Kerami kelement (10) und einer primären Bauteilmetallisierung (21) und vorzugswei se mit einer Kühlteilmetallisierung (20),
- eine Isolationsschicht (40), die unmittelbar oder mittelbar an die primäre Bauteilmetallisierung (21) angebunden ist, und
- eine sekundäre Bauteilmetallisierung (22), die an der vom Metall-Keramik- Substrat (1) abgewandten Seite der Isolationsschicht (40) angebunden ist und insbesondere von der primären Bauteilmetallisierung (21) durch die Iso lationsschicht (40) isoliert ist, wobei das Keramikelement (10) eine erste Größe (L1, D1) und die Isolati onsschicht (40) eine zweite Größe (L2, D2) aufweist und wobei zur Ausbil dung einer inselartigen Isolationsschicht (40) auf der primären Bauteilmetalli sierung (21) ein Verhältnis der zweiten Größe (L2, D2) zu der ersten Größe (L1 , D1 ) einen Wert annimmt, der kleiner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4 ist.
2. Elektronikmodul (100) gemäß Anspruch 1 , wobei mindestens ein erstes elektrisches Bauteil (51) an die primäre Bauteilmetallisierung (21) und min destens ein zweites elektrisches Bauteil (52) an die sekundäre Bauteilmetal lisierung (22), insbesondere unmittelbar angrenzend, angebunden ist.
3. Elektronikmodul (100) gemäß einem der vorhergehenden Ansprüche, wobei die primäre Bauteilmetallisierung (21) mit der sekundären Bauteilmetallisie rung (22) über eine Durchkontaktierung (26) oder eine Seitenkontaktierung (27) miteinander elektrisch leitend verbunden sind.
4. Elektronikmodul (100) gemäß einem der vorhergehenden Ansprüche, wobei die primäre Bauteilmetallisierung (21) des Metall-Keramik-Substrats (1) - unstrukturiert ist und/oder
- frei ist von bis zum Keramikelement (10) reichenden Strukturierungen.
5. Elektronikmodul (100) gemäß einem der vorhergehenden Ansprüche, wobei die primäre Bauteilmetallisierung (21) strukturiert ist.
6. Elektronikmodul (100) gemäß einem der vorhergehenden Ansprüche, wobei in die primäre Bauteilmetallisierung (21) mindestens ein Rücksprung (45) eingelassen ist, in dem die inselartige Isolationsschicht (40) und/oder die se kundäre Bauteilmetallisierung (22) und/oder mindestens ein erstes elektri sches Bauteil (51) und/oder mindestens ein zweites elektrisches Bauteil (52) angeordnet ist.
7. Verfahren zur Herstellung eines Elektronikmoduls (100), insbesondere eines Elektronikmoduls (100) gemäß einem der vorhergehenden Ansprüche, um fassend
- Bereitstellen eines Metall-Keramik-Substrats (1) mit einem Keramikelement (10) und einer primären Bauteilmetallisierung (21) und vorzugsweise einer Kühlteilmetallisierung (20),
- Ausbilden einer inselartigen Isolationsschicht (20) auf der primären Bau teilmetallisierung (21), wobei das Keramikelement (10) eine erste Größe (L1, D1) und die Isolationsschicht (40) eine zweite Größe (L2, D2) aufweist, wobei die ausgebildete, inselartige Isolationsschicht (40) auf der primären Bauteil metallisierung (21 ) derart dimensioniert wird, dass ein Verhältnis der zweiten Größe (L2, D2) zu der ersten Größe (L1 , D1 ) einen Wert annimmt, der klei ner als 0,8, bevorzugt kleiner als 0,6 und besonders bevorzugt kleiner als 0,4, ist und
- Ausbilden einer sekundären Bauteilmetallisierung (22) auf der inselartigen Isolationsschicht (40).
8. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei zum Ausbil den der inselartigen Isolationsschicht (40) - eine Lage, insbesondere eine durchgehende und/oder flächige Lage aus einem Isolationsmaterial an die primäre Bauteilmetallisierung (21) angebun den wird, und die angebundenen Lage aus dem Isolationsmaterial strukturiert wird und/oder
- Isolationsmaterial unter Verwendung einer Maskierung strukturiert (61) auf die primäre Bauteilmetallisierung (21) aufgetragen wird.
9. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei eine Lage aus einem Metallmaterial an einen Vorverbund, der das Metall-Keramik- Substrat (10) und die inselartige Isolationsschicht (40), umfasst, angebunden wird und wobei die an den Vorverbund angebundene Lage aus dem Metall material zur Ausbildung der sekundären Bauteilmetallisierung (22) strukturiert wird.
10. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei mindestens ein erstes Bauteil (51) an die primäre Bauteilmetallisierung (21) und mindes tens ein zweites Bauteil (52) an die sekundäre Bauteilmetallisierung (22) an gebunden werden, wobei vorzugsweise
- das mindestens eine erste Bauteil (51) und/oder die primäre Bauteilmetalli sierung (21) und
- das mindestens eine zweite Bauteil (52) und/oder die sekundäre Bauteil metallisierung (22) über mindestens einen Drahtbond (8) miteinander elektrisch leitend verbun den werden.
EP21712423.9A 2020-03-10 2021-03-08 Elektronikmodul und verfahren zur herstellung eines elektronikmoduls Pending EP4094288A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020106521.3A DE102020106521A1 (de) 2020-03-10 2020-03-10 Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
PCT/EP2021/055760 WO2021180639A1 (de) 2020-03-10 2021-03-08 Elektronikmodul und verfahren zur herstellung eines elektronikmoduls

Publications (1)

Publication Number Publication Date
EP4094288A1 true EP4094288A1 (de) 2022-11-30

Family

ID=74884912

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21712423.9A Pending EP4094288A1 (de) 2020-03-10 2021-03-08 Elektronikmodul und verfahren zur herstellung eines elektronikmoduls

Country Status (7)

Country Link
US (1) US20230094926A1 (de)
EP (1) EP4094288A1 (de)
JP (1) JP2023522145A (de)
KR (1) KR20220139385A (de)
CN (1) CN115280492A (de)
DE (1) DE102020106521A1 (de)
WO (1) WO2021180639A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022122799A1 (de) * 2022-09-08 2024-03-14 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
US3766634A (en) 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
US6232657B1 (en) * 1996-08-20 2001-05-15 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
DE19927046B4 (de) 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
EP3633723B1 (de) * 2009-05-14 2023-02-22 Rohm Co., Ltd. Halbleiterbauelement
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
DE102010049499B4 (de) * 2010-10-27 2014-04-10 Curamik Electronics Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines solchen Substrates
DE102011101052A1 (de) * 2011-05-09 2012-11-15 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit elektrisch neutralem Bereich
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
DE102013104739B4 (de) 2013-03-14 2022-10-27 Rogers Germany Gmbh Metall-Keramik-Substrate sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102013210146A1 (de) * 2013-05-31 2014-12-04 Infineon Technologies Ag Leistungshalbleitermodulanordnung
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn

Also Published As

Publication number Publication date
KR20220139385A (ko) 2022-10-14
US20230094926A1 (en) 2023-03-30
JP2023522145A (ja) 2023-05-29
WO2021180639A1 (de) 2021-09-16
DE102020106521A1 (de) 2021-09-16
CN115280492A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
EP3008753B1 (de) Leistungsmodul
DE102018111989B4 (de) Elektronikmodul und Verfahren zur Herstellung desselben
DE102016125348B4 (de) Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
WO2021180639A1 (de) Elektronikmodul und verfahren zur herstellung eines elektronikmoduls
DE102011080299B4 (de) Verfahren, mit dem ein Schaltungsträger hergestellt wird, und Verfahren zur Herstellung einer Halbleiteranordnung
DE102009022877B4 (de) Gekühlte elektrische Baueinheit
WO2019166454A1 (de) Metall-keramik-substrat und verfahren zur herstellung eines metall-keramik-substrats
DE102022122799A1 (de) Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls
WO1992014264A1 (de) Anordnung wärmeerzeugender bauelemente in einer flüssigkeitsgekühlten einrichtung
DE102018133479A1 (de) Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
WO2022189149A1 (de) Leiterplatte, metall-keramik-substrat als einsatz und verfahren zur herstellung eines solchen einsatzes
WO2020233987A1 (de) Adapterelement zum anbinden eines elektronikbauteils an ein kühlkörperelement, system mit einem solchen adapterelement und verfahren zum herstellen eines solchen adapterelements
DE102022133505A1 (de) Integrierte schaltung mit verbesserter thermischer leistungsfähigkeit
WO2023180264A1 (de) Leiterplatte, metall-keramik-substrat als einsatz und verfahren zur herstellung einer leiterplatte
WO2022018063A1 (de) Leistungsmodul und verfahren zur herstellung eines leistungsmoduls
DE102021107872A1 (de) Trägersubstrat für elektrische, insbesondere elektronische Bauteile und Verfahren zum Herstellen eines Trägersubstrats
DE102022128625A1 (de) Elektrisches Modul und Verfahren zur Herstellung eines elektrischen Moduls
EP3972948A1 (de) Verfahren zur herstellung eines metall-keramik-substrats und metall-keramik-substrat, hergestellt mit einem solchen verfahren
DE102016119597A1 (de) Doppelseitig kühlbares elektronikmodul und verfahren zu dessen herstellung
EP3154081A2 (de) Verfahren zum herstellen von elektronischen modulen mit anbindung eines metallischen bauteils zu keramischer oberfläche eines substrats mittels metallpulverbasierter paste

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20220824

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)