CN112310029A - 衬板和基体集成的功率半导体器件及其制造方法 - Google Patents

衬板和基体集成的功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN112310029A
CN112310029A CN201910684109.4A CN201910684109A CN112310029A CN 112310029 A CN112310029 A CN 112310029A CN 201910684109 A CN201910684109 A CN 201910684109A CN 112310029 A CN112310029 A CN 112310029A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
power semiconductor
metal layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910684109.4A
Other languages
English (en)
Inventor
方杰
汤翔
曾雄
姚卫刚
常桂钦
贺新强
吴义伯
李亮星
彭勇殿
徐凝华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201910684109.4A priority Critical patent/CN112310029A/zh
Publication of CN112310029A publication Critical patent/CN112310029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种衬板和基体集成的功率半导体器件及其制造方法，涉及功率模块的封装设计领域，用于解决现有技术中存在的工艺效率低、工艺成本高以及模块散热性差的技术问题。本发明的衬板和基体集成的功率半导体器件包括依次设置的基体、绝缘层和金属层，通过将基体、绝缘层和金属层设置为一体式的集成结构，从而取消了传统IGBT模块封装工艺流程中的衬板与基板焊接的操作以及衬板间通过引线互连的操作，从而提高了工艺效率，降低了工艺成本，也杜绝了衬板与基板大面积焊接时产生气泡从而影响散热的问题。

Description

衬板和基体集成的功率半导体器件及其制造方法
技术领域
本发明涉及功率模块的封装设计领域，特别地涉及一种衬板和基体集成的功率半导体器件及其制造方法。
背景技术
传统的IGBT模块封装结构主要由芯片、衬板、基板、管壳4等几个部分组成。IGBT(绝缘栅双极晶体管)和FRD(快速恢复二极管)芯片焊接在双面覆有金属层的陶瓷衬板上，通过引线键合实现芯片7和衬板表面金属层的电气连接；衬板则通过焊接与基板连接，并通过母排焊接将模块内部的电极引出，作为提供外部电路连接的接口。
对于传统的IGBT封装结构，在封装工艺流程中，需进行芯片与衬板焊接，衬板与基板焊接，因此造成工艺效率低，工艺成本高，且衬板与基板大面积焊接过程中，易在焊层中产生气泡，对于工艺控制要求高，且气泡的存在将影响模块散热特性。
发明内容
本发明提供一种衬板和基体集成的功率半导体器件及其制造方法，用于解决现有技术中存在的工艺效率低、工艺成本高以及模块散热性差的技术问题。
本发明提供一种衬板和基体集成的功率半导体器件，包括依次设置的基体、绝缘层和金属层，其中，所述基体、绝缘层和金属层为一体式结构。
在一个实施方式中，所述基体和所述金属层为同种材料，所述绝缘层中设置有用于调节其导热系数和热膨胀系数的材料。
在一个实施方式中，所述绝缘层由树脂以及用于调节其导热系数和热膨胀系数的陶瓷材料制成。
在一个实施方式中，所述基体和所述金属层均由铝、铜、钼、铝合金、铜合金或钼合金制成。
在一个实施方式中，所述金属层包括多个不同的功能区，所述功能区相互隔开。
在一个实施方式中，所述功能区分别焊接有IGBT芯片和/或FRD芯片，所述IGBT芯片和/或FRD芯片通过引线与所述金属层键合。
在一个实施方式中，所述基体为平板型、针翅型或带流道的散热器。
在一个实施方式中，所述基体上还设置有管壳，所述IGBT芯片和/或FRD芯片设置在所述管壳以及所述基体所形成的腔体中。
在一个实施方式中，所述管壳与所述基体所形成的腔体中设置有密封胶。
本发明还提供一种上述的衬板和基体集成的功率半导体器件的制造方法，包括通过真空压板工艺将所述基体、所述绝缘层和所述金属层制作成一体式结构的操作步骤。
与现有技术相比，本发明的优点在于：通过将基体、绝缘层和金属层设置为一体式的集成结构，从而取消了传统IGBT模块封装工艺流程中的衬板与基板焊接的操作以及衬板间通过引线互连的操作，从而提高了工艺效率，降低了工艺成本，也杜绝了衬板与基板大面积焊接时产生气泡从而影响散热的问题。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1是本发明的实施例中衬板和基体集成的功率半导体器件的内部布局俯视示意图；
图2是图1在A-A处的剖视图；
图3是本发明的第一实施例中衬板和基体集成的功率半导体器件的内部布局正视示意图；
图4是本发明的第二实施例中衬板和基体集成的功率半导体器件的内部布局正视示意图；
图5是本发明的第三实施例中衬板和基体集成的功率半导体器件的内部布局正视示意图；
图6是本发明的第四实施例中衬板和基体集成的功率半导体器件的内部布局正视示意图。
附图标记：
1-基体；2-衬板；21-绝缘层；22-金属层；3-基板焊层；24-焊片。
4-管壳；5-母排端子；6-引线；7-芯片；8-芯片焊层；9-导电块。
具体实施方式
下面将结合附图对本发明作进一步说明。
如图1-4所示，在传统的功率半导体器件封装结构中，衬板与基板为分体式结构，其中衬板包括上金属层(正面覆铜层)、绝缘层(陶瓷层)和下金属层(背面覆铜层)，上金属层(正面覆铜层)和导电块之间以及导电块和芯片之间均设置有焊片。在进行封装时，需要将衬板分别与基板进行焊接，并将多个衬板通过引线键合的方式进行结合，在衬板与基板大面积焊接过程中，容易在焊层中产生气泡，因此传统的封装结构对于工艺控制要求高，且气泡的存在将影响模块的散热特性。
如图1和6所示，根据本发明的第一个方面，本发明提供一种衬板和基体集成的功率半导体器件，其包括依次设置的基体1、绝缘层21和金属层22，其中，基体1、绝缘层21和金属层22为一体式结构，换言之，本发明的衬板2仅包括绝缘层21和金属层22。因此本发明取消了将传统封装结构中的下金属层23以及下金属层23与基体1之间的基板焊层3，从而省去了传统封装工艺流程中的衬板与基板进行焊接的操作步骤，即可杜绝现有的衬板与基板大面积焊接时产生气泡进而影响散热的问题；并且由于整个绝缘层21和金属层22为一体式结构，因此无需再将传统封装工艺流程中的衬板之间通过引线互连，从而提高了工艺效率，降低了工艺成本。
在传统的功率半导体器件封装结构中，衬板与基板的热膨胀系数(CTE)不匹配造成了功率半导体器件的耐温循环能力差的缺点(如Al2O3衬板的CTE为7.8E-6(1/K)，Cu的CTE为16E-6(1/K))而在本发明中，基体1和金属层22为同种材料，绝缘层21中设置有用于调节其导热系数和热膨胀系数的材料。通过调节绝缘层21的导热系数以及热膨胀系数，使绝缘层21的导热系数以及热膨胀系数分别与基体1(或金属层22)的导热系数以及热膨胀系数接近或者保持一致，从而使基体1、绝缘层21和金属层22形成的一体式结构的导热系数以及热膨胀系数大致地保持一致，避免在长期周期性热应力作用下发生蠕变分层的现象，提高了功率半导体器件的耐温循环能力。
进一步地，绝缘层21由树脂以及用于调节其导热系数和热膨胀系数的陶瓷材料制成，其中，陶瓷材料例如氮化铝(AlN)。
进一步地，基体1和金属层22均由铝(Al)、铜(Cu)、钼(Mo)、铝合金、铜合金或钼合金制成。
在一个实施例中，绝缘层21铺满整个基体1的表面，也就是说，绝缘层21的与基体1接触的表面积与基体1的其中一个表面积相同，以保证功率半导体器件的绝缘性能。
进一步地，金属层22包括多个不同的功能区，功能区相互隔开。每个功能区的金属层22均是一个整体(如图1所示)，从而这种金属层22整体互连的方式取代了传统封装工艺流程中的衬板2之间通过引线互连的方式，那么在设计时就无需为衬板间的互连(如引线键合互连或焊接互连)预留足够的空间，进而可以增加芯片的容纳空间，从而进一步提升模块的集成度和功率密度。
功能区分别焊接有IGBT芯片和/或FRD芯片，其中，IGBT芯片和/或FRD芯片通过引线6与金属层22键合。
需要说明的是，下文中将IGBT芯片和FRD芯片统称为芯片7。
可选地，如图3所示，基体1为平板型散热器。
可选地，如图4所示，基体1为针翅型散热器，基体1的底部具有翅状散热片或散热条。
可选地，如图5和6所示，基体1为带流道的散热器。基体1具有一个进液口和出液口，分别用于向流道中流入或流出冷却液。
在图3-6中，网格状的阴影线表示管壳4内填充的绝缘材料。在图6中，绝缘材料与其他零部件一起形成管壳的外壁。图6中焊片24中的阴影线仅为了与其他部件进行区分。
进一步地，上述平板型散热器、针翅型散热器和带流道的散热器均可设置为单面散热或双面散热的方式。其中，采用双面散热的方式进行散热时，将绝缘层21和金属层22设置在两个散热器之间。如图6所示，芯片7通过芯片焊层8与第一基体1的金属层22相连，芯片7通过导电块9与第二基体1的金属层22相连，在金属层22和导电块9之间以及导电块9与芯片7之间均设置有焊片24，其余内部结构与现有技术中的相同，在此不再赘述。
另外，基体1上还设置有管壳4，芯片7设置在管壳4以及基体1所形成的腔体中。管壳4与基体1所形成的腔体中设置有密封胶，如硅胶或树脂，从而实现模块内部的电气绝缘，并保护元件免受湿气和污染侵蚀。
管壳4上集成有母排端子5，通过将金属层22与母排端子5焊接将模块内部的电极引出，作为提供外部电路连接的接口。
根据本发明的第二个方面，本发明提供一种上述的衬板和基体集成的功率半导体器件的制造方法，通过真空压板工艺将基体1、绝缘层21和金属层22制作成一体式结构。
具体地，以平板型或针翅型散热器为例对上述制造方法进行说明。
第一步，通过真空压板工艺将基体1、绝缘层21和金属层22制作成一体式结构。
第二步，通过焊接或烧结将芯片7连接在金属层22上。
第三步，通过引线键合实现上述芯片与金属层22电路间的互连。
第四步，通过密封胶及螺钉紧固的方式将集成有母排端子5的管壳4安装在基体1上。
第五步，通过焊料焊接或超声焊接等方式将母排端子5的引脚与金属层22电路连接。
第六步，通过在管壳4内部填充绝缘密封胶，以实现管壳4内部的密封保护。
具体地，以双面散热型散热器为例对上述制造方法进行说明。
第一步，通过真空压板工艺将基体1、绝缘层21和金属层22制作成一体式结构。
第二步，通过焊接或烧结将芯片以及母排端子5连接在第一金属层22上；
第三步，将导电块9焊接在第二金属层22上；
第四步，将连接有垫片的第二金属层22和连接有芯片7及母排端子5的第一金属层22进行焊接；
第五步，采用填充材料并通过转模工艺实现对模块内部空间的填充以及模块的密封保护；
综上所述，本发明的功率半导体器件取消了传统的衬板2与基板1焊接的操作步骤，使基体1、绝缘层21和金属层22形成一体式结构，从而提高了工艺效率，降低了工艺成本，也杜绝了衬板2与基板1大面积焊接时产生气泡从而影响散热的问题，并且由于取消了传统的衬板2之间通过引线互连的操作步骤，因此在设计时无需为衬板2间的互连预留足够的空间，进而可以增加容纳芯片7的面积，可以进一步提升模块的功率密度。
另外，本发明通过对绝缘层21的CTE进行调节使之与金属层22以及基体1的CTE相匹配，从而消除了传统模块结构中陶瓷衬板与基板CTE不匹配带来的耐温循环能力差的问题，提升了模块的可靠性。
需要说明的是，本发明的附图中最粗的线表示产品的外轮廓线，其仅为了与产品内部的边线进行区分，并不应当对本发明造成限定。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种衬板和基体集成的功率半导体器件，其特征在于，包括依次设置的基体、绝缘层和金属层，其中，所述基体、绝缘层和金属层为一体式结构。
2.根据权利要求1所述的衬板和基体集成的功率半导体器件，其特征在于，所述基体和所述金属层为同种材料，所述绝缘层中设置有用于调节其导热系数和热膨胀系数的材料。
3.根据权利要求1或2所述的衬板和基体集成的功率半导体器件，其特征在于，所述绝缘层由树脂以及用于调节其导热系数和热膨胀系数的陶瓷材料制成。
4.根据权利要求1或2所述的衬板和基体集成的功率半导体器件，其特征在于，所述基体和所述金属层均由铝、铜、钼、铝合金、铜合金或钼合金制成。
5.根据权利要求1或2所述的衬板和基体集成的功率半导体器件，其特征在于，所述金属层包括多个不同的功能区，所述功能区相互隔开。
6.根据权利要求5所述的衬板和基体集成的功率半导体器件，其特征在于，所述功能区分别焊接有IGBT芯片和/或FRD芯片，所述IGBT芯片和/或FRD芯片通过引线与所述金属层键合。
7.根据权利要求1或2所述的衬板和基体集成的功率半导体器件，其特征在于，所述基体为平板型、针翅型或带流道的散热器。
8.根据权利要求6所述的衬板和基体集成的功率半导体器件，其特征在于，所述基体上还设置有管壳，所述IGBT芯片和/或FRD芯片设置在所述管壳以及所述基体所形成的腔体中。
9.根据权利要求8所述的衬板和基体集成的功率半导体器件，所述管壳与所述基体所形成的腔体中设置有密封胶。
10.一种权利要求1-9中任一项所述的衬板和基体集成的功率半导体器件的制造方法，其特征在于，包括通过真空压板工艺将所述基体、所述绝缘层和所述金属层制作成一体式结构的操作步骤。
CN201910684109.4A 2019-07-26 2019-07-26 衬板和基体集成的功率半导体器件及其制造方法 Pending CN112310029A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910684109.4A CN112310029A (zh) 2019-07-26 2019-07-26 衬板和基体集成的功率半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910684109.4A CN112310029A (zh) 2019-07-26 2019-07-26 衬板和基体集成的功率半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN112310029A true CN112310029A (zh) 2021-02-02

Family

ID=74328845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910684109.4A Pending CN112310029A (zh) 2019-07-26 2019-07-26 衬板和基体集成的功率半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112310029A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799247A (zh) * 2023-02-08 2023-03-14 广东仁懋电子有限公司 一种igbt器件及igbt模块

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201788962U (zh) * 2010-08-31 2011-04-06 昆山瑞凌焊接科技有限公司 散热器的散热结构及使用该散热结构的装置
CN202816924U (zh) * 2012-08-14 2013-03-20 武汉利之达科技有限公司 一种功率器件封装基板
CN104486901A (zh) * 2014-11-19 2015-04-01 株洲南车时代电气股份有限公司 散热绝缘衬板,包括该衬板的封装模块及其制作方法
CN105161477A (zh) * 2015-08-14 2015-12-16 株洲南车时代电气股份有限公司 一种平面型功率模块
CN205069616U (zh) * 2015-09-29 2016-03-02 比亚迪股份有限公司 功率模块和具有其的车辆
CN207009436U (zh) * 2017-05-12 2018-02-13 苏州汇川联合动力系统有限公司 功率模块及电机控制器
CN207097803U (zh) * 2017-07-27 2018-03-13 比亚迪股份有限公司 一种散热装置及其igbt模组
CN207381382U (zh) * 2017-07-28 2018-05-18 罗伯特·博世有限公司 电力电子模块和电力电子元器件封装基板
CN108231714A (zh) * 2016-12-14 2018-06-29 株洲中车时代电气股份有限公司 一种功率模块及其制作方法
CN108493166A (zh) * 2018-04-23 2018-09-04 南通市索新功率电子有限公司 一种功率半导体模块封装结构及封装方法
CN208111434U (zh) * 2018-04-26 2018-11-16 珠海格力电器股份有限公司 一种功率模块
CN208596670U (zh) * 2018-06-13 2019-03-12 重庆美的制冷设备有限公司 高集成智能功率模块及空调器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201788962U (zh) * 2010-08-31 2011-04-06 昆山瑞凌焊接科技有限公司 散热器的散热结构及使用该散热结构的装置
CN202816924U (zh) * 2012-08-14 2013-03-20 武汉利之达科技有限公司 一种功率器件封装基板
CN104486901A (zh) * 2014-11-19 2015-04-01 株洲南车时代电气股份有限公司 散热绝缘衬板,包括该衬板的封装模块及其制作方法
CN105161477A (zh) * 2015-08-14 2015-12-16 株洲南车时代电气股份有限公司 一种平面型功率模块
CN205069616U (zh) * 2015-09-29 2016-03-02 比亚迪股份有限公司 功率模块和具有其的车辆
CN108231714A (zh) * 2016-12-14 2018-06-29 株洲中车时代电气股份有限公司 一种功率模块及其制作方法
CN207009436U (zh) * 2017-05-12 2018-02-13 苏州汇川联合动力系统有限公司 功率模块及电机控制器
CN207097803U (zh) * 2017-07-27 2018-03-13 比亚迪股份有限公司 一种散热装置及其igbt模组
CN207381382U (zh) * 2017-07-28 2018-05-18 罗伯特·博世有限公司 电力电子模块和电力电子元器件封装基板
CN108493166A (zh) * 2018-04-23 2018-09-04 南通市索新功率电子有限公司 一种功率半导体模块封装结构及封装方法
CN208111434U (zh) * 2018-04-26 2018-11-16 珠海格力电器股份有限公司 一种功率模块
CN208596670U (zh) * 2018-06-13 2019-03-12 重庆美的制冷设备有限公司 高集成智能功率模块及空调器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799247A (zh) * 2023-02-08 2023-03-14 广东仁懋电子有限公司 一种igbt器件及igbt模块

Similar Documents

Publication Publication Date Title
US11139278B2 (en) Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module
US7880283B2 (en) High reliability power module
US7948069B2 (en) Surface mountable hermetically sealed package
CN108231714B (zh) 一种功率模块及其制作方法
CN106997871B (zh) 一种功率模块的封装结构
US20120235162A1 (en) Power converter
JP4645406B2 (ja) 半導体装置
CN109637983B (zh) 芯片封装
US20120235293A1 (en) Semiconductor device including a base plate
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JP2000174180A (ja) 半導体装置
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
JP2004006603A (ja) 半導体パワーデバイス
JP7379886B2 (ja) 半導体装置
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
US20050161786A1 (en) Hermetic surface mounted power package
JP2009010213A (ja) 混成集積回路装置
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
TW201216446A (en) Power module
KR101216896B1 (ko) 파워 모듈
CN112310029A (zh) 衬板和基体集成的功率半导体器件及其制造方法
JP3829641B2 (ja) パワー半導体モジュール
JP4375299B2 (ja) パワー半導体装置
CN114709185A (zh) 功率模块及其内部电气连接方法
JP2024500176A (ja) パワーモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination