CN112087859A - 具有防渗基座及嵌入构件的线路板及其半导体组体 - Google Patents

具有防渗基座及嵌入构件的线路板及其半导体组体 Download PDF

Info

Publication number
CN112087859A
CN112087859A CN202010529734.4A CN202010529734A CN112087859A CN 112087859 A CN112087859 A CN 112087859A CN 202010529734 A CN202010529734 A CN 202010529734A CN 112087859 A CN112087859 A CN 112087859A
Authority
CN
China
Prior art keywords
layer
base
circuit board
impervious
impervious base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010529734.4A
Other languages
English (en)
Other versions
CN112087859B (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridge Semiconductor Corp
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/438,824 external-priority patent/US20190333850A1/en
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of CN112087859A publication Critical patent/CN112087859A/zh
Application granted granted Critical
Publication of CN112087859B publication Critical patent/CN112087859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本申请涉及具有防渗基座及嵌入构件的线路板及其半导体组体。线路板包括有与一防渗基座结合的一多层树脂构件或一散热构件以及一金属封层，该金属封层覆盖多层树脂构件与防渗基座之间或散热构件与防渗基座之间的接合层。多层树脂构件可在防渗基座内建立多层绕线能力，而散热构件则在防渗基座内提供局部高导热通道。金属封层可防止水分通过接合层，以保护安设于防渗基座或散热构件顶侧上的半导体装置免受湿气损害。

Description

具有防渗基座及嵌入构件的线路板及其半导体组体
技术领域
本发明是关于一种线路板，尤指一种将嵌入构件与防渗基座结合的线路板及其半导体组体。
背景技术
高效能微处理器及ASIC需要用于信号互连的高效能线路板。然而，现有树脂层压基板有吸收水分的倾向，因而降低组体的可靠度。在某些应用中，例如氧化铝或氮化铝的陶瓷材料因其理想的电绝缘性、高机械强度、低CTE(热膨胀系数)及良好导热性而成为密封封装的热门材料选择。因此，已基于此类应用而开发多层陶瓷基板，包括HTCC(高温共烧陶瓷)或LTCC(低温共烧陶瓷)。然而，制造多层电路陶瓷板非常昂贵，且难以进行细线布线。
有鉴于最近基板的各种发展阶段及限制，目前亟需改善基板的电性、热性及机械效能。
发明内容
本发明的目的是提供一种具有一异质构件合并于内的线路板。该线路板具有如下特征:一多层树脂构件或一散热构件设置于一防渗基座内，以于防渗基座内建立多层绕线能力或局部高导热途径。
本发明的另一目的是提供一种具有金属封层的线路板，该金属封层覆盖两异质材料间的接合层，以防止湿气通过该接合层，因而改善半导体组体的可靠度。
依据上述及其他目的，本发明提供一种线路板，其包括：一防渗基座，其具有一顶部电路于其顶侧、一底部电路于其底侧、以及一开口，其中该防渗基座的吸水率为1％以下，且该开口的内侧壁于该顶侧与该底侧之间延伸穿过该防渗基座；一嵌入构件，其设置于该防渗基座的该开口中；一接合层，其填入该嵌入构件的外围侧壁与该开口的该内侧壁之间的间隙，其中该接合层的弹性模数低于该防渗基座的弹性模数；以及一金属封层，其完全覆盖该接合层的底表面。
本发明亦提供一种半导体组体，其包括:上述线路板；一半导体装置，其电性连接至该线路板；以及一防渗盖，其附接于该防渗基座的该顶侧上，以将该半导体装置密封于内。
本发明的上述及其他特征与优点可藉由下述优选实施例的详细叙述更加清楚明了。
附图说明
参考随附图式，本发明可藉由下述优选实施例的详细叙述更加清楚明了，其中：
图1及2分别为本发明第一实施例中，防渗基座的剖视图及顶部示意图；
图3及4分别为本发明第一实施例中，图1及2结构上形成一开口的剖视图及顶部示意图；
图5及6分别为本发明第一实施例中，图3及4结构上提供嵌入构件的剖视图及顶部示意图；
图7及8分别为本发明第一实施例中，图5及6结构上形成修饰接合基质的剖视图及顶部示意图；
图9及10分别为本发明第一实施例中，图7及8结构上形成一外布线层、顶部与底部电路、一导电层及一金属封层以完成线路板制作的剖视图及顶部示意图；
图11为本发明第一实施例中，一半导体装置安设于图9线路板上的半导体组体剖视图；
图12为本发明第一实施例中，图11半导体组体上提供一防渗盖的剖视图；
图13为本发明第二实施例中，另一线路板的剖视图；
图14为本发明第二实施例中，一半导体装置及一防渗盖安设于图13线路板上的半导体组体剖视图；
图15为本发明第三实施例中，又一线路板的剖视图；以及
图16为本发明第三实施例中，一半导体装置及一防渗盖安设于图15线路板上的半导体组体剖视图。
附图标记说明：；100:线路板；20:防渗基座；21:防渗绝缘层；22:顶部电路；23:顶部金属层；24:底部电路；25:底部金属层；27:金属化通孔；200:线路板；205:开口；206:间隙；30:嵌入构件；31:树脂层；32:电隔离件；33:布线层；34:顶部布线层；35:顶部金属膜；36:底部布线层；37:底部金属膜；38:金属化贯通孔；39:金属化贯孔；300:线路板；50:修饰接合基质；53:接合层；55:应力调节件；62:导电层；63:顶部被覆层；64:金属封层；65:底部被覆层；66:金属封层；71:半导体装置；81:接合线；83:焊料凸块；91:防渗盖。
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施方案。本发明的优点以及功效将藉由本发明所揭露的内容而更为显著。在此说明所附的图式是简化过且做为例示用。图式中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1-10为本发明第一实施例中，一种线路板的制作方法图，该线路板包括一防渗基座、一嵌入构件、一接合层、应力调节件、一导电层及一金属封层。
图1及2分别为本发明第一实施例中防渗基座20的剖视图及顶部示意图。于本实施例中，该防渗基座20包括一防渗绝缘层21、一顶部金属层23、一底部金属层25及金属化通孔27。防渗绝缘层21可由无机材料制成，且其吸水率优选为1％以下，以达防潮要求。顶部金属层23及底部金属层25通常为未图案化的铜层，其分别位于防渗绝缘层21的顶侧及底侧上。金属化通孔27延伸穿过防渗绝缘层21，以提供顶部金属层23与底部金属层25之间的电性连接。
图3及4分别为防渗基座20中形成开口205的剖视图及顶部示意图。开口205具有从防渗基座20的顶侧延伸至底侧的内侧壁。防渗基座20的开口205可通过多种技术形成，例如冲压、钻孔或激光切割。
图5及6分别为嵌入构件30插入防渗基座20开口205中的剖视图及顶部示意图。该嵌入构件30的厚度实质上等于防渗基座20的厚度。防渗基座20开口205的内侧壁侧向环绕嵌入构件30的外围侧壁，并与嵌入构件30的外围侧壁间隔开。因此，间隙206位于防渗基座20内侧壁与嵌入构件30外围侧壁之间的开口205中。该间隙206侧向环绕嵌入构件30，并被防渗基座20侧向环绕。于本实施例中，该嵌入构件30为多层树脂构件，其通常具有高于防渗基座20的热膨胀系数及低于防渗基座20的弹性模数，并且包括多个树脂层31、多个内布线层33、一顶部金属膜35及一底部金属膜37。树脂层31与内布线层33是以交替方式轮流形成，而顶部金属膜35及底部金属膜37分别从上方及下方完全覆盖最顶部的树脂层31及最底部的树脂层31。内布线层33通常为图案化的铜层，且通过树脂层31中的金属化贯孔39相互电性连接并与顶部金属膜35电性连接。顶部及底部金属膜35、37通常为未图案化的铜层，其平坦外表面与防渗基座20的顶部及底部金属层23、25的平坦外表面呈实质上共平面。
图7及8分别为接合层53分配于该间隙206中的剖视图及顶部示意图。该接合层53(通常由树脂制成)填入该间隙206中，并侧向覆盖、环绕且同形被覆该防渗基座20的内侧壁及该嵌入构件30的外围侧壁。接合层53于防渗基座20与嵌入构件30之间提供牢固的机械性接合，并且具有与防渗基底20的顶部与底部金属层23、25外表面及嵌入构件30的顶部与底部金属膜35、37外表面呈实质上共平面的顶表面及底表面。优选为，接合层53的弹性模数低于防渗基底20的弹性模数，以吸收防渗基底20与嵌入构件30间任何热膨胀系数(CTE)不匹配所引起的应力。例如，接合层53的弹性模数可小于10Gpa，以有效地释放异质材料中热-机械性引起的应力。另外，接合层53在间隙206中优选为具有大于10微米(更优选为25微米或更大)的足够宽度，以吸收应力。为达显著效果，多个应力调节件55(其CTE低于接合层53)可分散于接合层53中，以在间隙206中形成修饰接合基质50，进而有效地降低树脂裂损的风险。优选为，应力调节件55的CTE比接合层53的CTE低至少10ppm/℃，以展现显著的效果。于本实施例中，以间隙206的总体积为基准，修饰接合基质50含有至少30％(体积百分比)的应力调节件55，且修饰接合基质50优选为具有50ppm/℃的热膨胀系数。因此，于热循环期间，修饰接合基质50的内部膨胀及收缩现象可获减缓，以防止裂损。
图9及10分别为形成有一顶部电路22、一底部电路24、一外布线层33、一导电层62及一金属封层64的剖视图及顶部示意图。该结构的整个顶面可藉由如电镀、无电电镀、蒸镀、溅镀或其组合的各种技术进行金属化，以形成单层或多层结构的顶部被覆层(platedlayer)63(通常为铜层)。举例来说，可首先藉由将该结构浸入活化剂溶液中，使该结构的整个顶面与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层做为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可藉由溅镀方式在结构的整个顶面上形成如钛/铜的晶种层薄膜。随后，通过顶部被覆层63以及顶部金属层23与顶部金属膜35的金属图案化制程，即可分别在防渗基座20与嵌入构件30的顶侧处形成顶部电路22及最顶部布线层33，并在接合层53的顶表面上提供导电层62。防渗基座20的顶部电路22具有顶部金属层23与顶部被覆层63的合并厚度，并通过接合层53顶表面上的导电层62电性连接到嵌入构件30的最顶部布线层33。该嵌入构件30的最顶部布线层33具有顶部金属膜35与顶部被覆层63的合并厚度，且可作为用于芯片连接的电性触点。导电层62在其接触接合层53的顶表面处具有顶部被覆层63的厚度(大约0.5至50微米)，并与顶部电路22及最顶部布线层33的选定部分一体成型。
又，该结构的整个底面亦可藉由相同的活化剂溶液、无电电镀的铜晶种层及电镀铜层，以进行金属化制程，俾而形成底部被覆层65。一旦达到所欲厚度后，再进行金属图案化制程，以形成底部电路24及金属封层64。防渗基座20的底部电路24具有底部金属层25与底部被覆层65的合并厚度，并通过金属化通孔27电性连接至顶部电路22。金属封层64具有底部被覆层65的厚度(约0.5至50微米)，并完全覆盖接合层53的底表面。于此图中，该金属封层64与嵌入构件30的底部金属膜37及防渗基座20的底部金属层25结合为一体，并从底部金属膜37侧向延伸至防渗基座20的底部金属层25。
由于铜为同质被覆，故金属层间的界线可能不易察觉甚至无法察觉。然而，顶部被覆层63与接合层53之间以及底部被覆层65与接合层53之间的界线则清楚可见。金属图案化技术包括湿刻蚀(etching)、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀光罩(图未示)，以定义出顶部电路22、底部电路24、外布线层33、导电层62及金属封层64。
据此，如图9及10所示，已完成的线路板100包括防渗基座20、嵌入构件30、修饰接合基质50、导电层62及金属封层64。该防渗基座20侧向环绕嵌入构件30的外围侧壁，且其吸水率为1％以下，可作为防潮屏障。本实施例的嵌入构件30示为多层树脂构件，其于防渗基座20内提供多层绕线能力。低模数接合层53不仅于防渗基座20内侧壁与嵌入构件30外围侧壁之间提供机械接合力，其亦可提供缓冲作用，以减轻防渗基座20与嵌入构件30间热引起的应力。尤其，通过添加应力调节件55于接合层53中，可降低因接合层53严重的内部膨胀及收缩而引起的裂损风险，因而确保线路板100的可靠度。嵌入构件30的布线层33通过导电层62电性连接至防渗基座20的顶部电路22，并通过防渗基座20的金属化通孔27电性连接至防渗基座20的底部电路24。金属封层64从下方完全覆盖接合层53、嵌入构件30、及防渗基座20与接合层53之间和嵌入构件30与接合层53之间的界面，并进一步侧向延伸于防渗基座20的底侧下方。
图11为半导体装置71电性连接至图9线路板的半导体组体剖视图。半导体装置71(绘示为芯片)安设于防渗基座20的顶侧上，并通过接合线81电性连接至嵌入构件30的最顶部布线层33及防渗基座20的顶部电路22。
图12为图11的半导体组体中更设有防渗盖91于线路板100上的剖视图。防渗盖91安设于防渗基座20的顶侧上，以从上方将半导体装置71密封于内。为达防潮要求，防渗盖91的吸水率优选为1％以下，且其CTE可与防渗基座20的CTE相匹配，以降低因CTE不匹配而引起界面处出现剥离或裂损现象。通过防渗基座20及防渗盖91，可保护半导体装置71免受湿气的损害。此外，由于金属封层64从下方完全覆盖嵌入构件30及接合层53，因此可防止湿气从周围环境通过树脂类嵌入构件30及接合层53而进入半导体组体的内部。
[实施例2]
图13为本发明第二实施例的线路板剖视图。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板200类似于图9所示结构，不同处在于，该嵌入构件30为热传导率高于防渗基座20的散热构件，且金属封层64未完全覆盖嵌入构件30的底侧。于本实施例中，嵌入构件30的吸水率优选为1％以下，以达防潮要求，且其包括一电隔离件32、一顶部布线层34、一底部布线层36及金属化贯通孔38。电隔离件32可由导热且电绝缘无机材料制成，且其吸水率优选为小于或等于1％，而导热率则高于防渗绝缘层21的导热率。顶部布线层34及底部布线层36通常为图案化铜层，其分别位于电隔离件32的顶侧及底侧处。金属化贯通孔38延伸穿过电隔离件32，以提供顶部布线层34与底部布线层36间的电性连接。防渗基座20的顶部电路22通过接合层53顶表面上的导电层62，电性连接至嵌入构件30的顶部布线层34。防渗基座20的底部电路24通过金属化通孔27，电性连接至顶部电路22。金属封层64完全覆盖接合层53的底表面，并进一步侧向延伸至防渗基座20与嵌入构件30的底侧下方。于电隔离件32的CTE与防渗基座20的CTE相匹配的情况下，应力调节件55可能是非必要的，因为即使接合层53中未分散有应力调节件55，其低模数接合层53的裂损问题也不会很严重。
图14为半导体装置71电性连接至图13线路板200的半导体组体剖视图。半导体装置71通过焊料凸块83，倒装芯片式(flip chip)地安设于嵌入构件30的顶部布线层34上，且防渗盖91安设于防渗基座20的顶侧上。据此，该半导体装置71被密封于防渗基座20、防渗电隔离件32及防渗盖91所构成的防潮屏蔽内。尤其，由于金属封层64完全覆盖接合层53的底表面及防渗基座20与接合层53之间以及嵌入构件30与接合层53之间的界面，因此可限制水分通过异质材料之间的裂损界面，以保护半导体装置71免受湿气损害。另外，藉由电隔离件32的良好导热性，嵌入构件30可对半导体装置71提供主要热传导途径，以有效将半导体装置71所产生的热传导散出。
[实施例3]
图15为本发明第三实施例的线路板剖视图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
线路板300类似于图13所示结构，不同处在于，本实施例使用金属块作为嵌入构件30。除了嵌入构件30与接合层53下方的金属封层64之外，亦提供额外金属封层66，以完全覆盖嵌入构件30顶侧及接合层53顶表面，并进一步侧向延伸于防渗基座20顶侧上。因此，双金属封层64、66从下方及上方完全覆盖嵌入构件30与接合层53，以及防渗基座20与接合层53之间和嵌入构件30与接合层53之间的界面，并进一步侧向延伸至防渗基座20的顶侧与底侧上。
图16为半导体装置71电性连接至图15线路板300的半导体组体剖视图。半导体装置71安设于顶部金属封层66上，并通过接合线81电性连接至防渗基座20的顶部电路22。此外，防渗盖91安设于防渗基座20的顶侧上，以从上方将半导体装置71密封于内。据此，防渗基座20、双金属封层64、66及防渗盖91的组合可防止水分从周围环境进入半导体组体内部。另外，半导体装置71所产生的热可传递至嵌入构件30，并进一步散逸至散热表面积大于嵌入构件30的金属封层64。
上述的线路板与组体仅为说明范例，本发明尚可通过其他多种实施例实现。此外，上述实施例可基于设计及可靠度的考量，彼此混合搭配使用或与其他实施例混合搭配使用。例如，防渗基座可包括排列成阵列形状的多个开口，且每一开口可容纳一嵌入构件于内。
如上述实施例所示，本发明建构出一种具有优选可靠度的独特线路板。于一优选实施例中，防渗基座通过接合层接合至并位于嵌入构件的外围侧壁周围，且金属封层完全覆盖接合层的底表面。根据需要，嵌入构件可为用于多层绕线能力的多层树脂构件或作为局部高导热通道的散热构件。
多层树脂构件通常具有高于防渗基座的热膨胀系数及低于防渗基座的弹性模数，并可包括交替形成的多个布线层及多个树脂层，俾为线路板提供多层绕线能力。最顶部布线层及内布线层为图案化金属层，并通过树脂层中的金属化贯孔相互电性连接。视情况地，多层树脂构件亦可进一步包括从下方完全覆盖最底部树脂层的底部金属膜及/或嵌于树脂层中并电性耦接至布线层的一个或多个电性元件(例如电阻器、电容器、电感器或任何其他主动或被动元件)。
散热构件优选为具有高于防渗基座的导热率，以对安设在其上的半导体装置提供主要热传导。散热构件可为金属块，或者可包括电隔离件及可选的顶部布线层、底部布线层及金属化贯通孔。电隔离件可由导热的非金属材料制成，且其吸水率为1％以下。顶部布线层及底部布线层分别设于电隔离件的顶侧及底侧，并通过在顶侧与底侧之间延伸穿过电隔离件的金属化贯通孔相互电性连接。据此，散热构件不仅在防渗基座内提供局部的高导热通道，其亦提供用于装置连接的电性触点。
防渗基座环绕嵌入构件的外围侧壁，且其内侧壁与嵌入构件的外围侧壁相隔开，并藉由接合层附接至嵌入构件的外围侧壁。为具所需防潮特性，防渗基座的吸水率优选为1％以下。于一优选实施例中，该防渗基座包括位于其顶侧的顶部电路、位于其底侧的底部电路、以及与顶部电路和底部电路接触的金属化通孔。顶部电路可通过与接合层顶表面接触的导电层，电性连接至嵌入构件的顶部布线层。金属化通孔延伸贯穿于防渗基座的顶侧与底侧之间，并作为信号垂直传导通道。因此，嵌入构件的顶部布线层可通过导电层、顶部电路及金属化通孔，电性连接至防渗基座的底部电路。导电层与嵌入构件的顶部布线层及防渗基座的顶部电路一体成型，且导电层的厚度可等于或小于顶部布线层及顶部电路的厚度。
接合层侧向覆盖、环绕并同形被覆防渗基座的开口侧壁及嵌入构件的外围侧壁，以于防渗基座与嵌入构件之间提供牢固的机械接合力。优选为，接合层的弹性模数低于防渗基座及嵌入构件的弹性模数，以吸收因防渗基座与嵌入构件之间的任何热膨胀系数(CTE)不匹配所引起的应力。例如，接合层的弹性模数可低于10Gpa，以有效减轻异质材料中的热应力。为有效释放热-机械引起的应力，接合层于间隙中优选为具有大于10微米(更佳为25微米以上)的足够宽度，以吸收应力。视情况地，多个应力调节件(其CTE低于接合层的CTE)可混合并分散于接合层中，以形成具有较小CTE的修饰接合基质。接合层与应力调节件间的CTE差值可为10ppm/℃或更多，以展现显著效果。更具体地说，以修饰接合基质的总体积为基准，所述多个应力调节件含量可至少30％(体积百分比)，优选为50％以上，而修饰接合基质的CTE可低于50ppm/℃。
金属封层接触并完全覆盖接合层的底表面，并进一步侧向延伸至防渗基座与嵌入构件的底侧下方，以完全覆盖防渗基座与接合层之间以及嵌入构件与接合层之间的界面。于嵌入构件为多层树脂构件的方案中，金属封层优选为亦完全覆盖多层树脂构件的底侧，并可与未图案化的底部金属膜(可选地存在)耦接并结合为一体。同样地，于嵌入构件为金属块的另一方案中，金属封层可从下方完全覆盖金属块并与金属块结合为一体，并可进一步侧向延伸至防渗基座的底侧下方，以完全覆盖接合层及异质材料的任何界面。另外，可视情况地提供额外金属封层，以完全覆盖接合层的顶表面及金属块的顶侧，并进一步侧向延伸至防渗基座的顶侧上。因此，额外金属封层可从上方完全覆盖金属块与接合层之间以及防渗基座与接合层之间的界面。
本发明亦提供一种半导体组体，其包括半导体装置(例如芯片)，该半导体装置使用包括凸块(例如金或焊料凸块)或接合线的多种连接介质，电性连接至上述线路板。举例说明，半导体装置可面朝上地安设在防渗基座的顶侧上，并使用与最顶部布线层及半导体装置接触的接合线，电性耦接至嵌入构件的最顶部布线层。又，半导体装置可面朝上地安设在嵌入构件上，并使用与顶部电路及半导体装置接触的接合线，电性耦接至防渗基座的顶部电路。或者，半导体装置可使用与顶部布线层接触的凸块，倒装芯片式地耦接至嵌入构件的顶部布线层，并因而通过接合层上的导电层而电性连接至防渗基座的顶部电路。此外，半导体组体可进一步包括安设在防渗基座的顶侧上方的防渗盖，以将半导体装置密封于内。优选为，防渗盖的吸水率为1％以下，以防止环境湿气进入半导体组体内部。另外，防渗盖的CTE可与防渗基座的CTE相匹配，以降低因CTE不匹配而引起界面处的剥离或裂损现象。
该组体可为第一级或第二级单晶或多晶装置。例如，该组体可为包含单一芯片或多枚芯片的第一级封装体。或者，该组体可为包含单一封装体或多个封装体的第二级模组，其中每一封装体可包含单一或多枚芯片。该芯片可为封装芯片或未封装芯片。此外，该芯片可为裸芯片，或是晶圆级封装晶粒等。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，于一优选实施例中，该金属封层覆盖多层树脂构件的树脂层，不论另一元件(如底部金属膜)是否位于树脂层与金属封层之间。
「环绕」一词意指元件间的相对位置，无论元件之间是否有另一元件。例如，于一优选实施例中，防渗基座侧向环绕嵌入构件，并以接合层与嵌入构件相隔开。
「安设于…上/上方」及「附接至」语意包含元件间的接触与非接触。例如，于一优选实施例中，半导体装置可附接于金属块上，不论该半导体装置是否接触金属块或是通过金属封层而与金属块相隔开。
「电性连接」及「电性耦接」的词意指直接或间接电性连接。例如，于一优选实施例中，嵌入构件的顶部布线层藉由导电层而电性连接至防渗基座的顶部电路，但不与顶部电路接触。
本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例为例示之用，其中所述多个实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使图式清晰，图式亦可能省略重复或非必要的元件及元件符号。

Claims (9)

1.一种线路板，其特征在于，包括：
一防渗基座，其具有一顶部电路于其顶侧、一底部电路于其底侧、以及一开口，其中该防渗基座的吸水率为1％以下，且该开口的内侧壁于该顶侧与该底侧之间延伸穿过该防渗基座；
一嵌入构件，其设置于该防渗基座的该开口中；
一接合层，其填入该嵌入构件的外围侧壁与该开口的该内侧壁之间的间隙，其中该接合层的弹性模数低于该防渗基座的弹性模数；以及
一金属封层，其完全覆盖该接合层的底表面。
2.如权利要求1所述的线路板，其特征在于，该接合层的该弹性模数低于10Gpa。
3.如权利要求1所述的线路板，其特征在于，更包括多个应力调节件，其分配于该接合层中，且其热膨胀系数低于该接合层的热膨胀系数。
4.如权利要求1至3中任一项所述的线路板，其中，该嵌入构件为一多层树脂构件，其包括交替的多个布线层与多个树脂层以及一底部金属膜，该底部金属膜完全覆盖所述多个树脂层中最底部的一个树脂层并耦接至该金属封层。
5.如权利要求4所述的线路板，其特征在于，该多层树脂构件的所述多个布线层中最顶部的一个布线层电性耦接至该防渗基座的该顶部电路。
6.如权利要求1或2所述的线路板，其特征在于，该嵌入构件为一散热构件，其导热率高于该防渗基座的导热率。
7.如权利要求6所述的线路板，其特征在于，该散热构件包括一电隔离件，其吸水率为1％以下。
8.一种半导体组体，其特征在于，包括:
如权利要求1至7中任一项所述的线路板；
一半导体装置，其电性连接至该线路板；以及
一防渗盖，其附接于该防渗基座的该顶侧上，以将该半导体装置密封于内。
9.如权利要求8所述的半导体组体，其特征在于，该防渗盖的吸水率为1％以下。
CN202010529734.4A 2019-06-12 2020-06-11 具有防渗基座及嵌入构件的线路板及其半导体组体 Active CN112087859B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/438,824 US20190333850A1 (en) 2014-03-07 2019-06-12 Wiring board having bridging element straddling over interfaces
US16/438,824 2019-06-12

Publications (2)

Publication Number Publication Date
CN112087859A true CN112087859A (zh) 2020-12-15
CN112087859B CN112087859B (zh) 2024-08-30

Family

ID=73734283

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910892683.9A Expired - Fee Related CN112086402B (zh) 2019-06-12 2019-09-20 具有跨过界面的桥接件的线路板
CN202010529734.4A Active CN112087859B (zh) 2019-06-12 2020-06-11 具有防渗基座及嵌入构件的线路板及其半导体组体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910892683.9A Expired - Fee Related CN112086402B (zh) 2019-06-12 2019-09-20 具有跨过界面的桥接件的线路板

Country Status (2)

Country Link
CN (2) CN112086402B (zh)
TW (1) TWI844687B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026620A (ja) * 2003-07-03 2005-01-27 Sony Corp 半導体装置
US20100055811A1 (en) * 2008-03-25 2010-03-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader and a substrate
CN102201377A (zh) * 2010-03-24 2011-09-28 玛克西姆综合产品公司 带有散热的晶圆级封装
CN102893419A (zh) * 2010-10-29 2013-01-23 铼钻科技股份有限公司 应力被调节的半导体装置及其相关方法
US20160218320A1 (en) * 2015-01-22 2016-07-28 Industrial Technology Research Institute Flexible environmental sensitive electronic device package
CN106504997A (zh) * 2015-09-07 2017-03-15 钰桥半导体股份有限公司 具电性隔离件及防潮盖的线路板制备方法及其半导体组件
US20170258643A1 (en) * 2016-03-10 2017-09-14 Little Nobleman Technology Limited Absorbent article and related methods
CN107864556A (zh) * 2017-12-19 2018-03-30 杜桂萍 一种快速散热ic载板
US20180182665A1 (en) * 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
CN108235559A (zh) * 2016-12-21 2018-06-29 钰桥半导体股份有限公司 具有隔离件及桥接件的线路板及其制法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023805A1 (en) * 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
TWI404175B (zh) * 2009-12-25 2013-08-01 矽品精密工業股份有限公司 具電性連接結構之半導體封裝件及其製法
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
US10361151B2 (en) * 2014-03-07 2019-07-23 Bridge Semiconductor Corporation Wiring board having isolator and bridging element and method of making wiring board
US20170263546A1 (en) * 2014-03-07 2017-09-14 Bridge Semiconductor Corporation Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026620A (ja) * 2003-07-03 2005-01-27 Sony Corp 半導体装置
US20100055811A1 (en) * 2008-03-25 2010-03-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader and a substrate
CN102201377A (zh) * 2010-03-24 2011-09-28 玛克西姆综合产品公司 带有散热的晶圆级封装
CN102893419A (zh) * 2010-10-29 2013-01-23 铼钻科技股份有限公司 应力被调节的半导体装置及其相关方法
US20160218320A1 (en) * 2015-01-22 2016-07-28 Industrial Technology Research Institute Flexible environmental sensitive electronic device package
CN106504997A (zh) * 2015-09-07 2017-03-15 钰桥半导体股份有限公司 具电性隔离件及防潮盖的线路板制备方法及其半导体组件
US20170258643A1 (en) * 2016-03-10 2017-09-14 Little Nobleman Technology Limited Absorbent article and related methods
CN108235559A (zh) * 2016-12-21 2018-06-29 钰桥半导体股份有限公司 具有隔离件及桥接件的线路板及其制法
US20180182665A1 (en) * 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
CN107864556A (zh) * 2017-12-19 2018-03-30 杜桂萍 一种快速散热ic载板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
蒋毅;周宏;陈晓;: "服装用嵌入式计算机系统的设计与实现", 纺织科学研究, no. 01, 30 March 2012 (2012-03-30), pages 39 - 45 *

Also Published As

Publication number Publication date
CN112086402A (zh) 2020-12-15
TW202101697A (zh) 2021-01-01
TWI844687B (zh) 2024-06-11
CN112087859B (zh) 2024-08-30
CN112086402B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
US10186477B2 (en) Power overlay structure and method of making same
TWI628750B (zh) 功率覆蓋結構及其製造方法
CN110060962B (zh) 可靠的表面安装整体功率模块
US6020637A (en) Ball grid array semiconductor package
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
US20190333850A1 (en) Wiring board having bridging element straddling over interfaces
CN110783300B (zh) 具有调节件及防裂结构的导线架衬底及其覆晶组体
TWI720497B (zh) 導熱線路板及其半導體組體
CN112087859B (zh) 具有防渗基座及嵌入构件的线路板及其半导体组体
CN111885810B (zh) 导热线路板及其半导体组体
KR20220139385A (ko) 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법
CN114158178B (zh) 具缓冲层及导热掺加物的线路板
TWI744649B (zh) 具有跨過界面之橋接件的線路板
US20210289678A1 (en) Interconnect substrate having buffer material and crack stopper and semiconductor assembly using the same
CN118866872A (zh) 电路位于双重介电层上的导线架基板及使用其的组体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant