CN111885810B - 导热线路板及其半导体组体 - Google Patents

导热线路板及其半导体组体 Download PDF

Info

Publication number
CN111885810B
CN111885810B CN201910645388.3A CN201910645388A CN111885810B CN 111885810 B CN111885810 B CN 111885810B CN 201910645388 A CN201910645388 A CN 201910645388A CN 111885810 B CN111885810 B CN 111885810B
Authority
CN
China
Prior art keywords
core substrate
circuit board
heat slug
bonding matrix
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910645388.3A
Other languages
English (en)
Other versions
CN111885810A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridge Semiconductor Corp
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/411,949 external-priority patent/US20190267307A1/en
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of CN111885810A publication Critical patent/CN111885810A/zh
Application granted granted Critical
Publication of CN111885810B publication Critical patent/CN111885810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的线路板主要包括一散热块、一核心基板及一修饰接合基质。该修饰接合基质可提供散热块与核心基板之间的机械接合，其中核心基板设于散热块外围侧壁的周围。该修饰接合基质含有低CTE调节件，其分配于树脂粘着剂中，以减缓树脂的内部膨胀及收缩现象，因而大幅降低树脂龟裂的风险。

Description

导热线路板及其半导体组体
技术领域
本发明是关于一种线路板及其半导体组体，尤指一种导热线路板及其半导体组体。
背景技术
高效能微处理器及ASIC需要高效能线路板，以信号互连。然而，随着功率增加，半导体芯片所产生的大量热会使元件效能劣化，并对芯片造成热应力。Wang等人的美国专利案号8,859,908、Sun的美国专利案号8,415,780、Wang等人的美国专利案号9,185,791及Lee的美国专利案号9,706,639揭露各种封装板，其将散热块设置于基板的穿口中，以使半导体芯片所产生的热可直接通过下方的散热块散出。如图1所示，该散热块12接合至周围的基板14，其通常是经由两者间的粘着剂17相互接合。然而，由于树脂粘着剂局限于极窄空间并处于严苛操作条件下时容易龟裂，故此类线路板于实际使用时并不可靠。
有鉴于最近线路板的各种发展阶段及限制，目前亟需根本改善线路板的热—机械性质。
发明内容
本发明的目的是提供一种线路板，其树脂粘着剂中分配(dispense)有调节件，以形成具有足够宽度的修饰接合基质，用以将散热块贴附至周围的核心基板，并有效释放热—机械引起的应力。通过将修饰接合基质的热膨胀系数(CTE)调整至低于40ppm/℃，可有效减缓热循环期间位于局限空间内的修饰接合基质的内部应力，进而大幅降低线路板失败风险。
依据上述及其他目的，本发明提供一种线路板，其包括：一核心基板，其具有位于其顶面处的一顶部电路层、位于其底面处的一底部电路层、以及自该顶面延伸至该底面的一穿口；一散热块，其设于该核心基板的该穿口中；一树脂粘着剂，其具有第一热膨胀系数，并填充于该散热块的外围侧壁与该穿口的内侧壁之间的一间隙；以及多个调节件，其具有低于该第一膨胀系数的第二热膨胀系数，并分配于该树脂粘着剂中，以形成于该间隙中具有大于10微米宽度的一修饰接合基质，其中该修饰接合基质的热膨胀系数低于40ppm/℃。
于另一方案中，该修饰接合基质可延伸至该间隙外，并进一步覆盖核心基板顶面、该核心基板底面及该散热块底侧，且该线路板更包括一顶部路由线及一底部路由线，其中(i)该修饰接合基质具有侧向环绕一凹穴的内侧壁，且该散热块顶侧自该凹穴显露，(ii)该顶部路由线设置于该修饰接合基质上方，并电性耦接至该核心基板的该顶部电路层，且(iii)该底部路由线设置于该修饰接合基质下方，并电性耦接至该核心基板的底部电路层，且热性导通至散热块底侧。
于再一方案中，该线路板更包括一顶部防裂结构、一顶部路由线、一底部防裂结构及一底部路由线，其中(i)该顶部防裂结构覆盖核心基板顶面，并具有侧向环绕一凹穴的内侧壁，且该散热块顶侧自该凹穴显露，(ii)该顶部路由线设置于该顶部防裂结构上方，并电性耦接至该核心基板的该顶部电路层，(iii)该底部防裂结构覆盖核心基板底面、散热块底侧及修饰接合基质底面，且(iv)该底部路由线设置于该底部防裂结构下方，并电性耦接至该核心基板的底部电路层，且热性导通至散热块底侧。
此外，本发明亦提供一种半导体组体，其包括一半导体元件电性耦接至上述线路板，并设于被修饰接合基质或/及顶部防裂结构侧向环绕的凹穴中，且安装在散热块上。
本发明的上述及其他特征与优点可通过下述较佳实施例的详细叙述更加清楚明了。
附图说明
参考随附图式，本发明可通过下述较佳实施例的详细叙述更加清楚明了，其中：
图1为现有线路板的剖视图；
图2及图3分别为本发明第一实施例中，核心基板的剖视图及顶部立体示意图；
图4及图5分别为本发明第一实施例中，图2及图3结构中提供散热块的剖视图及顶部立体示意图；
图6及图7分别为本发明第一实施例中，图4及5结构上形成修饰接合基质以完成线路板制作的剖视图及顶部立体示意图；
图8为本发明第一实施例中，另一方案的线路板剖视图；
图9及图10分别为本发明第一实施例中，再一方案的线路板剖视图及顶部立体示意图；
图11为本发明第二实施例中，线路板的剖视图；
图12为本发明第二实施例中，另一方案的线路板剖视图；
图13为本发明第三实施例中，线路板的剖视图；
图14为本发明第三实施例中，另一方案的线路板剖视图；
图15为本发明第三实施例中，再一方案的线路板剖视图；
图16为本发明第三实施例中，半导体元件电性连接至图15线路板的半导体组体剖视图；
图17为本发明第四实施例中，线路板的剖视图；
图18为本发明第四实施例中，另一方案的线路板剖视图；
图19为本发明第四实施例中，再一方案的线路板剖视图；
图20为本发明第四实施例中，半导体元件电性连接至图19线路板的半导体组体剖视图；
图21为本发明第五实施例中，线路板的剖视图；
图22为本发明第五实施例中，另一方案的线路板剖视图；
图23为本发明第五实施例中，半导体元件电性连接至图22线路板的半导体组体剖视图；
图24为本发明第六实施例中，线路板的剖视图；
图25为本发明第六实施例中，另一方案的线路板剖视图；
图26为本发明第六实施例中，半导体元件电性连接至图25线路板的半导体组体剖视图；
图27为本发明第七实施例中，线路板的剖视图；
图28为本发明第七实施例中，另一方案的线路板剖视图；
图29为本发明第七实施例中，半导体元件电性连接至图28线路板的半导体组体剖视图；
图30为本发明第七实施例中，再一方案的线路板剖视图；以及
图31为本发明第七实施例中，半导体元件电性连接至图30线路板的半导体组体剖视图。
附图标记列表：线路板100、110、120、200、210、300、310、320、400、410、420、500、510、600、610、700、710、730；半导体组体430、520、620、720、740；散热块12、30；基板14；粘着剂17；核心基板20；穿口201；绝缘核心21；顶部电路层23；底部电路层25；金属化通孔27；电隔离件31；顶部金属区32；顶部金属层33；底部金属区34；底部金属层35；导热电绝缘膜36；金属化贯孔37；修饰接合基质40；凹穴401、601；树脂粘着剂41；调节件43；顶部披覆层51；顶部防裂结构61；顶部连续交错纤维片611；顶部接合树脂613；底部防裂结构63；底部连续交错纤维片631；底部接合树脂633；顶部路由线71、75；顶部金属盲孔714、754；底部路由线73、77；底部金属盲孔734、774；半导体元件81；凸块91；接合线93。
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施方案。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的图式是简化过的且做为例示用。图式中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图2-图7为本发明第一实施例中，一种线路板的制作方法图，该线路板包括一核心基板、一散热块及一第一修饰接合基质。
图2及图3分别为核心基板20的剖视图及顶部立体示意图。核心基板20具有自其顶面延伸至底面的穿口201。该穿口201可通过各种技术来形成，如冲孔(punching)、钻孔或雷射切割。于此图中，该核心基板20包括一绝缘核心21、一顶部电路层23、一底部电路层25及金属化通孔27。该顶部电路层23及该底部电路层25通常为图案化铜层，其分别于绝缘核心21的顶面及底面。金属化通孔27延伸通过绝缘核心21，以提供顶部电路层23与底部电路层25之间的电性连接。
图4及图5分别为散热块30插入核心基板20穿口201中的剖视图及顶部立体示意图。该散热块30的厚度实质上相等于核心基板20厚度，且散热块30与核心基板20的穿口201内侧壁保持距离。于此图中，散热块30包括一电隔离件31、一顶部金属层33、一底部金属层35及金属化贯孔37。该顶部金属层33及该底部金属层35通常为图案化铜层，其分别于电隔离件31的顶侧及底侧。金属化贯孔37延伸贯穿电隔离件31，以提供顶部金属层33与底部金属层35之间的电性连接。为达散热作用，该电隔离件31通常是由导热材料所制成。较佳为，该散热块30的热导率高于10W/mk。此外，为了覆晶应用，该散热块30的热膨胀系数(CTE)可低于10ppm/℃(如2x 10-6K-1至10x 10-6K-1)，以减缓覆晶芯片(图未示)与散热块30间CTE不匹配所导致的焊料裂损瑕疵问题。
图6及图7分别为形成修饰接合基质40的剖视图及顶部立体示意图，其形成于散热块30外围侧壁与穿口201内侧壁之间的间隙中。该修饰接合基质40包括一树脂粘着剂41及分配(dispense)于树脂粘着剂41中的多个调节件43，并侧向覆盖、环绕且同形被覆核心基板20内侧壁与散热块30外围侧壁。树脂粘着剂41的热膨胀系数通常大于核心基板20及散热块30的热膨胀系数，且树脂粘着剂41填充核心基板20与散热块30之间的间隙。为了有效降低树脂裂损的风险，调节件43的热膨胀系数(CTE)低于树脂粘着剂41的热膨胀系数。较佳为，调节件43的CTE比树脂粘着剂41低至少10ppm/℃，以展现显著效果。于本实施例中，以间隙的总体积为基准，修饰接合基质40含有至少30％(体积百分比)的调节件43。因此，于热循环期间，修饰接合基质40的内部膨胀及收缩现象可获减缓，以防止裂损。此外，为有效释放热—机械性引起的应力，该修饰接合基质40较佳是具有大于10微米的足够宽度(更佳为25微米或更多)于间隙中，以吸收应力。
据此，已完成的线路板100包括核心基板20、散热块30及修饰接合基质40。该散热块30可对组接于上的芯片提供有效的散热途径，因而提高组体的热效能。该核心基板20通过修饰接合基质40，接合于散热块30外围侧壁的周围，且于其两相反侧上提供电性接点并提供垂直连接通道。该修饰接合基质40于核心基板20与散热块30之间提供稳固的机械接合力，且其包括低CTE调节件43于树脂粘着剂41中，以降低严重的内部膨胀及收缩现象而导致的裂损风险。
图8为本发明第一实施例中另一方案的线路板剖视图。该线路板110类似于图6所示结构，不同处在于，该散热块30由金属所制成。
图9及图10分别为本发明第一实施例中再一方案的线路板剖视图及顶部立体示意图。该线路板120类似于图6及图7所示结构，不同处在于，(i)其更包括顶部披覆层51，用以提供散热块30的顶部金属层33与核心基板20的顶部电路层23间的电性连接，(ii)该散热块30的底部金属层35为未图案化金属层，且散热块30中不具有金属化贯孔，(iii)核心基板20的厚度小于散热块30厚度，以及(iv)该修饰接合基质40延伸至间隙外，并进一步覆盖核心基板20的底面。该顶部披覆层51侧向延伸于间隙中的修饰接合基质40上，并进一步侧向延伸至核心基板20的顶面及散热块30的顶侧，以电性耦接至顶部金属层33及顶部电路层23。
[实施例2]
图11为本发明第二实施例的线路板剖视图。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板200类似于图6所示结构，不同处在于，(i)该核心基板20的厚度小于散热块30的厚度，(ii)该修饰接合基质40延伸至间隙外，并进一步覆盖核心基板20的顶面，以及(iii)该线路板200更包括一顶部路由线71，其由上方通过金属沉积及金属图案化制程而形成于修饰接合基质40上。该顶部路由线71为图案化金属层，且通常由铜制成。该顶部路由线71侧向延伸于修饰接合基质40上，并通过修饰接合基质40中的顶部金属盲孔714，接触核心基板20的顶部电路层23。因此，该顶部路由线71通过贯穿修饰接合基质40的顶部金属盲孔714，电性连接至核心基板20的顶部电路层23。
图12为本发明第二实施例中另一方案的线路板剖视图。该线路板210类似于图11所示结构，不同处在于，(i)该散热块30包括一顶部金属区32、一底部金属区34及一导热电绝缘膜36于顶部金属区32与底部金属区34之间，(ii)该修饰接合基质40更覆盖核心基板20底面，以及(iii)该线路板210可视情况更包括一底部路由线73，其由下方通过金属沉积及金属图案化制程形成于修饰接合基质40下方。该底部路由线73为图案化金属层，且通常由铜制成。该底部路由线73侧向延伸于修饰接合基质40下方，并通过修饰接合基质40中的底部金属盲孔734，接触核心基板20的底部电路层25。因此，该底部路由线73通过贯穿修饰接合基质40的底部金属盲孔734，电性连接至核心基板20的底部电路层25。此外，于此图中，该顶部路由线71具有侧向延伸于顶部金属区32上方的一选定部位，而该底部路由线73则具有侧向延伸于底部金属区34下方的一选定部位。
[实施例3]
图13为本发明第三实施例的线路板剖视图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板300类似于图6所示结构，不同处在于，该修饰接合基质40延伸至间隙外，并进一步覆盖核心基板20的顶面及散热块30的顶侧，且该线路板300更包括一顶部路由线71，其由上方形成于修饰接合基质40上。该顶部路由线71侧向延伸于核心基板20及散热块30上方，并通过修饰接合基质40中的顶部金属盲孔714，接触核心基板20的顶部电路层23及散热块30的顶部金属层33。因此，该顶部路由线71通过顶部金属盲孔714，热性导通至散热块30，并电性连接至核心基板20的顶部电路层23及散热块30的顶部金属层33。
图14为本发明第三实施例中另一方案的线路板剖视图。该线路板310类似于图13所示结构，不同处在于，该修饰接合基质40更覆盖核心基板20底面及散热块30底侧，且该线路板310更包括一底部路由线73，其由下方形成于修饰接合基质40下方。该底部路由线73侧向延伸于核心基板20与散热块30下方，并通过修饰接合基质40中的底部金属盲孔734，接触核心基板20的底部电路层25及散热块30的底部金属层35。因此，该顶部路由线71通过核心基板20及散热块30，热性导通并电性连接至底部路由线73。
图15分别为本发明第三实施例中再一方案的线路板剖视图。该线路板320类似于图14所示结构，不同处在于，该散热块30顶侧自上方显露。于此图中，该修饰接合基质40的一选定部位被移除，以形成对准于散热块30的凹穴401。因此，该修饰接合基质40具有侧向环绕凹穴401的内侧壁，且散热块30顶面由该凹穴401显露，用于元件连接。于此方案中，该散热块30较佳是具有大于200GPa的弹性模数，使得散热块30的高刚度(stiffness)可协助维持线路板320的平坦度。
图16为半导体组体330的剖视图，其将半导体元件81电性连接至图15的线路板320。半导体元件81(绘示成裸芯片)面朝下地设置于凹穴401中，并通过凸块91安装在散热块30的顶部金属层33上。因此，半导体元件81通过凸块91电性连接至线路板320，且半导体元件81所产生的热可通过散热块30及底部路由线73传导散逸出。
[实施例4]
图17为本发明第四实施例的线路板剖视图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板400类似于图6所示结构，不同处在于，其更包括由上方交替形成的一顶部防裂结构61及一顶部路由线71。该顶部防裂结构61覆盖核心基板20顶面、散热块30顶侧及修饰接合基质40顶面，以由上方提供保护。该顶部路由线71自核心基板20的顶部电路层23及散热块30的顶部金属层33朝上延伸，其延伸贯穿顶部防裂结构61，以形成直接接触顶部电路层23及顶部金属层33的顶部金属盲孔714，同时侧向延伸于顶部防裂结构61上。于本实施例中，该顶部防裂结构61包括一顶部连续交错纤维片611，其从上方覆盖核心基板20与修饰接合基质40之间以及散热块30与修饰接合基质40之间的界面，并进一步侧向延伸于核心基板20顶面、散热块30顶侧及修饰接合基质40顶面上，且覆盖核心基板20顶面、散热块30顶侧及修饰接合基质40顶面。此连续交错纤维可为碳纤维、碳化硅纤维、玻璃纤维、尼龙纤维、聚酯纤维或聚酰胺纤维。经由此纤维交错构型，该顶部防裂结构61可避免修饰接合基质40内形成裂痕而导致剥离现象，且亦可作为止裂件，以防止不良裂痕延伸至顶部路由线71。因此，可确保顶部路由线71的可靠度，其中该顶部路由线71经由顶部防裂结构61而与修饰接合基质40相隔。于此图中，该顶部防裂结构61更包括一顶部接合树脂613，且该顶部连续交错纤维片611掺混于顶部接合树脂613中。据此，该顶部路由线71贴附至顶部接合树脂613，并通过贯穿顶部防裂结构61的顶部金属盲孔714，热性导通至散热块30，并电性连接至顶部电路层23及顶部金属层33。
图18为本发明第四实施例中另一方案的线路板剖视图。该线路板410类似于图17所示结构，不同处在于，其更包括由下方交替形成的一底部防裂结构63及一底部路由线73。该底部防裂结构63覆盖核心基板20底面、散热块30底侧及修饰接合基质40底面，以由下方提供保护。该底部路由线73侧向延伸于底部防裂结构63下方，并通过底部金属盲孔734，热性导通至散热块30的底部金属层33，且电性连接至核心基板20的底部电路层23。如同顶部防裂结构61，该底部防裂结构63可包括一底部连续交错纤维片631，其从下方覆盖核心基板20与修饰接合基质40之间以及散热块30与修饰接合基质40之间的界面，并进一步侧向延伸于核心基板20底面、散热块30底侧及修饰接合基质40底面下方，且覆盖核心基板20底面、散热块30底侧及修饰接合基质40底面。据此，形成于底部防裂结构63中的交错构型可防止任何裂痕延伸进入底部防裂结构63，以确保底部防裂结构63下方的底部路由线73的可靠度。通过顶部防裂结构61及底部防裂结构63的双重保护，俾可避免或防止修饰接合基质40内形成裂痕而引起剥离。于此图中，该底部防裂结构63更包括一底部接合树脂633，而该底部连续交错纤维片631掺混于底部接合树脂633中。
图19为本发明第四实施例中再一方案的线路板剖视图。该线路板420类似于图18所示结构，不同处在于，该散热块30顶侧自上方显露。于此图中，该顶部防裂结构61的一选定部位被移除，以形成对准于散热块30的凹穴601。因此，该顶部防裂结构61具有侧向环绕凹穴601的内侧壁，且散热块30顶面由该凹穴601显露，用于元件连接。
图20为半导体组体430的剖视图，其将半导体元件81电性连接至图19的线路板420。该半导体元件81设置于凹穴401中，并通过凸块91，覆晶式地安装在散热块30上。因此，半导体元件81通过与散热块30顶部金属层33接触的凸块91，电性连接并热性导通至底部路由线73。
[实施例5]
图21为本发明第五实施例的线路板剖视图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板500类似于图17所示结构，不同处在于，该修饰接合基质40更覆盖核心基板20底面及散热块30底侧，且该线路板500更包括一底部路由线73，其由下方形成于修饰接合基质40下方。该底部路由线73侧向延伸于核心基板20与散热块30下方，并通过与核心基板20底部电路层23及散热块30底部金属层35接触的底部金属盲孔734，热性导通至散热块30，且电性连接至核心基板20及散热块30。
图22为本发明第五实施例中另一方案的线路板剖视图。该线路板510类似于图21所示结构，不同处在于，该散热块30顶侧自凹穴601显露。于此图中，该凹穴601对准于散热块30，以显露散热块30顶侧，用于元件安装。
图23为半导体组体520的剖视图，其将半导体元件81电性连接至图22的线路板510。半导体元件81面朝下地设置于凹穴601中，并通过凸块91，热性导通且电性连接至散热块30的顶部金属层33。
[实施例6]
图24为本发明第六实施例的线路板剖视图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板600类似于图13所示结构，不同处在于，其更包括由下方交替形成的一底部防裂结构63及一底部路由线73。该底部防裂结构63覆盖核心基板20底面、散热块30底侧及修饰接合基质40底面。该底部路由线73与界面(即核心基板20与修饰接合基质40之间以及散热块30与修饰接合基质40之间的界面)保持距离，并热性导通至散热块30，同时电性耦接至核心基板20。
图25为本发明第六实施例中另一方案的线路板剖视图。该线路板610类似于图24所示结构，不同处在于，该修饰接合基质40的一选定部位被移除，以形成对准于散热块30的凹穴401，其显露散热块30顶侧，用于元件安装。
图26为半导体组体620的剖视图，其将半导体元件81电性连接至图25的线路板610。半导体元件81面朝下地设置于凹穴401中，并通过凸块91，热性导通且电性连接至散热块30。
[实施例7]
图27为本发明第七实施例的线路板剖视图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该线路板700类似于图14所示结构，不同处在于，其更包括由上方交替形成的一顶部防裂结构61及一顶部路由线75以及由下方交替形成的一底部防裂结构63及一底部路由线77。该顶部防裂结构61由上方覆盖修饰接合基质40及顶部路由线71。该底部防裂结构63由下方覆盖修饰接合基质40及底部路由线73。该顶部路由线75侧向延伸于顶部防裂结构61上，并通过顶部防裂结构61中的顶部金属盲孔754，电性连接至顶部路由线71。该底部路由线77侧向延伸于底部防裂结构63下方，并通过底部防裂结构63中的底部金属盲孔774，电性连接至底部路由线73。
图28为本发明第七实施例中另一方案的线路板剖视图。该线路板710类似于图27所示结构，不同处在于，该修饰接合基质40及该顶部防裂结构61的选定部位被移除，以形成凹穴601。于此图中，该修饰接合基质40及该顶部防裂结构61具有侧向环绕凹穴601的内侧壁，且散热块30顶面由该凹穴601显露。
图29为半导体组体720的剖视图，其将半导体元件81电性连接至图28的线路板710。该半导体元件81面朝下地设置于凹穴601中，并通过半导体元件81与散热座30顶部金属层33之间的凸块91，热性导通并电性连接至底部路由线73,77。
图30为本发明第七实施例中另一方案的线路板剖视图。该线路板730类似于图28所示结构，不同处在于，该散热块30由金属制成。
图31为半导体组体740的剖视图，其将半导体元件81电性连接至图30的线路板730。该半导体元件81设置于凹穴601中，并面朝上地安装在散热块30上，且通过接合线93，电性连接至顶部路由线75。因此，该半导体元件81通过散热块30，热性导通至底部路由线73,77，并通过接合线93、顶部路由线71,75及核心基板20，电性连接至底部路由线73,77。
如上述实施例所示，本发明建构出一种具有较佳可靠度的独特线路板。较佳为，该线路板主要包括一散热块、一核心基板及一修饰接合基质。本发明的线路板可视情况更包括一顶部路由线，其通过修饰接合基质或/及顶部防裂结构，与界面(即修饰接合基质与散热块之间以及修饰接合基质与核心基板之间的界面)相隔，以及/或者更包括一底部路由线，其通过修饰接合基质或/及底部防裂结构，与所述界面相隔。此外，本发明的线路板可具有对准于散热块顶侧的凹穴，其中修饰接合基质或/及顶部防裂结构侧向环绕该凹穴，而修饰接合基质或/及底部防裂结构覆盖核心基板底面及散热块底侧。
该散热块为非电子元件，其热导率可大于10W/mK，以提高热效能。于一较佳实施例中，该散热块包括一电隔离件、位于其顶侧的一顶部金属层、及位于其底侧的一底部金属层，以及视情况可更包括金属化贯孔，以提供顶部金属层与底部金属层之间的电性连接。为了提高结构强度并协助线路板于外部或内部张力/应力下维持平坦度，该散热块可具有高于200GPa的弹性模数。此外，于覆晶组体应用中，该散热块较佳是具有小于10ppm/℃的热膨胀系数，以降低芯片/板CTE不匹配问题。因此，该散热块的热膨胀系数与组接其上的半导体元件相匹配，以对半导体元件提供CTE补偿平台，且可大幅补偿或降低CTE不匹配所导致的内部应力。
核心基板位于散热块外围侧壁周围，并包括顶部及底部电路层，以于其两相反侧提供电性接触。该核心基板的顶部电路层可视情况通过一顶部披覆层，电性耦接至散热块的顶部金属层，其中该顶部披覆层侧向延伸于间隙中的修饰接合基质上，并接触顶部金属层及顶部电路层。于一较佳实施例中，该核心基板更包括金属化通孔，用以提供顶部电路层与底部电路层之间的电性连接。因此，该核心基板可提供垂直的信号传导路径，并可视情况提供能量传递及返回的接地/电源面。此外，核心基板的内侧壁以较佳大于10微米(更佳为25微米或更多)的间隙宽度，与散热块的外围侧壁保持距离，使间隙内的修饰接合基质具有足够宽度以吸收应力。
该修饰接合基质填充于散热块与核心基板间的间隙，并接合至散热块的外围侧壁及核心基板的内侧壁。一般而言，修饰接合基质可具有高CTE的树脂粘着剂，以于散热块与核心基板间提供机械接合。由于树脂粘着剂的CTE极大于散热块及核心基板的CTE，故热循环期间于局限区域内的内部膨胀与收缩现象容易引起裂损。为了降低粘着剂裂损风险，该修饰接合基质含有低CTE调节件混于树脂粘着剂中。较佳为，以间隙的总体积为基准，该些调节件含量为至少30％(体积百分比)，较佳为50％以上，且树脂粘着剂与调节件间的CTE差值为10ppm/℃或更多，以展现显著效果。因此，可减缓热循环期间修饰接合基质的内部膨胀及收缩现象，以防止龟裂。此外，为有效释放热—机械引起的应力，该修饰接合基质于间隙中较佳具有大于10微米(更佳为25微米以上)的足够宽度，以吸收应力。于核心基板比散热块薄的方案中，该修饰接合基质可延伸至间隙外，并进一步覆盖核心基板的顶面及/或底面。通过修饰接合基质侧向延伸于核心基板的一或两表面上，可分散修饰接合基质与散热块之间以及修饰接合基质与核心基板之间的界面应力，从而有助于进一步降低裂损风险。此外，该修饰接合基质亦可覆盖散热块的顶侧或/及底侧，或者其可具有侧向环绕凹穴的内侧壁，其中散热块顶侧可由凹穴显露，用以元件接置。
顶部防裂结构及底部防裂结构呈电绝缘性，且可作为止裂件，以防止修饰接合基质中形成不良裂痕。于一较佳实施例中，该顶部防裂结构包含有一顶部接合树脂及混掺于顶部接合树脂中的一顶部连续交错纤维片，而该底部防裂结构包含有一底部接合树脂及混掺于底部接合树脂中的一底部连续交错纤维片。顶部及底部连续交错纤维片分别覆盖修饰接合基质与散热块之间以及修饰接合基质与核心基板之间的界面顶端及底端。更具体地说，该顶部连续交错纤维片可侧向延伸并覆盖于核心基板顶面、散热块顶侧及修饰接合基质顶面上方，而该底部连续交错纤维片可侧向延伸并覆盖于核心基板底面、散热块底侧及修饰接合基质底面下方。或者，该顶部连续交错纤维片可具有侧向环绕一凹穴的内侧壁，其中散热块顶侧由该凹穴显露出。通过顶部及底部连续交错纤维片的交错结构，可进一步降低修饰接合基质中形成裂痕的风险。即使于界面处或/及修饰接合基质中产生裂痕，交错纤维片亦可作为止裂件，以防止裂痕延伸进入顶部及底部防裂层结构中，进而可确保顶部及底部防裂结构上的顶部及底部路由线的可靠度。
该顶部路由线为图案化金属层，其侧向延伸于散热块顶侧、核心基板顶面上方，并通过顶部防裂结构或修饰接合基质而与界面相隔。通过顶部路由线与界面间的顶部防裂结构或修饰接合基质，可确保顶部路由线的可靠度。同样地，该底部路由线为图案化金属层，其侧向延伸于散热块底侧及核心基板底面下方，并通过底部防裂结构或修饰接合基质而与界面相隔，以确保底部路由线的可靠度。于一较佳实施例中，该顶部路由线通过顶部金属盲孔，热性导通至散热块的顶部金属层，并电性连接至核心基板的顶部电路层，而该底部路由线通过底部金属盲孔，热性导通至散热块的底部金属层，并电性连接至核心基板的底部电路层。
本发明亦提供一种半导体组体，其中半导体元件(如芯片)安装在上述线路板的散热块上，并电性耦接至上述线路板。具体地说，半导体元件可通过各种连接媒介，包括凸块(如金凸块或焊料凸块)或接合线，电性连接至线路板。例如，于散热块自凹穴(凹穴被修饰接合基质及/或顶部防裂结构侧向环绕)显露的方案中，该半导体元件可设置于凹穴中，并安装在散热块顶侧上，同时通过凸块电性耦接至散热块的顶部金属层，或是通过接合线电性耦接至顶部路由线。因此，半导体元件所产生的热可通过散热块及底部路由线传导散逸出。
该组体可为第一级或第二级单晶或多晶装置。例如，该组体可为包含单一芯片或多枚芯片的第一级封装体。或者，该组体可为包含单一封装体或多个封装体的第二级模组，其中每一封装体可包含单一或多枚芯片。该半导体元件可为封装芯片或未封装芯片。此外，该半导体元件可为裸芯片，或是晶圆级封装晶粒等。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，于一较佳实施例中，该顶部防裂结构覆盖散热块顶侧、核心基板顶面以及修饰接合基质，不论另一元件(如修饰接合基质)是否位于顶部防裂结构与散热块之间以及顶部防裂结构与核心基板之间。
「安装在」(mounted)语意包含与单一或多个元件间的接触与非接触。例如，于一较佳实施例中，半导体元件可安装在散热块顶侧上，不论半导体元件是否通过凸块及顶部防裂结构与散热块相分隔。
「电性连接」、「电性耦接」的词意指直接或间接电性连接。例如，于一较佳实施例中，顶部路由线可通过核心基板，电性连接至底部路由线，但不与底部路由线接触。
通过此方法制备成的线路板为可靠度高、价格低廉、且非常适合大量制造生产。本发明的制作方法具有高度适用性，且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述之实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知之元件或步骤，以免模糊本发明之特点。同样地，为使图式清晰，图式亦可能省略重复或非必要之元件及元件符号。

Claims (20)

1.一种线路板，包括：
一核心基板，其具有一顶部电路层于其顶面、一底部电路层于其底面、以及自该顶面延伸至该底面的一穿口；
一散热块，其设于该核心基板的该穿口中；
一树脂粘着剂，其具有第一热膨胀系数，并填入该散热块外围侧壁与该穿口内侧壁之间的一间隙中；
多个调节件，其具有低于该第一热膨胀系数的第二热膨胀系数，并分配于该树脂粘着剂中，以形成于该间隙中具有大于10微米宽度的一修饰接合基质，其中该修饰接合基质的热膨胀系数低于40 ppm/°C；以及
一顶部防裂结构，其中该顶部防裂结构包括一顶部连续交错纤维片，其覆盖该散热块与该核心基板间的该间隙中的该修饰接合基质的顶面。
2.如权利要求1所述的线路板，其中，该核心基板具有第三热膨胀系数，该散热块具有第四热膨胀系数，且该第一热膨胀系数大于该第三热膨胀系数及该第四热膨胀系数。
3.如权利要求1所述的线路板，其中，该修饰接合基质延伸至该间隙外，并进一步覆盖该核心基板的该顶面。
4.如权利要求3所述的线路板，更包括：一顶部路由线，其设于该修饰接合基质上方，并电性耦接至该核心基板的该顶部电路层。
5.如权利要求4所述的线路板，其中，该修饰接合基质更覆盖该核心基板的该底面。
6.如权利要求5所述的线路板，更包括：一底部路由线，其设于该修饰接合基质下方，并电性耦接至该核心基板的该底部电路层。
7.如权利要求6所述的线路板，其中，该修饰接合基质更覆盖该散热块的底侧，且该底部路由线热性导通至该散热块的该底侧。
8.如权利要求4所述的线路板，更包括：一底部防裂结构及一底部路由线，其中该底部防裂结构包括一底部连续交错纤维片，其覆盖该间隙中的该修饰接合基质的底面，并进一步侧向延伸至该核心基板的该底面及该散热块的底侧下方，且覆盖该核心基板的该底面及该散热块的该底侧，而该底部路由线设于该底部防裂结构下方，并电性耦接至该核心基板的该底部电路层，且热性导通至该散热块的该底侧。
9.如权利要求4至8中任一项所述的线路板，其中，该修饰接合基质更覆盖该散热块的顶侧，且该顶部路由线热性导通至该散热块的该顶侧。
10.如权利要求1所述的线路板，其中，该顶部连续交错纤维片更侧向延伸至该核心基板的该顶面上方，并覆盖该核心基板的该顶面，且该线路板更包括一顶部路由线，其设于该顶部防裂结构上方并电性耦接至该核心基板的该顶部电路层。
11.如权利要求10所述的线路板，更包括：一底部防裂结构，其中该底部防裂结构包括一底部连续交错纤维片，其覆盖该散热块与该核心基板间的该间隙中的该修饰接合基质的底面。
12.如权利要求11所述的线路板，其中，该底部连续交错纤维片更侧向延伸至该核心基板的该底面下方，并覆盖该核心基板的该底面，且该线路板更包括一底部路由线，其设于该底部防裂结构下方并电性耦接至该核心基板的该底部电路层，且热性导通至该散热块的底侧。
13.如权利要求10所述的线路板，其中，该修饰接合基质延伸至该间隙外，并进一步覆盖该核心基板的该底面及该散热块的底侧，而该线路板更包括一底部路由线，其设于该修饰接合基质下方，并电性耦接至该核心基板的该底部电路层，且热性导通至该散热块的该底侧。
14.如权利要求12或13所述的线路板，其中，该顶部防裂结构具有侧向环绕一凹穴的内侧壁，且该散热块的顶侧自该凹穴显露。
15.如权利要求10至13中任一项所述的线路板，其中，该顶部连续交错纤维片更侧向延伸至该散热块的顶侧上方，并覆盖该散热块的该顶侧，且该顶部路由线热性导通至该散热块的该顶侧。
16.如权利要求1所述的线路板，其中，该散热块为一电隔离件，且具有一顶部金属层及一底部金属层分别于其顶侧及底侧。
17.如权利要求16所述的线路板，其中，该顶部金属层电性耦接至该底部金属层。
18.如权利要求16所述的线路板，更包括：一顶部披覆层，其侧向延伸于该间隙中的该修饰接合基质上，并电性连接该散热块的该顶部金属层与该核心基板的该顶部电路层。
19.如权利要求18所述的线路板，其中，该修饰接合基质延伸至该间隙外，并进一步覆盖该核心基板的该底面。
20. 一种半导体组体，包括：
如权利要求14所述的线路板；以及
一半导体元件，其设于该凹穴内，并安装在该散热块上，且电性耦接至该线路板。
CN201910645388.3A 2019-05-01 2019-07-17 导热线路板及其半导体组体 Active CN111885810B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201916400879A 2019-05-01 2019-05-01
US16/400,879 2019-05-01
US16/411,949 2019-05-14
US16/411,949 US20190267307A1 (en) 2014-03-07 2019-05-14 Heat conductive wiring board and semiconductor assembly using the same

Publications (2)

Publication Number Publication Date
CN111885810A CN111885810A (zh) 2020-11-03
CN111885810B true CN111885810B (zh) 2022-07-26

Family

ID=73153957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910645388.3A Active CN111885810B (zh) 2019-05-01 2019-07-17 导热线路板及其半导体组体

Country Status (2)

Country Link
KR (1) KR20200128331A (zh)
CN (1) CN111885810B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115315133A (zh) * 2021-05-07 2022-11-08 苏州旭创科技有限公司 连接装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190253A (zh) * 1997-02-04 1998-08-12 摩托罗拉公司 包含助焊剂的选择填充粘附膜
CN104900782A (zh) * 2014-03-07 2015-09-09 钰桥半导体股份有限公司 具有隔离件的散热增益型线路板制作方法
CN108235559A (zh) * 2016-12-21 2018-06-29 钰桥半导体股份有限公司 具有隔离件及桥接件的线路板及其制法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190253A (zh) * 1997-02-04 1998-08-12 摩托罗拉公司 包含助焊剂的选择填充粘附膜
CN104900782A (zh) * 2014-03-07 2015-09-09 钰桥半导体股份有限公司 具有隔离件的散热增益型线路板制作方法
CN108235559A (zh) * 2016-12-21 2018-06-29 钰桥半导体股份有限公司 具有隔离件及桥接件的线路板及其制法

Also Published As

Publication number Publication date
KR20200128331A (ko) 2020-11-12
CN111885810A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
US11291146B2 (en) Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US20190267307A1 (en) Heat conductive wiring board and semiconductor assembly using the same
EP2779230B1 (en) Power overlay structure and method of making same
US5753974A (en) Electronic device assembly
US6455924B1 (en) Stress-relieving heatsink structure and method of attachment to an electronic package
CN110783300B (zh) 具有调节件及防裂结构的导线架衬底及其覆晶组体
US10361151B2 (en) Wiring board having isolator and bridging element and method of making wiring board
US6317331B1 (en) Wiring substrate with thermal insert
US20170243803A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR20070115766A (ko) 전자 장치 및 전자 장치 제조 방법
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
US20190333850A1 (en) Wiring board having bridging element straddling over interfaces
TWI720497B (zh) 導熱線路板及其半導體組體
CN111885810B (zh) 导热线路板及其半导体组体
US6351389B1 (en) Device and method for packaging an electronic device
US20160211207A1 (en) Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board
TWI724719B (zh) 具有雙佈線結構及彎翹平衡件之半導體組體
CN112086402B (zh) 具有跨过界面的桥接件的线路板
TWI744649B (zh) 具有跨過界面之橋接件的線路板
CN113053852B (zh) 半导体组体
CN114158178B (zh) 具缓冲层及导热掺加物的线路板
TWI844687B (zh) 具有防滲基座及嵌入構件之線路板及其半導體組體
TW201937673A (zh) 具有散熱特性之三維可堆疊式半導體組體
TWI845214B (zh) 具有供電及熱通過之雙重傳導通道的半導體組體
TW202410362A (zh) 具有供電及熱通過之雙重傳導通道的半導體組體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant