CN113053852B

CN113053852B - 半导体组体

Info

Publication number: CN113053852B
Application number: CN202010392349.XA
Authority: CN
Inventors: 林文强; 王家忠
Original assignee: Bridge Semiconductor Corp
Current assignee: Bridge Semiconductor Corp
Priority date: 2019-12-26
Filing date: 2020-05-11
Publication date: 2024-03-29
Anticipated expiration: 2040-05-11
Also published as: CN113053852A

Abstract

本发明公开一种半导体组体，其包括半导体芯片、第一布线结构及第二布线结构。第二布线结构包括弯翘平衡件、核心层、顶部增层及底部增层。弯翘平衡件被核心层侧向环绕，且较佳具有高于100GPa的弹性模数。顶部及底部增层通过两者间的弯翘平衡件及核心层相互电性连接。第一布线结构通过重叠于弯翘平衡件上方的连接点设置于顶部增层上方。通过弯翘平衡件的高模数，可平衡局部热‑机械应力以抑制第一与第二布线结构的翘曲及弯曲。此外，将第一布线结构安设于第二布线结构上方的作法可对芯片提供阶段式扇出路由，以提高绕线效率及生产合格率。

Description

半导体组体

技术领域

本发明是关于一种半导体组体，尤指一种具有双布线结构及弯翘平衡件的半导体组体。

背景技术

高效能微处理器及ASIC需要更先进的封装技术，如覆晶组装，以达到各种效能需求。然而，现有层压基板的绕线密度一般较低，因此对具有高I/O密度的芯片没有足够的互连能力。通过半加成制程制成的无芯基板可满足需求。然而，如机械完整性及可靠度的其他特征却尚未获得解决(请参见美国专利案8,227,703及8,860,205)。此因为覆晶组体在芯片安设于基板上后趋于弯翘(如图1所示)。此因热膨胀系数(CTE)不匹配而引起的弯翘可能会导致半导体芯片15与树脂层11上电路层13之间断开连接，因而导致覆晶组体不可靠，尤其是非常大的晶粒或超小凸块组体(请参见美国专利案9,185,799及10,068,812)。

有鉴于最近基板的各种发展阶段及限制，目前亟需发展可符合超高绕线密度需求且亦可达到高阶组体可靠度的互连系统。

发明内容

本发明的目的为提供一种半导体组体，其中半导体芯片通过多个凸块连接至第一布线结构。该第一布线结构具有高绕线密度，并作为半导体芯片的第一级互连，使得信号具连续性及完整性。接着，第一布线结构连接至嵌有弯翘平衡件的第二布线结构。由于弯翘平衡件为具有高弹性模数的材料，故可平衡热循环期间因CTE不匹配所引起的局部热-机械应力，以抑制第一布线结构及覆晶组体的翘曲及弯曲，因而确保生产合格率及组体可靠度。

依据上述及其他目的，本发明提供一种半导体组体，其包括：一半导体芯片；一第一布线结构，其包括交替形成的至少一介电层及至少一导电层，其中该半导体芯片通过多个凸块电性连接至该第一布线结构；以及一第二布线结构，其包括：一弯翘平衡件，其具有一顶面、一底面及一外围侧壁；一核心层，其具有一顶面及一底面，并侧向环绕该弯翘平衡件的该外围侧壁；一顶部增层，其设置于该弯翘平衡件与该核心层的顶面上方；以及一底部增层，其设置于该弯翘平衡件与该核心层的底面下方，并通过该弯翘平衡件与该核心层的至少一者电性连接至该顶部增层。该第一布线结构通过多个连接点电性连接至该第二布线结构，其中该多个连接点重叠于该弯翘平衡件上方，且该多个凸块重叠于该第一布线结构上方。

本发明的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。

附图说明

参考随附图式，本发明可通过下述优选实施例的详细叙述更加清楚明了，其中：

图1为现有覆晶组体的剖视图；

图2为本发明第一实施例中，第一布线结构形成于牺牲载板上的剖视图；

图3为本发明第一实施例中，弯翘平衡件的剖视图；

图4为本发明第一实施例中，图3结构上提供核心层的剖视图；

图5为本发明第一实施例中，图4结构上提供顶部增层及底部增层以完成第二布线结构制作的剖视图；

图6为本发明第一实施例中，图2结构连接至图5第二布线结构的剖视图；

图7为本发明第一实施例中，图6结构上提供底胶的剖视图；

图8为本发明第一实施例中，图7结构移除牺牲载板后以完成互连基板制作的剖视图；

图9为本发明第一实施例中，半导体芯片电性连接至图8互连基板的半导体组体剖视图；

图10为本发明第一实施例中，另一方案的互连基板剖视图；

图11为本发明第一实施例中，半导体芯片电性连接至图10互连基板的半导体组体剖视图；

图12为本发明第二实施例中，第二布线结构的剖视图；

图13为本发明第二实施例中，第一布线结构连接至图12第二布线结构的互连基板剖视图；

图14为本发明第二实施例中，半导体芯片连接至图13互连基板及额外第一布线结构的半导体组体剖视图；

图15为本发明第二实施例中，另一方案的第二布线结构剖视图；

图16为本发明第二实施例中，半导体芯片通过第一布线结构电性连接至图15第二布线结构的半导体组体剖视图；

图17为本发明第三实施例中，半导体组体的剖视图；

图18为本发明第三实施例中，另一方案的半导体组体剖视图；

图19为本发明第四实施例中，半导体组体的剖视图；以及

图20为本发明第四实施例中，另一方案的半导体组体剖视图。

附图标记说明：11-树脂层；13-电路层；15-半导体芯片；201-第一布线结构；202-第一布线结构；203-额外第一布线结构；21-介电层；23-导电层；27-金属化贯孔；30-牺牲载板；401-第二布线结构；402-第二布线结构；403-第二布线结构；404-第二布线结构；405-第二布线结构；406-第二布线结构；407-第二布线结构；408-第二布线结构；41-弯翘平衡件；411-高模数板；413-顶部接触垫；415-底部接触垫；417-金属化贯通孔；43-核心层；431-通孔；433-顶部图案化金属；435-底部图案化金属；437-垂直连接件；45-修饰接合基质；451-树脂黏着剂；453-调节件；46-顶部增层；461-接合树脂；462-顶部连续交错纤维片；463-导电线；467-金属化贯孔；47-底部增层；471-接合树脂；472-底部连续交错纤维片；473-导电线；477-金属化贯孔；51-连接点；52-连接点；53-凸块；54-凸块；55-凸块；61-半导体芯片；62-半导体芯片；71-底胶；72-底胶。

具体实施方式

在下文中，将提供一实施例以详细说明本发明的实施方案。本发明的优点以及功效将通过本发明所公开的内容而更为显著。在此说明所附的图式为简化过且做为示例用。图式中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。

[实施例1]

图2-图9为本发明第一实施例中，一种半导体组体的制作方法图，该半导体组体包括一第一布线结构、一第二布线结构及半导体芯片。

图2为第一布线结构201可拆分地贴附于牺牲载板30的剖视图。第一布线结构201可通过增层制程直接形成于牺牲载板30上。该牺牲载板30可由任何可剥离或可移除的材料制成，例如硅、铜、铝、铁、镍、锡或其合金。于此实施例中，该第一布线结构201示为多层增层电路，其包括交替轮流形成的多层介电层21及多层导电层23。导电层23中的最内层侧向延伸于牺牲载板30上，而其他层则侧向延伸于其对应的介电层21上，并包括金属化贯孔27于介电层21中。

图3为顶面及底面处分别具有顶部接触垫413及底部接触垫415的弯翘平衡件41剖视图。为具有所需的刚度，弯翘平衡件41通常包括高模数板411，其可由无机材料制成且较佳具有高于100Gpa的弹性模数及0.2mm以上厚度。顶部接触垫413设置于高模数板411的顶面上，而底部接触垫415则设置于高模数板411的底面上。另外，弯翘平衡件41还包括穿过高模数板411的金属化贯通孔417。因此，顶部接触垫413与底部接触垫415可通过金属化贯通孔417相互电性连接。

图4为使用树脂黏着剂451将弯翘平衡件41贴附于核心层43通孔431中的剖视图。弯翘平衡件41与核心层43通孔431的内侧壁间保持距离，且弯翘平衡件41利用弯翘平衡件41外围侧壁与通孔431内侧壁间的间隙中的树脂黏着剂451而与核心层43通孔431的内侧壁黏接。核心层43的材料并无特殊限制，且可为任何有机或无机材料。例如，核心层43可由树脂类材料制成，且通常具有低于20GPa的弹性模数并具有高度温度依赖性。

图5为弯翘平衡件41与核心层43的两相对侧上具有顶部增层46及底部增层47的剖视图。该顶部增层46设置于弯翘平衡件41与核心层43及树脂黏着剂451的顶面上方。该底部增层47设置于弯翘平衡件41与核心层43及树脂黏着剂451的底面下方。于此实施例中，该顶部增层46及底部增层47示为多层结构，并通过弯翘平衡件41相互电性连接。顶部增层46包括交替轮流形成的多层接合树脂461及多层导电线463。同样地，底部增层47包括交替轮流形成的多层接合树脂471及多层导电线473。每层导电线463、473侧向延伸于其对应的接合树脂461、471上，并包含金属化贯孔467、477于接合树脂461、471中。因此，顶部增层46的导电线463可通过金属化贯孔467相互电性耦接，而顶部增层46中最内层导电线463则通过金属化贯孔467电性耦接至弯翘平衡件41的顶部接触垫413。同样地，底部增层47的导电线473通过金属化贯孔477相互电性耦接，而底部增层47中最内层导电线473则通过金属化贯孔477电性耦接至弯翘平衡件41的底部接触垫415。

于此阶段，已完成的第二布线结构401包括弯翘平衡件41、核心层43、树脂黏着剂451、顶部增层46及底部增层47。通过弯翘平衡件41的高模数，可平衡热循环所引起的局部热-机械应力，以确保第二布线结构401的整体平坦度。于本实施例中，该弯翘平衡件41的弹性模数高于100GPa，其大于核心层43、顶部增层46及底部增层47的弹性模数。

图6为图2第一布线结构201安设于图5第二布线结构401上的剖视图。第一布线结构201的表面积通常小于第二布线结构401的表面积，且第一布线结构201通过多个连接点51电性连接至第二布线结构401。于本实施例中，连接点51示为焊料，并重叠于第二布线结构401的弯翘平衡件41上方。由于连接点51安设于弯翘平衡件41所覆盖的区域，因此可确保第一布线结构201与第二布线结构401间的连接可靠度。

图7为第一布线结构201与第二布线结构401之间分配有底胶71的剖视图。底胶71填充第一布线结构201与第二布线结构401的顶部增层46间的间隙。因此，底胶71可作为连接点51的密封剂及第一布线结构201与第二布线结构401间的接合剂。

图8为移除牺牲载板30后的剖视图。通过移除牺牲载板30，第一布线结构201从上方显露，以提供用于后续芯片连接的电性接点。因此，完成的互连基板包括第一布线结构201及第二布线结构401。该第一布线结构201的弹性模数通常低于弯翘平衡件41的弹性模数。由于第一布线结构201重叠于高模数的弯翘平衡件41上，并通过底胶71机械固接至第二布线结构401，因此可在热循环期间保持已与牺牲载板30分离的第一布线结构201的平坦度。

图9为半导体芯片61电性连接至图8互连基板的半导体组体剖视图。半导体芯片61通过重叠于第一布线结构201与弯翘平衡件41上方的凸块53，面朝下地安设于第一布线结构201的顶面上。于此图中，设置于半导体芯片61与第一布线结构201间的凸块53尺寸小于设置于第一布线结构201与第二布线结构401间的连接点51尺寸。因此，第一布线结构201可对半导体芯片61提供第一级扇出路由，而第二布线结构401则对第一布线结构201提供进一步的扇出路由。基于弯翘平衡件41的高弹性模数，可有效抑制第一布线结构201及第二布线结构401的弯曲或变形，以避免半导体芯片61与第一布线结构201之间以及第一布线结构201与第二布线结构401之间发生电连接断开。

图10为本发明第一实施例中另一方案的互连基板剖视图。本方案的第二布线结构402与图8所示相似，但不同处在于，核心层43侧向环绕、同形被覆且直接接触弯翘平衡件41的外围侧壁，且弯翘平衡件41与核心层43之间无任何树脂黏着剂。于此图中，有多个第一布线结构201、20通过重叠于弯翘平衡件41上方的连接点51、52而电性连接至第二布线结构402的顶部增层46。此外，底胶71、72分配于在第一布线结构201、202与第二布线结构402之间。

图11为半导体芯片61电性连接至图10互连基板的半导体组体剖视图。半导体芯片61重叠于弯翘平衡件41上方，并通过凸块53覆晶式地连接至第一布线结构201、202。因此，该半导体芯片61可通过第一布线结构201、202电性连接至第二布线结构402。

[实施例2]

图12-图14为本发明第二实施例的半导体组体制作方法图。

为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。

图12为第二布线结构403的剖视图，其类似于图5所示结构，但不同处在于，该核心层43具有垂直连接件437，且多个调节件453分配于树脂黏着剂451中以形成修饰接合基质40于弯翘平衡件41外围侧壁与核心层43内侧壁间的间隙中。调节件453的热膨胀系数(CTE)通常低于树脂黏着剂451的热膨胀系数，以有效降低树脂裂损的风险。为展现显著效果，调节件453的CTE较佳比树脂黏着剂451的CTE低至少10ppm/℃。于本实施例中，以间隙的总体积为基准，修饰接合基质45含有至少30％(体积百分比)的调节件453，且修饰接合基质45较佳具有50ppm/℃的热膨胀系数。因此，于热循环期间，修饰接合基质45的内部膨胀及收缩现象可获减缓，以防止裂损。此外，为有效释放热-机械性引起的应力，该修饰接合基质45较佳具有大于10微米的足够宽度(更佳为25微米或更多)于间隙中，以吸收应力。垂直连接件437提供核心层43的顶面与底面间的电性连接路径，并通过与核心层43顶部图案化金属433及底部图案化金属435接触的额外金属化贯孔467、477电性耦接至顶部增层46及底部增层47。

图13为第一布线结构201、202电性连接至图12第二布线结构403的互连基板剖视图。第一布线结构201、202通过连接点51、52及底胶71、72安设于第二布线结构403的顶部增层46上。连接点51、52重叠于弯翘平衡件41上方，并接触第二布线结构403顶面处的导电线463及第一布线结构201、202底面处的导电层23。底胶71、72将第一布线结构201、202的底面机械地固接至第二布线结构402的顶面。

图14为半导体芯片61、62电性连接至图13互连基板及额外第一布线结构203的半导体组体剖视图。半导体芯片61、62分别通过凸块53、54覆晶式地连接至第一布线结构201、202，并通过额外凸块55连接至额外第一布线结构203。因此，该半导体芯片61、62可通过第一布线结构201、202电性连接至第二布线结构403，并通过额外第一布线结构203相互电性连接。

图15为本发明第二实施例中另一方案的第二布线结构剖视图。该第二布线结构404与图12所示相似，但不同处在于，修饰接合基质45进一步延伸至间隙外，并进一步覆盖弯翘平衡件41的顶面与底面以及核心层43的顶面与底面。基于修饰接合基质45的总体积，修饰接合基质45中所含的调节件453含量较佳为至少30％(体积百分比)。于此图中，顶部增层46及底部增层47的最内层导电线463、473分别侧向延伸于修饰接合基质45的顶面及底面上，并包括金属化贯孔467、477于修饰接合基质45中，用以与弯翘平衡件41及核心层43电性连接。

图16为第一布线结构201及半导体芯片61堆叠于图15第二布线结构404上的半导体组体剖视图。该第一布线结构201重叠于弯翘平衡件41上方，并通过连接点51及底胶71贴附至第二布线结构404的顶面。因此，完成的互连基板通过第一布线结构201与半导体芯片61间的凸块53电性连接至半导体芯片61。

[实施例3]

图17为本发明第三实施例的半导体组体剖视图。

为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。

本实施例的半导体组体类似于图14所示结构，不同处在于，第二布线结构405的顶部增层46进一步包括掺混于最内层顶部接合树脂461中的顶部连续交错纤维片462，且第二布线结构405的底部增层47进一步包括掺混于最内层底部接合树脂471中的底部连续交错纤维片472。该些连续交错纤维可为碳纤维、碳化硅纤维、玻璃纤维、尼龙纤维、聚酯纤维或聚酰胺纤维。更具体地说，该顶部连续交错纤维片462及该底部连续交错纤维片472分别自上方及下方覆盖弯翘平衡件41与修饰接合基质45之间以及核心层43与修饰接合基质45之间的界面。通过纤维交错结构，顶部连续交错纤维片462及该底部连续交错纤维片472可避免形成于修饰接合基质45内的裂缝引起剥离，且亦可作为止裂件，以防止不良裂痕延伸至导电线463、473。于此图中，顶部连续交错纤维片462进一步侧向延伸并覆盖于弯翘平衡件41、核心层43及修饰接合基质45的顶面上方，而底部连续交错纤维片472则进一步侧向延伸并覆盖于弯翘平衡件41、核心层43及修饰接合基质45的底面下方。因此，可确保通过顶部连续交错纤维片462及底部连续交错纤维片472而与修饰接合基质45隔开的导电线463、473的可靠度。

图18为本发明第三实施例中另一方案的半导体组体剖视图。本方案的半导体组体类似于图17所示结构，不同处在于，第二布线结构406的顶部增层46还包括掺混于最外层顶部接合树脂461中的额外顶部连续交错纤维片462，且第二布线结构406的底部增层47还包括掺混于最外层底部接合树脂471中的额外底部连续交错纤维片472。

[实施例4]

图19为本发明第四实施例的半导体组体剖视图。

本实施例的半导体组体类似于图16所示结构，不同处在于，第二布线结构407的顶部增层46进一步包括掺混于顶部接合树脂461中的顶部连续交错纤维片462，且第二布线结构407的底部增层47进一步包括掺混于底部接合树脂471中的底部连续交错纤维片472。该顶部连续交错纤维片462从上方覆盖修饰接合基质45及最内层导电线463。该底部连续交错纤维片462从下方覆盖修饰接合基质45及最内层导电线473。

图20为本发明第四实施例中另一方案的半导体组体剖视图。本方案的半导体组体类似于图19所示结构，不同处在于，弯翘平衡件41中未提供顶部及底部接触垫及金属化贯通孔。因此，于本方案的第二布线结构408中，顶部增层46与底部增层47通过核心层43相互电性连接。

如上述实施例所示，本发明建构出一种具有较佳可靠度的独特半导体组体，其中半导体芯片凸块连接至设有高模数弯翘平衡件于焊料接点区域下方的互连基板。该互连基板包括一第一布线结构及位于第一布线结构下方的一第二布线结构。该第一布线结构及该第二布线结构提供连接芯片用的阶段式扇出路由。于一优选实施例中，该第二布线结构主要包括弯翘平衡件、核心层、顶部增层及底部增层，且第一布线结构具有小于第二布线结构的表面积，并重叠于第二布线结构的弯翘平衡件上。

弯翘平衡件为非电子元件，且其弹性模数通常高于核心、顶部及底部增层及第一布线结构的弹性模数。优选地，弯翘平衡件的弹性模数高于100GPa，据此弯翘平衡件可具有足够的刚性以保持互连基板及使用其的半导体组体的整体平坦度。视情况地，弯翘平衡件可包括顶部接触垫及底部接触垫，顶部接触垫位于其顶面处并用以与顶部增层电性连接，而底部接触垫位于其底面处并用以与底部增层电性连接。顶部接触垫与底部接触垫可通过金属化贯通孔相互电性连接。

核心层可由通常具有低于20GPa弹性模数的树脂类材料制成，并可直接接触弯翘平衡件的外围侧壁，或核心层可具有与弯翘平衡件的外围侧壁保持距离的内侧壁。于一优选实施例中，核心层具有通孔，且设置于核心层通孔内的弯翘平衡件可使用树脂黏着剂黏接至通孔的内侧壁。通常，树脂黏着剂的CTE可能远高于弯翘平衡件及核心层的CTE，因此热循环期间于局限区域内的内部膨胀与收缩现象容易引起裂损。为了降低黏着剂裂损风险，CTE低于树脂黏着剂的多个调节件可进一步分配于树脂黏着剂中，以于弯翘平衡件外围侧壁与通孔内侧壁间的间隙中形成修饰接合基质。优选地，以间隙的总体积为基准，所述调节件含量为至少30％(体积百分比)，优选为50％以上，且树脂黏着剂与调节件间的CTE差值为10ppm/℃或更多，以展现显著效果。因此，修饰接合基质的CTE可低于50ppm/℃，此可减缓热循环期间修饰接合基质的内部膨胀及收缩现象，以防止龟裂。此外，为有效释放热-机械引起的应力，该修饰接合基质于间隙中较佳具有大于10微米(更佳为25微米以上)的足够宽度，以吸收应力。再者，该修饰接合基质可延伸至间隙外，并进一步覆盖弯翘平衡件及核心层的顶面及/或底面。通过修饰接合基质侧向延伸于弯翘平衡件及核心层上方/下方，可分散修饰接合基质与弯翘平衡件之间以及修饰接合基质与核心层之间的界面应力，从而有助于进一步降低裂损风险。视情况地，该核心层可包括至少一第一垂直连接件，其电性耦接至顶部增层及底部增层。因此，该核心层可于顶部增层与底部增层之间提供信号垂直传导路径及/或能量传递及返回路径。

该顶部及底部增层分别设置于弯翘平衡件与核心层的两相对侧，且各自通常包括至少一接合树脂及至少一导电线，该导电线包含金属化贯孔于接合树脂中并侧向延伸于接合树脂上。该接合树脂及该导电线为交替轮流形成，若需要更多信号路由则可重复形成。因此，该顶部与底部增层可通过金属化贯孔电性连接至弯翘平衡件的顶部与底部接触垫及/或核心层的垂直连接件。考虑到对第二布线结构的严格平坦度要求，顶部增层的厚度较佳是实质上等于或接近底部增层的厚度。视情况地，顶部增层可包括覆盖修饰接合基质顶面的顶部连续交错纤维片，而底部增层可包括覆盖修饰接合基质底面的底部连续交错纤维片。顶部连续交错纤维片可掺混于顶部增层的至少一接合树脂中，并覆盖修饰接合基质与弯翘平衡件之间以及修饰接合基质与核心层之间的界面顶端。同样地，底部连续交错纤维片可掺混于底部增层的至少一接合树脂中，并覆盖修饰接合基质与弯翘平衡件之间以及修饰接合基质与核心层之间的界面底端。更具体地说，顶部连续交错纤维片可侧向延伸并覆盖于弯翘平衡件、核心层及修饰接合基质的顶面上方，而底部连续交错纤维片则可侧向延伸并覆盖于弯翘平衡件、核心层及修饰接合基质的底面下方。通过顶部及底部连续交错纤维片的交错构型，可进一步降低修饰接合基质裂损的风险。即使于界面处或/及修饰接合基质中产生裂痕，交错纤维片亦可作为止裂件，以防止裂痕延伸进入顶部及底部增层中，进而可确保顶部及底部增层的导电线的可靠度。

第一布线结构可先形成于牺牲载板上，接着再通过连接点电性连接至顶部增层。通过牺牲载板，当第一布线结构焊接至第二布线结构时，可保持第一布线结构的平坦度。优选地，第一布线结构重叠于弯翘平衡件上方，且所有连接点完全位于弯翘平衡件完全覆盖的区域内，并且未侧向延伸超过弯翘平衡件的外围边缘。在移除牺牲载板之前，较佳于第一布线结构底面与第二布线结构顶面间的间隙中分配底胶。因此，可在热循环期间保持已与牺牲载板分离的第一布线结构的平坦度。第一布线结构可为不具核心层的多层增层电路，且其表面积通常小于顶部增层及底部增层的表面积。更具体地说，第一布线结构可包括至少一介电层及至少一导电层，该导电层在介电层中包括金属化贯孔并侧向延伸于介电层上。介电层及导电层为交替轮流形成，并且若需要更多信号路由则可重复形成。据此，第一布线结构在其显露的顶面处包括用于后续连接芯片用的电性接点。

半导体芯片通过凸块(例如金或焊料凸块)安设于第一布线结构的顶面上方。因此，半导体芯片可通过第一布线结构电性连接至第二布线结构。优选地，凸块重叠于第二布线结构的弯翘平衡件上方。半导体芯片可为封装或未封装的芯片。此外，半导体芯片可为裸芯片或晶圆级封装晶粒等。

“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，于一优选实施例中，该弯翘平衡件完全覆盖连接点，不论另一元件(如顶部增层)是否位于弯翘平衡件与连接点之间。同样地，于一优选实施例中，该弯翘平衡件亦完全覆盖凸块，不论其他元件(如顶部增层及第一布线结构)是否位于弯翘平衡件与凸块之间。

“环绕”一词意指元件间的相对位置，无论元件之间是否有另一元件。例如，于一优选实施例中，核心层侧向环绕弯翘平衡件，无论弯翘平衡件与核心层之间是否有另一元件(如树脂黏着剂)。

“安设于…上/上方”、“贴附至”、“延伸…上/上方”、“设置于…上/上方/下方”及“重叠于…上方”语意包含元件间的接触与非接触。例如，于一优选实施例中，半导体芯片安设于第一布线结构上，不论该半导体芯片是否通过凸块而与第一布线结构相分隔。

“接置于”语意包含与单一或多个元件间的接触与非接触。例如，于一较佳实施例中，半导体元件可接置于散热块顶侧上，不论半导体元件是否以凸块及顶部防裂结构而与散热块相隔。

通过此方法制备成的互连基板及半导体组体为可靠度高、价格低廉、且非常适合大量制造生产。本发明的制作方法具有高度适用性，且为以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、合格率、效能与成本效益。

在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使图式清晰，图式亦可能省略重复或非必要的元件及元件符号。

Claims

1.一种半导体组体，其特征在于，包括：

一半导体芯片；

一第一布线结构，其包括交替形成的至少一介电层及至少一导电层，其中该半导体芯片通过多个凸块电性连接至该第一布线结构；以及

一第二布线结构，其包括：

一弯翘平衡件，其具有一顶面、一底面及一外围侧壁；

一核心层，其具有一顶面及一底面，并侧向环绕该弯翘平衡件的该外围侧壁，其中该弯翘平衡件的弹性模数高于该核心层的弹性模数；

一顶部增层，其设置于该弯翘平衡件的该顶面与该核心层的该顶面上方；以及

一底部增层，其设置于该弯翘平衡件的该底面与该核心层的该底面下方，并通过该弯翘平衡件与该核心层的至少一者电性连接至该顶部增层，

其中该第一布线结构通过多个连接点电性连接至该第二布线结构，且该多个连接点重叠于该弯翘平衡件上方。

2.如权利要求1所述的半导体组体，其特征在于，该弯翘平衡件的弹性模数高于100GPa。

3.如权利要求1所述的半导体组体，其特征在于，该第一布线结构的弹性模数低于该弯翘平衡件的弹性模数。

4.如权利要求1所述的半导体组体，其特征在于，该第一布线结构的表面积小于该第二布线结构的表面积。

5.如权利要求1或4所述的半导体组体，其特征在于，设置于该半导体芯片与该第一布线结构间的该多个凸块的尺寸小于设置于该第一布线结构与该第二布线结构间的该多个连接点的尺寸。

6.如权利要求1或4所述的半导体组体，其特征在于，还包括一底胶，其分配于该第一布线结构与该第二布线结构之间。

7.如权利要求1所述的半导体组体，其特征在于，该弯翘平衡件包括顶部接触垫于该顶面处及底部接触垫于该底面处，该顶部接触垫电性连接至该底部接触垫，该顶部增层电性耦接至该顶部接触垫，且该底部增层电性耦接至该底部接触垫。

8.如权利要求1所述的半导体组体，其特征在于，还包括一额外第一布线结构，其通过额外连接点电性连接至该第二布线结构，其中该额外连接点重叠于该弯翘平衡件上方，且该半导体芯片通过额外凸块进一步电性连接至该额外第一布线结构。

9.如权利要求1所述的半导体组体，其特征在于，该核心层具有一通孔，且该弯翘平衡件设置于该核心层的该通孔中。

10.如权利要求9所述的半导体组体，其特征在于，该弯翘平衡件通过一树脂黏着剂黏接至该通孔的内侧壁。

11.如权利要求10所述的半导体组体，其特征在于，还包括多个调节件，其分配于该树脂黏着剂中，以于该弯翘平衡件的该外围侧壁与该通孔的该内侧壁间的间隙中形成一修饰接合基质，其中该多个调节件的热膨胀系数低于该树脂黏着剂的热膨胀系数。

12.如权利要求11所述的半导体组体，其特征在于，该修饰接合基质的热膨胀系数低于50ppm/℃。

13.如权利要求11或12所述的半导体组体，其特征在于，该修饰接合基质于该间隙中的宽度大于10微米。

14.如权利要求11至12中任一项所述的半导体组体，其特征在于，该顶部增层包括一顶部连续交错纤维片，其覆盖该弯翘平衡件与该核心层间的该间隙中的该修饰接合基质的顶面。

15.如权利要求11至12中任一项所述的半导体组体，其特征在于，该底部增层包括一底部连续交错纤维片，其覆盖该弯翘平衡件与该核心层间的该间隙中的该修饰接合基质的底面。