CN110767622A - 具有应力调节件的互连基板、其覆晶组件及其制作方法 - Google Patents

具有应力调节件的互连基板、其覆晶组件及其制作方法 Download PDF

Info

Publication number
CN110767622A
CN110767622A CN201811300211.1A CN201811300211A CN110767622A CN 110767622 A CN110767622 A CN 110767622A CN 201811300211 A CN201811300211 A CN 201811300211A CN 110767622 A CN110767622 A CN 110767622A
Authority
CN
China
Prior art keywords
metal
series
stress
layer
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811300211.1A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/046,243 external-priority patent/US20180359886A1/en
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN110767622A publication Critical patent/CN110767622A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的互连基板制作方法主要包含下述步骤：提供金属柱环绕于应力调节件周围；提供模封材，以接合应力调节件及金属柱；提供防裂层于应力调节件、模封材及应力调节件与模封材间的界面上；以及沉积金属导体于防裂层上，并电性连接至金属柱。这些金属导体具有重迭于应力调节件上方的互连垫，以使连接元件用的凸块可接置于应力调节件所覆盖的区域，进而避免凸块裂损。

Description

具有应力调节件的互连基板、其覆晶组件及其制作方法
技术领域
本公开是关于一种互连基板、其覆晶组件及其制作方法，尤指一种具有应力调节件的互连基板、其覆晶组件及其制作方法，其中覆晶组件是将至少一凸块重迭于互连基板中的应力调节件上方。
背景技术
高效能微处理器及ASIC需要更先进的封装技术，如覆晶组装，以达到各种效能需求。覆晶组装的技术流程包括，于芯片垫上预先形成凸块、倒装式地接置芯片，以使凸块朝下并对准接触封装基板上的接合位置、使凸块上的焊料熔融，以润湿接合位置。在回焊后，使焊料降温并固化，以于芯片与封装基板之间形成焊料接点。相较于面朝上的芯片接置结构，覆晶可提供最短引线、最小电感、最高频率、最佳噪声控制、最小元件引脚及最小体积。
虽然覆晶技术相较于打线具有极大优点，但其却有很大的技术限制。例如，焊料凸块容易有半导体芯片与封装基板间热膨胀不匹配所导致的应力问题。由于热-机械性应力导致的材料疲乏，凸块会有电阻、裂损及孔洞随时间越来越严重的问题。
Brofman的美国专利案号9,698,072、Hong的美国专利案号9,583,368及Chen的美国专利案号9,287,143揭露了覆晶组件，其中树脂或模封材是位于芯片与基板之间，以作为焊料凸块的包覆材料，并且作为芯片与基板间的接合件。此底胶材料将覆晶表面机械接固至基板，以降低作用于小凸块上的应力。据此，该底胶可避免凸块于封装体热膨胀时毁损(如裂损、断裂)，且该覆晶封装相较于不具有底胶的封装具有较高的长期稳定度。然而，此方法的缺点包括，工艺需求复杂、高成本，且若底胶涂布不完全会有无法预期的凸块裂损问题。
Pendse的美国专利案号9,773,685及Huang的美国专利案号9,583,367揭露了覆晶组件，其是将焊料凸块直接连接至基板的引线(BOL)、导线(BOT)或窄垫(BONP)，以期具有更高的可靠度。然而，由于层压(有机)基板的热膨胀系数(CTE)通常为16-18ppm/℃，硅的CTE约2-3ppm/℃，因此明显CTE不匹配问题将使这些细微的改变无法达到多大的效用。
鉴于最近覆晶组件的各种发展阶段及限制，目前亟需根本解决组件因CTE不匹配，导致作用于凸块上及互连基板中的热机械应力问题。
公开内容
本公开的主要目的是提供一种用于覆晶组件的互连基板，其可将覆晶凸块设置于互连基板的应力调节件上方，以减少芯片/基板CTE不匹配导致焊球裂损的瑕疵，进而确保覆晶的可靠度。
本公开的另一目的是提供一种用于覆晶组件的互连基板，其于应力调节件上设置防裂层，且防裂层还侧向延伸至互连基板其他区域，以避免应力调节件与其周围材料间的界面出现裂缝。此外，由于防裂层将路由线(用于连接凸块)与应力调节件及应力调节件的周围材料隔开，因此可避免形成于应力调节件周围的裂缝延伸至路由线，进而可确保覆晶组件的信号完整度。
依据上述及其他目的，本公开提供一种互连基板的制作方法，其包括：提供一金属板，其具有第一系列金属柱及一支撑载板，其中这些第一系列金属柱接触该支撑载板的顶侧，并由该支撑载板的该顶侧凸出；设置一应力调节件于被这些第一系列金属柱侧向环绕的预定位置处，其中该应力调节件的热膨胀系数小于10ppm/℃；于该支撑载板的该顶侧设置一模封材，其中该模封材接合该应力调节件，并填充这些第一系列金属柱间的空间；设置一第一防裂层，其覆盖该应力调节件的顶面，且还侧向延伸至该应力调节件与该模封材间的界面上，并覆盖该模封材的顶面及这些第一系列金属柱的顶侧，其中该第一防裂层包含一树脂基层及加强纤维，这些加强纤维掺混于该树脂基层中，并形成一片纤维交错结构；沉积多个第一金属导体于该第一防裂层的顶面上，其中这些第一金属导体具有重迭于该应力调节件的该顶面上方的互连垫，且这些第一金属导体通过该第一防裂层中的多个金属化盲孔，电性连接至这些第一系列金属柱；以及移除该金属板的该支撑载板的至少一选定部位，以显露该模封材的底面。
在另一形式中，本公开提供另一种互连基板的制作方法，其包括：提供一金属板，其具有第一系列金属柱及一支撑载板，其中这些第一系列金属柱接触该支撑载板的顶侧，并由该支撑载板的该顶侧凸出；设置一应力调节件于被这些第一系列金属柱侧向环绕的预定位置处，其中该应力调节件的热膨胀系数小于10ppm/℃；于该支撑载板的该顶侧设置一模封材，其中该模封材接合该应力调节件，并填充这些第一系列金属柱间的空间，且覆盖该应力调节件的顶面；沉积多个第一金属导体于该模封材的顶面上，其中这些第一金属导体具有重迭于该应力调节件的该顶面上方的互连垫，且这些第一金属导体电性连接至这些第一系列金属柱；以及移除该金属板的该支撑载板的至少一选定部位，以显露该模封材的底面。
于再一形式中，本公开提供一种半导体组件的制作方法，其包括：通过上述方法，以制得上述互连基板；以及将一半导体元件设置于该互连基板上，并通过多个凸块，将该半导体元件电性耦接至这些第一金属导体的这些互连垫，其中该半导体元件的这些凸块对准该应力调节件，并被该应力调节件所覆盖。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
据此，本公开还提供一种互连基板，其包括：一应力调节件，其热膨胀系数小于10ppm/℃；第一系列金属柱，其侧向环绕该应力调节件；一模封材，其接合该应力调节件的外围边缘，并填入这些第一系列金属柱间的空间；一第一防裂层，其覆盖该应力调节件的顶面，且还侧向延伸至该应力调节件与该模封材间的界面上，并覆盖该模封材的顶面及这些第一系列金属柱的顶侧；多个第一金属导体，其设于该第一防裂层的顶面上，其中这些第一金属导体具有重迭于该应力调节件的该顶面上方的互连垫，且这些第一金属导体通过该第一防裂层中的多个金属化盲孔，电性连接至这些第一系列金属柱；以及第二系列金属柱，其自该模封材的底面延伸，且每一这些第二系列金属柱的底侧与该应力调节件的底面呈实质上共平面，其中每一这些第二系列金属柱系准其对应的该第一系列金属柱，并电性连接至这些第一金属导体的至少一个。
在另一样式中，本公开提供另一种互连基板，其包括：一应力调节件，其热膨胀系数小于10ppm/℃；第一系列金属柱，其侧向环绕该应力调节件；一模封材，其接合该应力调节件的外围边缘，并填入这些第一系列金属柱间的空间，且覆盖该应力调节件的顶面；以及多个第一金属导体，其设于该模封材的顶面上，其中这些第一金属导体具有重迭于该应力调节件的该顶面上方的互连垫，且这些第一金属导体电性连接至这些第一系列金属柱。
在又一样式中，本公开提供一种半导体组件，其包括：上述的互连基板；以及一半导体元件，其设置于该互连基板上，并通过多个凸块电性耦接至这些第一金属导体的这些互连垫，其中该半导体元件的这些凸块对准该应力调节件，并被该应力调节件所覆盖。
本公开的互连基板及其制作方法具有许多优点。举例来说，于应力调节件上方处设置用于接置凸块的互连垫是特别具有优势的，其原因在于，应力调节件的低CTE可降低凸块接置区的弯翘现象，并减少半导体元件与凸块接置区间CTE不匹配问题，以避免连接互连垫与半导体元件的凸块出现裂损现象。将第一防裂层设置于应力调节件及模封材上，以覆盖应力调节件与模封材间的界面，从而可解决界面导致电路不可靠的问题。由于第一防裂层包含有一大片的纤维交错结构，因此可抑制应力调节件与模封材间界面处所产生的裂缝延伸至第一防裂层，进而可确保第一防裂层上的第一金属导体的可靠度。于应力调节件周围设置金属柱的作法可于互连基板的相反两侧间提供垂直连接通道。
本公开的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。
附图说明
图1及2分别为本公开第一实施例中，金属板的剖视图及顶部立体示意图；
图3及4分别为本公开第一实施例中，图1及2结构中提供应力调节件的剖视图及顶部立体示意图；
图5及6分别为本公开第一实施例中，图3及4结构上形成模封材的剖视图及顶部立体示意图；
图7为本公开第一实施例中，图5结构上形成第一防裂层及金属片的剖视图；
图8及9分别为本公开第一实施例中，图7结构上形成盲孔的剖视图及顶部立体示意图；
图10及11分别为本公开第一实施例中，图8及9结构上形成第一金属导体的剖视图及顶部立体示意图；
图12及13分别为本公开第一实施例中，图10及11结构选择性移除金属板底部，以完成互连基板制作的剖视图及底部立体示意图；
图14为本公开第一实施例中，半导体元件电性连接至图12互连基板的半导体组件剖视图；
图15为本公开第一实施例中，图14的半导体组件中形成底胶的剖视图；
图16为本公开第一实施例中，图15的半导体组件中形成焊球的剖视图；
图17为本公开第二实施例中，图12结构上形成第二防裂层及盲孔的剖视图；
图18为本公开第二实施例中，图17结构上形成第二金属导体，以完成互连基板制作的剖视图；
图19为本公开第二实施例中，半导体元件电性连接至图18互连基板的半导体组件剖视图；
图20为本公开第三实施例中，图5结构上形成初级金属导体的剖视图；
图21为本公开第三实施例中，图20结构上形成第一防裂层及盲孔的剖视图；
图22为本公开第三实施例中，图21结构上形成第一金属导体的剖视图；
图23为本公开第三实施例中，图22结构选择性移除金属板底部的剖视图；
图24为本公开第三实施例中，图23结构上形成第二防裂层及第二金属导体，以完成互连基板制作的剖视图；
图25为本公开第三实施例中，半导体元件电性连接至图24互连基板的半导体组件剖视图；
图26为本公开第四实施例中，应力调节件插入金属板穿孔的剖视图；
图27为本公开第四实施例中，图26结构上形成模封材的剖视图；
图28为本公开第四实施例中，图27结构上形成第一防裂层及盲孔的剖视图；
图29为本公开第四实施例中，图28结构上形成第一金属导体的剖视图；
图30为本公开第四实施例中，图29结构选择性移除金属板底部的剖视图；
图31为本公开第四实施例中，图30结构上形成第二防裂层及第二金属导体，以完成互连基板制作的剖视图；
图32及33分别为本公开第五实施例中，图5结构上形成第一防裂层及盲孔的剖视图及顶部立体示意图；
图34为本公开第五实施例中，图32结构上形成第一金属导体的剖视图；
图35为本公开第五实施例中，图34结构选择性移除金属板底部，以完成互连基板制作的剖视图；
图36为本公开第六实施例中，图34结构完全移除金属板底部的剖视图；
图37为本公开第六实施例中，图36结构上形成第二防裂层及第二金属导体，以完成互连基板制作的剖视图；
图38为本公开第七实施例中，应力调节件插入金属板穿孔的剖视图
图39为本公开第七实施例中，图38结构上形成模封材的剖视图；
图40为本公开第七实施例中，图39结构上形成第一金属导体的剖视图；
图41为本公开第七实施例中，图40结构选择性移除金属板底部，以完成互连基板制作的剖视图；
图42为本公开第七实施例中，半导体元件电性连接至图41互连基板的半导体组件剖视图；
图43为本公开第七实施例中，另一形式的互连基板剖视图；
图44为本公开第七实施例中，半导体元件电性连接至图43互连基板的半导体组件剖视图；
图45为本公开第八实施例中，图3结构上形成模封材及盲孔的剖视图；
图46为本公开第八实施例中，图45结构上形成第一金属导体的剖视图；
图47为本公开第八实施例中，图46结构完全移除金属板底部，以完成互连基板制作的剖视图；
图48为本公开第八实施例中，半导体元件电性连接至图47互连基板的半导体组件剖视图；
图49为本公开第八实施例中，另一形式的互连基板剖视图；
图50为本公开第八实施例中，半导体元件电性连接至图49互连基板的半导体组件剖视图；
图51为本公开第九实施例中，图26结构上形成模封材及盲孔的剖视图；
图52为本公开第九实施例中，图51结构上形成第一金属导体的剖视图；
图53为本公开第九实施例中，图52结构选择性移除金属板底部，以完成互连基板制作的剖视图；
图54为本公开第九实施例中，另一形式的互连基板剖视图。
【附图中本公开实施例主要元件符号说明】
互连基板100、200、300、400、500、600、700、760、800、860、900、960；
半导体组件110、210、310、710、770、810、870；
金属板10；
穿孔101；
支撑载板11；
金属柱12、14；
金属环13、15；
应力调节件20；
陶瓷块21；
顶部金属层23；
模封材30；
初级金属导体41；
第一防裂层42；
树脂基层421；
加强纤维423；
纤维交错结构424；
盲孔43、53；
金属化盲孔44、54、59；
金属片45；
被覆层45’、55’；
第一金属导体46；
互连垫461；
第二防裂层52；
第二金属导体56、58；
防裂层57；
半导体元件61；
凸块71；
底胶81；
焊球91。
具体实施方式
在下文中，将提供一实施例以详细说明本公开的实施形式。本公开的优点以及功效将通过本公开所揭露的内容而更为显著。在此说明所附的附图是简化过且做为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本公开中也可进行其他方面的实践或应用，且不偏离本公开所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图1-13为本公开第一实施例中，一种互连基板的制作方法图，该互连基板包括第一系列金属柱、第二系列金属柱、金属环、应力调节件、模封材、一第一防裂层及第一金属导体。
图1及2分别为金属板10的剖视图及顶部立体示意图。金属板10通常由铜、铝、合金42(alloy 42)、铁、镍、银、金、其组合、其合金或其他适合金属所制成。在本实施例中，该金属板10由铜制成，且包括支撑载板11、第一系列金属柱12及一金属环13。这些第一系列金属柱12及该金属环13接触支撑载板11的顶侧，并由支撑载板11的顶侧凸出。该金属环13侧向环绕应力调节件预定放置的位置处，而第一系列金属柱12位于金属环13所包围的区域外，并作为垂直传导路径。在本实施例中，由于金属柱12及金属环13是通过单侧金属刻蚀工艺所形成，因此金属柱12及金属环13具有锥形侧壁。如图1所示，随着金属柱12及金属环13朝上延伸背离支撑载板11的顶侧，金属柱12及金属环13的侧向尺寸呈缩小趋势。此外，进一步由背侧刻蚀支撑载板11，以形成穿孔101，其对准金属环13所包围的预定位置。
图3及4分别为应力调节件20设置于金属环13所包围的预定位置处的剖视图及顶部立体示意图。该应力调节件20具有低热膨胀系数(CTE<10ppm/℃)，因此相较于树脂层板，其CTE较符合硅芯片。适作为应力调节件20的材料包括陶瓷、硅、玻璃、复合材料、金属合金及其他材料。在本实施例中，该应力调节件20为一陶瓷块21，其厚度实质上相等于支撑载板11与金属柱12相加厚度。应力调节件20设于金属环13内，并插入金属板10的穿孔101中，且应力调节件20的顶面与金属柱12顶侧及金属环13顶侧呈实质上共平面，而应力调节件20的底面与支撑载板11的底侧呈实质上共平面。在某些实例中，可将金属环13的内侧壁作为定位件，以确保放置应力调节件20的准确度。据此，可将应力调节件20精准地限制于预定位置处，且应力调节件20的外围边缘靠近金属环13的内侧壁。
图5及6分别为提供模封材30的剖视图及顶部立体示意图。模封材30可通过胶浆印刷(paste printing)、压模成形(compressive molding)、转注成形(transfer molding)、液态射出成形(liquid injection molding)、旋转涂布(spin coating)或其他适合方式，沉积于支撑载板11的顶侧，并填入金属环13内的剩余空间。据此，模封材30侧向环绕并于侧面方向上同形被覆金属柱12、金属环13及应力调节件20，以接合应力调节件20的外围边缘，并填入金属柱12间的空间。通过平坦化工艺，模封材30外露的顶面会与金属柱12顶侧、金属环13顶侧及应力调节件20顶面呈实质上共平面，而模封材30外露的底面则与应力调节件20底面呈实质上共平面。
模封材30主要包含一有机树脂黏结剂及粒状无机填充材。在本实施例中，该有机树脂黏结剂的热膨胀系数大于20ppm/℃，而粒状无机填充材的热膨胀系数小于10ppm/℃。此外，以模封材30的总重为基准，模封材30中的粒状无机填充材含量优选为30至90重量百分比。因此，模封材30的CTE可调整至与金属板10及应力调节件20更加兼容，以降低CTE不匹配所导致的裂损或剥离问题。
图7为第一防裂层42及金属片45由上方层压/涂布于应力调节件20、模封材30、金属柱12及金属环13上的剖视图。第一防裂层42接触并夹置于应力调节件20与金属片45间、模封材30与金属片45间、金属柱12与金属片45间及金属环13与金属片45间。在本实施例中，第一防裂层42包含树脂基层421及加强纤维423，其中加强纤维423掺混于树脂基层421中并形成一片的纤维交错结构424。加强纤维423可为碳纤维、碳化硅纤维、玻璃纤维、尼龙纤维、聚酯纤维或聚酰胺纤维。据此，即使热循环时于应力调节件20与模封材30间界面处产生裂缝，加强纤维423的交错结构也可防止裂缝延伸至第一防裂层42，进而可确保第一防裂层42上路由线的可靠度。
图8及9分别为形成盲孔43以由上方显露金属柱12选定部位的剖视图及顶部立体示意图。盲孔43可通过各种技术形成，如激光钻孔、等离子体刻蚀、及光刻技术，其通常具有50微米直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光束，并搭配金属掩模。盲孔43延伸穿过第一防裂层42及金属片45，并对准金属柱12的选定部位。
图10及11分别为由上方形成第一金属导体46于第一防裂层42上的剖视图及顶部立体示意图，其是通过如下所述的金属沉积及金属图案化工艺形成第一金属导体46。首先，于金属片45上及盲孔43中沉积形成被覆层45’，接着再对金属片45及其上的被覆层45’进行图案化步骤，以形成第一金属导体46。第一金属导体46由金属柱12朝上延伸，并填满盲孔43，以形成直接接触金属柱12的金属化盲孔44，同时侧向延伸于第一防裂层42顶面上。因此，第一金属导体46具有重迭于应力调节件20顶面上方的互连垫461，并由互连垫461朝周围区域侧向延伸，以通过第一防裂层42中的金属化盲孔44，电性连接至金属柱12。
该被覆层45’可通过各种技术(如电镀、无电电镀、蒸镀、溅镀或其组合)沉积而成。举例说明，首先通过将该结构浸入活化剂溶液中，使结构与无电镀铜产生触媒反应，接着以无电电镀方式被覆一薄铜层作为晶种层，然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者，于晶种层上沉积电镀铜层前，该晶种层可通过溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度，即可使用各种技术图案化被覆层45’及金属片45，以形成第一金属导体46，其包括湿刻蚀、电化学刻蚀、激光辅助刻蚀及其组合，并使用刻蚀掩模(图未示)，以定义出第一金属导体46。
为了便于图示，被覆层45’及金属片45是以单一层表示。由于铜为同质被覆，金属层间的界线可能不易察觉甚至无法察觉，但被覆层45’与第一防裂层42间就会有清楚的界线。
图12及13分别为形成第二系列金属柱14及金属环15的剖视图及底部立体示意图。第二系列金属柱14对准第一系列金属柱12，而下方金属环15则对准上方金属环13。在本实施例中，由于第二系列金属柱14及下方金属环15通过单侧金属刻蚀工艺，由支撑载板11底侧刻蚀所形成，因此第二系列金属柱14及下方金属环15的侧壁呈锥状且未被模封材30所覆盖。如图12所示，随着金属柱14及金属环15朝下延伸背离模封材30底面，金属柱14及金属环15的侧向尺寸呈缩小变化。
据此，已制作完成的互连基板100包括第一系列金属柱12、第二系列金属柱14、金属环13,15、应力调节件20、模封材20、第一防裂层42及第一金属导体46。
图14为半导体组件110的剖视图，其是将半导体元件61电性连接至图12所示的互连基板100。半导体元件61(绘示成芯片)是通过凸块71，面朝下地接置于互连垫461上。由于应力调节件20的低CTE可降低半导体元件61与凸块接置区(被应力调节件20从下方覆盖)间的CTE不匹配现象，并可抑制凸块接置区于热循环时发生弯翘现象，因此可避免对准应力调节件20且被应力调节件20由下方完全覆盖的凸块71发生裂损，进而避免半导体元件61与互连基板100间发生连接失效的问题。
图15为图14所示半导体组件110中还形成底胶81的剖视图。可选性地进一步提供底胶81，以填充半导体元件61与互连基板100间的间隙。
图16为图15所示半导体组件110中还形成焊球91的剖视图。可选性地进一步接置焊球91于金属柱14上，以进行下一级连接。
[实施例2]
图17-18为本公开第二实施例的互连基板制作方法图，其具有第二防裂层及第二金属导体。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述均并于此，且无须再重复相同叙述。
图17为图12结构还形成第二防裂层52且于第二防裂层52中形成盲孔53的剖视图。第二防裂层52由下方覆盖且接触应力调节件20底面、模封材30底面、金属柱14底侧及金属环15底侧。盲孔53延伸穿过第二防裂层52，以由下方显露金属柱14及金属环15的选定部位。在本实施例中，该第二防裂层52包含树脂基层及加强纤维，其中加强纤维掺混于树脂基层中，并形成一片纤维交错结构。
图18为由下方形成第二金属导体56于第二防裂层52上的剖视图，其是通过如下所述的金属沉积及金属图案化工艺形成第二金属导体56。首先，于第二防裂层52上及盲孔53中沉积形成被覆层55’，接着再对被覆层55’进行图案化步骤，以形成第二金属导体56。这些第二金属导体56由金属柱14及金属环15朝下延伸，并填满盲孔53，以形成直接接触金属柱14及金属环15的金属化盲孔54，同时侧向延伸于第二防裂层52底面上。因此，第二金属导体56可通过金属柱12,14，电性连接至第一金属导体46，并电性连接至金属环13,15，以构成接地连接。
据此，已制作完成的互连基板200包括第一系列金属柱12、第二系列金属柱14、金属环13,15、应力调节件20、模封材30、第一防裂层42、第一金属导体46、第二防裂层52及第二金属导体56。
图19为半导体组件210的剖视图，其是将半导体元件61电性连接至图18所示的互连基板200。半导体元件61是以覆晶方式，通过凸块71，电性连接至第一金属导体46，其中凸块71对准应力调节件20，并被应力调节件20所覆盖。
[实施例3]
图20-24为本公开第三实施例的互连基板制作方法图，其模封材上设有初级金属导体。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述均并于此，且无须再重复相同叙述。
图20为图5结构还形成初级金属导体41于模封材30上的剖视图。这些初级金属导体41接触并侧向延伸于模封材30顶面上，且电性连接至第一系列金属柱12及金属环13。
图21为形成第一防裂层42及盲孔43的剖视图。第一防裂层42覆盖应力调节件20的顶面，并侧向延伸于应力调节件20与模封材30间的界面上，同时还覆盖模封材30的顶面及初级金属导体41。盲孔43延伸穿过第一防裂层42，以显露初级金属导体41的选定部位。
图22为由上方形成第一金属导体46于第一防裂层42上的剖视图，其是通过金属沉积及金属图案化工艺形成第一金属导体46。这些第一金属导体46由初级金属导体41朝上延伸，并填满盲孔43，以形成直接接触初级金属导体41的金属化盲孔44，同时侧向延伸于第一防裂层42上。因此，这些第一金属导体46可通过初级金属导体41，电性连接至金属柱12。
图23为形成第二系列金属柱14及金属环15的剖视图。可选择性移除支撑载板11，以由下方显露模封材30底面，并形成金属柱14及金属环15。第二系列金属柱14接触并对准第一系列金属柱12，而下方金属环15接触并对准上方金属环13。
图24为形成第二防裂层52及第二金属导体56的剖视图。第二防裂层52由下方覆盖并接触应力调节件20底面、模封材30底面、金属柱14底侧及金属环15底侧。第二金属导体56由金属柱14及金属环15朝下延伸，并填满盲孔53，以形成直接接触金属柱14及金属环15的金属化盲孔54，同时侧向延伸于第二防裂层52上。
据此，已制作完成的互连基板300包括第一系列金属柱12、第二系列金属柱14、金属环13,15、应力调节件20、模封材30、初级金属导体41、第一防裂层42、第一金属导体46、第二防裂层52及第二金属导体56。
图25为半导体组件310的剖视图，其是将半导体元件61电性连接至图24所示的互连基板300。半导体元件61是以覆晶方式，通过凸块71，电性连接至第一金属导体46，其中凸块71对准应力调节件20，并被应力调节件20所覆盖。
[实施例4]
图26-31为本公开第四实施例的互连基板制作方法图，其第一金属导体通过第一防裂层中的金属化盲孔接地连接至应力调节件。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述均并于此，且无须再重复相同叙述。
图26为应力调节件20插入金属板10穿孔101中的剖视图。该金属板10及该应力调节件20类似于图3所示结构，不同处在于，该金属板10不具有金属环，且应力调节件20的顶面设有顶部金属层23。在本实施例中，金属板10的穿孔101内侧壁可作为定位件，以确保放置应力调节件20时的准确度。从而，可将应力调节件20精准地限制于被金属柱12侧向环绕的预定位置处，且应力调节件20的外围边缘靠近金属板10的穿孔101内侧壁。
图27为形成模封材30的剖视图。该模封材30覆盖支撑载板11顶面、金属柱12侧壁及应力调节件20侧壁，并进一步填入应力调节件20外围边缘与金属板10穿孔101内侧壁间的空间。
图28为形成第一防裂层42且于第一防裂层42中形成盲孔43的剖视图。第一防裂层42由上方覆盖且接触应力调节件20的顶部金属层23、模封材30及金属柱12。盲孔43延伸穿过第一防裂层42，并对准金属柱12及顶部金属层23的选定部位。
图29为由上方形成第一金属导体46于第一防裂层42上的剖视图，其是通过金属沉积及金属图案化工艺形成第一金属导体46。这些第一金属导体46由金属柱12及应力调节件20的顶部金属层23朝上延伸，并填满盲孔43，以形成直接接触金属柱12及顶部金属层23的金属化盲孔44，同时侧向延伸于第一防裂层42上。因此，这些第一金属导体46电性连接至金属柱12，用以信号传导，并电性连接至应力调节件20，以构成接地连接。
图30为形成第二系列金属柱14的剖视图。这些第二系列金属柱14对准第一系列金属柱12，并通过第一系列金属柱12，电性连接至第一金属导体46。
图31为形成第二防裂层52及第二金属导体56的剖视图。第二防裂层56覆盖并接触应力调节件20底面、模封材30底面及金属柱14底侧。第二金属导体56由金属柱14朝下延伸，以于第二防裂层52中形成金属化盲孔54，同时侧向延伸于第二防裂层52上。
据此，已制作完成的互连基板400包括第一系列金属柱12、第二系列金属柱14、应力调节件20、模封材30、第一防裂层42、第一金属导体46、第二防裂层52及第二金属导体56。
[实施例5]
图32-35为本公开第五实施例的互连基板制作方法图，其第一金属导体接地连接至金属环。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述均并于此，且无须再重复相同叙述。
图32及33分别为图5结构还形成第一防裂层42及盲孔43的剖视图及顶部立体示意图。第一防裂层42由上方覆盖金属柱12、金属环13、应力调节件20及模封材30。盲孔43延伸穿过第一防裂层42，并对准金属柱12及金属环13的选定部位。
图34为由上方形成第一金属导体46于第一防裂层42上的剖视图，其是通过金属沉积及金属图案化工艺形成第一金属导体46。这些第一金属导体46由金属柱12及金属环13朝上延伸，并填满盲孔43，以形成直接接触金属柱12及金属环13的金属化盲孔44，同时侧向延伸于第一防裂层42上。因此，这些第一金属导体46电性连接至金属柱12，以构成信号路由，并电性连接至金属环13，以构成接地连接。
图35为形成第二系列金属柱14及金属环15的剖视图。可选择性移除支撑载板11，以形成金属柱14及金属环15。第二系列金属柱14接触并对准第一系列金属柱12，而下方金属环15接触并对准上方金属环13。
据此，已制作完成的互连基板500包括第一系列金属柱12、第二系列金属柱14、金属环13,15、应力调节件20、模封材30、第一防裂层42及第一金属导体46。
[实施例6]
图36-37为本公开第六实施例的互连基板制作方法图，其未设有与第一系列金属柱结合的第二系列金属柱。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述均并于此，且无须再重复相同叙述。
图36为将图34中的支撑载板11完全移除的剖视图。通过移除整个支撑载板11，以由下方显露金属柱12底侧及金属环13底侧。
图37为形成第二防裂层52及第二金属导体56的剖视图。第二防裂层52由下方覆盖且接触应力调节件20、模封材30、金属柱12及金属环13。这些第二金属导体56系由金属柱12及金属环13朝下延伸，并于第二防裂层52中形成金属化盲孔54，同时侧向延伸于第二防裂层52上。因此，第二金属导体56可接触并电性连接至金属柱12，用以信号传导，并电性连接至金属环13，以构成接地连接。
据此，已制作完成的互连基板600包括金属柱12、金属环13、应力调节件20、模封材30、第一防裂层42、第一金属导体46、第二防裂层52及第二金属导体56。
[实施例7]
图38-41为本公开第七实施例的互连基板制作方法图，其模封材还由上方覆盖应力调节件。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述均并于此，且无须再重复相同叙述。
图38为应力调节件20插入金属板10穿孔101的剖视图。金属板10与应力调节件20与图3所示大致类似，差异处在于，本实施例的金属板10不具有金属环，且应力调节件20的厚度小于金属板10厚度。
图39为形成模封材30的剖视图。模封材30覆盖支撑载板11顶面、应力调节件20顶面、金属柱12侧壁及应力调节件20侧壁，并填入应力调节件20外围边缘与金属板10穿孔101内侧壁间的空间。
图40为由上方形成第一金属导体46于模封材30上的剖视图，其是通过金属沉积及金属图案化工艺形成第一金属导体46。这些第一金属导体46侧向延伸于模封材30顶面及金属柱12顶侧上。因此，这些第一金属导体46具有重迭于应力调节件20顶面上方的互连垫461，并从互连垫461朝周围区域侧向延伸，以电性连接至金属柱12。
图41为形成第二系列金属柱14的剖视图。第二系列金属柱14对准第一系列金属柱12，并通过第一系列金属柱12电性连接至第一金属导体46。
据此，已制作完成的互连基板700包括第一系列金属柱12、第二系列金属柱14、应力调节件20、模封材30及第一金属导体46。
图42为半导体组件710的剖视图，其是将半导体元件61电性连接至图41所示的互连基板700。半导体元件61是以覆晶方式，通过凸块71，电性连接至互连垫461，其中凸块71对准应力调节件20，并被应力调节件20所覆盖。
图43为本公开第七实施例中另一形式的互连基板剖视图。该互连基板760与图41所示大致相同，不同处在于，该互连基板760还包括一防裂层57及第二金属导体58。防裂层57由下方覆盖并接触应力调节件20底面、模封材30底面及金属柱14底侧。如同上述的第一防裂层及第二防裂层，该防裂层57包含一树脂基层及加强纤维，其中加强纤维掺混于该树脂基层中，并形成一片纤维交错结构。第二金属导体58包含与金属柱14直接接触的金属化盲孔59，并侧向延伸于防裂层57上。
图44为半导体组件770的剖视图，其是将半导体元件61电性连接至图43所示的互连基板760。半导体元件61是以覆晶方式，通过凸块71，电性连接至第一金属导体46，其中凸块71对准应力调节件20，并被应力调节件20所覆盖。
[实施例8]
图45-47为本公开第八实施例的互连基板制作方法图，其模封材还由上方覆盖应力调节件、金属柱及金属环。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述均并于此，且无须再重复相同叙述。
图45为图3结构还形成模封材30且于模封材30中形成盲孔33的剖视图。模封材30覆盖支撑载板11顶面、应力调节件20顶面、金属柱12顶侧、金属环13顶侧、金属柱12侧壁、金属环13侧壁及应力调节件20侧壁。盲孔43延伸穿过模封材30，并对准金属柱12及金属环13的选定部位。
图46为由上方形成第一金属导体46于模封材30上的剖视图，其是通过金属沉积及金属图案化工艺形成第一金属导体46。这些第一金属导体46由金属柱12及金属环13朝上延伸，并填满盲孔33，以形成直接接触金属柱12及金属环13的金属化盲孔44，同时侧向延伸于模封材30上。因此，第一金属导体46电性连接至金属柱12，用以信号传导，并电性连接至金属环13，以构成接地连接。
图47为移除整个支撑载板11的剖视图。移除整个支撑载板11后，金属柱12底侧及金属环13底侧会由下方显露。
据此，已制作完成的互连基板800包括第一系列金属柱12、金属环13、应力调节件20、模封材30及第一金属导体46。
图48为半导体组件810的剖视图，其是将半导体元件61电性连接至图47所示的互连基板800。半导体元件61是以覆晶方式，通过凸块71，电性连接至第一金属导体46，其中凸块71对准应力调节件20，并被应力调节件20所覆盖。
图49为本公开第八实施例中另一形式的互连基板剖视图。该互连基板860与图47所示大致相同，不同处在于，该互连基板860还包括第二系列金属柱14、金属环15、一防裂层57及第二金属导体58，但不具有接触金属环13顶侧的金属化盲孔。防裂层57由下方覆盖并接触应力调节件20底面、模封材30底面、金属柱14底侧及金属环15底侧。第二金属导体58包含有金属化盲孔59，并侧向延伸于防裂层57上，其中金属化盲孔59直接接触金属柱14，用以信号传导，并且直接接触金属环15，以构成接地连接。
图50为半导体组件870的剖视图，其是将半导体元件61电性连接至图49所示的互连基板860。半导体元件61是以覆晶方式，通过凸块71，电性连接至第一金属导体46，其中凸块71对准应力调节件20，并被应力调节件20所覆盖。
[实施例9]
图51-53为本公开第九实施例的互连基板制作方法图，其第一金属导体通过模封材的金属化盲孔，接地连接至应力调节件。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述均并于此，且无须再重复相同叙述。
图51为图26结构还形成模封材30且于模封材30中形成盲孔33的剖视图。模封材30覆盖支撑载板11顶面、应力调节件20顶面、金属柱12顶侧、金属柱12侧壁及应力调节件20侧壁。盲孔43延伸穿过模封材30，以由上方显露金属柱12及应力调节件20顶部金属层23的选定部位。
图52为由上方形成第一金属导体46于模封材30上的剖视图，其是通过金属沉积及金属图案化工艺形成第一金属导体46。这些第一金属导体46由金属柱12及应力调节件20的顶部金属层23朝上延伸，并填满盲孔33，以形成直接接触金属柱12及顶部金属层23的金属化盲孔44，同时侧向延伸于模封材30上。因此，第一金属导体46电性连接至金属柱12，用以信号传导，并电性连接至应力调节件20，以构成接地连接。
图53为形成第二系列金属柱14的剖视图。第二系列金属柱14对准第一系列金属柱12，并通过第一系列金属柱12电性连接至第一金属导体46。
据此，已制作完成的互连基板900包括第一系列金属柱12、第二系列金属柱14、应力调节件20、模封材30及第一金属导体46。
图54为本公开第九实施例中另一形式的互连基板剖视图。该互连基板960与图53所示大致相同，不同处在于，该互连基板960还包括一防裂层57及第二金属导体58。防裂层57由下方覆盖并接触应力调节件20底面、模封材30底面及金属柱14底侧。第二金属导体58包含有直接接触金属柱14的金属化盲孔59，并侧向延伸于防裂层57上。
如上述实施例所示，本公开建构出一种独特的互连基板，其具有重迭于应力调节件上的互连垫，并展现较好可靠度。在本公开一优选实施例中，该互连基板包括：一应力调节件，其热膨胀系数小于10ppm/℃；一第一系列金属柱，其设于该应力调节件的外围边缘周围，并与该应力调节件的外围边缘保持距离；一模封材，其覆盖该应力调节件的这些外围边缘及这些金属柱的侧壁；一第一防裂层，其覆盖该应力调节件的顶面，并侧向延伸至该应力调节件与该模封材间的界面上，且覆盖模封材顶面及第一系列金属柱顶侧；以及第一金属导体，其侧向延伸于第一防裂层顶面上，其中这些第一金属导体具有重迭于应力调节件顶面上方的互连垫，并通过位于第一防裂层中的多个金属化盲孔，电性连接至第一系列金属柱。此外，本公开另一优选实施例的互连基板与上述互连基板大致相同，不同处主要在于，(i)该互连基板不具有第一防裂层，(ii)该模封材还覆盖应力调节件的顶面，且可选择还覆盖第一系列金属柱的顶侧，(iii)第一金属导体沉积于模封材顶面，并电性连接至第一系列金属柱。
该应力调节件为非电子元件，未有信号连接至应力调节件，且应力调节件的热膨胀系数通常小于10ppm/℃。由于应力调节件的低CTE可降低芯片与垫设置区(被应力调节件覆盖)间的CTE不匹配现象，并抑制垫设置区于热循环时发生弯翘现象，因此可避免对准应力调节件且被应力调节件完全覆盖的导电接点(如凸块)发生裂损。此外，应力调节件可具有未图案化的顶部金属层，其通过位于第一防裂层或模封材中的额外金属化盲孔，电性连接至这些第一金属导体的至少一个，以构成接地连接。
第一系列金属柱侧向环绕应力调节件，且可作为垂直信号传导路径，或者提供能量传递及返回的接地/电源面。由于第一系列金属柱可通过金属刻蚀工艺形成，因此其具有锥状侧壁。在一优选实施例中，第一系列金属柱的高度小于应力调节件厚度，且第一系列金属柱的侧向尺寸是随着第一系列金属柱由模封材底面延伸至模封材顶面而变小。
模封材可提供应力调节件与第一系列金属柱间的机械接合力，且模封材在接触应力调节件处具有较大厚度，而在接触第一系列金属柱处具有较小厚度。通过平坦化工艺，该模封材可具有平坦顶面，其与应力调节件的顶面及第一系列金属柱顶侧呈实质上共平面。或者，应力调节件的顶面位于模封材顶面与底面间的高度处，而第一系列金属柱顶侧与模封材顶面呈实质上共平面，或第一系列金属柱顶侧位于模封材顶面与底面间的高度处。在一优选实施例中，该模封材主要包含有一有机树脂黏结剂及粒状无机填充材。由于粒状无机填充材的热膨胀系数小于10ppm/℃，因此可使模封材的CTE调整至与金属柱及应力调节件更加匹配。
第一防裂层可作为电性绝缘的隔离层，并可提供电路沉积于上的稳定平台。由于第一防裂层中的加强纤维呈相互交错，因此可抑制应力调节件与模封材间界面处所产生的裂缝延伸至第一防裂层中，进而可确保在第一防裂层上的路由线的稳定度。加强纤维举例包括碳纤维、碳化硅纤维、玻璃纤维、尼龙纤维、聚酯纤维及聚酰胺纤维。
这些第一金属导体可提供互连垫于应力调节件的顶面上，并进一步由互连垫侧向延伸横跨过应力调节件与模封材间界面上的区域，以电性连接至第一系列金属柱。由于用于连接元件的互连垫重迭于应力调节件的顶面上，因此可避免互连垫与覆晶接置于互连垫上的半导体元件间发生I/O连接失效的问题。此外，第一金属导体还可通过第一防裂层或模封材中的金属化盲孔，电性连接至应力调节件的顶部金属层、及/或环绕应力调节件外围边缘的金属环，以构成接地连接。
该互连基板还可包括第二系列金属柱，其接触第一系列金属柱底侧，并由模封材底面凸出。第一系列金属柱与第二系列金属柱的相加高度，可实质上相等于应力调节件的厚度，或大于应力调节件的厚度。由于第二系列金属柱可通过金属刻蚀工艺形成，因此具有未被模封材覆盖的锥状侧壁。在一优选实施例中，第二系列金属柱的底侧与应力调节件的底面呈实质上共平面，此外，当第二系列金属柱朝背离模封材底面及第一系列金属柱底侧的方向延伸时，第二系列金属柱的侧向尺寸呈变小变化。
为进一步绕线，该互连基板还可包括一第二防裂层及位于第二防裂层上的第二金属导体。该第二防裂层覆盖模封材底面及应力调节件底面，以作为电性绝缘的隔离层，并提供电路沉积于上的稳定平台。这些第二金属导体侧向延伸于第二防裂层的底面上，并通过第一系列金属柱及选择性的第二系列金属柱，电性连接至第一金属导体。此外，第二金属导体还可电性连接至环绕应力调节件的金属环，以构成接地连接。
本公开也提供一种半导体组件，其中半导体元件(如芯片)通过对准且被应力调节件覆盖的多个凸块，电性连接至上述互连基板的互连垫。优选为，用于连接元件的每一凸块均完全位于被应力调节件完全覆盖的区域内，且每一凸块均未侧向延伸超过应力调节件的外围边缘。
“覆盖”一词意指在垂直及/或侧面方向上不完全以及完全覆盖。例如，在一优选实施例中，该应力调节件完全覆盖凸块，不论另一元件(如第一防裂层及第一金属导体)是否位于应力调节件与凸块之间。
“接置于”语意包含与单一或多个元件间的接触与非接触。例如，在一优选实施例中，半导体元件可接置于互连垫上，不论此半导体元件是否与该互连垫以凸块相隔。
“对准”一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，在一优选实施例中，当假想的水平线与金属板穿孔内侧壁及应力调节件外围边缘相交时，金属板穿孔内侧壁即侧向对准于应力调节件外围边缘，不论金属板穿孔内侧壁与应力调节件外围边缘之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与应力调节件外围边缘相交但不与金属板穿孔内侧壁相交、或与金属板穿孔内侧壁相交但不与应力调节件外围边缘相交的假想水平线。同样地，在一优选实施例中，当假想的垂直线与凸块及应力调节件相交时，凸块即对准应力调节件，不论凸块与应力调节件之间是否具有其他与假想的垂直线相交的元件，且不论是否具有另一与应力调节件相交但不与凸块相交、或与凸块相交但不与应力调节件相交的假想垂直线。
“靠近”一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域公知常识，当应力调节件外围边缘与金属板穿孔内侧壁间或应力调节件外围边缘与金属环内侧壁间的间隙不够窄时，则无法准确地将应力调节件限制于预定位置。可依应力调节件设置于预定位置时所希望达到的准确程度，来决定应力调节件外围边缘与金属板穿孔内侧壁间或应力调节件外围边缘与金属环内侧壁间的间隙最大可接受限值。因此，“应力调节件外围边缘靠近金属环内侧壁”及“应力调节件外围边缘靠近金属板穿孔内侧壁”的叙述系指应力调节件外围边缘与金属环内侧壁间或应力调节件外围边缘与金属板穿孔内侧壁间的间隙，窄到足以防止应力调节件的位置误差超过可接受的最大误差限值。
“电性连接”的词意指直接或间接电性连接。例如，在一优选实施例中，第二系列金属柱通过第一系列金属柱，电性连接至第一金属导体，且第二系列金属柱与第一金属导体保持距离，并且不与第一金属导体接触。
通过此方法制备成的互连基板为可靠度高、价格低廉、且非常适合大量制造生产。本公开的制作方法具有高度适用性，且是以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本公开的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例是为例示之用，其中这些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本公开的特点。同样地，为使附图清晰，附图亦可能省略重复或非必要的元件及元件符号。

Claims (34)

1.一种互连基板的制作方法，其包括：
提供一金属板，其具有第一系列金属柱及一支撑载板，其中这些第一系列金属柱接触该支撑载板的顶侧，并由该支撑载板的该顶侧凸出；
设置一应力调节件于被这些第一系列金属柱侧向环绕的一预定位置处，其中该应力调节件的热膨胀系数小于10ppm/℃；
于该支撑载板的该顶侧设置一模封材，其中该模封材接合该应力调节件，并填充这些第一系列金属柱间的空间；
设置一第一防裂层，其覆盖该应力调节件的顶面，且还侧向延伸至该应力调节件与该模封材间的界面上，并覆盖该模封材的顶面及这些第一系列金属柱的顶侧，其中该第一防裂层包含一树脂基层及加强纤维，这些加强纤维掺混于该树脂基层中，并形成一片纤维交错结构；
沉积多个第一金属导体于该第一防裂层的顶面上，其中这些第一金属导体具有重迭于该应力调节件的该顶面上的互连垫，并通过该第一防裂层中的多个金属化盲孔，电性连接至这些第一系列金属柱；以及
移除该金属板的该支撑载板的至少一选定部位，以显露该模封材的底面。
2.一种互连基板的制作方法，其包括：
提供一金属板，其具有第一系列金属柱及一支撑载板，其中这些第一系列金属柱接触该支撑载板的顶侧，并由该支撑载板的该顶侧凸出；
设置一应力调节件于被这些第一系列金属柱侧向环绕的一预定位置处，其中该应力调节件的热膨胀系数小于10ppm/℃；
于该支撑载板的该顶侧设置一模封材，其中该模封材接合该应力调节件，并填充这些第一系列金属柱间的空间，且覆盖该应力调节件的顶面；
沉积多个第一金属导体于该模封材的顶面上，其中这些第一金属导体具有重迭于该应力调节件的该顶面上的互连垫，并电性连接至这些第一系列金属柱；以及
移除该金属板的该支撑载板的至少一选定部位，以显露该模封材的底面。
3.根据权利要求1所述的制作方法，其中，该第一防裂层的这些加强纤维包括碳纤维、碳化硅纤维、玻璃纤维、尼龙纤维、聚酯纤维或聚酰胺纤维。
4.根据权利要求1所述的制作方法，还包括：
形成一第二防裂层，其覆盖该模封材的该底面及该应力调节件的底面；以及
沉积多个第二金属导体于该第二防裂层的底面上，其中这些第二金属导体通过这些第一系列金属柱，电性连接至这些第一金属导体。
5.根据权利要求1所述的制作方法，其中，该金属板还具有一金属环，其接触该支撑载板的该顶侧，并由该支撑载板的该顶侧凸出，且该金属环包围该预定位置，设置该应力调节件于该预定位置的步骤包括，将该应力调节件设置于该金属环内。
6.根据权利要求5所述的制作方法，其中，该金属环还通过该第一防裂层中的一额外金属化盲孔，电性连接至这些第一金属导体的至少一个。
7.根据权利要求1所述的制作方法，其中，该应力调节件具有位于其顶面的一顶部金属层，且该应力调节件通过该第一防裂层中的一额外金属化盲孔，进一步电性连接至这些第一金属导体的至少一个。
8.根据权利要求2所述的制作方法，其中，该模封材还覆盖这些第一系列金属柱的顶侧，且这些第一金属导体通过该模封材中的多个金属化盲孔，电性连接至这些第一系列金属柱。
9.根据权利要求2所述的制作方法，还包括：
形成一防裂层，其覆盖该模封材的该底面及该应力调节件的底面；以及
沉积多个第二金属导体于该防裂层的底面上，其中这些第二金属导体通过这些第一系列金属柱，电性连接至这些第一金属导体。
10.根据权利要求2所述的制作方法，其中，该金属板还具有一金属环，其接触该支撑载板的该顶侧，并由该支撑载板的该顶侧凸出，且该金属环包围该预定位置，设置该应力调节件于该预定位置的该步骤包括，将该应力调节件设置于该金属环内。
11.根据权利要求10所述的制作方法，其中，该金属环还通过该模封材中的一额外金属化盲孔，电性连接至这些第一金属导体的至少一者。
12.根据权利要求2所述的制作方法，其中，该应力调节件具有位于其顶面的一顶部金属层，且该应力调节件通过该模封材中的一额外金属化盲孔，进一步电性连接至这些第一金属导体的至少一个。
13.根据权利要求1至12中任一项所述的制作方法，其中，设置该应力调节件于该预定位置的该步骤包括：设置该应力调节件于该金属板的一穿孔中，且该模封材还填入该应力调节件的外围边缘与该金属板的该穿孔内侧壁间的空间。
14.根据权利要求1至12中任一项所述的制作方法，其中，移除该金属板的该支撑载板的至少一选定部位的该步骤是完全移除该支撑载板。
15.根据权利要求1至12中任一项所述的制作方法，其中，移除该金属板的该支撑载板的至少一选定部位的该步骤包括，保留该支撑载板的剩余部位，以形成第二系列金属柱，每一这些第二系列金属柱对准其对应的该第一系列金属柱，并电性连接至这些第一金属导体的至少一个。
16.根据权利要求1至12中任一项所述的制作方法，其中，这些第一系列金属柱是通过金属刻蚀工艺形成，且每一这些第一系列金属柱的侧壁呈锥状，这些第一系列金属柱的侧向尺寸随着这些第一系列金属柱延伸背离该支撑载板的该顶侧而变小。
17.根据权利要求15所述的制作方法，其中，每一这些第二系列金属柱的侧壁呈锥状，这些第二系列金属柱的侧向尺寸随着这些第二系列金属柱延伸背离该模封材的该底面而变小。
18.一种半导体组件的制作方法，其包括：
通过根据权利要求1至17中任一项所述的制作方法制得该互连基板；以及
将一半导体元件设置于该互连基板上，并通过多个凸块，将该半导体元件电性耦接至这些第一金属导体的这些互连垫，其中该半导体元件的这些凸块对准该应力调节件，并被该应力调节件覆盖。
19.一种互连基板，其包括：
一应力调节件，其热膨胀系数小于10ppm/℃；
第一系列金属柱，其侧向环绕该应力调节件；
一模封材，其接合该应力调节件的外围边缘，并填入这些第一系列金属柱间的空间；
一第一防裂层，其覆盖该应力调节件的顶面，且还侧向延伸至该应力调节件与该模封材间的界面上，并覆盖该模封材的顶面及这些第一系列金属柱的顶侧；
多个第一金属导体，其设于该第一防裂层的顶面上，其中这些第一金属导体具有重迭于该应力调节件的该顶面上方的互连垫，且这些第一金属导体通过该第一防裂层中的多个金属化盲孔，电性连接至这些第一系列金属柱；以及
第二系列金属柱，其自该模封材的底面延伸，且每一这些第二系列金属柱的底侧与该应力调节件的底面呈实质上共平面，其中每一这些第二系列金属柱系对准其对应的该第一系列金属柱，并电性连接至这些第一金属导体的至少一个。
20.根据权利要求19所述的互连基板，其中，该第一防裂层包含一树脂基层及加强纤维，这些加强纤维掺混于该树脂基层中，且这些加强纤维包括碳纤维、碳化硅纤维、玻璃纤维、尼龙纤维、聚酯纤维或聚酰胺纤维。
21.根据权利要求19所述的互连基板，还包括：
一第二防裂层，其覆盖该模封材的底面及该应力调节件的底面；以及多个第二金属导体，其设于该第二防裂层的底面上，其中这些第二金属导体通过这些第一系列金属柱，电性连接至这些第一金属导体。
22.根据权利要求19所述的互连基板，还包括：一金属环，其于侧面方向上包围该应力调节件，其中(i)这些第一系列金属柱位于该金属环所包围的区域外，(ii)该模封材还接合该金属环的内缘及外缘，且(iii)该第一防裂层还覆盖该金属环的顶侧。
23.根据权利要求22所述的互连基板，其中，该金属环还通过该第一防裂层中的一额外金属化盲孔，电性连接至这些第一金属导体的至少一个。
24.根据权利要求19所述的互连基板，其中，该应力调节件具有位于其顶面的一顶部金属层，且该应力调节件通过该第一防裂层中的一额外金属化盲孔，进一步电性连接至这些第一金属导体的至少一个。
25.一种互连基板，其包括：
一应力调节件，其热膨胀系数小于10ppm/℃；
第一系列金属柱，其侧向环绕该应力调节件；
一模封材，其接合该应力调节件的外围边缘，并填入这些第一系列金属柱间的空间，且覆盖该应力调节件的顶面；以及
多个第一金属导体，其设于该模封材的顶面上，其中这些第一金属导体具有重迭于该应力调节件的该顶面上方的互连垫，且这些第一金属导体电性连接至这些第一系列金属柱。
26.根据权利要求25所述的互连基板，其中，该模封材还覆盖这些第一系列金属柱的顶侧，且这些第一金属导体通过该模封材中的多个金属化盲孔，电性连接至这些第一系列金属柱。
27.根据权利要求25所述的互连基板，还包括：
一防裂层，其覆盖该模封材的该底面及该应力调节件的底面；以及
多个第二金属导体，其设于该防裂层的底面上，其中这些第二金属导体通过这些第一系列金属柱，电性连接至这些第一金属导体。
28.根据权利要求25所述的互连基板，还包括：一金属环，其于侧面方向上包围该应力调节件，其中这些第一系列金属柱位于该金属环所包围的区域外，且该模封材还接合该金属环的内缘及外缘，并覆盖该金属环的顶侧。
29.根据权利要求28所述的互连基板，其中，该金属环还通过该模封材中的一额外金属化盲孔，电性连接至这些第一金属导体的至少一个。
30.根据权利要求25所述的互连基板，其中，该应力调节件具有位于其顶面的一顶部金属层，且该应力调节件通过该模封材中的一额外金属化盲孔，进一步电性连接至这些第一金属导体的至少一个。
31.根据权利要求25所述的互连基板，还包括：第二系列金属柱，其自该模封材的底面凸出，且未被该模封材于侧面方向上所覆盖，其中每一这些第二系列金属柱对准并接触其对应的该第一系列金属柱，且电性连接至这些第一金属导体的至少一个。
32.根据权利要求19至31中任一项所述的互连基板，其中，每一这些第一系列金属柱的侧壁呈锥状，这些第一系列金属柱的侧向尺寸随着这些第一系列金属柱延伸背离该模封材的该底面而变小。
33.根据权利要求19至24及31中任一项所述的互连基板，其中，每一这些第二系列金属柱具有呈锥状且未被该模封材所覆盖的侧壁，这些第二系列金属柱的侧向尺寸随着这些第二系列金属柱延伸背离该模封材的该底面而变小。
34.一种半导体组件，其包括：
根据权利要求19至33中任一项所述的互连基板；以及
一半导体元件，其设置于该互连基板上，并通过多个凸块，电性耦接至这些第一金属导体的这些互连垫，其中该半导体元件的这些凸块对准该应力调节件，并被该应力调节件覆盖。
CN201811300211.1A 2018-07-26 2018-11-02 具有应力调节件的互连基板、其覆晶组件及其制作方法 Withdrawn CN110767622A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/046,243 2018-07-26
US16/046,243 US20180359886A1 (en) 2014-03-07 2018-07-26 Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof

Publications (1)

Publication Number Publication Date
CN110767622A true CN110767622A (zh) 2020-02-07

Family

ID=69328896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811300211.1A Withdrawn CN110767622A (zh) 2018-07-26 2018-11-02 具有应力调节件的互连基板、其覆晶组件及其制作方法

Country Status (2)

Country Link
CN (1) CN110767622A (zh)
TW (1) TW202008475A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050654A (zh) * 2022-08-17 2022-09-13 甬矽电子(宁波)股份有限公司 扇入型封装结构的制备方法和扇入型封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050654A (zh) * 2022-08-17 2022-09-13 甬矽电子(宁波)股份有限公司 扇入型封装结构的制备方法和扇入型封装结构
CN115050654B (zh) * 2022-08-17 2022-11-08 甬矽电子(宁波)股份有限公司 扇入型封装结构的制备方法和扇入型封装结构

Also Published As

Publication number Publication date
TW202008475A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
US9640518B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN100495694C (zh) 半导体器件
US9209154B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US7655504B2 (en) Semiconductor device and method of manufacturing the same
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
CN104810320B (zh) 半导体组件及其制作方法
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
CN104576409A (zh) 中介层上设有面对面芯片的半导体元件及其制作方法
TW201715666A (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
TWI703689B (zh) 具有調節件及防裂結構之導線架基板及其覆晶組體
US11315902B2 (en) High bandwidth multichip module
US20180359886A1 (en) Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TWI625080B (zh) 具有隔離件及橋接件之線路板及其製法
CN110767622A (zh) 具有应力调节件的互连基板、其覆晶组件及其制作方法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TW201933568A (zh) 中介層及電性元件併於基底板中之線路板製法
US20190090391A1 (en) Interconnect substrate having stress modulator and flip chip assembly thereof
TWI690253B (zh) 具有應力調節件之互連基板、其覆晶組體及其製作方法
JP2003229451A (ja) フリップチップ実装構造
TW201937673A (zh) 具有散熱特性之三維可堆疊式半導體組體
TWI690031B (zh) 整合元件及導線架之線路板及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200207