TWI690253B - 具有應力調節件之互連基板、其覆晶組體及其製作方法 - Google Patents

具有應力調節件之互連基板、其覆晶組體及其製作方法 Download PDF

Info

Publication number
TWI690253B
TWI690253B TW107139283A TW107139283A TWI690253B TW I690253 B TWI690253 B TW I690253B TW 107139283 A TW107139283 A TW 107139283A TW 107139283 A TW107139283 A TW 107139283A TW I690253 B TWI690253 B TW I690253B
Authority
TW
Taiwan
Prior art keywords
layer
adjusting member
stress
stress adjusting
resin layer
Prior art date
Application number
TW107139283A
Other languages
English (en)
Other versions
TW202019254A (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Priority to TW107139283A priority Critical patent/TWI690253B/zh
Priority to KR1020190025829A priority patent/KR20200052802A/ko
Application granted granted Critical
Publication of TWI690253B publication Critical patent/TWI690253B/zh
Publication of TW202019254A publication Critical patent/TW202019254A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Abstract

本發明之互連基板主要包含第一線路層、垂直連接件、應力調節件、緩衝層及樹脂層。該樹脂層接合應力調節件之側壁及垂直連接件之側面，且垂直連接件側向環繞應力調節件。第一線路層包括位於緩衝層中之互連墊及位於樹脂層中之路由線。路由線與互連墊一體成型，且路由線電性耦接至垂直連接件。互連墊重疊於應力調節件上方，並藉由緩衝層與應力調節件保持距離，據此，用於連接元件之凸塊可接置於應力調節件所覆蓋之區域，以避免凸塊裂損。

Description

具有應力調節件之互連基板、其覆晶組體及其製作方法
本發明是關於一種互連基板、其覆晶組體及其製作方法，尤指一種具有應力調節件之互連基板、其覆晶組體及其製作方法，其中覆晶組體係將至少一凸塊重疊於互連基板中之應力調節件上方。
高效能微處理器及ASIC需要更先進的封裝技術，如覆晶組裝，以達到各種效能需求。覆晶組裝之技術流程包括，於晶片墊上預先形成凸塊、倒裝式地接置晶片，以使凸塊朝下並對準接觸封裝基板上之接合位置、使凸塊上的焊料熔融，以潤濕接合位置。於回焊後，使焊料降溫並固化，以於晶片與封裝基板之間形成焊料接點。相較於面朝上之晶片接置結構，覆晶可提供最短引線、最小電感、最高頻率、最佳雜訊控制、最小元件引腳及最小體積。
雖然覆晶技術相較於打線具有極大優點，但其卻有很大的技術限制。例如，焊料凸塊容易有半導體晶片與封裝基板間熱膨脹不匹配所導致之應力問題。由於熱-機械性應力導致的材料疲乏，凸塊會有電阻、裂損及孔洞隨時間越來越嚴重的問題。
Brofman之美國專利案號9,698,072、Hong之美國專利案號9,583,368及Chen之美國專利案號9,287,143揭露了覆晶組體，其中樹脂或模封材是位於晶片與基板之間，以作為焊料凸塊的包覆材料，並且作為晶片與基板間的接合件。此底膠材料將覆晶表面機械接固至基板，以降低作用於小凸塊上之應力。據此，該底膠可避免凸塊於封裝體熱膨脹時毀損(如裂損、斷裂)，且該覆晶封裝相較於不具有底膠之封裝具有較高的長期穩定度。然而，此方法的缺點包括，製程需求複雜、高成本，且若底膠塗佈不完全會有無法預期的凸塊裂損問題。
Pendse之美國專利案號9,773,685及Huang 之美國專利案號9,583,367揭露了覆晶組體，其係將焊料凸塊直接連接至基板之引線(BOL)、導線(BOT)或窄墊(BONP)，以期具有更高之可靠度。然而，由於層壓(有機)基板之熱膨脹係數(CTE)通常為16-18  ppm/ °C，矽的CTE約2-3 ppm/ °C，故明顯CTE不匹配問題將使這些細微的改變無法達到多大的效用。
有鑑於最近覆晶組體之各種發展階段及限制，目前亟需根本解決組體因CTE不匹配，導致作用於凸塊上及互連基板中之熱機械應力問題。
本發明之主要目的係提供一種用於覆晶組體之互連基板，其可將覆晶凸塊設置於互連基板之應力調節件上方，以減少晶片/基板CTE不匹配導致焊球裂損的瑕疵，進而確保覆晶的可靠度。
依據上述及其他目的，本發明提供一種互連基板，其包括：一樹脂層，其具有一第一介電面及一相反第二介電面；一第一線路層，其鄰接於該第一介電面，並具有一第一導電面及一相反第二導電面，該第一導電面由該第一介電面顯露，而該第二導電面位於該第一介電面與該第二介電面之間；複數垂直連接件，其設於該樹脂層中，且每一該些垂直連接件具有一第一端及一相反第二端，該些第一端電性連接至該第二導電面，而該些第二端則由該第二介電面顯露；以及一應力調節件，其設於該樹脂層中，並具有面向該第二導電面之一第一側及位於該第二導電面與該第二介電面間之一相反第二側，其中(i)該應力調節件藉由一緩衝層而與該第一線路層隔開，(ii)該第一線路層包含互連墊及與該些互連墊一體成型之路由線，(iii)該些互連墊設於該緩衝層中，並重疊於該應力調節件之該第一側上方，(iv)該些路由線設於該樹脂層中，並電性連接該些互連墊與該些垂直連接件，且(v)該緩衝層延伸進入該些互連墊間之間隙，而該樹脂層則延伸進入該些路由線間之間隙。
於另一態樣中，本發明提供一種半導體組體，其包含：如上所述之互連基板；以及一半導體元件，其設於該互連基板上，並藉由複數凸塊，電性耦接至該些互連墊，其中該半導體元件之該些凸塊對準該應力調節件，並被該應力調節件覆蓋。
於再一態樣中，本發明提供一種互連基板之製作方法，其包括下述步驟：提供一第一線路層於一犧牲載板上，其中該第一線路層具有一第一導電面，且該第一導電面係可拆離式地接至該犧牲載板，同時該第一線路層包含有互連墊及與該些互連墊一體成型之路由線；形成複數垂直連接件於該第一線路層之一相反第二導電面上，其中每一該些垂直連接件具有一第一端及一相反第二端，且該些第一端電性耦接至該些路由線；藉由一緩衝層，將一應力調節件接至該第一線路層，該緩衝層位於該應力調節件之一第一側與該第一線路層之該第二導電面間，其中該應力調節件與該些互連墊重疊，且該應力調節件與該些互連墊藉由該緩衝層相互隔開，同時該緩衝層更延伸進入該些互連墊間之間隙；提供一樹脂層覆蓋該些垂直連接件之側壁及該應力調節件之側壁，並延伸進入該些路由線間之間隙，其中該樹脂層具有與該犧牲載板接觸之一第一介電面及相反於該第一介電面之一第二介電面；以及移除該犧牲載板，以顯露該第一線路層之該第一導電面及該樹脂層之該第一介電層。
於又一態樣中，本發明提供一種半導體組體之製作方法，其包括下述步驟：透過上述方法，以製得上述互連基板；以及將一半導體元件設置於該互連基板上，並藉由複數凸塊，將該半導體元件電性耦接至該第一線路層之該些互連墊，其中該半導體元件之該些凸塊係對準該應力調節件，並被該應力調節件所覆蓋。
除非特別描述或必須依序發生之步驟，上述步驟之順序並無限制於以上所列，且可根據所需設計而變化或重新安排。
本發明之互連基板及其製作方法具有許多優點。舉例來說，於應力調節件上方處設置用於接置凸塊之互連墊是特別具有優勢的，其原因在於，應力調節件之低CTE可降低凸塊接置區的彎翹現象，並減少半導體元件與凸塊接置區間CTE不匹配問題，以避免連接互連墊與半導體元件之凸塊出現裂損現象。於應力調節件周圍設置垂直連接件的作法可於互連 基板的相反兩側間提供垂直連接通道。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
在下文中，將提供一實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-13為本發明第一實施例中，一種互連基板之製作方法圖，該互連基板包括第一線路層、垂直連接件、樹脂層、緩衝層及應力調節件。
圖1及2分別為犧牲載板11上形成第一線路層21之剖視圖及頂部立體示意圖，其中第一線路層21係藉由金屬沉積及金屬圖案化製程形成。該犧牲載板11通常由銅、鋁、鐵、鎳、錫、不鏽鋼、矽或其他金屬或合金製成，但亦可使用任何其他導電或非導電材料製成。於本實施態樣中，該犧牲載板11係由含鐵材料所製成。第一線路層21為圖案化金屬層，其具有可拆離式地接至犧牲載板11之第一導電面201。第一線路層21通常由銅所製成，且可經由各種技術進行圖案化沉積而成，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合，或者藉由薄膜沉積而後進行金屬圖案化步驟而形成。就具導電性之犧牲載板11而言，一般是藉由金屬電鍍方式沉積，以形成第一線路層21。金屬圖案化技術包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出第一線路層21。於此圖中，該第一線路層21包含用於連接元件之有互連墊211以及與互連墊211一體成型之路由線213。
圖3及4分別為形成垂直連接件31於第一線路層21之第二導電面203上之剖視圖及頂部立體示意圖。於此圖中，該些垂直連接件31是繪示成金屬柱，且每一垂直連接件31具有電性耦接並接觸路由線213之第一端301。
圖5及6分別為提供緩衝層41於互連墊211上之剖視圖及頂部立體示意圖。緩衝層41通常為黏著層，且由上方覆蓋互連墊211，並延伸進入互連墊211間之間隙。
圖7及8分別為應力調節件43藉由緩衝層41接至第一線路層21之剖視圖及頂部立體示意圖。該應力調節件43具有低熱膨脹係數(CTE＜ 10  ppm/ °C)，故相較於樹脂層板，其CTE較符合矽晶片。適作為應力調節件43之材料包括陶瓷、矽、玻璃、複合材料、金屬合金及其他材料。於本實施例中，該應力調節件43為一陶瓷塊431，且應力調節件43之第一側401與緩衝層41接觸，而應力調節件43之第二側403則與垂直連接件31之第二端303呈實質上共平面。據此，應力調節件43與互連墊211間可藉由緩衝層41相互隔開並上下重疊，而緩衝層41位於應力調節件43之第一側401與第一線路層21之第二導電面203間。
圖9為由上方提供樹脂層51於犧牲載板11、第一線路層21、垂直連接件31及應力調節件43上之剖視圖，其中樹脂層51可藉由如樹脂-玻璃層壓、樹脂-玻璃塗佈或模製(molding)方式形成。該樹脂層51環繞、同形披覆並覆蓋垂直連接件31及應力調節件43之側壁，並延伸進入路由線213間之間隙。因此，樹脂層51之第一介電面501會與犧牲載板11接觸，並與第一線路層21之第一導電面201呈實質上共平面。
圖10及11分別為垂直連接件31及應力調節件43由上方顯露之剖視圖及頂部立體示意圖。可藉由研磨方式，將樹脂層51之上部區域移除。於此圖中，該樹脂層51之第二介電面503與垂直連接件31之第二端303及應力調節件43之第二側403呈實質上共平面。
圖12及13分別為移除犧牲載板11並將結構翻轉後之剖視圖及頂部立體示意圖。犧牲載板11可藉由各種方式移除，以顯露第一線路層21之第一導電面201、樹脂層51之第一介電面501及緩衝層41之外表面404，其包括使用酸性溶液(如氯化鐵、硫酸銅溶液)或鹼性溶液(如氨溶液)之濕蝕刻、電化學蝕刻、或於機械方式(如鑽孔或端銑)後再進行化學蝕刻。於此實施態樣中，由含鐵材料所製成之犧牲載板11可藉由化學蝕刻溶液移除，其中化學蝕刻溶液於銅與鐵間具有選擇性，以避免移除犧牲載板11時導致銅製成之第一線路層21遭蝕刻。
據此，製作完成之互連基板100包括第一線路層21、垂直連接件31、緩衝層41、應力調節件43及樹脂層51。
第一線路層21鄰接於樹脂層51之第一介電面501，且包含有互連墊211及路由線213。互連墊211位於緩衝層41中，並重疊於應力調節件43之第一側401上方，而路由線213則位於樹脂層51中，並電性連接互連墊211與垂直連接件31。於此實施例中，第一線路層21之第一導電面201與樹脂層51之第一介電面501及緩衝層41之外表面404呈實質上共平面，而垂直連接件31之第二端303與樹脂層51之第二介電面503及應力調節件43之第二側403呈實質上共平面。據此，第一線路層21之第一導電面201係由樹脂層51之第一介電面501顯露，以提供用於連接元件之頂部電性接點，而垂直連接件31之第二端303係由樹脂層51之第二介電面503顯露，以提供下級連接用之底部電性接點。
圖14及15分別為第一實施例中另一態樣之互連基板剖視圖及底部立體示意圖。該互連基板200與圖12所示類似，不同處在於，該應力調節件43之第二側403處設有金屬層433。
圖16為半導體組體110之剖視圖，其係將半導體元件61電性連接至圖12所示之互連基板100。半導體元件61(繪示成晶片)係藉由凸塊71，面朝下地接置於互連墊211上。由於應力調節件43之低CTE可降低半導體元件61與凸塊接置區(被應力調節件43從下方覆蓋)間之CTE不匹配現象，並可抑制凸塊接置區於熱循環時發生彎翹現象，故可避免對準應力調節件43且被應力調節件43由下方完全覆蓋之凸塊71發生裂損，進而避免半導體元件61與互連基板100間發生連接失效的問題。
圖17為圖16所示半導體組體110中更形成底膠81之剖視圖。可選性地進一步提供底膠81，以填充半導體元件61與互連基板100間之間隙。
圖18為圖17所示半導體組體110中更形成焊球91之剖視圖。可選性地進一步接置焊球91於垂直連接件31之第二端303上，以進行下一級連接。
[實施例2]
圖19及20分別為本發明第二實施例之互連基板剖視圖及底部立體示意圖。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
該互連基板300與圖14所示類似，不同處在於，其更包含第二線路層23。該第二線路層23側向延伸於該樹脂層51之第二介電面503及應力調節件43之第二側403上。第二線路層23為圖案化金屬層，且通常由銅製成。於此圖中，該第二線路層23電性連接至垂直連接件31之第二端303，並具有導熱墊231，其直接接觸應力調節件43之金屬層433。據此，第二線路層23可藉由垂直連接件31及路由線213，電性連接至互連墊211，並與應力調節件43熱性導通。為達到更佳散熱效果，該緩衝層41較佳為導熱黏著層，且導熱墊231之側向尺寸大於應力調節件43之側向尺寸，以構成大於應力調節件43表面積之散熱面。
圖21為半導體組體310之剖視圖，其係將半導體元件61電性連接至圖19所示之互連基板300。半導體元件61係藉由凸塊71，面朝下地接置於互連墊211上。於此實施例中，半導體元件61所產生的熱可藉由應力調節件43及導熱墊231散逸出。
[實施例3]
圖22為本發明第三實施例之互連基板剖視圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
該互連基板400與圖12所示類似，不同處在於，該應力調節件43為金屬塊432(通常由銅製成)，且緩衝層41為低CTE(＜10 ppm/°C)之黏著層。據此，即使應力調節件43未達到CTE小於10 ppm/°C之特性，緩衝層41之低CTE仍可使緩衝層41所覆蓋之墊設置區域具備較佳之CTE匹配特性，以利於覆晶接置。
圖23為半導體組體410之剖視圖，其係將半導體元件61電性連接至圖22所示之互連基板400。半導體元件61係藉由凸塊71，面朝下地接置於互連墊211上。由於緩衝層41與應力調節件43可降低半導體元件61與凸塊接置區(被緩衝層41由下方覆蓋)間之CTE不匹配現象，並可抑制凸塊接置區於熱循環時發生彎翹現象，故可避免凸塊71(對準緩衝層41及應力調節件43且被緩衝層41及應力調節件43由下方完全覆蓋)發生裂損，進而避免半導體元件61與互連基板400間發生連接失效的問題。
[實施例4]
圖24為本發明第四實施例之互連基板剖視圖。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
該互連基板500與圖22所示類似，不同處在於，其更包含第二線路層23。該第二線路層23側向延伸於該樹脂層51之第二介電面503及應力調節件43之第二側403上，並電性連接至垂直連接件31之第二端303。於此圖中，該第二線路層23具有導熱墊231，其直接接觸應力調節件43之金屬第二側403。為達較佳散熱效果，該緩衝層41較佳為具有低CTE(＜ 10 ppm/°C)之導熱黏著層。
圖25為半導體組體510之剖視圖，其係將半導體元件61電性連接至圖24所示之互連基板500。半導體元件61係透過凸塊71與互連墊211接觸，以覆晶式地接置於第一線路層21上。
如上述實施例所示，本發明建構出一種獨特之互連基板，其具有重疊於應力調節件上之互連墊，並展現較佳可靠度。該互連基板包括第一線路層、垂直連接件、樹脂層、緩衝層及應力調節件，且可選擇性地更包括第二線路層。
該應力調節件為非電子元件，未有信號連接至應力調節件，且可由無機材料製成。於一較佳實施例中，應力調節件之熱膨脹係數小於10 ppm/°C。由於應力調節件之低CTE可降低晶片與墊設置區(被應力調節件覆蓋)間之CTE不匹配現象，並抑制墊設置區於熱循環時發生彎翹現象，故可避免對準應力調節件且被應力調節件完全覆蓋之導電接點(如凸塊)發生裂損。
該些垂直連接件側向環繞應力調節件，且可作為垂直信號傳導路徑，或者提供能量傳遞及返回之接地/電源面。於一較佳實施例中，垂直連接件為金屬柱，且每一垂直連接件之第一端接觸並電性連接至第一線路層之第二導電面，而第二端則與應力調節件之第二側及樹脂層之第二介電面呈實質上共平面。
該樹脂層可提供應力調節件與垂直連接件間之機械接合力，並覆蓋應力調節件側壁、垂直連接件側壁及路由線側面，其中路由線與垂直連接件之第一端接觸。於一較佳實施例中，該樹脂層主要包含有一有機樹脂黏結劑及粒狀無機填充材。由於粒狀無機填充材之熱膨脹係數小於10 ppm/°C，故可使樹脂層之CTE調整至與金屬柱及應力調節件更加匹配。
該第一線路層為圖案化金屬層，以於應力調節件之第一側上提供互連墊，同時提供由互連墊側向延伸至周圍區域之路由線，以與垂直連接件電性連接。由於用於連接元件之互連墊重疊於應力調節件之第一側上，故可避免互連墊與覆晶接置於互連墊上之半導體元件間發生I/O連接失效的問題。
該緩衝層較佳為黏著層，使應力調節件可於形成樹脂層前貼附至互連墊之第二導電面。緩衝層被樹脂層所側向環繞，並且覆蓋應力調節件之第一側及互連墊之側面。據此，緩衝層可將應力調節件之第一側與互連墊隔開，且未設有與應力調節件第一側接觸之電性接點。於一較佳實施中，緩衝層之外表面由樹脂層之第一介電面顯露，且與第一線路層之第一導電面及樹脂層之第一介電面呈實質上共平面。該緩衝層之側面形狀可與應力調節件第一側之側面形狀相同或相似。於特定應用中，可使用本身具有低CTE(＜ 10 ppm/°C)之緩衝層，如此一來，無論應力調節件之CTE值為多少，仍可建構出適於覆晶組體之CTE匹配特性。為達較佳散熱效果，緩衝層可為導熱黏著劑，以使互連墊上之晶片所產生的熱可傳導至應力調節件，並進一步散逸出。
該第二線路層為圖案化金屬層，以電性連接至垂直連接件之第二端，並側向延伸於樹脂層之第二介電面上。據此，第二線路層可藉由垂直連接件及路由線，電性連接至互連墊，以提供用於下一級連接之電性接點。此外，第二線路層可具有導熱墊，以與應力調節件之第二側接觸。較佳為，該應力調節件之第二側處可設有與導熱墊結合之金屬層。
本發明亦提供一種半導體組體，其中半導體元件(如晶片)係透過對準且被應力調節件覆蓋之複數凸塊，電性連接至上述互連基板之互連墊。較佳為，用於連接元件之每一凸塊皆完全位於被應力調節件完全覆蓋之區域內，且每一凸塊皆未側向延伸超過應力調節件之外圍邊緣。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，於一較佳實施例中，該應力調節件完全覆蓋凸塊，不論另一元件(如第一線路層)是否位於應力調節件與凸塊之間。
「接置於」、「貼附於」語意包含與單一或多個元件間之接觸與非接觸。例如，於一較佳實施例中，半導體元件可接置於互連墊上，不論此半導體元件是否與該互連墊以凸塊相隔。
「對準」一詞意指元件間之相對位置，不論元件之間是否彼此保持距離或鄰接，或一元件插入且延伸進入另一元件中。例如，於一較佳實施例中，當假想之垂直線與凸塊及應力調節件相交時，凸塊即對準應力調節件，不論凸塊與應力調節件之間是否具有其他與假想之垂直線相交之元件，且不論是否具有另一與應力調節件相交但不與凸塊相交、或與凸塊相交但不與應力調節件相交之假想垂直線。
「電性連接」、「電性耦接」之詞意指直接或間接電性連接。例如，於一較佳實施例中，垂直連接件藉由路由線，電性連接至互連墊，且垂直連接件與互連墊保持距離，並且不與互連墊接觸。
藉由此方法製備成的互連基板係為可靠度高、價格低廉、且非常適合大量製造生產。本發明之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本發明之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
100、200、300、400、500:互連基板 110、310、410、510:半導體組體 11:犧牲載板 201:第一導電面 203:第二導電面 21:第一線路層 211:互連墊 213:路由線 23:第二線路層 231:導熱墊 301:第一端 303:第二端 31:垂直連接件 401:第一側 403:第二側 404:外表面 41:緩衝層 43:應力調節件 431:陶瓷塊 432:金屬塊 433:金屬層 501:第一介電面 503:第二介電面 51:樹脂層 61:半導體元件 71:凸塊 81:底膠 91:焊球
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中：          圖1及2分別為本發明第一實施例中，第一線路層位於犧牲載板上之剖視圖及頂部立體示意圖；          圖3及4分別為本發明第一實施例中，圖1及2結構中提供垂直連接件之剖視圖及頂部立體示意圖；          圖5及6分別為本發明第一實施例中，圖3及4結構中提供緩衝層之剖視圖及頂部立體示意圖；          圖7及8分別為本發明第一實施例中，圖5及6結構中提供應力調節件之剖視圖及頂部立體示意圖；          圖9為本發明第一實施例中，圖7結構中提供樹脂層之剖視圖；          圖10及11分別為本發明第一實施例中，圖9結構移除樹脂層頂部之剖視圖及頂部立體示意圖；          圖12及13分別為本發明第一實施例中，圖10及11結構翻轉並移除犧牲載板，以完成互連基板製作之剖視圖及頂部立體示意圖；          圖14及15分別為本發明第一實施例中，另一態樣之互連基板剖視圖及底部立體示意圖；          圖16為本發明第一實施例中，半導體元件電性連接至圖12互連基板之半導體組體剖視圖；          圖17為本發明第一實施例中，圖16之半導體組體中形成底膠之剖視圖；          圖18為本發明第一實施例中，圖17之半導體組體中形成焊球之剖視圖；          圖19及20分別為本發明第二實施例中，另一互連基板之剖視圖及底部立體示意圖；          圖21為本發明第二實施例中，半導體元件電性連接至圖19互連基板之半導體組體剖視圖；          圖22為本發明第三實施例中，再一互連基板之剖視圖；          圖23為本發明第三實施例中，半導體元件電性連接至圖22互連基板之半導體組體剖視圖；          圖24為本發明第四實施例中，又一互連基板之剖視圖；          圖25為本發明第四實施例中，半導體元件電性連接至圖24互連基板之半導體組體剖視圖。
100:互連基板
201:第一導電面
21:第一線路層
211:互連墊
213:路由線
303:第二端
31:垂直連接件
401:第一側
403:第二側
404:外表面
41:緩衝層
43:應力調節件
501:第一介電面
501:第二介電面
51:樹脂層

Claims (15)

  1. 一種互連基板，其包括： 　　　　　一樹脂層，其具有一第一介電面及一相反第二介電面； 　　　　　一第一線路層，其鄰接於該第一介電面，並具有一第一導電面及一相反第二導電面，該第一導電面由該第一介電面顯露，而該第二導電面位於該第一介電面與該第二介電面之間；                       複數垂直連接件，其設於該樹脂層中，且每一該些垂直連接件具有一第一端及一相反第二端，該些第一端電性連接至該第二導電面，而該些第二端則由該第二介電面顯露；以及                      一應力調節件，其設於該樹脂層中，並具有面向該第二導電面之一第一側及位於該第二導電面與該第二介電面間之一相反第二側；                     其中該應力調節件藉由一緩衝層而與該第一線路層隔開；                 其中該第一線路層包含互連墊及與該些互連墊一體成型之路由線；                     其中互連墊設於該緩衝層中，並重疊於該應力調節件之該第一側上方；                     其中該些路由線設於該樹脂層中，並電性連接該些互連墊與該些垂直連接件；以及                     其中該緩衝層延伸進入該些互連墊間之間隙，而該樹脂層則延伸進入該些路由線間之間隙。
  2. 如申請專利範圍第1項所述之互連基板，其中，該應力調節件之熱膨脹係數小於10 ppm/°C。
  3. 如申請專利範圍第1項所述之互連基板，其中，該應力調節件為一金屬塊，且該緩衝層之熱膨脹係數小於10 ppm/°C。
  4. 如申請專利範圍第1項所述之互連基板，其中，該緩衝層之一外表面與該樹脂層之該第一介電面呈實質上共平面。
  5. 如申請專利範圍第1項所述之互連基板，其中，該應力調節件之一相反第二側處設有一金屬層。
  6. 如申請專利範圍第1項所述之互連基板，其中，該些垂直連接件之該些第二端與該樹脂層之該第二介電面呈實質上共平面。
  7. 如申請專利範圍第1項至第6項中任一項所述之互連基板，更包括：一第二線路層，其設於該樹脂層之該第二介電面上，並電性連接至該些垂直連接件之該些第二端。
  8. 一種半導體組體，其包括：                     如申請專利範圍第1項至第7項中任一項所述之互連基板；以及                      一半導體元件，其設置於該互連基板上，並藉由複數凸塊，電性耦接至該些互連墊，其中該半導體元件之該些凸塊係對準該應力調節件，並被該應力調節件覆蓋。
  9. 一種互連基板之製作方法，其包括： 　　　　　提供一第一線路層於一犧牲載板上，其中該第一線路層具有一第一導電面，且該第一導電面係可拆離式地接至該犧牲載板，同時該第一線路層包含有互連墊及與該些互連墊一體成型之路由線； 　　　　　形成複數垂直連接件於該第一線路層之一相反第二導電面上，其中每一該些垂直連接件具有一第一端及一相反第二端，且該些第一端電性耦接至該些路由線；                       藉由一緩衝層，將一應力調節件接至該第一線路層，該緩衝層位於該應力調節件之一第一側與該第一線路層之該第二導電面間，其中該應力調節件與該些互連墊重疊，且該應力調節件與該些互連墊藉由該緩衝層相互隔開，同時該緩衝層更延伸進入該些互連墊間之間隙；                     提供一樹脂層覆蓋該些垂直連接件之側壁及該應力調節件之側壁，並延伸進入該些路由線間之間隙，其中該樹脂層具有與該犧牲載板接觸之一第一介電面及相反於該第一介電面之一第二介電面；以及                     移除該犧牲載板，以顯露該第一線路層之該第一導電面及該樹脂層之該第一介電層。
  10. 如申請專利範圍第9項所述之製作方法，其中，該應力調節件之熱膨脹係數小於10 ppm/°C。
  11. 如申請專利範圍第9項所述之製作方法，其中，該應力調節件為一金屬塊，且該緩衝層之熱膨脹係數小於10 ppm/°C。
  12. 如申請專利範圍第9項所述之製作方法，其中，該應力調節件之一相反第二側處設有一金屬層。
  13. 如申請專利範圍第9項所述之製作方法，其中，該些垂直連接件之該些第二端與該樹脂層之該第二介電面呈實質上共平面。
  14. 如申請專利範圍第9項至第13項中任一項所述之製作方法，更包括：形成一第二線路層於該樹脂層之該第二介電面上，其中該第二線路層電性連接至該些垂直連接件之該些第二端。
  15. 一種半導體組體之製作方法，其包括：                  藉由如申請專利範圍第9項至第14項中任一項所述之製作方法製得該互連基板；以及                  將一半導體元件設置於該互連基板上，並藉由複數凸塊，將該半導體元件電性耦接至該第一線路層之該些互連墊，其中該半導體元件之該些凸塊係對準該應力調節件，並被該應力調節件覆蓋。
TW107139283A 2018-11-06 2018-11-06 具有應力調節件之互連基板、其覆晶組體及其製作方法 TWI690253B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107139283A TWI690253B (zh) 2018-11-06 2018-11-06 具有應力調節件之互連基板、其覆晶組體及其製作方法
KR1020190025829A KR20200052802A (ko) 2018-11-06 2019-03-06 응력 조절기를 가진 접속 회로기판 및 그의 플립 칩 조립체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107139283A TWI690253B (zh) 2018-11-06 2018-11-06 具有應力調節件之互連基板、其覆晶組體及其製作方法

Publications (2)

Publication Number Publication Date
TWI690253B true TWI690253B (zh) 2020-04-01
TW202019254A TW202019254A (zh) 2020-05-16

Family

ID=70679209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139283A TWI690253B (zh) 2018-11-06 2018-11-06 具有應力調節件之互連基板、其覆晶組體及其製作方法

Country Status (2)

Country Link
KR (1) KR20200052802A (zh)
TW (1) TWI690253B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072606A1 (en) * 2008-09-25 2010-03-25 Wen-Kun Yang Stacking Package Structure with Chip Embedded Inside and Die Having Through Silicon Via and Method of the same
TW201644339A (zh) * 2015-06-10 2016-12-16 臻鼎科技股份有限公司 電路板及其製造方法、應用該電路板的電子裝置
US20170064835A1 (en) * 2015-08-31 2017-03-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US20170170130A1 (en) * 2015-12-10 2017-06-15 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor package, and semiconductor device
TW201724433A (zh) * 2015-09-07 2017-07-01 鈺橋半導體股份有限公司 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
TW201821808A (zh) * 2016-12-05 2018-06-16 中華精測科技股份有限公司 積體電路之測試探針卡

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072606A1 (en) * 2008-09-25 2010-03-25 Wen-Kun Yang Stacking Package Structure with Chip Embedded Inside and Die Having Through Silicon Via and Method of the same
TW201644339A (zh) * 2015-06-10 2016-12-16 臻鼎科技股份有限公司 電路板及其製造方法、應用該電路板的電子裝置
US20170064835A1 (en) * 2015-08-31 2017-03-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TW201724433A (zh) * 2015-09-07 2017-07-01 鈺橋半導體股份有限公司 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
US20170170130A1 (en) * 2015-12-10 2017-06-15 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor package, and semiconductor device
TW201821808A (zh) * 2016-12-05 2018-06-16 中華精測科技股份有限公司 積體電路之測試探針卡

Also Published As

Publication number Publication date
TW202019254A (zh) 2020-05-16
KR20200052802A (ko) 2020-05-15

Similar Documents

Publication Publication Date Title
TWI656615B (zh) 三維整合之散熱增益型半導體組體及其製作方法
US9209154B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9299651B2 (en) Semiconductor assembly and method of manufacturing the same
CN100495694C (zh) 半导体器件
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
TW201519382A (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
JP2011082293A (ja) インターポーザ実装配線基板及び電子部品装置
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
US20180359886A1 (en) Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
TWI703689B (zh) 具有調節件及防裂結構之導線架基板及其覆晶組體
TW201517224A (zh) 半導體裝置以及其製備方法
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
JP5128180B2 (ja) チップ内蔵基板
TWI690253B (zh) 具有應力調節件之互連基板、其覆晶組體及其製作方法
TW202042614A (zh) 導熱線路板及其半導體組體
JP6311407B2 (ja) モジュール部品及びその製造方法
TWI724719B (zh) 具有雙佈線結構及彎翹平衡件之半導體組體
US20190090391A1 (en) Interconnect substrate having stress modulator and flip chip assembly thereof
TW201933568A (zh) 中介層及電性元件併於基底板中之線路板製法
TW202008475A (zh) 具有應力調節件之互連基板、其覆晶組體及其製作方法
WO2021208066A1 (zh) 电子设备、半导体晶片、芯片封装结构及其制作方法
CN111162053A (zh) 具有应力调节件的互连基板、其覆晶组件及其制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees