CN110783300B - 具有调节件及防裂结构的导线架衬底及其覆晶组体 - Google Patents

具有调节件及防裂结构的导线架衬底及其覆晶组体 Download PDF

Info

Publication number
CN110783300B
CN110783300B CN201910332634.XA CN201910332634A CN110783300B CN 110783300 B CN110783300 B CN 110783300B CN 201910332634 A CN201910332634 A CN 201910332634A CN 110783300 B CN110783300 B CN 110783300B
Authority
CN
China
Prior art keywords
metal
resin layer
lead frame
metal leads
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910332634.XA
Other languages
English (en)
Other versions
CN110783300A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridge Semiconductor Corp
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/046,243 external-priority patent/US20180359886A1/en
Priority claimed from US16/279,696 external-priority patent/US11291146B2/en
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Publication of CN110783300A publication Critical patent/CN110783300A/zh
Application granted granted Critical
Publication of CN110783300B publication Critical patent/CN110783300B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种具有调节件及防裂结构的导线架衬底及其覆晶组体，该导线架衬底包括一调节件、多个金属引线、一树脂层及一防裂结构。该树脂层提供调节件与金属引线间的机械接合力，且金属引线设于调节件外围侧壁周围。该防裂结构包括连续交错纤维片，其覆盖调节件/树脂界面，故可避免或防止沿着调节件/树脂界面引起的剥离或形成于树脂层内的裂痕延伸进入结构顶面，以可确保覆晶组体的信号完整度。

Description

具有调节件及防裂结构的导线架衬底及其覆晶组体
技术领域
本发明是关于一种导线架衬底及其覆晶组体，尤指一种具有调节件且调节件/树脂界面上设有防裂结构的导线架衬底及其覆晶组体。
背景技术
高效能微处理器及ASIC需要高效能线路板，以信号互连。然而，随着功率增加，半导体芯片所产生的大量热会使元件效能劣化，并对芯片造成热应力。Wang等人的美国专利案号8,859,908、Sun的美国专利案号8,415,780、Wang等人的美国专利案号9,185,791及Lee的美国专利案号 9,706,639公开各种封装衬底，其将散热元件设置于树脂层压板的贯穿开口中，以使半导体芯片所产生的热可直接通过下方的散热元件散出。如图1 所示，该散热元件12是接合至周围的树脂层压板14，其通常是经由两者间的黏着剂17相互接合。然而，由于散热元件12与树脂层压板14间有极大的热膨胀系数(CTE)不匹配现象，故散热元件12与树脂层压板14间的接触区域容易龟裂。在此情况下，路由电路19必须设于衬底的树脂层压板部位，而设于散热元件的半导体芯片只能经由接合线，连接至树脂层压板。这些接合线将半导体芯片I/O垫(图未示)电性连接至树脂层压板上的路由电路，并与界面龟裂区相隔，以避免电断离。因此，这些衬底并不适用于覆晶组体，其中覆晶组体中的路由电路必须设于该散热元件上，且延伸越过界面界线至树脂层压板部位上。
有鉴于最近衬底的各种发展阶段及限制，目前亟需根本改善用于覆晶组体的衬底热-机械性质。
发明内容
本发明的主要目的是提供一种导线架衬底，其设有高导热性且低热膨胀系数(CTE)的调节件。该调节件不仅可对组装于上的芯片提供有效的散热途径，且可减少覆晶芯片与衬底间CTE不匹配导致焊球裂损的瑕疵，进而确保覆晶的可靠度。
本发明的另一目的是提供一种导线架衬底，其防裂结构覆盖于调节件 /树脂界面，并侧向延伸至调节件及树脂层上。该防裂结构包含有连续交错纤维片，故可避免或防止沿着调节件/树脂界面引起的剥离或形成于树脂层中的裂痕延伸进入结构顶面。因此，可确保衬底的路由线及覆晶组体的信号完整度。
依据上述及其他目的，本发明提供一种导线架衬底，其包括：多个金属引线，其具有顶端及底端；一调节件，其具有平坦且平行的顶侧及底侧、位于该顶侧的顶部接触垫及位于该底侧的底部接触垫，该调节件设置于这些金属引线所环绕的一指定位置内，其中该调节件的热导率大于10W/mk，且热膨胀系数小于10ppm/℃；一树脂层，其填充于这些金属引线间的空间中，并贴合至该调节件的外围侧壁；以及一第一防裂结构，其包括一第一连续交错纤维片，该第一连续交错纤维片覆盖该调节件与该树脂层间的界面，并进一步侧向延伸于该调节件的该顶侧、这些金属引线的这些顶端及该树脂层的顶面上，并覆盖该调节件的该顶侧、这些金属引线的这些顶端及该树脂层的该顶面。
在另一形式中，本发明更提供一种覆晶组体，其包括：上述导线架衬底；以及一半导体芯片，其通过多个凸块，电性连接至该导线架衬底，这些凸块设于该半导体芯片与该导线架衬底间的空间，其中至少一凸块重叠于该调节件上，并通过该第一防裂结构上的一第一路由线，电性连接至这些金属引线。
本发明的导线架衬底具有许多优点。举例来说，于树脂层中提供低 CTE调节件是特别具有优势的，其原因在于，调节件的CTE可与半导体芯片的CTE相匹配。因此，可避免发生与芯片/衬底CTE不匹配有关的互连凸块裂损问题。此外，提供含有连续交错纤维片的防裂结构可发挥保护作用，以避免沿着调节件/树脂界面发生剥离(与调节件与树脂间CTE不匹配有关)，且该纤维片可进一步防止形成于树脂层内的任何裂痕延伸至衬底表面而破坏顶部路由线。
本发明的上述及其他特征与优点可通过下述较佳实施例的详细叙述更加清楚明了。
附图说明
参考附图，本发明可通过下述较佳实施例的详细叙述更加清楚明了，其中：
图1为现有打线组体的剖视图；
图2及3分别为本发明第一实施例中，导线架的剖视图及顶部立体示意图；
图4及5分别为本发明第一实施例中，图2及3结构中提供调节件的剖视图及顶部立体示意图；
图6及7分别为本发明第一实施例中，图4及5结构上形成树脂层的剖视图及顶部立体示意图；
图8为本发明第一实施例中，图6结构上形成第一防裂结构的剖视图；
图9为本发明第一实施例中，图8结构上形成盲孔的剖视图；
图10及11分别为本发明第一实施例中，图9结构上形成第一路由线以完成导线架衬底制作的剖视图及顶部立体示意图；
图12为本发明第一实施例中，半导体芯片电性连接至图10导线架衬底的半导体组体剖视图；
图13为本发明第一实施例中，图12的半导体组体中形成底胶的剖视图；
图14为本发明第一实施例中，图13的半导体组体中形成焊球的剖视图；
图15为本发明第一实施例中，另一形式的导线架衬底剖视图；
图16为本发明第一实施例中，又一形式的导线架衬底剖视图；
图17为本发明第二实施例中，导线架衬底的剖视图；
图18为本发明第二实施例中，半导体芯片电性连接至图17导线架衬底的半导体组体剖视图；
图19为本发明第二实施例中，另一形式的导线架衬底剖视图；
图20为本发明第二实施例中，又一形式的导线架衬底剖视图；
图21为本发明第三实施例中，导线架衬底的剖视图；
图22为本发明第三实施例中，半导体芯片电性连接至图21导线架衬底的半导体组体剖视图；
图23为本发明第四实施例中，导线架衬底的剖视图；
图24为本发明第四实施例中，另一形式的导线架衬底剖视图；
图25为本发明第四实施例中，又一形式的导线架衬底剖视图；
图26及27分别为本发明第五实施例中，具有导线架、调节件、树脂层及第一线路层的剖视图及顶部立体示意图；
图28为本发明第五实施例中，图26结构上形成第一防裂结构及第一路由线以完成导线架衬底制作的剖视图；
图29为本发明第五实施例中，半导体芯片电性连接至图28导线架衬底的半导体组体剖视图；
图30为本发明第五实施例中，图29结构进行裁切步骤后的剖视图；
图31为本发明第六实施例中，具有导线架、调节件及树脂层的剖视图；
图32为本发明第六实施例中，图31结构上形成第一线路层及第二线路层的剖视图；
图33为本发明第六实施例中，图32结构上形成第一防裂结构、第一路由线、第二防裂结构及第二路由线以完成导线架衬底制作的剖视图；
图34为本发明第六实施例中，半导体芯片电性连接至图33导线架衬底的半导体组体剖视图；
图35为本发明第七实施例中，导线架的剖视图；
图36为本发明第七实施例中，沿图35线A-A的剖视图；
图37为本发明第七实施例中，图35结构上提供调节件的顶部平面图；
图38为本发明第七实施例中，沿图37线A-A的剖视图；
图39及40分别为本发明第七实施例中，图38结构上形成树脂层的顶部及底部平面图；
图41为本发明第七实施例中，沿图39线A-A的剖视图；
图42为本发明第七实施例中，图41结构上形成第一防裂结构及第一路由线的剖视图；以及
图43为本发明第七实施例中，从图42结构裁切出的导线架衬底的底部平面图。
【附图标记说明】
互连衬底 100、120、130、200、220、230、300、400、410、420、 500、600、700
半导体组体 110、210、310、510、610
导线架 10
金属架 11、15
金属引线 13
外端 131
内端 133
水平延伸部 136
垂直凸出部 137
联结杆 16
调节件 20
导热电绝缘块 21
顶部接触垫 23
底部接触垫 25
金属贯孔 27
树脂层 30
第一接合树脂 41、47
内部路由线 42、52
顶部金属盲孔 424、464、484
第一线路层 43
第一防裂结构 45
第一连续交错纤维片 451
第一接合基层 453
盲孔 454
第一路由线 46
顶部金属盲孔 464、484
第一接合树脂 41、47
外部路由线 48、58
第二接合树脂 51
第二线路层 53
第二防裂结构 55
第二连续交错纤维片 551
第二接合基层 553
第二路由线 56
底部金属盲孔 524、564、584
第二接合树脂 57
半导体芯片 61
凸块 71
底胶 81
焊球 91
具体实施方式
在下文中，将提供一实施例以详细说明本发明的实施形式。本发明的优点以及功效将通过本发明所公开的内容而更为显著。在此说明所附的附图是简化过且做为例示用。附图中所示的元件数量、形状及尺寸可依据实际情况而进行修改，且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用，且不偏离本发明所定义的精神及范畴的条件下，可进行各种变化以及调整。
[实施例1]
图2-11为本发明第一实施例中，一种未裁切导线架衬底的制作方法图，该导线架衬底包括一金属架、多个金属引线、一调节件、一树脂层、一第一防裂结构及一第一路由线。
图2及3分别为导线架10的剖视图及顶部立体示意图。导线架10通常由铜合金、钢或合金42(alloy42)制成，其可通过对轧制金属条(rolled metal strip)进行湿法刻蚀或冲压(stamping/punching)工艺而形成。在此，可由单侧或双侧进行刻蚀工艺，以蚀穿金属条，将金属条制成具有预定整个图案的导线架10。在此实施例中，该导线架10具有范围约0.15毫米至约 1.0毫米的均一厚度，且包含有一金属架11及多个金属引线13。该金属架 11具有平坦的顶面/底面及穿口101，且被金属引线13所环绕，并与金属引线13保持距离。
图4及5分别为将调节件20设于金属架11中心区域指定位置处的剖视图及顶部立体示意图，其中调节件20与金属架11内侧壁保持距离。在此阶段，该金属架11可作为调节件20的定位件。在此图中，该调节件20 包括一导热电绝缘块21、位于顶侧的顶部接触垫23、及位于底侧的底部接触垫25。该调节件20通常具有高于10W/mk的导热率、高于200Gpa 的弹性模量、及低于10ppm/℃的热膨胀系数(如2x10-6K-1至10x10-6K-1)。
图6及7分别为形成树脂层30的剖视图及顶部立体示意图。该树脂层30可沉积于金属架11内的剩余空间及金属引线13间的空间。在此阶段中，该金属架11可避免设置树脂层时发生调节件20错位。树脂层30 的弹性模量通常低于调节件20的弹性模量，或者/并且树脂层30的热膨胀系数高于调节件20的热膨胀系数。因此，树脂层30于侧面方向上侧向覆盖、环绕且同形披覆金属引线13及调节件20，并提供导线架10与调节件 20间的稳固机械接合力。经由平坦化工艺，树脂层30的顶面与导线架10 的顶侧及顶部接触垫23的外表面呈实质上共平面，且树脂层30的底面与导线架10的底侧及底部接触垫23的外表面呈实质上共平面。
图8为自上方形成第一防裂结构45于调节件20、树脂层30及导线架 10上的剖视图。该第一防裂结构45覆盖金属架11的顶面、金属引线13 的顶端、调节件20的顶侧及树脂层30的顶面，以由上方提供保护。在此实施例中，该第一防裂结构45包括一第一连续交错纤维片451，其从上方覆盖调节件20与树脂层30间的界面，并进一步侧向延伸于金属架11的顶面、调节件20的顶侧、金属引线13的顶端及树脂层30的顶面上，且覆盖金属架11的顶面、调节件20的顶侧、金属引线13的顶端及树脂层 30的顶面。此连续交错纤维可为碳纤维、碳化硅纤维、玻璃纤维、尼龙纤维、聚酯纤维或聚酰胺纤维。据此，即使热循环时于树脂层30内或调节件20与树脂层30间界面处产生裂缝，形成于第一防裂结构45中的纤维交错结构也可防止裂缝延伸进入第一防裂结构45。在此图中，该第一防裂结构45更包括一第一接合基层453，且第一连续交错纤维片451掺混于该第一接合基层453中。
图9为形成有盲孔454的剖视图，其自上方显露金属引线13的顶端及顶部接触垫23的外表面，并可选择显露金属架11的顶面。盲孔454可通过各种技术形成，包括激光钻孔、等离子体刻蚀、及光刻技术，其通常具有50微米直径。可使用脉冲激光提高激光钻孔效能。或者，可使用扫描激光光束，并搭配金属掩模。盲孔454延伸穿过第一防裂结构45，并对准金属架11的选定部位、金属引线13的选定部位、及顶部接触垫23的选定部位。
图10及11分别为通过金属沉积及金属图案化工艺形成第一路由线46 于第一防裂结构45上的剖视图及顶部立体示意图。第一路由线46通常由铜制成，且自金属架11、金属引线13及调节件20的顶部接触垫23朝上延伸，并填满盲孔454，以形成直接接触金属架11、金属引线13及顶部接触垫23的顶部金属盲孔464，同时侧向延伸于第一防裂结构45上。因此，第一路由线46贴附于第一接合基层453上，并经由贯穿第一防裂结构45的顶部金属盲孔464，热性导通至金属架11及调节件20的顶部接触垫23，且电性连接至金属引线13。
在此阶段中，已完成的未裁切导线架衬底100包括金属架11、金属引线13、调节件20、树脂层30、第一防裂结构45及第一路由线46。该金属架11侧向环绕调节件20，且可作为调节件20的定位件，并提供散热途径。这些金属引线13侧向环绕金属架11，并作为垂直连接通道。该调节件20可作为衬底的散热座，并于处在外部或内部张力/应力下时协助保持衬底的平坦度，因而可确保覆晶组体的可靠度。树脂层30填充于金属引线13之间以及金属架11与调节件20间的空间中，并提供导线架10与调节件20间的机械接合力。该第一防裂结构45可用以避免沿着调节件/树脂界面发生剥离，且亦可作为止裂件，以防止形成于树脂层30中的不良裂痕延伸至第一路由线46，以可确保覆晶组体的信号完整性。该第一路由线 46提供X及Y方向的水平路由，并通过第一防裂结构45而与调节件/树脂界面相隔。
图12为半导体组体110的剖视图，其是将半导体芯片61电性连接至图10所示的导线架衬底100。半导体芯片61(绘示成裸芯片)是通过凸块 71，面朝下地接置于第一路由线46上。因此，半导体芯片61所产生的热可经由第一路由线46、调节件20及金属架11传导出。此外，调节件20 的低CTE可降低半导体芯片61与凸块接置区(被调节件20从下方覆盖) 间的CTE不匹配现象，并可抑制凸块接置区于热循环时发生弯翘现象，故可避免对准调节件20且被调节件20由下方完全覆盖的凸块71发生裂损，进而避免半导体芯片61与导线架衬底100间发生连接失效的问题。
图13为图12所示半导体组体110中更形成底胶81的剖视图。可选性地进一步提供底胶81，以填充半导体芯片61与导线架衬底100间的间隙。
图14为图13所示半导体组体110中更形成焊球91的剖视图。可选性地进一步接置焊球91于金属架11的底面、金属引线13的底端及调节件20的底部接触垫25上，以进行下一级连接。
图15为本发明第一实施例中另一形式的导线架衬底剖视图。该导线架衬底120与图10所示大致相同，不同处在于，该导线架衬底120更包括从上方交替轮流形成的一第一接合树脂47及一外部路由线48。该第一接合树脂47从上方覆盖第一防裂结构45及第一路由线46。该外部路由线 48侧向延伸于第一接合树脂47上，并通过第一接合树脂47中的顶部金属盲孔484接触第一路由线46。因此，该外部路由线48通过第一路由线46，热性导通至调节件20及金属架11，并电性连接至金属引线13。
图16为本发明第一实施例中又一形式的导线架衬底剖视图。该导线架衬底130与图10所示大致相同，不同处在于，该导线架衬底130更包括交替轮流形成且位于第一防裂结构45/第一路由线46与调节件20/树脂层30间的一第一接合树脂41及一内部路由线42。第一接合树脂41覆盖并接触金属架11的顶面、调节件20的顶侧、金属引线13的顶端、及树脂层30的顶面。该内部路由线42侧向延伸于第一接合树脂41上，并包含接触顶部接触垫23、金属引线13及金属架11的顶部金属盲孔424。该第一防裂结构45自上方覆盖第一接合树脂41及内部路由线42，并通过第一接合树脂41及内部路由线42而与调节件20及树脂层30相隔。该第一路由线46侧向延伸于第一防裂结构45上，并通过与内部路由线42接触的顶部金属盲孔464，热性导通至调节件20的顶部接触垫23及金属架11，并电性耦接至金属引线13。
[实施例2]
图17为本发明第二实施例的导线架衬底剖视图。
为了简要说明的目的，上述实施例1中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该导线架衬底200与图10所示大致相同，不同处在于，其更包括从下方交替轮流形成的一第二防裂结构55及一第二路由线56。该第二防裂结构55覆盖金属架11的底面、金属引线13的底端、调节件20的底侧及树脂层30的底面，以从下方提供保护。该第二路由线56侧向延伸于第二防裂结构55上，并通过底部金属盲孔564，热性导通至调节件20的底部接触垫25及金属架11，且电性连接至金属引线13。如同第一防裂结构45，该第二防裂结构55可包括一第二连续交错纤维片551，其从下方覆盖调节件20与树脂层30间的界面，并进一步侧向延伸于金属架11的底面、调节件20的底侧、金属引线13的底端及树脂层30的底面下，且覆盖金属架11的底面、调节件20的底侧、金属引线13的底端及树脂层30的底面。据此，形成于第二防裂结构55中的交错结构可防止树脂层30内的裂痕延伸进入第二防裂结构55，以确保第二防裂结构55上的第二路由线56的可靠度。通过第一防裂结构45与第二防裂结构55的双重保护，以可避免或防止沿着调节件/树脂界面或树脂层30内形成的裂痕所引起的剥离。在此图中，该第二防裂结构55更包括一第二接合基层553，且第二连续交错纤维片551掺混于该第二接合基层553中。
在此阶段中，已完成的未裁切导线架衬底200包括金属架11、金属引线13、调节件20、树脂层30、第一防裂结构45、第一路由线46、第二防裂结构55及第二路由线56。该第一防裂结构45与该第二防裂结构55可提供保护，以确保第一路由线46与第二路由线56的可靠度。该第一路由线46通过调节件20及金属架11，热性导通至第二路由线56，以进行散热，并通过金属引线13，电性连接至第二路由线56，以进行信号传递。
图18为半导体组体210的剖视图，其是将半导体芯片61电性连接至图17所示的导线架衬底200。半导体芯片61是通过凸块71，面朝下地接置于第一路由线46上。在此实施例中，半导体芯片61所产生的热可经由第一路由线46、调节件20、金属架11及第二路由线56传导出。
图19为本发明第二实施例中另一形式的导线架衬底剖视图。该导线架衬底220与图17所示大致相同，不同处在于，其更包括从下方交替轮流形成的一第二接合树脂57及一外部路由线58。该第二接合树脂57从下方覆盖第二防裂结构55及第二路由线56。该外部路由线58侧向延伸于第二接合树脂57上，并包含接触第二路由线56的底部金属盲孔584。因此，第一路由线46通过金属架11、调节件20及第二路由线56，热性导通至外部路由线58，并通过金属引线13及第二路由线56，电性连接至外部路由线58。
图20为本发明第二实施例中又一形式的导线架衬底剖视图。该导线架衬底230与图17所示大致相同，不同处在于，其更包括交替轮流形成且位于第二防裂结构55/第二路由线56与调节件20/树脂层30间的一第二接合树脂51及一内部路由线52。第二接合树脂51覆盖并接触金属架11 的底面、调节件20的底侧、金属引线13的底端、及树脂层30的底面。该内部路由线52侧向延伸于第二接合树脂51上，并包含接触金属架11、金属引线13及调节件20底部接触垫23的底部金属盲孔524。该第二防裂结构55自下方覆盖第二接合树脂51及内部路由线52，并通过第二接合树脂51及内部路由线52而与调节件20及树脂层30相隔。该第二路由线56 侧向延伸于第二防裂结构55上，并通过与内部路由线52接触的底部金属盲孔564，热性导通至调节件20的底部接触垫25及金属架11，并电性耦接至金属引线13。
[实施例3]
图21为本发明第三实施例的导线架衬底剖视图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该导线架衬底300与图10所示大致相同，不同处在于，该调节件20 更具有接触顶部接触垫23及底部接触垫25的金属贯孔27。这些金属贯孔 27延伸贯穿该导热电绝缘块21，以提供顶部接触垫23与底部接触垫25 间的电性连接，用以接地/电源连接。
图22为半导体组体310的剖视图，其是将半导体芯片61电性连接至图21所示的导线架衬底300。半导体芯片61是通过凸块71，面朝下地接置于第一路由线46上。因此，该半导体芯片61是通过第一路由线46，电性连接至金属引线13，以进行信号传递，并电性连接至调节件20，以构成接地/电源连接。
[实施例4]
图23为本发明第四实施例的导线架衬底剖视图。
为了简要说明的目的，上述实施例中任何可作相同应用的叙述皆并于此，且无须再重复相同叙述。
该导线架衬底400与图21所示大致相同，不同处在于，其更包括从下方交替轮流形成的一第二防裂结构55及一第二路由线56。该第二防裂结构55覆盖金属架11的底面、金属引线13的底端、调节件20的底侧及树脂层30的底面。该第二路由线56侧向延伸于第二防裂结构55上，并包含接触金属架11、金属引线13及底部接触垫25的底部金属盲孔564。因此，该第二路由线56是热性导通并电性耦接至调节件20的底部接触垫 25及金属架11，以进行散热及接地/电源连接，并电性连接至金属引线13，以进行信号传递。
图24为本发明第四实施例中另一形式的导线架衬底剖视图。该导线架衬底410与图23所示大致相同，不同处在于，其更包括位于第一防裂结构45与第一路由线46间的一第一接合树脂47，以及位于第二防裂结构 55与第二路由线56间的一第二接合树脂57。第一路由线46侧向延伸于第一接合树脂47上，并通过贯穿第一防裂结构45及第一接合树脂47的顶部金属盲孔464，电性耦接至金属架11、调节件20的顶部接触垫23及金属引线13的顶端。第二路由线56侧向延伸于第二接合树脂57上，并通过贯穿第二防裂结构55及第二接合树脂57的底部金属盲孔564，电性耦接至金属架11、调节件20的底部接触垫25及金属引线13的底端。
图25为本发明第四实施例中又一形式的导线架衬底剖视图。该导线架衬底420与图23所示大致相同，不同处在于，第一防裂结构45及第二防裂结构55是通过第一接合树脂41及第二接合树脂51，而与调节件20 及树脂层30相隔。第一路由线46侧向延伸于第一防裂结构45上，并通过贯穿第一接合树脂41及第一防裂结构45的顶部金属盲孔464，电性耦接至金属架11、调节件20的顶部接触垫23及金属引线13的顶端。第二路由线56侧向延伸于第二防裂结构55上，并通过贯穿第二接合树脂51 及第二防裂结构55的底部金属盲孔564，电性耦接至金属架11、调节件 20的底部接触垫25及金属引线13的底端。
[实施例5]
图26-28为本发明第五实施例的导线架衬底制作方法图，其具有第一线路层。
图26及27分别为具有金属架11、多个金属引线13、调节件20、树脂层30及第一线路层43的剖视图及顶部立体示意图。该调节件20包含有位于其两侧处的顶部接触垫23及底部接触垫25。这些金属引线13位于金属架11内，并与金属架11保持距离，且侧向环绕调节件20，以作为垂直连接通道。该树脂层30接合至金属引线13及调节件20的外围侧壁，以提供金属引线13与调节件20间的机械接合力。第一线路层43通常由铜制成，其侧向延伸于树脂层30顶面，并电性耦接至金属引线13，且热性导通至调节件20的顶部接触垫23。
图28为从上方交替轮流形成第一防裂结构45及第一路由线46的剖视图。该第一防裂结构45自上方覆盖调节件20、树脂层30及第一线路层43。该第一路由线46侧向延伸于第一防裂结构45上，并通过接触第一线路层43的顶部金属盲孔464，电性连接至金属引线13，且热性导通至调节件20。
据此，已完成的未裁切导线架衬底500包括金属架11、金属引线13、调节件20、树脂层30、第一线路层43、第一防裂结构45及第一路由线 46。
图29为半导体组体510的剖视图，其是将半导体芯片61电性连接至图28所示的导线架衬底500。半导体芯片61是通过凸块71，覆晶式地接置于第一路由线46上，并通过第一路由线46及第一线路层43，电性连接至金属引线13。
图30为图29的半导体组体510移除金属架11及第一防裂结构45选定部位的剖视图。可通过各种方法进行移除步骤，包括化学刻蚀、机械裁切/切割或锯切，以将金属架11从树脂层30的外围边缘分离。
[实施例6]
图31-33为本发明第六实施例的导线架衬底制作方法图，其具有第一线路层及第二线路层。
图31为调节件20通过树脂层30而与导线架10接合的剖视图。调节件20位于导线架10的金属架11内，并被导线架10的金属引线13侧向环绕。该树脂层30填充于金属引线13之间，并贴合至调节件20的外围侧壁。在此实施例中，该调节件20包括位于其两侧处的顶部接触垫23及底部接触垫25，并通过金属贯孔27相互电性连接。
图32为分别形成第一线路层43及第二线路层53于树脂层30顶面及底面上的剖视图。该第一线路层43侧向延伸于树脂层30的顶面上，并电性耦接至金属引线13及调节件20的顶部接触垫23。该第二线路层53侧向延伸于树脂层30的底面上，并电性耦接至金属引线13及调节件20的底部接触垫25。
图33为从上方交替轮流形成第一防裂结构45及第一路由线46并从下方交替轮流形成第二防裂结构55及第二路由线56的剖视图。该第一防裂结构45自上方覆盖调节件20、树脂层30及第一线路层43。该第二防裂结构55自下方覆盖调节件20、树脂层30及第二线路层53。该第一路由线46侧向延伸于第一防裂结构45上，并通过接触第一线路层43的顶部金属盲孔464，电性连接至金属引线13及调节件20。该第二路由线56 侧向延伸于第二防裂结构55上，并通过接触第二线路层53的底部金属盲孔564，电性连接至金属引线13及调节件20。
据此，已完成的未裁切导线架衬底600包括金属架11、金属引线13、调节件20、树脂层30、第一线路层43、第一防裂结构45、第一路由线46、第二线路层53、第二防裂结构55及第二路由线56。
图34为半导体组体610的剖视图，其是将半导体芯片61电性连接至图33所示的导线架衬底600。半导体芯片61是通过凸块71，覆晶式地电性连接至第一路由线46上。因此，该半导体芯片61是通过第一路由线46、第一线路层43、金属引线13及第二线路层53，电性连接至第二路由线56，且半导体芯片61所产生的热可通过第一路由线46、第一线路层43、调节件20、第二练路层53及第二路由线56传导出。
[实施例7]
图35-43为本发明第七实施例的导线架衬底制作方法图，其具有另一形式的导线架。
图35及36分别为导线架10的顶部平面图及剖视图。该导线架10包括一外金属架11、多个金属引线13、内金属架15及多个联结杆16。每一金属引线13具有一外端131及一内端133，该外端131一体成型地连接至外金属架11，而内端133则朝内背离外金属架11。该内金属架15环绕外金属架11内的中心区域，并通过联结杆16连接至外金属架11。在此实施例中，该导线架10更进一步由其顶侧进行选择性半刻蚀工艺。据此，外金属架11、内金属架15及联结杆16的厚度减少，而金属引线13则具有阶梯状的横截面轮廓，其是由一水平延伸部136及一垂直凸出部137形成。在此图中，该垂直凸出部137是朝向上方向，由水平延伸部136的上表面凸出。
图37及38分别为设置调节件20的顶部平面图及剖视图，其设置于内金属架15内的中心区域处。内金属架15可控制调节件20置放时的准确度，该内金属架15会靠近调节件20的外围侧壁。调节件20的厚度大于外金属架11、内金属架15及联结杆16的厚度，并实质上相等于水平延伸部136加上垂直凸出部137的厚度。在此实施例中，该调节件20包括位于其两侧处的顶部接触垫23及底部接触垫25，并通过金属贯孔27相互电性连接。
图39、图40及图41分别为形成树脂层30的顶部平面图、底部平面图及剖视图。该树脂层30填充于金属引线13之间及内金属架15与调节件20之间的空间，并进一步自上方覆盖外金属架11、金属引线13的水平延伸部136、内金属架15及联结杆16。
图42为从上方交替轮流形成第一防裂结构45及第一路由线46的剖视图。该第一防裂结构45自上方覆盖金属引线13、调节件20及树脂层 30。该第一路由线46侧向延伸于第一防裂结构45上，并通过第一防裂结构45中的顶部金属盲孔464，电性连接至金属引线13，以进行信号传递，且电性连接至调节件20的顶部接触垫23，以构成接地/电源连接。
图43为从外金属架11分离出的导线架衬底700的底部平面图。切离外金属架11后，这些金属引线13会相互电性隔离，且金属引线13的外端131位于导线架700的外围边缘处。
如上述实施例所示，本发明构建出一种独特的导线架衬底，其具有与导线架合并的调节件及位于调节件/树脂界面上的防裂结构，以展现较佳可靠度。在本发明一较佳实施例中，该导线架衬底包括一调节件、多个金属引线、一树脂层、一第一防裂结构及一第一路由线。该导线架衬底可由下述步骤制得：提供一导线架，其包括多个金属引线，且更包括一内金属架及/或一外金属架，其中这些金属引线位于该外金属架内，且侧向环绕外金属架内的一预定区域，或者/以及这些金属引线位于内金属架外，并侧向环绕该内金属架；设置一调节件于外/内金属架内的该预定区域处，其中该调节件具有顶部接触垫于其顶侧及底部接触垫于其底侧；提供一树脂层，其覆盖调节件的外围侧壁，并填充于金属引线间的空间中；形成一第一防裂结构于该调节件的顶侧、这些金属引线的顶端及该树脂层的顶面；以及形成一第一路由线，其侧向延伸于第一防裂结构上，并通过顶部金属盲孔，热性导通至调节件的顶部接触垫，且电性耦接至金属引线的顶端。于沉积树脂层后，可将外金属架移除。选择性地，本发明的导线架衬底更可通过下述步骤而包括有一第二防裂结构及一第二路由线：形成一第二防裂结构于该调节件的底侧、这些金属引线的底端及该树脂层的底面下；以及形成一第二路由线，其侧向延伸于该第二防裂结构下，并通过底部金属盲孔，热性导通至调节件的底部接触垫，且电性耦接至金属引线的底端。
除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。
该调节件为非电子元件，其可作为散热座，并于处在外部或内部张力 /应力下时协助维持衬底的平整性。在一较佳实施例中，该调节件的热导率大于10W/mK，且包含有导热电绝缘块、位于导热电绝缘块顶侧的顶部接触垫、以及位于导热电绝缘块底侧的底部接触垫。为了提高结构强度，该调节件的机械强度通常大于树脂层的机械强度。例如，相较于树脂层大约 10GPa的环氧树脂弹性模量，调节件的弹性模量较佳是大于200GPa。此外，调节件的热膨胀系数(CTE)较佳是低于10ppm/℃，以降低芯片/衬底 CTE不匹配问题。具体地说，由于调节件的低CTE可降低芯片与垫设置区(被调节件覆盖)间的CTE不匹配现象，并抑制垫设置区于热循环时发生弯翘现象，故可避免对准调节件且被调节件完全覆盖的导电接点(如凸块) 发生裂损。选择性地，调节件的顶部接触垫与底部接触垫可相互电性连接。例如，为达接地/电源连接，调节件更可具有金属贯孔，其延伸贯穿导热电绝缘块，以提供顶部接触垫与底部接触垫的间的电性连接。
这些金属引线可作为信号垂直传导路径，且选择性地可提供能量传递及返回的接地/电源面。在一较佳实施例中，部分金属引线可通过第一线路层，电性连接至调节件的部分顶部接触垫，其中第一线路层是沉积于树脂层的顶面，并接触顶部接触垫及金属引线顶端；或者/并且部分金属引线可通过第二线路层，电性连接至调节件的部分底部接触垫，其中第二线路层是沉积于树脂层的底面，并接触底部接触垫及金属引线底端。该第一线路层及该第二线路层可为图案化金属层，其可提高导线架衬底的布线灵活度。
该树脂层可接合至调节件及金属引线。经由平坦化工艺，树脂层的顶面可与调节件的顶部接触垫外表面及金属引线顶端呈实质上共平面，而树脂层的底面可与调节件的底部接触垫外表面及金属引线底端呈实质上共平面。
第一防裂结构及第二防裂结构是呈电绝缘性，且可作为止裂件，以防止树脂层中形成不良裂痕。在一较佳实施例中，该第一防裂结构包含有一第一接合基层及混掺于第一接合基层中的一第一连续交错纤维片，而该第二防裂结构包含有一第二接合基层及混掺于第二接合基层中的一第二连续交错纤维片。第一及第二连续交错纤维片分别覆盖调节件/树脂界面的顶端及底端。通过第一及第二连续交错纤维片的交错结构，可避免产生于调节件/树脂界面或/及形成于树脂层中的裂痕延伸进入第一及第二防裂层结构中，进而可确保第一及第二防裂结构上的路由线的可靠度。
该第一路由线为图案化金属层，其侧向延伸于调节件顶侧及树脂层顶面上，并通过第一防裂结构而与调节件/树脂界面相隔。通过第一路由线与调节件/树脂界面间的第一防裂结构，可确保第一路由线的可靠度。同样地，该第二路由线为图案化金属层，其侧向延伸于调节件底侧及树脂层底面下方，并通过第二防裂结构而与调节件/树脂界面相隔，以确保第二路由线的可靠度。在一较佳实施例中，该第一路由线通过顶部金属盲孔，热性导通至调节件的顶部接触垫，并电性耦接至金属引线的顶端，而该第二路由线通过底部金属盲孔，热性导通至调节件的底部接触垫，并电性耦接至金属引线的底端。
本发明亦提供一种半导体组体，其中半导体芯片是通过各种连接媒介，包括导电凸块(如金凸块或焊料凸块)，电性连接至上述导线架衬底。例如，半导体芯片可通过对准且被调节件覆盖的多个凸块，电性连接至第一路由线。在一较佳实施例中，用于连接芯片的每一凸块皆完全位于被调节件完全覆盖的区域内，且每一凸块皆未侧向延伸超过调节件的外围边缘。
该组体可为第一级或第二级单晶或多晶装置。例如，该组体可为包含单一芯片或多枚芯片的第一级封装体。或者，该组体可为包含单一封装体或多个封装体的第二级模组，其中每一封装体可包含单一或多枚芯片。该半导体芯片可为封装芯片或未封装芯片。此外，该半导体芯片可为裸芯片，或是晶圆级封装晶粒等。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在一较佳实施例中，该第一防裂结构覆盖调节件顶侧、树脂层顶面及调节件/树脂界面，不论另一元件(如第一接合树脂)是否位于第一防裂结构与调节件之间以及第一防裂结构与树脂层之间。
「接置于」、「贴附于」语意包含与单一或多个元件间的接触与非接触。例如，在一较佳实施例中，第一路由线可贴附于第一接合基层，不论第一路由线是否接触第一接合基层或者与第一接合基层以第一接合树脂相隔。
「电性连接」、「电性耦接」的词意指直接或间接电性连接。例如，在一较佳实施例中，半导体芯片是通过第一路由线，电性连接至金属引线，并且不与金属引线接触。
通过此方法制备成的导线架衬底是为可靠度高、价格低廉、且非常适合大量制造生产。本发明的制作方法具有高度适用性，且是以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本发明的制作方法不需昂贵工具即可实施。因此，相较于传统技术，此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例是为例示之用，其中这些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使图式清晰，图式亦可能省略重复或非必要的元件及元件符号。

Claims (10)

1.一种导线架衬底，包括：
多个金属引线，其具有顶端及底端；
一调节件，其具有平坦且平行的顶侧及底侧、位于该顶侧的顶部接触垫及位于该底侧的底部接触垫，该调节件设置于这些金属引线所环绕的一指定位置内，其中该调节件热膨胀系数小于10ppm/℃，且热导率大于10W/mk；
一树脂层，其填充于这些金属引线间的空间中，并贴合至该调节件的外围侧壁；以及
一第一防裂结构，其包括一第一连续交错纤维片，该第一连续交错纤维片覆盖该调节件与该树脂层间的界面，并进一步侧向延伸于该调节件的该顶侧、这些金属引线的这些顶端及该树脂层的顶面上，并覆盖该调节件的该顶侧、这些金属引线的这些顶端及该树脂层的该顶面。
2.根据权利要求1所述的导线架衬底，其中该第一防裂结构更包括一第一接合基层，且该第一连续交错纤维片是混掺于该第一接合基层中。
3.根据权利要求2所述的导线架衬底，更包括：一第一路由线，其贴附于该第一接合基层上，并侧向延伸至该调节件及该树脂层上，其中该第一路由线以该第一连续交错纤维片及该第一接合基层而与该调节件与该树脂层间的该界面相隔，并通过贯穿该第一防裂结构的顶部金属盲孔，热性导通至该调节件的这些顶部接触垫，且电性耦接至这些金属引线。
4.根据权利要求3所述的导线架衬底，更包括：一金属架，其具有平坦的顶面与底面及一穿口，其中该金属架被这些金属引线环绕，且该调节件设置于该穿口内，并与该金属架的内侧壁保持距离。
5.根据权利要求1所述的导线架衬底，其中该树脂层的热膨胀系数高于该调节件的该热膨胀系数。
6.根据权利要求1所述的导线架衬底，其中该调节件的弹性模量大于200GPa。
7.根据权利要求3所述的导线架衬底，更包括：一第二防裂结构，其覆盖该调节件的该底侧、这些金属引线的这些底端及该树脂层的底面，其中该第二防裂结构包括一第二连续交错纤维片，其侧向延伸于该调节件与该树脂层间的该界面。
8.根据权利要求7所述的导线架衬底，更包括：一第二路由线，其侧向延伸至该调节件及该树脂层上，其中该第二路由线以该第二防裂结构而与该调节件与该树脂层间的该界面相隔，并通过贯穿该第二防裂结构的底部金属盲孔，热性导通至该调节件的这些底部接触垫，且电性耦接至这些金属引线。
9.根据权利要求1所述的导线架衬底，其中该调节件的这些顶部接触垫电性耦接至这些底部接触垫。
10.一种覆晶组体，其包括：
如权利要求3、4、7或8所述的导线架衬底；以及
一半导体芯片，其通过多个凸块，电性连接至该导线架衬底，这些凸块设于该半导体芯片与该导线架衬底间的空间中，其中至少一所述凸块重叠于该调节件上，并通过该第一路由线，电性连接至这些金属引线。
CN201910332634.XA 2018-07-26 2019-04-24 具有调节件及防裂结构的导线架衬底及其覆晶组体 Expired - Fee Related CN110783300B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/046,243 2018-07-26
US16/046,243 US20180359886A1 (en) 2014-03-07 2018-07-26 Methods of making interconnect substrate having stress modulator and crack inhibiting layer and making flip chip assembly thereof
US16/279,696 2019-02-19
US16/279,696 US11291146B2 (en) 2014-03-07 2019-02-19 Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same

Publications (2)

Publication Number Publication Date
CN110783300A CN110783300A (zh) 2020-02-11
CN110783300B true CN110783300B (zh) 2021-08-13

Family

ID=69383004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910332634.XA Expired - Fee Related CN110783300B (zh) 2018-07-26 2019-04-24 具有调节件及防裂结构的导线架衬底及其覆晶组体

Country Status (3)

Country Link
KR (1) KR102228633B1 (zh)
CN (1) CN110783300B (zh)
TW (1) TWI703689B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990353B2 (en) 2017-11-29 2024-05-21 Pep Innovation Pte. Ltd. Semiconductor device with buffer layer
WO2022015245A1 (en) * 2020-07-15 2022-01-20 Pep Innovation Pte. Ltd. Semiconductor device with buffer layer
TWI745072B (zh) * 2020-09-07 2021-11-01 鈺橋半導體股份有限公司 具緩衝層及導熱摻物之線路板
CN114158178B (zh) * 2020-09-08 2023-11-07 钰桥半导体股份有限公司 具缓冲层及导热掺加物的线路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560911A (zh) * 2004-02-23 2005-01-05 威盛电子股份有限公司 电路载板的制造方法
US20120187557A1 (en) * 2011-01-25 2012-07-26 Shinko Electric Industries Co., Ltd. Semiconductor package and method for manufacturing semiconductor package
US20170301617A1 (en) * 2014-03-07 2017-10-19 Bridge Semiconductor Corporation Leadframe substrate with isolator incorporated therein and semiconductor assembly and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294352A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 素子搭載基板およびそれを用いる半導体装置
JP2008274046A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd プリプレグとこれを用いたプリント配線板の製造方法
DE102010038933A1 (de) * 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
US20140251658A1 (en) * 2013-03-07 2014-09-11 Bridge Semiconductor Corporation Thermally enhanced wiring board with built-in heat sink and build-up circuitry
KR101423401B1 (ko) * 2012-12-10 2014-07-24 주식회사 두산 다층 인쇄 회로 기판 및 그 제조 방법
US20170263546A1 (en) * 2014-03-07 2017-09-14 Bridge Semiconductor Corporation Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof
US20180040531A1 (en) * 2014-03-07 2018-02-08 Bridge Semiconductor Corporation Method of making interconnect substrate having routing circuitry connected to posts and terminals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560911A (zh) * 2004-02-23 2005-01-05 威盛电子股份有限公司 电路载板的制造方法
US20120187557A1 (en) * 2011-01-25 2012-07-26 Shinko Electric Industries Co., Ltd. Semiconductor package and method for manufacturing semiconductor package
US20170301617A1 (en) * 2014-03-07 2017-10-19 Bridge Semiconductor Corporation Leadframe substrate with isolator incorporated therein and semiconductor assembly and manufacturing method thereof

Also Published As

Publication number Publication date
CN110783300A (zh) 2020-02-11
KR20200012712A (ko) 2020-02-05
TWI703689B (zh) 2020-09-01
TW202008535A (zh) 2020-02-16
KR102228633B1 (ko) 2021-03-16

Similar Documents

Publication Publication Date Title
CN110783300B (zh) 具有调节件及防裂结构的导线架衬底及其覆晶组体
US11291146B2 (en) Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US7745253B2 (en) Ribbon bonding in an electronic package
KR100186331B1 (ko) 적층형 패키지
US8248803B2 (en) Semiconductor package and method of manufacturing the same
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US10361151B2 (en) Wiring board having isolator and bridging element and method of making wiring board
US20190267307A1 (en) Heat conductive wiring board and semiconductor assembly using the same
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
KR100800476B1 (ko) 반도체 패키지 및 그 제조방법과 반도체 모듈 및 그제조방법
TW201941394A (zh) 線路基板、堆疊式半導體組體及其製作方法
TWI720497B (zh) 導熱線路板及其半導體組體
CN111885810B (zh) 导热线路板及其半导体组体
TWI675424B (zh) 線路基板、其堆疊式半導體組體及其製作方法
US20060170087A1 (en) Semiconductor device
TW201937673A (zh) 具有散熱特性之三維可堆疊式半導體組體
CN110767622A (zh) 具有应力调节件的互连基板、其覆晶组件及其制作方法
CN112086402B (zh) 具有跨过界面的桥接件的线路板
CN111162053A (zh) 具有应力调节件的互连基板、其覆晶组件及其制作方法
TW202410362A (zh) 具有供電及熱通過之雙重傳導通道的半導體組體
CN114158178A (zh) 具缓冲层及导热掺加物的线路板
TW201931532A (zh) 設有電性元件之導線架基板及其半導體組體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210813