JP5262983B2 - モールドパッケージおよびその製造方法 - Google Patents
モールドパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5262983B2 JP5262983B2 JP2009120568A JP2009120568A JP5262983B2 JP 5262983 B2 JP5262983 B2 JP 5262983B2 JP 2009120568 A JP2009120568 A JP 2009120568A JP 2009120568 A JP2009120568 A JP 2009120568A JP 5262983 B2 JP5262983 B2 JP 5262983B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- heat dissipation
- substrate
- mold
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
図1(a)は、本発明の第1実施形態に係るモールドパッケージ1の概略平面構成を示す図であり、図1(b)は、同モールドパッケージ1の概略断面構成を示す図である。なお、図1(a)および以下の各実施形態のパッケージの平面図においては、モールド樹脂40内部の各要素を、モールド樹脂40を透過して示してある。
図3(a)は、本発明の第2実施形態に係るモールドパッケージ1aの概略平面構成を示す図であり、図3(b)は、同モールドパッケージ1aの概略断面構成を示す図である。
図4(a)は、本発明の第3実施形態に係るモールドパッケージ1bの概略平面構成を示す図であり、図4(b)は、同モールドパッケージ1bの概略断面構成を示す図である。
図5(a)は、本発明の第4実施形態に係るモールドパッケージ1cの概略平面構成を示す図であり、図5(b)は、同モールドパッケージ1cの概略断面構成を示す図である。
図7(a)は、本発明の第5実施形態に係るモールドパッケージ1dの概略平面構成を示す図であり、図7(b)は、同モールドパッケージ1dの概略断面構成を示す図である。上記第4実施形態に示した接着層31を有する構成においても、基板11を上記アイランドに代えてヒートシンク11としてもよい。なお、このヒートシンク11は上記第2実施形態と同様のものにできる。
図8(a)は、本発明の第6実施形態に係るモールドパッケージ1eの概略平面構成を示す図であり、図8(b)は、同モールドパッケージ1eの概略断面構成を示す図である。上記第4実施形態に示した接着層31を有する構成においても、基板12を上記アイランドに代えて配線基板12としてもよい。なお、この配線基板12は上記第3実施形態と同様のものにできる。
図9(a)は、本発明の第7実施形態に係るモールドパッケージ1fの概略平面構成を示す図であり、図9(b)は、同モールドパッケージ1fの概略断面構成を示す図である。
図10(a)は、本発明の第8実施形態に係るモールドパッケージ1gの概略平面構成を示す図であり、図10(b)は、同モールドパッケージ1gの概略断面構成を示す図である。
図11(a)は、本発明の第9実施形態に係るモールドパッケージ1hの概略平面構成を示す図であり、図11(b)は、同モールドパッケージ1hの概略断面構成を示す図である。
図12は、本発明の第10実施形態に係るモールドパッケージの要部を示す概略断面図であり、基板としてのアイランド10と放熱シート30との接合界面を拡大して示す図である。
図13(a)は、本発明の第11実施形態に係るモールドパッケージ1iの概略平面構成を示す図であり、図13(b)は、同モールドパッケージ1iの概略断面構成を示す図である。なお、本実施形態は上記各実施形態に適用が可能であるが、ここでは、上記第1実施形態に対して本実施形態を適用した場合について述べる。
図14は、本発明の第12実施形態に係るモールドパッケージの製造方法の要部を示す概略断面図であり、当該製造方法における樹脂封止工程を示す概略断面図である。なお、本実施形態は上記各実施形態に適用が可能であるが、ここでは、上記第1実施形態に対して本実施形態を適用した場合について述べる。
図15は、本発明の第13実施形態に係るモールドパッケージの概略平面構成を示す図である。上記第1実施形態では、1個の放熱シート30上に1個のアイランド10が搭載されていたが、図15に示されるように、1個の放熱シート30上に複数個のアイランド10を搭載してもよい。
図16は、本発明の第14実施形態に係るモールドパッケージの概略平面構成を示す図である。本実施形態のモールドパッケージは、発熱素子としての電子部品20と放熱が不要な回路基板80および制御素子81とを組み合わせたものである。
図17は、本発明の第15実施形態に係るモールドパッケージの製造方法の要部を示す概略断面図であり、アイランド10と放熱シート30との貼り付け工程、およびその後の樹脂封止工程を示す工程図である。なお、ここでは、基板としてアイランド10を用いた例を示しているが、上記したヒートシンク11や配線基板12を用いた場合についても同様である。
図18は、本発明の第16実施形態に係るモールドパッケージの製造方法の要部を示す概略断面図であり、アイランド10と放熱シート30との貼り付け工程を示す工程図である。
図19は、本発明の第17実施形態に係るモールドパッケージの製造方法の要部を示す概略断面図であり、アイランド10と放熱シート30との貼り付け工程を示す工程図である。
ところで、上記第15〜第17実施形態では、電子部品20の搭載およびワイヤボンディングされたワークに対して、予めアイランド10の他面10bに放熱シート30の一面30aを熱圧着して貼り付けた後、樹脂封止を行う方法を示したが、この熱圧着のタイミングは、樹脂封止前に行うものであればよく、電子部品20の搭載およびワイヤボンディング後に限るものではない。
なお、電子部品20としては、上記パワー素子などに限定されるものではなく、基板10〜12に搭載可能なものであれば、特に限定されない。また、電子部品の数も複数個であってもよい。
10a アイランドの一面
10b アイランドの他面
11 基板としてのヒートシンク
11a ヒートシンクの一面
11b ヒートシンクの他面
12 基板としての配線基板
12a 配線基板の一面
12b 配線基板の他面
20 電子部品
30 放熱シート
30a 放熱シートの一面
30b 放熱シートの他面
31 接着層
40 モールド樹脂
200 外部の部材としての放熱用筺体
400 押さえ治具
Claims (7)
- 板状をなす基板(10〜12)を備え、
前記基板(10〜12)の一面(10a〜12a)に電子部品(20)が搭載され、前記基板(10〜12)の他面(10b〜12b)に放熱部材(30)が接合されており、
前記放熱部材(30)を露出させつつ、前記電子部品(20)および前記基板(10〜12)がモールド樹脂(40)によって封止されているモールドパッケージにおいて、
前記放熱部材は、前記モールド樹脂(40)よりもヤング率が小さく且つ熱伝導率が大きい樹脂よりなるシート状の放熱シート(30)であり、
前記放熱シート(30)の一面(30a)が前記基板(10〜12)の前記他面(10b〜12b)に接合されており、前記放熱シート(30)の他面(30b)が前記モールド樹脂(40)から露出しており、
前記放熱シート(30)の他面(30b)は、前記モールド樹脂(40)の外面よりも外方に突出した状態で前記モールド樹脂(40)から露出していることを特徴とするモールドパッケージ。 - 前記放熱シート(30)の一面(30a)と前記基板(10〜12)の前記他面(10b〜12b)との間には、前記放熱シート(30)と前記基板(10〜12)とを接着するとともに熱伝導性を有する接着層(31)が介在しており、この接着層(31)を介して、前記放熱シート(30)と前記基板(10〜12)とが接合されていることを特徴とする請求項1に記載のモールドパッケージ。
- 前記放熱シート(30)の一面(30a)と前記基板(10〜12)の前記他面(10b〜12b)とは直接接触し、前記放熱シート(30)を構成する樹脂の粘着力により接合されていることを特徴とする請求項1に記載のモールドパッケージ。
- 前記放熱シート(30)は、前記基板(10〜12)よりもヤング率が小さいものであることを特徴とする請求項1ないし3のいずれか1つに記載のモールドパッケージ。
- 前記基板(10〜12)の前記他面(10b〜12b)は粗化処理されており、この粗化処理された当該他面(10b〜12b)に対して前記放熱シート(30)の前記一面(30a)が接合されていることを特徴とする請求項1ないし4のいずれか1つに記載のモールドパッケージ。
- 板状をなす基板(10〜12)の一面(10a〜12a)に電子部品(20)を搭載し、前記基板(10〜12)の他面(10b〜12b)に放熱部材(30)を接合した後、前記放熱部材(30)を露出させつつ、前記電子部品(20)および前記基板(10〜12)をモールド樹脂(40)によって封止するようにしたモールドパッケージの製造方法において、
前記放熱部材として、前記モールド樹脂(40)よりもヤング率が小さく且つ熱伝導率が大きい樹脂よりなるシート状の放熱シート(30)を用い、
前記基板(10〜12)の前記他面(10b〜12b)を前記放熱シート(30)の一面(30a)に押し付けて熱圧着することにより、前記基板(10〜12)の前記他面(10b〜12b)に前記放熱シート(30)の一面(30a)を接合する熱圧着工程を有し、
前記熱圧着工程では、前記放熱シート(30)として、前記一面(30a)に熱可塑性樹脂よりなる接着層(31)が設けられたものを用意し、
前記接着層(31)を介して、前記放熱シート(30)の前記一面(30a)上に前記基板(10〜12)を搭載した後、前記接着層(30)を構成する熱可塑性樹脂のガラス転移温度以上の温度とされた押さえ治具(400)によって、前記基板(10〜12)の前記放熱シート(30)への押し付けを行うことを特徴とするモールドパッケージの製造方法。 - 前記基板(10〜12)の前記一面(10a〜12a)に前記電子部品(20)を搭載する前に、前記押さえ治具(400)によって前記基板(10〜12)を前記放熱シート(30)へ押し付ける前記熱圧着工程を行うことを特徴とする請求項6に記載のモールドパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120568A JP5262983B2 (ja) | 2009-05-19 | 2009-05-19 | モールドパッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120568A JP5262983B2 (ja) | 2009-05-19 | 2009-05-19 | モールドパッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272556A JP2010272556A (ja) | 2010-12-02 |
JP5262983B2 true JP5262983B2 (ja) | 2013-08-14 |
Family
ID=43420380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120568A Expired - Fee Related JP5262983B2 (ja) | 2009-05-19 | 2009-05-19 | モールドパッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5262983B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5576824B2 (ja) * | 2011-04-12 | 2014-08-20 | 日本特殊陶業株式会社 | センサ |
JP2013070026A (ja) | 2011-09-08 | 2013-04-18 | Rohm Co Ltd | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
JP6076675B2 (ja) * | 2011-10-31 | 2017-02-08 | ローム株式会社 | 半導体装置 |
JP2013229369A (ja) * | 2012-04-24 | 2013-11-07 | Denso Corp | モールドパッケージ |
JP5862443B2 (ja) | 2012-05-10 | 2016-02-16 | 株式会社デンソー | 燃料気化器 |
JP6015419B2 (ja) * | 2012-12-20 | 2016-10-26 | トヨタ自動車株式会社 | リアクトルとその製造方法 |
JP2015023211A (ja) | 2013-07-22 | 2015-02-02 | ローム株式会社 | パワーモジュールおよびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125826A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 半導体装置及びその製法 |
JP4479121B2 (ja) * | 2001-04-25 | 2010-06-09 | 株式会社デンソー | 半導体装置の製造方法 |
JP4089636B2 (ja) * | 2004-02-19 | 2008-05-28 | 三菱電機株式会社 | 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法 |
JP2007165692A (ja) * | 2005-12-15 | 2007-06-28 | Denso Corp | 電子装置の製造方法 |
-
2009
- 2009-05-19 JP JP2009120568A patent/JP5262983B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010272556A (ja) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4453498B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
US7772036B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
JP6076675B2 (ja) | 半導体装置 | |
US20080224282A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
JP2013138087A (ja) | 半導体モジュール及びその製造方法 | |
JP2013258354A (ja) | モールドパッケージおよびその製造方法 | |
JP6480550B2 (ja) | ワイヤボンディング方法、および半導体装置 | |
JP2005191146A (ja) | 混成集積回路装置の製造方法 | |
US7589402B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2006191143A (ja) | 半導体装置 | |
JP2017028131A (ja) | パッケージ実装体 | |
JPH08148608A (ja) | 半導体装置及びその製造方法及び半導体装置用基板 | |
JP2010103231A (ja) | 電子装置 | |
JP2015018860A (ja) | 半導体パッケージの製造方法 | |
JP2010251527A (ja) | 電子部品および電子部品の製造方法 | |
JPH06163737A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JPH07170048A (ja) | フレキシブルプリント配線板の部品実装構造及び部品実装方法 | |
JP2968704B2 (ja) | 半導体装置 | |
JPH09129813A (ja) | リードフレームおよびこれを用いた半導体装置 | |
JP4797817B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5262983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |