JP6076675B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6076675B2
JP6076675B2 JP2012224920A JP2012224920A JP6076675B2 JP 6076675 B2 JP6076675 B2 JP 6076675B2 JP 2012224920 A JP2012224920 A JP 2012224920A JP 2012224920 A JP2012224920 A JP 2012224920A JP 6076675 B2 JP6076675 B2 JP 6076675B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
layer
bonding
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012224920A
Other languages
English (en)
Other versions
JP2013118353A (ja
Inventor
尚司 安永
尚司 安永
守 山上
守 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012224920A priority Critical patent/JP6076675B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to PCT/JP2012/076685 priority patent/WO2013065474A1/ja
Priority to CN201280053813.6A priority patent/CN104025287B/zh
Priority to CN201711277647.9A priority patent/CN107749401A/zh
Priority to US14/355,002 priority patent/US9070659B2/en
Publication of JP2013118353A publication Critical patent/JP2013118353A/ja
Priority to US14/722,745 priority patent/US9613883B2/en
Application granted granted Critical
Publication of JP6076675B2 publication Critical patent/JP6076675B2/ja
Priority to US15/439,625 priority patent/US9905499B2/en
Priority to US15/868,798 priority patent/US10504822B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置に関する。
従来から、種々の半導体装置の一つとしてＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される電源制御用の半導体装置がある。このような半導体装置は、大きな電力を制御することが多く発熱し易いので、複数の半導体チップと、複数のダイパッド部と、放熱板となる金属層と、接合層と、封止樹脂と、を備える。複数の半導体チップは複数のダイパッド部にそれぞれ配置されている。各ダイパッド部は、接合層を介して金属層に接合されている。封止樹脂は、複数の半導体チップと複数のダイパッド部と放熱板と接合層とを覆っている。ＩＰＭと称される半導体装置は、たとえば、特許文献１に記載されている。
このような半導体装置は基板（回路基板）に実装される。半導体装置が基板に実装されている状態においては、放熱板は、半導体装置外部の比較的大きい放熱部材に正対させられる。接合層が封止樹脂の外部にまで漏れてしまうと、金属層と放熱部材との間に隙間が生じるおそれがある。このことは、半導体チップからの熱を放熱部材に効率よく伝達することの妨げとなっている。
放熱層と封止樹脂とは、互いの材質が異なる。このため、放熱層の外縁と封止樹脂との境界が剥離するおそれがある。この剥離が封止樹脂の内方に伝播すると半導体チップの放熱が妨げられたり、半導体チップが腐食するといった不具合が生じうる。
アルミニウムからなるワイヤをボンディングする場合、ワイヤに対して圧力と振動とを加える。この圧力および振動は、ダイパッド部やワイヤボンディング部にも負荷される。ダイパッド部やワイヤボンディング部が揺れたり、変形したりすると、ワイヤを適切にボンディングすることができない。
このような半導体装置は基板（回路基板）に実装される。半導体装置が基板に実装されている状態においては、放熱板は、半導体装置外部の比較的大きい放熱部材に正対させられる。また、ダイパッド部の上に複数の半導体チップをはんだペーストを介して搭載するとともに、大電流を流せるようにより太くて堅いアルミニウム等のワイヤを用いて各半導体チップとリードとを電気的に接続するようにしている。
上述のような半導体装置では、複数の半導体チップの取り付け時に、隣接する半導体チップ間のはんだペーストが繋がってしまうことがある。また、はんだペーストの一部のみがダイパッド部の端部に達っしてしまうはんだ食われが生じるおそれがある。あるいは、はんだペーストの表面張力等によって各半導体チップの位置が所望の位置からずれてしまうことがある。各半導体チップの搭載位置がずれると堅いワイヤによるボンディングが難しくなる場合があった。また、この問題を避けるために、半導体チップ間の距離を大きくとることにより、半導体装置の外形が大きくなってしまうという問題があった。
特開２００９−１０５３８９号公報
本発明は、上記した事情のもとで考え出されたものであって、より効率よく半導体チップからの熱を放熱することのできる半導体装置を提供することをその課題とする。
本発明の第１の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載された半導体チップと、上記ダイパッド部の上記裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、上記凹部に配置された放熱層と、を備え、上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置する部分を有する溝を有しており、上記放熱層は、一部が上記溝に充填され、且つ、上記ダイパッド部の上記裏面に接する接合層を有することを特徴としている。
本発明の好ましい実施の形態においては、上記放熱層は、上記接合層に対して上記ダイパッド部とは反対側に積層された金属層を有する。
本発明の好ましい実施の形態においては、上記金属層は、Ｃｕからなる。
本発明の好ましい実施の形態においては、上記接合層は、樹脂からなる。
本発明の好ましい実施の形態においては、上記金属層の一部は、その厚さ方向において上記凹部から突出している。
本発明の好ましい実施の形態においては、上記溝は、上記裏面が広がる方向において上記金属層に対して外側に位置する。
本発明の好ましい実施の形態においては、上記凹部は、上記金属層と上記溝との間に位置する部分を有する底面を有する。
本発明の好ましい実施の形態においては、上記溝は、上記裏面が広がる方向において上記ダイパッド部から離間するほど、上記ダイパッド部の厚さ方向において上記裏面側から上記主面側に位置するように傾斜している。
本発明の好ましい実施の形態においては、上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記底面に繋がる第１側面、上記第１側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有しており、上記金属層は、上記裏面が広がる方向において少なくとも一部が上記第１側面と上記第２側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第１側面と重なっている。
本発明の好ましい実施の形態においては、上記支持面と上記金属層との間に、上記接合層の一部が介在する。
本発明の第２の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有する複数のダイパッド部と、上記複数のダイパッド部の上記主面に格別に搭載された複数の半導体チップと、上記各ダイパッド部の内の少なくとも一部の上記各裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、上記凹部に配置された放熱層と、を備え、上記凹部は、上記裏面側において上記各ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置するように形成された溝を有しており、上記放熱層は、一部が上記溝に充填され、且つ、上記各ダイパッド部の上記裏面に共通に接する接合層を有することを特徴としている。
本発明の第３の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載された半導体チップと、樹脂底面から凹んでいるとともに上記ダイパッド部の上記裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、上記凹部に配置された放熱層と、を備え、上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記樹脂底面に繋がる第１側面、上記第１側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有しており、上記放熱層は、上記裏面が広がる方向において少なくとも一部が上記第１側面と上記第２側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第１側面と重なる放熱層、および上記放熱層と上記ダイパッド部との間に介在する接合層、を有することを特徴としている。
本発明の好ましい実施の形態においては、上記放熱層は、金属からなる。
本発明の好ましい実施の形態においては、上記金属は、Ｃｕである。
本発明の好ましい実施の形態においては、上記接合層は、樹脂からなる。
本発明の好ましい実施の形態においては、上記支持面と上記放熱層との間に、上記接合層の一部が介在する。
本発明の好ましい実施の形態においては、上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置する部分を有する溝を有しており、上記接合層は、一部が上記溝に充填されている。
本発明の好ましい実施の形態においては、上記放熱層の一部は、その厚さ方向において上記凹部から突出している。
本発明の好ましい実施の形態においては、上記溝は、上記裏面が広がる方向において上記放熱層に対して外側に位置する。
本発明の好ましい実施の形態においては、上記凹部は、上記放熱層と上記溝との間に位置する部分を有する凹部底面を有する。
本発明の好ましい実施の形態においては、上記凹部は、上記裏面が広がる方向において上記ダイパッド部から離間するほど、上記ダイパッド部の厚さ方向において上記裏面側から上記主面側に位置するように傾斜している。
本発明の第４の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有する複数のダイパッド部と、上記複数のダイパッド部の上記主面に各別に搭載された複数の半導体チップと、樹脂底面から凹んでいるとともに上記ダイパッド部の内の少なくとも一部の上記各裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、上記凹部に配置された放熱層と、を備え、上記凹部は、上記裏面側において上記各ダイパッド部よりも外側に位置し、上記樹脂底面に繋がる第１側面、上記第１側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有しており、上記放熱層は、上記裏面が広がる方向において少なくとも一部が上記第１側面と上記第２側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第１側面と重なる放熱層、および上記放熱層と上記各ダイパッド部との間に介在する接合層、を有することを特徴としている。
本発明の第５の側面によって提供される半導体装置は、互いに反対方向を向くダイパッド主面およびダイパッド裏面を有するダイパッド部と、上記ダイパッド主面に搭載された半導体チップと、底面から凹んでいるとともに上記ダイパッド裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、上記凹部に配置され、上記ダイパッド裏面に対面する放熱層主面およびこの放熱層主面とは反対側にある放熱層裏面を有し、且つ、上記ダイパッド部に接合された放熱層と、を備え、上記放熱層は、上記ダイパッド裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記放熱層裏面に繋がる第１側面、上記第１側面に繋がり、上記放熱層主面が向く方向を向く中間面、上記中間面に繋がり、上記ダイパッド裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有することを特徴としている。
本発明の好ましい実施の形態においては、上記放熱層は、セラミックスからなる。
本発明の好ましい実施の形態においては、上記第１側面、上記中間面、および上記第２側面は、上記封止樹脂部に接している。
本発明の好ましい実施の形態においては、上記放熱層の上記放熱層裏面は、上記封止樹脂部の上記底面と面一とされている。
本発明の好ましい実施の形態においては、上記第１側面と上記中間面とは、第１角部を形成している。
本発明の好ましい実施の形態においては、上記中間面と上記第２側面とは、第２角部を形成している。
本発明の好ましい実施の形態においては、上記第１角部および第２角部の少なくともいずれかは、直角である。
本発明の好ましい実施の形態においては、上記第１側面の上記放熱層の厚さ方向寸法は、上記第２側面の上記放熱層の厚さ方向寸法よりも大である。
本発明の好ましい実施の形態においては、上記放熱層と上記ダイパッド部とは、接合層を介して接合されている。
本発明の好ましい実施の形態においては、上記放熱層の上記放熱層主面には、上記放熱層の厚さ方向に対して直角である方向に延びる複数の溝が形成されている。
本発明の好ましい実施の形態においては、上記各溝は、断面矩形状である。
本発明の好ましい実施の形態においては、上記複数の溝のいずれかは、上記接合層に接している。
本発明の好ましい実施の形態においては、上記複数の溝のいずれかは、上記封止樹脂部に接している。
本発明の第６の側面によって提供される半導体装置は、互いに反対方向を向くダイパッド主面およびダイパッド裏面を有する複数のダイパッド部と、上記複数のダイパッド主面に各別に搭載された複数の半導体チップと、底面から凹んでいるとともに上記各ダイパッド裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、上記凹部に配置され、上記ダイパッド裏面に対面する放熱層主面およびこの放熱層主面とは反対側にある放熱層裏面を有し、且つ、上記各ダイパッド部に共通に接合された放熱層と、を備え、上記放熱層は、上記ダイパッド裏面が広がる方向において上記各ダイパッド部よりも外側に位置し、上記放熱層裏面に繋がる第１側面、上記第１側面に繋がり、上記放熱層主面が向く方向を向く中間面、上記中間面に繋がり、上記ダイパッド裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有することを特徴としている。
本発明の第７の側面によって提供されるワイヤボンディング方法は、１対の押さえ片を、ボンディング対象物の互いに離間した２か所に押圧した状態で、上記ボンディング対象物のうち上記１対の押さえ片が離間する方向において上記１対の押さえ片の間に位置する部位にワイヤをボンディングするワイヤボンディング工程を有することを特徴としている。
本発明の好ましい実施の形態においては、上記ワイヤボンディング工程においては、上記ボンディング対象物のうち上記１対の押さえ片を結ぶ直線と交差する部位に上記ワイヤをボンディングする。
本発明の好ましい実施の形態においては、上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、１以上の電極を有する半導体チップと、を含み、上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記１対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングする。
本発明の好ましい実施の形態においては、上記半導体チップは、複数の電極を有しており、上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記１対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする。
本発明の好ましい実施の形態においては、上記ボンディング対象物は、金属板からなるワイヤボンディング部を含み、上記ワイヤボンディング工程においては、上記ワイヤボンディング部に対して上記１対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする。
本発明の好ましい実施の形態においては、上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、１以上の電極を有する半導体チップと、上記ダイパッド部と離間したワイヤボンディング部と、を含み、上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記１対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングし、上記ワイヤボンディング工程の後に、上記ワイヤボンディング部に対して追加の１対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする追加のワイヤボンディング工程を有する。
本発明の好ましい実施の形態においては、上記半導体チップは、複数の電極を有しており、上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記１対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする。
本発明の好ましい実施の形態においては、上記ワイヤは、アルミからなる。
本発明の好ましい実施の形態においては、上記ワイヤボンディング工程においては、上記ワイヤに対して圧力および振動を加える。
本発明の第８の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載されており、１以上の電極を有する半導体チップと、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、を備え、上記ダイパッド部には、互いに離間する１対の押さえ痕が形成されており、上記電極のうち上記１対の押さえ痕が離間する方向において上記１対の押さえ痕の間に位置する部位にワイヤの一端がボンディングされていることを特徴としている。
本発明の好ましい実施の形態においては、上記ワイヤの一端は、上記電極のうち上記１対の押さえ痕を結ぶ直線と交差する部位にボンディングされている。
本発明の好ましい実施の形態においては、上記ダイパッド部に対して離間したワイヤボンディング部をさらに備えており、上記ワイヤボンディング部には、互いに離間する追加の１対の押さえ痕が形成されており、上記ワイヤボンディング部のうち上記追加の１対の押さえ痕が離間する方向において上記追加の１対の押さえ痕の間に位置する部位に上記ワイヤの他端がボンディングされている。
本発明の好ましい実施の形態においては、上記ワイヤの他端は、上記ワイヤボンディング部のうち上記追加の１対の押さえ痕を結ぶ直線と交差する部位にボンディングされている。
本発明の第９の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載されており、１以上の電極を有する半導体チップと、上記半導体チップとワイヤを介して電気的に接続されるリードと、上記ダイパッド部、上記半導体チップおよび上記リードの一部を覆う封止樹脂部と、を備え、上記リードの上記ワイヤの一端がボンディングされている接続部を挟む上記リードの表面には、互いに離間する１対の押さえ痕が形成されていることを特徴としている。
本発明の好ましい実施の形態においては、上記押さえ痕を有するリードは、押さえ痕のないリードよりも幅広の部分を有する。
本発明の好ましい実施の形態においては、上記ワイヤは太さの異なる種類を有し、上記押さえ痕は太さの太い上記ワイヤの接続部の近くのみに形成されている。
本発明の好ましい実施の形態においては、上記半導体チップは複数あり、上記太さの太いワイヤは一部の上記半導体チップと上記リードとの間のみを電気的に接続する。
本発明の好ましい実施の形態においては、上記半導体チップを挟む上記ダイパッドの表面には、上記半導体チップを挟んで互いに離間する１対の押さえ痕が形成されている。
本発明の好ましい実施の形態においては、上記半導体チップは、複数あり、かつ、出力トランジスタとその制御用の半導体チップとを含み、上記リードの押さえ痕は、上記出力トランジスタと接続された上記リードの接続部を挟んで互いに離間するように形成されている。
本発明の第１０の側面によって提供される半導体装置の製造方法は、ダイパッド部の主面に導電性接合ペーストを塗布する塗布工程と、上記主面が向く方向視における大きさが、上記導電性接合ペーストが塗布された領域よりも大である半導体チップの裏面を、上記主面が向く方向視において上記導電性接合ペーストが塗布された領域を内方に含むように上記導電性接合ペーストに接しさせる載置工程と、上記導電性接合ペーストを軟化させた後に硬化させることにより導電性接合材を形成する接合工程と、を備えることを特徴としている。
本発明の好ましい実施の形態においては、上記導電性接合ペーストは、はんだペーストである。
本発明の好ましい実施の形態においては、上記塗布工程においては、開口を有するマスクによって上記主面を覆った後に、上記開口に上記導電性接合ペーストを埋める。
本発明の好ましい実施の形態においては、上記半導体チップの上記裏面は、上記ダイパッド部の上記主面よりも上記導電性接合ペーストに対する濡れ性が高い。
本発明の好ましい実施の形態においては、上記半導体チップの上記裏面は、Ａｇ、Ａｕ、Ｎｉまたはこれらの金属を含む合金からなり、上記ダイパッド部の上記主面は、Ｃｕ、ＦｅＮｉ合金、Ｆｅのいずれかからなる。
本発明の第１１の側面によって提供される半導体装置は、主面を有するダイパッド部と、裏面を有する半導体チップと、上記ダイパッド部の上記主面および上記半導体チップの上記裏面の間に介在し、上記ダイパッド部と上記半導体チップとを接合する導電性接合材と、を備えており、上記半導体チップの上記裏面と上記導電性接合材との接合面積は、上記ダイパッド部の上記主面と上記導電性接合材との接合面積よりも大であることを特徴としている。
本発明の好ましい実施の形態においては、上記導電性接合材は、はんだである。
本発明の好ましい実施の形態においては、上記半導体チップの上記裏面は、上記ダイパッド部の上記主面よりも上記導電性接合ペーストに対する濡れ性が高い。
本発明の好ましい実施の形態においては、上記半導体チップの上記裏面は、Ａｇ、Ａｕ、Ｎｉまたはこれらの金属を含む合金からなり、上記ダイパッド部の上記主面は、Ｃｕ、ＦｅＮｉ合金、Ｆｅのいずれかからなる。
本発明の第１２の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載される複数の半導体チップと、上記ダイパッド部の主面および上記複数の半導体チップのそれぞれの裏面との間に介在し、上記ダイパッド部と上記複数の半導体チップとを接合する導電性接合材と、を備えており、上記複数の半導体チップのそれぞれの裏面と上記導電性接合材との接合面積は、上記ダイパッド部の主面に上記半導体チップに対応してそれぞれ形成された上記導電性接合材との接合面積よりも大であることを特徴としている。
本発明の好ましい実施の形態においては、上記半導体チップは、複数の出力トランジスタとその制御用の半導体チップとを有し、上記複数の出力トランジスタにて、上記接合面積の関係を有する。
本発明の好ましい実施の形態においては、上記複数の出力トランジスタの出力を外部にそれぞれ取り出すための複数のリードと、上記出力トランジスタと上記リードとをそれぞれ接続する複数のワイヤを更に有し、上記ワイヤはアルミニウムである。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１Ａ実施形態に基づく半導体装置の実装構造を示す断面図である。 本発明の第１Ａ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。 本発明の第１Ａ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図４の要部拡大断面図である。 本発明の第１Ａ実施形態に基づく半導体装置の製造方法の一工程を示す平面図である。 図６に続く一工程を示す断面図である。 図７に続く一工程を示す断面図である。 図８に続く一工程を示す断面図である。 本発明の第２Ａ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。 図１０のＸＩ−ＸＩ線に沿う要部拡大断面図である。 本発明の第１Ｂ実施形態に基づく半導体装置の実装構造を示す断面図である。 本発明の第１Ｂ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。 本発明の第１Ｂ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。 図１３のＸＶ−ＸＶ線に沿う断面図である。 図１５の要部拡大断面図である。 本発明の第１Ｂ実施形態に基づく半導体装置の製造方法の一工程を示す平面図である。 図１７に続く一工程を示す断面図である。 図１８に続く一工程を示す断面図である。 図１９に続く一工程を示す断面図である。 本発明の第２Ｂ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿う要部拡大断面図である。 本発明の第１Ｃ実施形態に基づく半導体装置の実装構造を示す断面図である。 本発明の第１Ｃ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。 本発明の第１Ｃ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。 図２４のＸＸＶＩ−ＸＸＶＩ線に沿う断面図である。 図２６の要部拡大断面図である。 本発明の第１Ｃ実施形態に基づく半導体装置の製造方法の一工程を示す平面図である。 図２８に続く一工程を示す断面図である。 本発明の第２Ｃ実施形態に基づく半導体装置を示す断面図である。 図３０に示す半導体装置の放熱層を示す平面図である。 本発明の第１Ｄ実施形態に基づく半導体装置の実装構造を示す断面図である。 本発明の第１Ｄ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。 本発明の第１Ｄ実施形態に基づく半導体装置の要部平面図である。 本発明の第１Ｄ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。 図３３のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図である。 本発明の第１Ｄ実施形態に基づく半導体装置の製造方法の一工程を示す平面図である。 本発明に係るワイヤボンディング方法に用いられるボンディング装置の一例を示す側面図である。 本発明の第１Ｄ実施形態に基づく半導体装置の製造方法の一工程を示す要部斜視図である。 図３９に続く一工程を示す要部斜視図である。 図４０に続く一工程を示す要部斜視図である。 図４１に続く一工程を示す要部斜視図である。 図４２に続く一工程を示す要部斜視図である。 図４２に続く一工程を示す要部平面図である。 図４２に続く一工程を示す平面図である。 図４５に続く一工程を示す断面図である。 図４６に続く一工程を示す断面図である。 図４７に続く一工程を示す断面図である。 本発明の第１Ｅ実施形態に基づく半導体装置の実装構造を示す断面図である。 本発明の第１Ｅ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。 本発明の第１Ｅ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。 図５０のＬＩＩ−ＬＩＩ線に沿う断面図である。 図５２の要部拡大断面図である。 本発明の第１Ｅ実施形態に基づく半導体装置の製造方法の一工程を示す平面図である。 図５４に続く一工程を示す要部拡大断面図である。 図５５に続く一工程を示す要部拡大断面図である。 図５６に続く一工程を示す要部拡大断面図である。 図５７に続く一工程を示す要部拡大断面図である。 図５８に続く一工程を示す要部拡大断面図である。 図５９に続く一工程を示す平面図である。 図６０に続く一工程を示す平面図である。 図６１に続く一工程を示す断面図である。 図６２に続く一工程を示す断面図である。 図６３に続く一工程を示す断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１は、本発明の第１Ａ実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。
図１に示す半導体装置の実装構造８０１は、半導体装置１０１Ａと、基板８０７と、放熱部材８０８とを備える。
基板８０７は、複数の電子部品が実装されるものである。基板８０７は絶縁性の材料よりなる。基板８０７には図示しない配線パターンが形成されている。基板８０７には、複数の孔８０９が形成されている。放熱部材８０８は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材８０８は、図示しない支持部材によって基板８０７に対し固定されている。半導体装置１０１Ａは、基板８０７に実装されている。本実施形態において半導体装置１０１Ａは、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される製品である。半導体装置１０１Ａは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
図２は、本発明の第１Ａ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。図３は、本発明の第１Ａ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図４は、図２のＩＶ−ＩＶ線に沿う断面図である。図５は、図４の要部拡大断面図である。なお、図１は、図２のＩ−Ｉ線に沿う断面に相当する。図４においては理解の便宜上、各構成を模式化して示している。
これらの図に示す半導体装置１０１Ａは、複数の第１電極部１、第２電極部２、および、第３電極部３と、複数の半導体チップ４１，４２と、受動部品チップ４３と、放熱層６と、封止樹脂部７と、ワイヤ８と、を備える。図２においては、放熱層６を点線で示し、封止樹脂部７を仮想線で示している。
封止樹脂部７は、複数の第１電極部１、第２電極部２、および、第３電極部３と、半導体チップ４１，４２と、受動部品チップ４３と、を覆っている。封止樹脂部７は、たとえば、黒色のエポキシ樹脂よりなる。図３、図４に示すように、封止樹脂部７は、樹脂主面７１と、樹脂底面７２と、樹脂側面７３と、を有する。
樹脂主面７１は、方向ｚ１を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂底面７２は、方向ｚ１とは反対側の方向ｚ２を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂側面７３は、ｘｙ平面視において半導体チップ４１，４２および受動部品チップ４３を囲む形状である。樹脂側面７３は、樹脂主面７１と樹脂底面７２とにつながる。
図４によく表れているように、封止樹脂部７には凹部７５が形成されている。凹部７５は樹脂底面７２から凹む。凹部７５は、凹部底面７５１、凹部側面７５２、および凹部溝７５３を有する。凹部底面７５１はｘｙ平面に沿う形状である。凹部側面７５２は、樹脂底面７２につながる。凹部側面７５２は、おおむね方向ｚに沿っている。
凹部溝７５３は、凹部底面７５１と凹部側面７５２との間に位置しており、本実施形態においては、凹部７５のｚ方向視外縁に沿って矩形環状に配置されている。図５に示すように、凹部溝７５３は、凹部底面７５１からｚ１方向に凹んでいる。本実施形態においては、凹部溝７５３は、ｚ方向視において金属層６５の外側に配置されている。また、凹部溝７５３は、凹部底面７５１からｘ方向において離間するほどｚ１方向に位置するように傾斜している。凹部溝７５３の最深部の深さは、たとえば５０μｍ程度である。
図２に示すように、半導体チップ４１，４２および受動部品チップ４３は平面視矩形状を呈する。半導体チップ４１は、たとえば、ＩＧＢＴ，ＭＯＳ，ダイオードなどのパワーチップである。半導体チップ４２は、コントロールＩＣなどのＬＳＩチップである。受動部品チップ４３は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
図２〜４に示す第１電極部１、第２電極部２、および、第３電極部３は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図２の右下に記載の電極部はグランド接続される。
複数（本実施形態では４つ）の第１電極部１はそれぞれ、ダイパッド部１１（図１、図２、図４参照）と、接続部１２（図１、図２参照）と、ワイヤボンディング部１３（図１、図２参照）と、リード１４（図１〜図３参照）と、を含む。複数の第１電極部１は、方向ｘにおいて互いに離間している。
各ダイパッド部１１は、ｘｙ平面に沿う板状である。ダイパッド部１１には半導体チップ４１が配置されている。図４に示すように、ダイパッド部１１と半導体チップ４１との間には、接合層９９１が介在している。接合層９９１は、導電性材料よりなる。このような導電性材料は、たとえばハンダもしくは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層９９１としてハンダを用いると、半導体チップ４１からダイパッド部１１に熱を効率よく伝えることができる。複数のダイパッド部１１はいずれも、凹部底面７５１から露出している。
各ダイパッド部１１は、ダイパッド主面１１１とダイパッド裏面１１２とを有する。ダイパッド主面１１１は方向ｚ１を向き、ダイパッド裏面１１２は方向ｚ２を向く。すなわちダイパッド主面１１１およびダイパッド裏面１１２は互いに反対側を向く。ダイパッド主面１１１には、半導体チップ４１が配置されている。ダイパッド主面１１１と半導体チップ４１との間には接合層９９１が介在している。ダイパッド裏面１１２は、凹部底面７５１に対し、ダイパッド部１１の厚さ方向（方向ｚ）において、同位置に位置している。ダイパッド裏面１１２は、凹部底面７５１よりも、凹部７５が開口する方向側に位置していてもよい。
図２に示すように、各接続部１２は、ダイパッド部１１とワイヤボンディング部１３との間に位置し且つダイパッド部１１とワイヤボンディング部１３とにつながる。図１に示すように、接続部１２は、ｘｙ平面に傾斜する面に沿う形状である。接続部１２は、ダイパッド部１１から離間するにつれ方向ｚ１に向かうようにｘｙ平面に対し傾斜している。
図１、図２に示す各ワイヤボンディング部１３はｘｙ平面に沿う形状である。各ワイヤボンディング部１３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部１３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部１３と一の半導体チップ４１とが導通している。リード１４は、ワイヤボンディング部１３につながる。各リード１４は方向ｙに沿って延びる。リード１４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード１４は挿入実装用のものである。図１に示すように、半導体装置１０１Ａの基板８０７への実装時において、リード１４は折れ曲げられ、孔８０９に挿入される。リード１４を基板８０７に固定するために、孔８０９にハンダ層８１０が充填されている。
図２に示すように、複数（本実施形態では３つ）の第２電極部２はそれぞれ、ワイヤボンディング部２３と、リード２４と、を含む。複数の第２電極部２は、方向ｘにおいて互いに離間している。
各ワイヤボンディング部２３はｘｙ平面に沿う形状である。各ワイヤボンディング部２３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部２３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部２３と一の半導体チップ４１とが導通している。リード２４は、ワイヤボンディング部２３につながる。各リード２４は方向ｙに沿って延びる。リード２４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード２４は挿入実装用のものである。図示しないが、リード１４と同様に、半導体装置１０１Ａの基板８０７への実装時においてリード２４は孔８０９に挿入される。
図１、図２に示す第３電極部３は、複数の制御用ダイパッド部３１と、複数のリード３２とを含む。制御用ダイパッド部３１およびリード３２はいずれも、方向ｚにおいて同じ位置に配置されている。各制御用ダイパッド部３１には、半導体チップ４２もしくは受動部品チップ４３が配置されている。制御用ダイパッド部３１と半導体チップ４２との間、および、制御用ダイパッド部３１と受動部品チップ４３との間には、接合層（図示略）が介在している。制御用ダイパッド部３１の裏面は、放熱層６と対向していなくても良いし、露出していなくても良い。
各リード３２は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード３２は挿入実装用のものである。図１に示すように、半導体装置１０１Ａの基板８０７への実装時においてリード３２は孔８０９に挿入される。リード１４に関して述べたように、リード３２を基板８０７に固定するために、孔８０９にハンダ層８１０が充填されている。一のリード３２と一の半導体チップ４２とには、ワイヤ８がボンディングされている。これにより、一のリード３２と一の半導体チップ４２とが導通している。また、ワイヤ８は、一の半導体チップ４２と一の受動部品チップ４３とにもボンディングされている。
放熱層６は、図４に示すように、封止樹脂部７における凹部７５に配置されている。放熱層６は、凹部側面７５２に囲まれている。本実施形態において、放熱層６は、ｘｙ平面に沿う板状である。本実施形態においては、放熱層６は、金属層６５および接合層６６からなる。金属層６５は、ｚ２方向側にあり、たとえば厚さが１０５μｍ程度のＣｕやアルミニウムやセラミックスからなる。接合層６６は、金属層６５に対してｚ１方向側にあり、金属層６５を複数のダイパッド部１１のダイパッド裏面１１２に接合する機能を果たす。接合層６６は、たとえば絶縁性の樹脂からなり、その厚さがたとえば２５０μｍ程度である。この樹脂は、半導体装置１０１Ａの製造工程において、圧力および振動を加えられることにより軟化する材質である。接合層６６は、半導体チップ４１が搭載される複数のダイパッド部１１のいずれにも直接接している。金属層６５は、樹脂底面７２から若干突出している部位を有してもよい。図５に示すように、接合層６６の一部は、凹部溝７５３を埋めている。また、接合層６６は、凹部側面７５２に接している。
放熱層６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ａの外部に放出するために、設けられている。半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ａの外部に放出するには、放熱層６を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部７と熱膨張係数が大きく異なると、金属層６５が剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層６は、封止樹脂部７を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部７に近い材料よりなる。放熱層６は、複数のダイパッド部１１のいずれにも正対している。図３に示すように、放熱層６は、ｘｙ平面視（放熱層６の厚さ方向視）において、各ダイパッド部１１の全体に重なる。
図３、図４に示すように、放熱層６は放熱層主面６１と放熱層裏面６２とを有する。放熱層主面６１は方向ｚ１を向く。放熱層主面６１は、ｘｙ平面視において、各ダイパッド部１１のダイパッド裏面１１２と、凹部底面７５１とに重なる。放熱層主面６１は、ダイパッド裏面１１２および凹部底面７５１に直接接する。放熱層裏面６２は放熱層主面６１の向く方向とは反対方向である方向ｚ２を向く。放熱層裏面６２は封止樹脂部７に覆われておらず、封止樹脂部７から露出している。
次に、半導体装置１０１Ａの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
まず、図６に示すように、複数のダイパッド部１１，３１を含むリードフレーム３００と、複数の半導体チップ４１，４２と、受動部品チップ４３とを用意する。次に、同図に示すように、接合層（図示略）を介して、各半導体チップ４１を複数のダイパッド部１１のいずれか一つに配置する。同様に、各半導体チップ４２および受動部品チップ４３を、接合層（図示略）を介して、複数の制御用ダイパッド部３１のいずれか一つに配置する。次に、同図に示すように、ワイヤ８を各半導体チップ４１，４２等にボンディングする。
次に、図７、図８に示すように、封止樹脂部７を形成する。図７に示すように、封止樹脂部７は、金型８８１を用いたモールド成型により形成する。同図に示すように、金型８８１で複数のダイパッド部１１などを押さえつける。次に、金型８８１内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図８に示すように、金型８８１を複数のダイパッド部１１などから取り外す。これにより、封止樹脂部７を形成できる。封止樹脂部７を形成する工程においては、複数のダイパッド部１１を露出させる凹部７５を封止樹脂部７に形成する。
次に、図９に示すように、封止樹脂部７の凹部７５に放熱層６をはめ込む。そして、放熱層６に圧力および振動を加える。さらに、放熱層６を加熱してもよい。これらの加圧、加振、加熱により、放熱層６の接合層６６が軟化する。軟化した接合層６６は、凹部７５内を移動し、その一部が凹部溝７５３に充填される。また接合層６６は、凹部側面７５２に接する。
次に、図６に示したリードフレーム３００を適宜切断することにより、図２等に示した半導体装置１０１Ａが製造される。
次に、本実施形態の作用効果について説明する。
半導体装置１０１Ａにおいて、接合層６６の一部が凹部溝７５３を埋めている。この埋めている分だけ、半導体装置１０１Ａの製造工程において、凹部７５から接合層６６があふれることを抑制することができる。したがって、接合層６６が金属層６５よりも外側にあふれ出すことによって放熱層６と放熱部材８０８との間に隙間が生じることを阻止可能であり、半導体チップ４１，４２からの熱を効率よく放熱することができる。
凹部溝７５３を金属層６５の外側に配置することにより、金属層６５と凹部溝７５３との間に意図しない空隙が生じることを防止することができる。空隙を排除することは、放熱をより高め、且つ、金属層６５の剥離を生じ難くするのに適している。
凹部溝７５３をテーパ形状とすることにより、金属層６５のｘ方向またはｙ方向位置が万が一ずれても、ｚ方向視において金属層６５と重なる凹部溝７５３の容積を縮小することが可能である。これは、上述した空隙の排除に好ましい。
図１０および図１１は、本発明の第２Ａ実施形態に基づく半導体装置を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本実施形態の半導体装置１０２Ａにおいては、凹部７５の構成が上述した半導体装置１０１Ａと異なっている。
本実施形態においては、凹部７５は、複数の凹部溝７５３を有しており、さらに複数ずつの凹部第１側面７５４、凹部第２側面７５５、および凹部支持面７５６を有している。図１０に示すように、複数の凹部溝７５３と複数ずつの凹部第１側面７５４、凹部第２側面７５５、および凹部支持面７５６とは、凹部７５の外縁に沿って交互に配置されている。凹部７５の四隅に相当する部分には、凹部第１側面７５４、凹部第２側面７５５、および凹部支持面７５６が配置されている。
図１１に示すように、凹部第１側面７５４は、樹脂底面７２に繋がっており、おおむねｚ方向に沿っている。凹部第１側面７５４は、ｚ方向視においてダイパッド部１１の外側に位置している。凹部第２側面７５５は、凹部底面７５１に繋がっており、おおむねｚ方向に沿っている。凹部第２側面７５５は、ｚ方向視においてダイパッド部１１と凹部第１側面７５４との間に位置している。凹部支持面７５６は、凹部第１側面７５４と凹部第２側面７５５とを繋いでおり、おおむねｚ２方向を向いている。
本実施形態においては、凹部第２側面７５５に囲まれた領域は、接合層６６によって埋められている。また、金属層６５と凹部支持面７５６との間に、接合層６６の一部が介在している。
半導体装置１０２Ａにおいては、半導体装置１０１Ａによって奏される効果に加えて、凹部支持面７５６によって金属層６５が少なくとも間接的に支持されることとなる。このため、金属層６５が樹脂底面７２に対して不当に傾いてしまったり、凹んでしまうことを防止することが可能である。したがって、金属層６５に対し密着させるように取り付けられる放熱部材８０８との間に隙間が生じることを抑制可能であり、半導体チップ４１，４２からの放熱を高めることができる。
金属層６５と凹部支持面７５６との間に接合層６６を介在させることにより、金属層６５を封止樹脂部７に対して確実に固定することができる。金属層６５の端部に接合層６６がいきわたっていないと、その部分から金属層６５の剥離が伝播するおそれがある。本実施形態においては、そのようなおそれは少ない。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、封止樹脂の裏面から金属層が露出している半導体装置で有れば、挿入実装ではなく、表面実装用の端子の場合も同様に使用できる。また、上述したＩＰＭ装置だけでなく、半導体チップとアイランドとがそれぞれ１つしかなく、封止樹脂の裏面から金属層が露出している駆動素子を封止する半導体装置にも適用できる。
図１２は、本発明の第１Ｂ実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。
図１２に示す半導体装置の実装構造８０１は、半導体装置１０１Ｂと、基板８０７と、放熱部材８０８とを備える。
基板８０７は、複数の電子部品が実装されるものである。基板８０７は絶縁性の材料よりなる。基板８０７には図示しない配線パターンが形成されている。基板８０７には、複数の孔８０９が形成されている。放熱部材８０８は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材８０８は、図示しない支持部材によって基板８０７に対し固定されている。半導体装置１０１Ｂは、基板８０７に実装されている。本実施形態において半導体装置１０１Ｂは、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される製品である。半導体装置１０１Ｂは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
図１３は、本発明の第１Ｂ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。図１４は、本発明の第１Ｂ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図１５は、図１３のＸＶ−ＸＶ線に沿う断面図である。図１６は、図１５の要部拡大断面図である。なお、図１２は、図１３のＸＩＩ−ＸＩＩ線に沿う断面に相当する。図１５においては理解の便宜上、各構成を模式化して示している。
これらの図に示す半導体装置１０１Ｂは、複数の第１電極部１、第２電極部２、および、第３電極部３と、複数の半導体チップ４１，４２と、受動部品チップ４３と、放熱層６と、封止樹脂部７と、ワイヤ８と、を備える。図１３においては、放熱層６を点線で示し、封止樹脂部７を仮想線で示している。
封止樹脂部７は、複数の第１電極部１、第２電極部２、および、第３電極部３と、半導体チップ４１，４２と、受動部品チップ４３と、を覆っている。封止樹脂部７は、たとえば、黒色のエポキシ樹脂よりなる。図１４、図１５に示すように、封止樹脂部７は、樹脂主面７１と、樹脂底面７２と、樹脂側面７３と、を有する。
樹脂主面７１は、方向ｚ１を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂底面７２は、方向ｚ１とは反対側の方向ｚ２を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂側面７３は、ｘｙ平面視において半導体チップ４１，４２および受動部品チップ４３を囲む形状である。樹脂側面７３は、樹脂主面７１と樹脂底面７２とにつながる。
図１５によく表れているように、封止樹脂部７には凹部７５が形成されている。凹部７５は樹脂底面７２から凹む。凹部７５は、凹部底面７５１、凹部第１側面７５４、凹部第２側面７５５、および凹部支持面７５６を有する。凹部底面７５１はｘｙ平面に沿う形状である。凹部側面７５２は、樹脂底面７２につながる。
図１６に示すように、凹部第１側面７５４は、樹脂底面７２に繋がっており、おおむねｚ方向に沿っている。凹部第１側面７５４は、ｚ方向視においてダイパッド部１１の外側に位置している。凹部第２側面７５５は、凹部底面７５１に繋がっており、おおむねｚ方向に沿っている。凹部第２側面７５５は、ｚ方向視においてダイパッド部１１と凹部第１側面７５４との間に位置している。凹部支持面７５６は、凹部第１側面７５４と凹部第２側面７５５とを繋いでおり、おおむねｚ２方向を向いている。
図１３に示すように、半導体チップ４１，４２および受動部品チップ４３は平面視矩形状を呈する。半導体チップ４１は、たとえば、ＩＧＢＴ，ＭＯＳ，ダイオードなどのパワーチップである。半導体チップ４２は、コントロールＩＣなどのＬＳＩチップである。受動部品チップ４３は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
図１３〜４に示す第１電極部１、第２電極部２、および、第３電極部３は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図１３の右下に記載の電極部はグランド接続される。
複数（本実施形態では４つ）の第１電極部１はそれぞれ、ダイパッド部１１（図１２、図１３、図１５参照）と、接続部１２（図１２、図１３参照）と、ワイヤボンディング部１３（図１２、図１３参照）と、リード１４（図１２〜図１４参照）と、を含む。複数の第１電極部１は、方向ｘにおいて互いに離間している。
各ダイパッド部１１は、ｘｙ平面に沿う板状である。ダイパッド部１１には半導体チップ４１が配置されている。図１５に示すように、ダイパッド部１１と半導体チップ４１との間には、接合層９９１が介在している。接合層９９１は、導電性材料よりなる。このような導電性材料は、たとえばハンダもしくは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層９９１としてハンダを用いると、半導体チップ４１からダイパッド部１１に熱を効率よく伝えることができる。複数のダイパッド部１１はいずれも、凹部底面７５１から露出している。
各ダイパッド部１１は、ダイパッド主面１１１とダイパッド裏面１１２とを有する。ダイパッド主面１１１は方向ｚ１を向き、ダイパッド裏面１１２は方向ｚ２を向く。すなわちダイパッド主面１１１およびダイパッド裏面１１２は互いに反対側を向く。ダイパッド主面１１１には、半導体チップ４１が配置されている。ダイパッド主面１１１と半導体チップ４１との間には接合層９９１が介在している。ダイパッド裏面１１２は、凹部底面７５１に対し、ダイパッド部１１の厚さ方向（方向ｚ）において、同位置に位置している。ダイパッド裏面１１２は、凹部底面７５１よりも、凹部７５が開口する方向側に位置していてもよい。
図１３に示すように、各接続部１２は、ダイパッド部１１とワイヤボンディング部１３との間に位置し且つダイパッド部１１とワイヤボンディング部１３とにつながる。図１２に示すように、接続部１２は、ｘｙ平面に傾斜する面に沿う形状である。接続部１２は、ダイパッド部１１から離間するにつれ方向ｚ１に向かうようにｘｙ平面に対し傾斜している。
図１２、図１３に示す各ワイヤボンディング部１３はｘｙ平面に沿う形状である。各ワイヤボンディング部１３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部１３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部１３と一の半導体チップ４１とが導通している。リード１４は、ワイヤボンディング部１３につながる。各リード１４は方向ｙに沿って延びる。リード１４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード１４は挿入実装用のものである。図１２に示すように、半導体装置１０１Ｂの基板８０７への実装時において、リード１４は折れ曲げられ、孔８０９に挿入される。リード１４を基板８０７に固定するために、孔８０９にハンダ層８１０が充填されている。
図１３に示すように、複数（本実施形態では３つ）の第２電極部２はそれぞれ、ワイヤボンディング部２３と、リード２４と、を含む。複数の第２電極部２は、方向ｘにおいて互いに離間している。
各ワイヤボンディング部２３はｘｙ平面に沿う形状である。各ワイヤボンディング部２３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部２３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部２３と一の半導体チップ４１とが導通している。リード２４は、ワイヤボンディング部２３につながる。各リード２４は方向ｙに沿って延びる。リード２４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード２４は挿入実装用のものである。図示しないが、リード１４と同様に、半導体装置１０１Ｂの基板８０７への実装時においてリード２４は孔８０９に挿入される。
図１２、図１３に示す第３電極部３は、複数の制御用ダイパッド部３１と、複数のリード３２とを含む。制御用ダイパッド部３１およびリード３２はいずれも、方向ｚにおいて同じ位置に配置されている。各制御用ダイパッド部３１には、半導体チップ４２もしくは受動部品チップ４３が配置されている。制御用ダイパッド部３１と半導体チップ４２との間、および、制御用ダイパッド部３１と受動部品チップ４３との間には、接合層（図示略）が介在している。制御用ダイパッド部３１の裏面は、放熱層６と対向していなくても良いし、露出していなくても良い。
各リード３２は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード３２は挿入実装用のものである。図１２に示すように、半導体装置１０１Ｂの基板８０７への実装時においてリード３２は孔８０９に挿入される。リード１４に関して述べたように、リード３２を基板８０７に固定するために、孔８０９にハンダ層８１０が充填されている。一のリード３２と一の半導体チップ４２とには、ワイヤ８がボンディングされている。これにより、一のリード３２と一の半導体チップ４２とが導通している。また、ワイヤ８は、一の半導体チップ４２と一の受動部品チップ４３とにもボンディングされている。
放熱層６は、図１５に示すように、封止樹脂部７における凹部７５に配置されている。放熱層６は、凹部第１側面７５４および凹部第２側面７５５に囲まれている。本実施形態において、放熱層６は、ｘｙ平面に沿う板状である。本実施形態においては、放熱層６は、金属層６５および接合層６６からなる。金属層６５は、ｚ２方向側にあり、たとえば厚さが１０５μｍ程度のＣｕやアルミニウムやセラミックスからなる。金属層６５は、本発明でいう放熱層の一例に相当する。接合層６６は、金属層６５に対してｚ１方向側にあり、金属層６５を複数のダイパッド部１１のダイパッド裏面１１２に接合する機能を果たす。接合層６６は、たとえば絶縁性の樹脂からなり、その厚さがたとえば２５０μｍ程度である。この樹脂は、半導体装置１０１Ｂの製造工程において、圧力および振動を加えられることにより軟化する材質である。接合層６６は、半導体チップ４１が搭載される複数のダイパッド部１１のいずれにも直接接している。金属層６５は、樹脂底面７２から若干突出している部位を有してもよい。図１６に示すように、接合層６６の一部は、凹部第２側面７５５によって囲まれた領域を埋めている。また、本実施形態においては、接合層６６の一部が凹部支持面７５６と金属層６５との間に介在している。
放熱層６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ｂの外部に放出するために、設けられている。半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ｂの外部に放出するには、放熱層６を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部７と熱膨張係数が大きく異なると、金属層６５の剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層６は、封止樹脂部７を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部７に近い材料よりなる。放熱層６は、複数のダイパッド部１１のいずれにも正対している。図１４に示すように、放熱層６は、ｘｙ平面視（放熱層６の厚さ方向視）において、各ダイパッド部１１の全体に重なる。
図１４、図１５に示すように、放熱層６は放熱層主面６１と放熱層裏面６２とを有する。放熱層主面６１は方向ｚ１を向く。放熱層主面６１は、ｘｙ平面視において、各ダイパッド部１１のダイパッド裏面１１２と、凹部底面７５１とに重なる。放熱層主面６１は、ダイパッド裏面１１２および凹部底面７５１に直接接する。放熱層裏面６２は放熱層主面６１の向く方向とは反対方向である方向ｚ２を向く。放熱層裏面６２は封止樹脂部７に覆われておらず、封止樹脂部７から露出している。
次に、半導体装置１０１Ｂの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
まず、図１７に示すように、複数のダイパッド部１１，３１を含むリードフレーム３００と、複数の半導体チップ４１，４２と、受動部品チップ４３とを用意する。次に、同図に示すように、接合層（図示略）を介して、各半導体チップ４１を複数のダイパッド部１１のいずれか一つに配置する。同様に、各半導体チップ４２および受動部品チップ４３を、接合層（図示略）を介して、複数の制御用ダイパッド部３１のいずれか一つに配置する。次に、同図に示すように、ワイヤ８を各半導体チップ４１，４２等にボンディングする。
次に、図１８、図１９に示すように、封止樹脂部７を形成する。図１８に示すように、封止樹脂部７は、金型８８１を用いたモールド成型により形成する。同図に示すように、金型８８１で複数のダイパッド部１１などを押さえつける。次に、金型８８１内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図１９に示すように、金型８８１を複数のダイパッド部１１などから取り外す。これにより、封止樹脂部７を形成できる。封止樹脂部７を形成する工程においては、複数のダイパッド部１１を露出させる凹部７５を封止樹脂部７に形成する。
次に、図２０に示すように、封止樹脂部７の凹部７５に放熱層６をはめ込む。そして、放熱層６に圧力および振動を加える。さらに、放熱層６を加熱してもよい。これらの加圧、加振、加熱により、放熱層６の接合層６６が軟化する。軟化した接合層６６は、凹部７５内を移動し、その一部が凹部第２側面７５５に囲まれた領域に充填される。また接合層６６の一部が、凹部支持面７５６と金属層６５との間に入り込む。
次に、図１７に示したリードフレーム３００を適宜切断することにより、図１３等に示した半導体装置１０１Ｂが製造される。
次に、本実施形態の作用効果について説明する。
半導体装置１０１Ｂにおいては、凹部支持面７５６によって金属層６５が少なくとも間接的に支持されることとなる。このため、金属層６５が樹脂底面７２に対して不当に傾いてしまったり、凹んでしまうことを防止することが可能である。したがって、接合層６６が金属層６５よりも外側にあふれ出すことによって金属層６５と放熱部材８０８との間に隙間が生じることを抑制可能であり、半導体チップ４１，４２からの放熱を高め、且つ、金属層６５の剥離を生じ難くすることができる。
金属層６５と凹部支持面７５６との間に接合層６６を介在させることにより、金属層６５を封止樹脂部７に対して確実に固定することができる。金属層６５の端部に接合層６６がいきわたっていないと、その部分から金属層６５の剥離が伝播するおそれがある。本実施形態においては、そのようなおそれは少ない。
図２１および図２２は、本発明の第２Ｂ実施形態に基づく半導体装置を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本実施形態の半導体装置１０２Ｂにおいては、凹部７５の構成が上述した半導体装置１０１Ｂと異なっている。
本実施形態においては、凹部７５は、複数ずつの凹部第１側面７５４、凹部第２側面７５５、および凹部支持面７５６を有しており、さらに複数ずつの凹部側面７５２および凹部溝７５３を有している。図２１に示すように、複数の凹部溝７５３と複数ずつの凹部第１側面７５４、凹部第２側面７５５、および凹部支持面７５６とは、凹部７５の外縁に沿って交互に配置されている。凹部７５の四隅に相当する部分には、凹部第１側面７５４、凹部第２側面７５５、および凹部支持面７５６が配置されている。
図２２に示すように、凹部溝７５３は、凹部底面７５１と凹部側面７５２との間に位置しており、本実施形態においては、凹部７５のｚ方向視外縁に沿って矩形環状に配置されている。図２２、に示すように、凹部溝７５３は、凹部底面７５１からｚ１方向に凹んでいる。本実施形態においては、凹部溝７５３は、凹部底面７５１からｘ方向において離間するほどｚ１方向に位置するように傾斜している。凹部溝７５３の最深部の深さは、たとえば５０μｍ程度である。
本実施形態においては、接合層６６の一部は、凹部溝７５３を埋めている。また、接合層６６は、凹部側面７５２に接している。
半導体装置１０２Ｂにおいては、半導体装置１０１Ｂによって奏される効果に加えて、接合層６６の一部が凹部溝７５３を埋めている。この埋めている分だけ、半導体装置１０１Ｂの製造工程において、凹部７５から接合層６６があふれることを抑制することができる。したがって、放熱層６に対し密着させるように取り付けられる放熱部材８０８との間に隙間が生じることを阻止可能であり、半導体チップ４１，４２からの熱を効率よく放熱することができる。
凹部溝７５３を金属層６５の外側に配置することにより、金属層６５と凹部溝７５３との間に意図しない空隙が生じることを防止することができる。空隙を排除することは、放熱をより高めるのに適している。
凹部溝７５３をテーパ形状とすることにより、金属層６５のｘ方向またはｙ方向位置が万が一ずれても、ｚ方向視において金属層６５と重なる凹部溝７５３の容積を縮小することが可能である。これは、上述した空隙の排除に好ましい。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、封止樹脂の裏面から金属層が露出している半導体装置で有れば、挿入実装ではなく、表面実装用の端子の場合も同様に使用できる。また、上述したＩＰＭ装置だけでなく、半導体チップとアイランドとがそれぞれ１つしかなく、封止樹脂の裏面から金属層が露出している駆動素子を封止する半導体装置にも適用できる。
〔付記１〕
互いに反対方向を向く主面および裏面を有するダイパッド部と、
上記ダイパッド部の上記主面に搭載された半導体チップと、
樹脂底面から凹んでいるとともに上記ダイパッド部の上記裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、
上記凹部に配置された放熱層と、を備え、
上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記樹脂底面に繋がる第１側面、上記第１側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有しており、
上記放熱層は、上記裏面が広がる方向において少なくとも一部が上記第１側面と上記第２側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第１側面と重なる放熱層、および上記放熱層と上記ダイパッド部との間に介在する接合層、を有することを特徴とする、半導体装置。
〔付記２〕
上記放熱層は、金属からなる、付記１に記載の半導体装置。
〔付記３〕
上記金属は、Ｃｕである、付記２に記載の半導体装置。
〔付記４〕
上記接合層は、樹脂からなる、付記２または３に記載の半導体装置。
〔付記５〕
上記支持面と上記放熱層との間に、上記接合層の一部が介在する、付記４に記載の半導体装置。
〔付記６〕
上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置する部分を有する溝を有しており、
上記接合層は、一部が上記溝に充填されている、付記１ないし５のいずれかに記載の半導体装置。
〔付記７〕
上記放熱層の一部は、その厚さ方向において上記凹部から突出している、付記６に記載の半導体装置。
〔付記８〕
上記溝は、上記裏面が広がる方向において上記放熱層に対して外側に位置する、付記６または７に記載の半導体装置。
〔付記９〕
上記凹部は、上記放熱層と上記溝との間に位置する部分を有する凹部底面を有する、付記８に記載の半導体装置。
〔付記１０〕
上記溝は、上記裏面が広がる方向において上記ダイパッド部から離間するほど、上記ダイパッド部の厚さ方向において上記裏面側から上記主面側に位置するように傾斜している、付記６ないし９のいずれかに記載の半導体装置。
〔付記１１〕
互いに反対方向を向く主面および裏面を有する複数のダイパッド部と、
上記複数のダイパッド部の上記主面に各別に搭載された複数の半導体チップと、
樹脂底面から凹んでいるとともに上記ダイパッド部の内の少なくとも一部の上記各裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、
上記凹部に配置された放熱層と、を備え、
上記凹部は、上記裏面側において上記各ダイパッド部よりも外側に位置し、上記樹脂底面に繋がる第１側面、上記第１側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有しており、
上記放熱層は、上記裏面が広がる方向において少なくとも一部が上記第１側面と上記第２側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第１側面と重なる放熱層、および上記放熱層と上記各ダイパッド部との間に介在する接合層、を有することを特徴とする、半導体装置。
図２３は、本発明の第１Ｃ実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。
図２３に示す半導体装置の実装構造８０１は、半導体装置１０１Ｃと、基板８０７と、放熱部材８０８とを備える。
基板８０７は、複数の電子部品が実装されるものである。基板８０７は絶縁性の材料よりなる。基板８０７には図示しない配線パターンが形成されている。基板８０７には、複数の孔８０９が形成されている。放熱部材８０８は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材８０８は、図示しない支持部材によって基板８０７に対し固定されている。半導体装置１０１Ｃは、基板８０７に実装されている。本実施形態において半導体装置１０１Ｃは、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される製品である。半導体装置１０１Ｃは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
図２４は、本発明の第１Ｃ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。図２５は、本発明の第１Ｃ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図２６は、図２４のＩＩＶＩ−ＩＩＶＩ線に沿う断面図である。図２７は、図２６の要部拡大断面図である。なお、図２３は、図２４のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面に相当する。図２６においては理解の便宜上、各構成を模式化して示している。
これらの図に示す半導体装置１０１Ｃは、複数の第１電極部１、第２電極部２、および、第３電極部３と、複数の半導体チップ４１，４２と、受動部品チップ４３と、放熱層６と、封止樹脂部７と、ワイヤ８と、を備える。図２４においては、放熱層６を点線で示し、封止樹脂部７を仮想線で示している。
封止樹脂部７は、複数の第１電極部１、第２電極部２、および、第３電極部３と、半導体チップ４１，４２と、受動部品チップ４３と、を覆っている。封止樹脂部７は、たとえば、黒色のエポキシ樹脂よりなる。図２５、図２６に示すように、封止樹脂部７は、樹脂主面７１と、樹脂底面７２と、樹脂側面７３と、を有する。
樹脂主面７１は、方向ｚ１を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂底面７２は、方向ｚ１とは反対側の方向ｚ２を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂側面７３は、ｘｙ平面視において半導体チップ４１，４２および受動部品チップ４３を囲む形状である。樹脂側面７３は、樹脂主面７１と樹脂底面７２とにつながる。
図２６によく表れているように、封止樹脂部７には凹部７５が形成されている。凹部７５は樹脂底面７２から凹む。凹部７５は、凹部底面７５１を有する。凹部底面７５１はｘｙ平面に沿う形状である。
図２４に示すように、半導体チップ４１，４２および受動部品チップ４３は平面視矩形状を呈する。半導体チップ４１は、たとえば、ＩＧＢＴ，ＭＯＳ，ダイオードなどのパワーチップである。半導体チップ４２は、コントロールＩＣなどのＬＳＩチップである。受動部品チップ４３は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
図２４〜４に示す第１電極部１、第２電極部２、および、第３電極部３は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図２４の右下に記載の電極部はグランド接続される。
複数（本実施形態では４つ）の第１電極部１はそれぞれ、ダイパッド部１１（図２３、図２４、図２６参照）と、接続部１２（図２３、図２４参照）と、ワイヤボンディング部１３（図２３、図２４参照）と、リード１４（図２３〜図２５参照）と、を含む。複数の第１電極部１は、方向ｘにおいて互いに離間している。
各ダイパッド部１１は、ｘｙ平面に沿う板状である。ダイパッド部１１には半導体チップ４１が配置されている。図２６に示すように、ダイパッド部１１と半導体チップ４１との間には、接合層９９１が介在している。接合層９９１は、導電性材料よりなる。このような導電性材料は、たとえばハンダもしくは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層９９１としてハンダを用いると、半導体チップ４１からダイパッド部１１に熱を効率よく伝えることができる。複数のダイパッド部１１はいずれも、凹部底面７５１から露出している。
各ダイパッド部１１は、ダイパッド主面１１１とダイパッド裏面１１２とを有する。ダイパッド主面１１１は方向ｚ１を向き、ダイパッド裏面１１２は方向ｚ２を向く。すなわちダイパッド主面１１１およびダイパッド裏面１１２は互いに反対側を向く。ダイパッド主面１１１には、半導体チップ４１が配置されている。ダイパッド主面１１１と半導体チップ４１との間には接合層９９１が介在している。ダイパッド裏面１１２は、凹部底面７５１に対し、ダイパッド部１１の厚さ方向（方向ｚ）において、同位置に位置している。ダイパッド裏面１１２は、凹部底面７５１よりも、凹部７５が開口する方向側に位置していてもよい。
図２４に示すように、各接続部１２は、ダイパッド部１１とワイヤボンディング部１３との間に位置し且つダイパッド部１１とワイヤボンディング部１３とにつながる。図２３に示すように、接続部１２は、ｘｙ平面に傾斜する面に沿う形状である。接続部１２は、ダイパッド部１１から離間するにつれ方向ｚ１に向かうようにｘｙ平面に対し傾斜している。
図２３、図２４に示す各ワイヤボンディング部１３はｘｙ平面に沿う形状である。各ワイヤボンディング部１３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部１３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部１３と一の半導体チップ４１とが導通している。リード１４は、ワイヤボンディング部１３につながる。各リード１４は方向ｙに沿って延びる。リード１４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード１４は挿入実装用のものである。図２３に示すように、半導体装置１０１Ｃの基板８０７への実装時において、リード１４は折れ曲げられ、孔８０９に挿入される。リード１４を基板８０７に固定するために、孔８０９にハンダ層８１０が充填されている。
図２４に示すように、複数（本実施形態では３つ）の第２電極部２はそれぞれ、ワイヤボンディング部２３と、リード２４と、を含む。複数の第２電極部２は、方向ｘにおいて互いに離間している。
各ワイヤボンディング部２３はｘｙ平面に沿う形状である。各ワイヤボンディング部２３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部２３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部２３と一の半導体チップ４１とが導通している。リード２４は、ワイヤボンディング部２３につながる。各リード２４は方向ｙに沿って延びる。リード２４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード２４は挿入実装用のものである。図示しないが、リード１４と同様に、半導体装置１０１Ｃの基板８０７への実装時においてリード２４は孔８０９に挿入される。
図２３、図２４に示す第３電極部３は、複数の制御用ダイパッド部３１と、複数のリード３２とを含む。制御用ダイパッド部３１およびリード３２はいずれも、方向ｚにおいて同じ位置に配置されている。各制御用ダイパッド部３１には、半導体チップ４２もしくは受動部品チップ４３が配置されている。制御用ダイパッド部３１と半導体チップ４２との間、および、制御用ダイパッド部３１と受動部品チップ４３との間には、接合層（図示略）が介在している。制御用ダイパッド部３１の裏面は、放熱層６と対向していなくても良いし、露出していなくても良い。
各リード３２は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード３２は挿入実装用のものである。図２３に示すように、半導体装置１０１Ｃの基板８０７への実装時においてリード３２は孔８０９に挿入される。リード１４に関して述べたように、リード３２を基板８０７に固定するために、孔８０９にハンダ層８１０が充填されている。一のリード３２と一の半導体チップ４２とには、ワイヤ８がボンディングされている。これにより、一のリード３２と一の半導体チップ４２とが導通している。また、ワイヤ８は、一の半導体チップ４２と一の受動部品チップ４３とにもボンディングされている。なお、制御用の半導体チップ４２や受動部品チップ４３に繋がるワイヤは、ワイヤ８よりも細く柔らかいアルミニウムや金の細線を用いることが多い。
放熱層６は、図２６に示すように、封止樹脂部７における凹部７５に配置されている。本実施形態において、放熱層６は、ｘｙ平面に沿う板状である。本実施形態においては、放熱層６は、セラミックスやＣｕやアルミニウムからなる。放熱層６は、放熱層主面６１、放熱層裏面６２、第１側面６３１、中間面６３２、および第２側面６３３を有する。
放熱層主面６１は方向ｚ１を向く。放熱層主面６１は、ｘｙ平面視において、各ダイパッド部１１のダイパッド裏面１１２と、凹部底面７５１とに重なる。放熱層裏面６２は放熱層主面６１の向く方向とは反対方向である方向ｚ２を向く。放熱層裏面６２は封止樹脂部７に覆われておらず、封止樹脂部７から露出している。放熱層６の放熱層主面６１は、複数のダイパッド部１１のダイパッド裏面１１２に対して接合層６９によって接合されている。接合層６９は、たとえば樹脂からなる。
図２６および図２７に示すように、第１側面６３１は、放熱層裏面６２に繋がっており、おおむねｚ方向に沿っている。第１側面６３１は、ｚ方向視においてダイパッド部１１の外側に位置している。第２側面６３３は、放熱層主面６１に繋がっており、おおむねｚ方向に沿っている。第２側面６３３は、ｚ方向視においてダイパッド部１１と第１側面６３１との間に位置している。中間面６３２は、第１側面６３１と第２側面６３３とを繋いでおり、おおむねｚ２方向を向いている。本願が意図する効果を奏するには、第１側面６３１のｚ方向寸法が第２側面６３３のｚ方向寸法よりも大であることが好ましい。
第１側面６３１、中間面６３２、および第２側面６３３は、いずれも封止樹脂部７に接している。また、放熱層裏面６２は、封止樹脂部７の樹脂底面７２と面一とされている。また、図２７に示すように、第１側面６３１と中間面６３２とは、第１角部６３４を構成している。中間面６３２と第２側面６３３とは、第２角部６４５を構成している。本実施形態においては、第１角部６３４および第２角部６４５は、いずれも直角であるが、面取りされていても構わない。
放熱層６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ｃの外部に放出するために、設けられている。そのためには、放熱層６を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部７と熱膨張係数が大きく異なると、放熱層６の剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層６は、封止樹脂部７を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部７に近い材料よりなる。放熱層６は、複数のダイパッド部１１のいずれにも正対している。図２５に示すように、放熱層６は、ｘｙ平面視（放熱層６の厚さ方向視）において、各ダイパッド部１１の全体に重なる。
次に、半導体装置１０１Ｃの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
まず、図２８に示すように、複数のダイパッド部１１，３１を含むリードフレーム３００と、複数の半導体チップ４１，４２と、受動部品チップ４３とを用意する。次に、同図に示すように、接合層（図示略）を介して、各半導体チップ４１を複数のダイパッド部１１のいずれか一つに配置する。同様に、各半導体チップ４２および受動部品チップ４３を、接合層（図示略）を介して、複数の制御用ダイパッド部３１のいずれか一つに配置する。次に、同図に示すように、ワイヤ８を各半導体チップ４１，４２等にボンディングする。
次に、図２９に示すように、封止樹脂部７を形成する。この封止樹脂部７の形成に先立ち、複数のダイパッド部１１に放熱層６を接合層６９によって接合しておく。放熱層６の形成は、たとえばセラミックスからなる板状材料に対して比較的幅が広いブレードを用いて溝を形成する。次いで、比較的幅が狭いブレードを用いて上記溝の中央を分断するように、上記板状材料を切断する。これにより、第１側面６３１、中間面６３２、および第２側面６３３を有する放熱層６を形成することができる。
封止樹脂部７は、金型８８１を用いたモールド成型により形成する。図２９に示すように、金型８８１で放熱層６などを押さえつける。次に、金型８８１内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、封止樹脂部７が得られる。
次に、図２８に示したリードフレーム３００を適宜切断することにより、図２４等に示した半導体装置１０１Ｃが製造される。
次に、本実施形態の作用効果について説明する。
半導体装置１０１Ｃにおいては、放熱層６と樹脂底面７２との間に剥離が生じても、その剥離の進行が第１側面６３１内でとどまり、中間面６３２以降には進展しにくい。このため、剥離の発生後においても、少なくも第２側面６３３が放熱層６と封止樹脂部７との接合に寄与しうる。したがって、放熱層６と封止樹脂部７との間に放熱層主面６１に至るような過大な隙間が生じてしまうことを抑制することができる。
直角に形成された第１角部６３４は、剥離の進展を阻止するのに適している。さらに、第１角部６３４の奥方に直角に形成された第２角部６４５を設けることにより、剥離の進展をより確実に阻止することができる。
第１側面６３１のｚ方向寸法（深さ）を第２側面６３３のｚ方向寸法（深さ）よりも大としておくことは、剥離が中間面６３２に到達しにくくすることに寄与し、剥離の進展防止に有利である。
図３０および図３１は、本発明の第２Ｃ実施形態に基づく半導体装置を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本実施形態の半導体装置１０２Ｃにおいては、放熱層６の構成が上述した半導体装置１０１Ｃと異なっている。
本実施形態においては、放熱層６は、複数の溝６１１を有している。複数の溝６１１は、放熱層主面６１に形成されている。複数の溝６１１は、ｙ方向に沿って延びており、互いに等ピッチで配置されている。各溝６１１は、断面矩形状である。複数の溝６１１のいずれかには、接合層６９の一部が入り込んでいる。また、複数の溝６１１のいずれかには、封止樹脂部７の一部が入り込んでいる。
複数の溝６１１は、上述した放熱層６の形成工程において形成される。たとえば、上記板状材料を切断する前に、複数の平行なブレードやレーザを用いて、上記板状材料に複数の平行な溝を形成する。これらの溝が、放熱層６の複数の溝６１１となる。
半導体装置１０２Ｃにおいては、半導体装置１０１Ｃによって奏される効果を奏し得る。また、複数の溝６１１が形成されていることにより、溝６１１に接合層６９の一部や封止樹脂部７の一部が入り込む格好となっている。これは、放熱層６と接合層６９との接合強度や放熱層６と封止樹脂部７との接合強度を高める、いわゆるアンカー効果が期待できる。溝６１１の断面形状を矩形状とすることは、アンカー効果を高めるのに適している。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、封止樹脂の裏面から放熱層が露出している半導体装置で有れば、挿入実装ではなく、表面実装用の端子の場合も同様に使用できる。また、上述したＩＰＭ装置だけでなく、半導体チップとアイランドとがそれぞれ１つしかなく、封止樹脂の裏面から放熱層が露出している駆動素子を封止する半導体装置にも適用できる。
〔付記１〕
互いに反対方向を向くダイパッド主面およびダイパッド裏面を有するダイパッド部と、
上記ダイパッド主面に搭載された半導体チップと、
底面から凹んでいるとともに上記ダイパッド裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、
上記凹部に配置され、上記ダイパッド裏面に対面する放熱層主面およびこの放熱層主面とは反対側にある放熱層裏面を有し、且つ、上記ダイパッド部に接合された放熱層と、を備え、
上記放熱層は、上記ダイパッド裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記放熱層裏面に繋がる第１側面、上記第１側面に繋がり、上記放熱層主面が向く方向を向く中間面、上記中間面に繋がり、上記ダイパッド裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有することを特徴とする、半導体装置。
〔付記２〕
上記放熱層は、セラミックスからなる、付記１に記載の半導体装置。
〔付記３〕
上記第１側面、上記中間面、および上記第２側面は、上記封止樹脂部に接している、付記１または２に記載の半導体装置。
〔付記４〕
上記放熱層の上記放熱層裏面は、上記封止樹脂部の上記底面と面一とされている、付記３に記載の半導体装置。
〔付記５〕
上記第１側面と上記中間面とは、第１角部を形成している、付記１ないし４のいずれかに記載の半導体装置。
〔付記６〕
上記中間面と上記第２側面とは、第２角部を形成している、付記１ないし５のいずれかに記載の半導体装置。
〔付記７〕
上記第１角部および第２角部の少なくともいずれかは、直角である、付記６に記載の半導体装置。
〔付記８〕
上記第１側面の上記放熱層の厚さ方向寸法は、上記第２側面の上記放熱層の厚さ方向寸法よりも大である、付記１ないし７のいずれかに記載の半導体装置。
〔付記９〕
上記放熱層と上記ダイパッド部とは、接合層を介して接合されている、１ないし８のいずれかに記載の半導体装置。
〔付記１０〕
上記放熱層の上記放熱層主面には、上記放熱層の厚さ方向に対して直角である方向に延びる複数の溝が形成されている、付記９に記載の半導体装置。
〔付記１１〕
上記各溝は、断面矩形状である、付記１０に記載の半導体装置。
〔付記１２〕
上記複数の溝のいずれかは、上記接合層に接している、付記１０または１１に記載の半導体装置。
〔付記１３〕
上記複数の溝のいずれかは、上記封止樹脂部に接している、付記１０ないし１２のいずれかに記載の半導体装置。
〔付記１４〕
互いに反対方向を向くダイパッド主面およびダイパッド裏面を有する複数のダイパッド部と、
上記複数のダイパッド主面に各別に搭載された複数の半導体チップと、
底面から凹んでいるとともに上記各ダイパッド裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、
上記凹部に配置され、上記ダイパッド裏面に対面する放熱層主面およびこの放熱層主面とは反対側にある放熱層裏面を有し、且つ、上記各ダイパッド部に共通に接合された放熱層と、を備え、
上記放熱層は、上記ダイパッド裏面が広がる方向において上記各ダイパッド部よりも外側に位置し、上記放熱層裏面に繋がる第１側面、上記第１側面に繋がり、上記放熱層主面が向く方向を向く中間面、上記中間面に繋がり、上記ダイパッド裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有することを特徴とする、半導体装置。
図３２は、本発明の第１Ｄ実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。
図３２に示す半導体装置の実装構造８０１は、半導体装置１０１Ｄと、基板８０７と、放熱部材８０８とを備える。
基板８０７は、複数の電子部品が実装されるものである。基板８０７は絶縁性の材料よりなる。基板８０７には図示しない配線パターンが形成されている。基板８０７には、複数の孔８０９が形成されている。放熱部材８０８は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材８０８は、図示しない支持部材によって基板８０７に対し固定されている。半導体装置１０１Ｄは、基板８０７に実装されている。本実施形態において半導体装置１０１Ｄは、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される製品である。半導体装置１０１Ｄは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
図３３および図３４は、本発明の第１Ｄ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。図３５は、本発明の第１Ｄ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図３６は、図３３のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図である。なお、図３２は、図３３のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面に相当する。図３６においては理解の便宜上、各構成を模式化して示している。
これらの図に示す半導体装置１０１Ｄは、複数の第１電極部１、第２電極部２、および、第３電極部３と、複数の半導体チップ４１，４２と、受動部品チップ４３と、放熱層６と、封止樹脂部７と、ワイヤ８と、を備える。図３３においては、放熱層６を点線で示し、封止樹脂部７を仮想線で示している。
封止樹脂部７は、複数の第１電極部１、第２電極部２、および、第３電極部３と、半導体チップ４１，４２と、受動部品チップ４３と、を覆っている。封止樹脂部７は、たとえば、黒色のエポキシ樹脂よりなる。図３５、図３６に示すように、封止樹脂部７は、樹脂主面７１と、樹脂底面７２と、樹脂側面７３と、を有する。
樹脂主面７１は、方向ｚ１を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂底面７２は、方向ｚ１とは反対側の方向ｚ２を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂側面７３は、ｘｙ平面視において半導体チップ４１，４２および受動部品チップ４３を囲む形状である。樹脂側面７３は、樹脂主面７１と樹脂底面７２とにつながる。
図３６によく表れているように、封止樹脂部７には凹部７５が形成されている。凹部７５は樹脂底面７２から凹む。凹部７５は、凹部底面７５１、凹部側面７５２を有する。凹部底面７５１はｘｙ平面に沿う形状である。凹部側面７５２は、樹脂底面７２につながる。凹部側面７５２は、おおむね方向ｚに沿っている。
図３３に示すように、半導体チップ４１，４２および受動部品チップ４３は平面視矩形状を呈する。半導体チップ４１は、たとえば、ＩＧＢＴ，ＭＯＳ，ダイオードなどのパワーチップ、あるいは出力トランジスタである。半導体チップ４２は、コントロールＩＣなどのＬＳＩチップであり、あるいは、半導体チップ４１を制御する。受動部品チップ４３は、たとえば、抵抗もしくはコンデンサなどの受動部品である。半導体チップ４１は、電極４１１を有する。また、半導体チップ４２も電極４１１と同様の電極を有しており、その説明は、以下の電極４１１についての説明と同様である。
図３３〜４に示す第１電極部１、第２電極部２、および、第３電極部３は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図３３の右下に記載の電極部はグランド接続される。
複数（本実施形態では４つ）の第１電極部１はそれぞれ、ダイパッド部１１（図３２〜図３４、図３６参照）と、接続部１２（図３２〜図３４参照）と、ワイヤボンディング部１３（図３２〜図３４参照）と、リード１４（図３２〜図３５参照）と、を含む。複数の第１電極部１は、方向ｘにおいて互いに離間している。
各ダイパッド部１１は、ｘｙ平面に沿う板状である。ダイパッド部１１には半導体チップ４１が配置されている。図３６に示すように、ダイパッド部１１と半導体チップ４１との間には、接合層９９１が介在している。接合層９９１は、導電性材料よりなる。このような導電性材料は、たとえばハンダもしくは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層９９１としてハンダを用いると、半導体チップ４１からダイパッド部１１に熱を効率よく伝えることができる。複数のダイパッド部１１はいずれも、凹部底面７５１から露出している。
各ダイパッド部１１は、ダイパッド主面１１１とダイパッド裏面１１２とを有する。ダイパッド主面１１１は方向ｚ１を向き、ダイパッド裏面１１２は方向ｚ２を向く。すなわちダイパッド主面１１１およびダイパッド裏面１１２は互いに反対側を向く。ダイパッド主面１１１には、半導体チップ４１が配置されている。ダイパッド主面１１１と半導体チップ４１との間には接合層９９１が介在している。ダイパッド裏面１１２は、凹部底面７５１に対し、ダイパッド部１１の厚さ方向（方向ｚ）において、同位置に位置している。ダイパッド裏面１１２は、凹部底面７５１よりも、凹部７５が開口する方向側に位置していてもよい。
図３３に示すように、各接続部１２は、ダイパッド部１１とワイヤボンディング部１３との間に位置し且つダイパッド部１１とワイヤボンディング部１３とにつながる。図３２に示すように、接続部１２は、ｘｙ平面に傾斜する面に沿う形状である。接続部１２は、ダイパッド部１１から離間するにつれ方向ｚ１に向かうようにｘｙ平面に対し傾斜している。
図３２〜図３４に示す各ワイヤボンディング部１３はｘｙ平面に沿う形状である。各ワイヤボンディング部１３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部１３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部１３と一の半導体チップ４１とが導通している。リード１４は、ワイヤボンディング部１３につながる。各リード１４は方向ｙに沿って延びる。リード１４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード１４は挿入実装用のものである。図３２に示すように、半導体装置１０１Ｄの基板８０７への実装時において、リード１４は折れ曲げられ、孔８０９に挿入される。リード１４を基板８０７に固定するために、孔８０９にハンダ層８１０が充填されている。半導体チップ４１とワイヤボンディング部１３とに接続されたワイヤ８は、アルミニウムからなる。
図３４に示すように、ダイパッド部１１には、１対の押さえ痕１１３が形成されている。１対の押さえ痕１１３は、後述するワイヤ８のボンディング工程において形成される。押さえ痕１１３は、ダイパッド部１１のダイパッド主面１１１からわずかに凹む傷状の形態を呈する。本実施形態において、１対の押さえ痕１１３は、ｘ方向に互いに離間しており、半導体チップ４１を挟んでいる。半導体チップ４１に形成された３つの電極４１１は、ｘ方向に並んでおり、１対の押さえ痕１１３の間に配置されている。各電極４１１にボンディングされたワイヤ８のファーストボンディング部８１は、１対の押さえ痕１１３を結ぶ直線と交差している。
ワイヤボンディング部１３には、１対の押さえ痕１３１が形成されている。１対の押さえ痕１３１は、後述するワイヤ８のボンディング工程において形成される。押さえ痕１３１は、ワイヤボンディング部１３の表面からわずかに凹む傷状の形態を呈する。本実施形態において、１対の押さえ痕１３１は、ｘ方向に互いに離間している。ワイヤボンディング部１３にボンディングされたワイヤ８のセカンドボンディング部８２は、１対の押さえ痕１３１を結ぶ直線と交差している。ワイヤボンディング部１３に形成された１対の押さえ痕１３１と同様の押さえ痕が、後述のワイヤボンディング部２３にも形成されている。
図３３に示すように、複数（本実施形態では３つ）の第２電極部２はそれぞれ、ワイヤボンディング部２３と、リード２４と、を含む。複数の第２電極部２は、方向ｘにおいて互いに離間している。
各ワイヤボンディング部２３はｘｙ平面に沿う形状である。各ワイヤボンディング部２３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部２３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部２３と一の半導体チップ４１とが導通している。リード２４は、ワイヤボンディング部２３につながる。各リード２４は方向ｙに沿って延びる。リード２４は、封止樹脂部７の樹脂側面７３から突出する部位を有し、リード１４と同様に加工され、基板８０７の孔８０９に挿入される。半導体チップ４１とワイヤボンディング部２３とに接続されたワイヤ８は、アルミニウムからなる。
図３２、図３３に示す第３電極部３は、複数の制御用ダイパッド部３１と、複数のリード３２とを含む。制御用ダイパッド部３１およびリード３２はいずれも、方向ｚにおいて同じ位置に配置されている。各制御用ダイパッド部３１には、半導体チップ４２もしくは受動部品チップ４３が配置されている。制御用ダイパッド部３１と半導体チップ４２との間、および、制御用ダイパッド部３１と受動部品チップ４３との間には、接合層（図示略）が介在している。制御用ダイパッド部３１の裏面は、放熱層６と対向していなくても良いし、露出していなくても良い。
各リード３２は、封止樹脂部７の樹脂側面７３から突出する部位を有し、リード１４と同様に加工され、基板８０７の孔８０９に挿入される。一のリード３２と一の半導体チップ４２の所定の電極との間には、ワイヤ８がボンディングされている。これにより、一のリード３２と一の半導体チップ４２とが導通している。また、ワイヤ８は、一の半導体チップ４２の所定の電極と一の受動部品チップ４３とにもボンディングされている。なお、制御用の半導体チップ４２や受動部品チップ４３に繋がるワイヤは、ワイヤ８よりも細く柔らかいアルミニウムや金の細線を用いることが多い。
放熱層６は、セラミックスやＣｕやアルミニウムからなり、図３６に示すように、封止樹脂部７における凹部７５に配置されている。放熱層６は、凹部側面７５２に囲まれている。本実施形態において、放熱層６は、ｘｙ平面に沿う板状である。本実施形態においては、放熱層６は、金属層６５および接合層６６からなる。金属層６５は、ｚ２方向側にあり、たとえば厚さが１０５μｍ程度のＣｕからなる。接合層６６は、金属層６５に対してｚ１方向側にあり、金属層６５を複数のダイパッド部１１のダイパッド裏面１１２に接合する機能を果たす。接合層６６は、たとえば絶縁性の樹脂からなり、その厚さがたとえば２５０μｍ程度である。この樹脂は、半導体装置１０１Ｄの製造工程において、圧力および振動を加えられることにより軟化する材質である。半導体チップ４１が搭載される複数のダイパッド部１１のいずれにも直接接している。金属層６５は、樹脂底面７２から若干突出している部位を有してもよい。接合層６６は、凹部側面７５２に接している。
放熱層６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ｄの外部に放出するために、設けられている。そのためには、放熱層６を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部７と熱膨張係数が大きく異なると、金属層６５の剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層６は、封止樹脂部７を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部７に近い材料よりなる。放熱層６は、複数のダイパッド部１１のいずれにも正対している。図３５に示すように、放熱層６は、ｘｙ平面視（放熱層６の厚さ方向視）において、各ダイパッド部１１の全体に重なる。
図３５、図３６に示すように、放熱層６は放熱層主面６１と放熱層裏面６２とを有する。放熱層主面６１は方向ｚ１を向く。放熱層主面６１は、ｘｙ平面視において、各ダイパッド部１１のダイパッド裏面１１２と、凹部底面７５１とに重なる。放熱層主面６１は、ダイパッド裏面１１２および凹部底面７５１に直接接する。放熱層裏面６２は放熱層主面６１の向く方向とは反対方向である方向ｚ２を向く。放熱層裏面６２は封止樹脂部７に覆われておらず、封止樹脂部７から露出している。
次に、半導体装置１０１Ｄの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
まず、図３７に示すように、複数のダイパッド部１１，３１を含むリードフレーム３００と、複数の半導体チップ４１，４２と、受動部品チップ４３とを用意する。次に、同図に示すように、接合層（図示略）を介して、各半導体チップ４１を複数のダイパッド部１１のいずれか一つに配置する。同様に、各半導体チップ４２および受動部品チップ４３を、接合層（図示略）を介して、複数の制御用ダイパッド部３１のいずれか一つに配置する。
次いで、ワイヤ８のボンディングを行う。図３８は、アルミニウムからなるワイヤ８をボンディングするためのボンディング装置の一例を示している。図示されたボンディング装置８５は、キャピラリ８５１、ガイド８５２、カッタ８５３、ベース８５４、アーム８５５、ワイヤリール８５６を備えている。ワイヤリール８５６には、ワイヤ８が巻かれている。アーム８５５は、ベース８５４に対して超音波発生機構などの振動を発生させる機構を介して取り付けられている。ワイヤリール８５６から送り出されたワイヤ８は、ガイド８５２によってキャピラリ８５１の先端へと送られる。キャピラリ８５１は、ワイヤ８をボンディング対象物に振動を加えながら押し付ける（「ウェッジボンディング」という）ためのものである。カッタ８５３は、ボンディングされたワイヤを切断する機能を果たす。
図３９に示すように、ダイパッド部１１に搭載された半導体チップ４１とこのダイパッド部１１の隣に位置するダイパッド部１１に繋がるワイヤボンディング部１３とにワイヤ８をボンディングする工程を例に説明するが、他のアルミからなるワイヤ８のボンディング工程も同様である。ワイヤ８のボンディング工程に先立ち、リードフレーム３００をたとえば治具８６０にセットする。治具８６０は、リードフレーム３００の形状に合わせて形成されており、支持面８６１，８６２を有する。支持面８６１は、ダイパッド部１１を支持し、支持面８６２は、ワイヤボンディング部１３を支持する。
次いで、図４０に示すように、１対の押さえ片８３１および１対の押さえ片８３２を用意する。１対の押さえ片８３１および１対の押さえ片８３２は、互いに対となったたとえば細い金属棒によって構成されている。１対の押さえ片８３１をダイパッド部１１に押し付ける。このとき、１対の押さえ片８３１をｘ方向に離間させ、１対の押さえ片８３１の間に半導体チップ４１の３つの電極４１１を位置させる。また、１対の押さえ片８３２を図示されたワイヤボンディング部１３に押し付ける。１対の押さえ片８３２どうしは、ｘ方向に互いに離間させる。
次いで、図４１に示すように、ワイヤ８のファーストボンディング工程を行う。ワイヤ８が添えられたキャピラリ８５１の先端を、半導体チップ４１の電極４１１に当接させる。そして、キャピラリ８５１からワイヤ８に圧力と超音波振動を付与することにより、ワイヤ８を電極４１１に接合する。
次いで、図４２に示すように、ワイヤ８のセカンドボンディング工程を行う。キャピラリ８５１の先端を半導体チップ４１の電極４１１からワイヤボンディング部１３に移動させる。そして、キャピラリ８５１からワイヤ８に圧力と超音波振動を付与することにより、ワイヤ８をワイヤボンディング部１３に接合する。また、この接合の後に、図３８に示したカッタ８５３によってワイヤ８を切断する。
以上のファーストボンディング工程およびセカンドボンディング工程を経ることにより、図４３および図４４に示すように、ファーストボンディング部８１において半導体チップ４１の電極４１１に接合され、セカンドボンディング部８２においてワイヤボンディング部１３に接合された、ワイヤ８を得る。図４４に示すように、ダイパッド部１１のうち１対の押さえ片８３１が押し付けられていた部位には、１対の押さえ痕１１３が形成される。また、ワイヤボンディング部１３のうち１対の押さえ片８３２が押し付けられていた部位には、１対の押さえ痕１３１が形成される。ファーストボンディング部８１は、１対の押さえ痕１１３を結ぶ直線と交差している。また、セカンドボンディング部８２は、１対の押さえ痕１３１を結ぶ直線と交差している。同様のボンディング作業を繰り返すことにより、図４５に示すように、複数のワイヤ８が各半導体チップ４１，４２等にボンディングされた状態のリードフレーム３００を得る。なお、半導体チップ４２と第３電極部３とを接続するワイヤ８’は、上述の方法と同様に押さえ片８３１を使用しても良いが、ボールボンディングを用いるとともに押さえ片８３１を用いないようにしても良い。
次に、図４６、図４７に示すように、封止樹脂部７を形成する。図４６に示すように、封止樹脂部７は、金型８８１を用いたモールド成型により形成する。同図に示すように、金型８８１で複数のダイパッド部１１などを押さえつける。次に、金型８８１内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図４７に示すように、金型８８１を複数のダイパッド部１１などから取り外す。これにより、封止樹脂部７を形成できる。封止樹脂部７を形成する工程においては、複数のダイパッド部１１を露出させる凹部７５を封止樹脂部７に形成する。
次に、図４８に示すように、封止樹脂部７の凹部７５に放熱層６をはめ込む。そして、放熱層６に圧力および振動を加える。さらに、放熱層６を加熱してもよい。これらの加圧、加振、加熱により、放熱層６の接合層６６が軟化する。軟化した接合層６６は、凹部７５に充填される。また接合層６６は、凹部側面７５２に接する。
次に、リードフレーム３００を適宜切断することにより、図３３等に示した半導体装置１０１Ｄが製造される。
次に、本実施形態の作用効果について説明する。
１対の押さえ片８３１，８３２によってワイヤ８がボンディングされる部位である電極４１１もしくはワイヤボンディング部１３を挟んだ位置を押さえることにより、ワイヤ８のボンディングに伴う加圧や加振によってダイパッド部１１やワイヤボンディング部１３が不当に揺れたり変形したりすることを防止することができる。したがって、ワイヤ８を適切にボンディングすることができる。
ファーストボンディング部８１を１対の押さえ痕１１３（１対の押さえ片８３１の先端）を結ぶ直線の間に位置させることにより、ファーストボンディング工程においてキャピラリ８５１から加えられる圧力および振動によってダイパッド部１１が揺れたり変形したりすることを好適に防止することができる。
セカンドボンディング部８２を１対の押さえ痕１３１（１対の押さえ片８３２の先端）を結ぶ直線の間に位置させることにより、セカンドボンディング工程においてキャピラリ８５１から加えられる圧力および振動によってワイヤボンディング部１３が揺れたり変形したりすることを好適に防止することができる。
半導体チップ４１に形成された複数の電極４１１のすべてを１対の押さえ片８３１によって挟む姿勢で、ファーストボンディング工程を行っている。これにより、複数の電極４１１に対するファーストボンディング工程を行う間、１対の押さえ片８３１を動かす必要がない。したがって、ボンディング工程を効率よく行うことができる。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、封止樹脂の裏面から金属層が露出している半導体装置で有れば、挿入実装ではなく、表面実装用の端子の場合も同様に使用できる。また、上述したＩＰＭ装置だけでなく、半導体チップとアイランドとがそれぞれ１つしかなく、封止樹脂の裏面から金属層が露出している駆動素子を封止する半導体装置にも適用できる。
〔付記１〕
１対の押さえ片を、ボンディング対象物の互いに離間した２か所に押圧した状態で、上記ボンディング対象物のうち上記１対の押さえ片が離間する方向において上記１対の押さえ片の間に位置する部位にワイヤをボンディングするワイヤボンディング工程を有することを特徴とする、ワイヤボンディング方法。
〔付記２〕
上記ワイヤボンディング工程においては、上記ボンディング対象物のうち上記１対の押さえ片を結ぶ直線と交差する部位に上記ワイヤをボンディングする、付記１に記載のワイヤボンディング方法。
〔付記３〕
上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、１以上の電極を有する半導体チップと、を含み、
上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記１対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングする、付記１または２に記載のワイヤボンディング方法。
〔付記４〕
上記半導体チップは、複数の電極を有しており、
上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記１対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする、付記３に記載のワイヤボンディング方法。
〔付記５〕
上記ボンディング対象物は、金属板からなるワイヤボンディング部を含み、
上記ワイヤボンディング工程においては、上記ワイヤボンディング部に対して上記１対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする、付記１または２に記載のワイヤボンディング方法。
〔付記６〕
上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、１以上の電極を有する半導体チップと、上記ダイパッド部と離間したワイヤボンディング部と、を含み、
上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記１対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングし、
上記ワイヤボンディング工程の後に、上記ワイヤボンディング部に対して追加の１対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする追加のワイヤボンディング工程を有する、付記１または２に記載のワイヤボンディング方法。
〔付記７〕
上記半導体チップは、複数の電極を有しており、
上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記１対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする、付記６に記載のワイヤボンディング方法。
〔付記８〕
上記ワイヤは、アルミニウムからなる、付記１ないし７のいずれかに記載のワイヤボンディング方法。
〔付記９〕
上記ワイヤボンディング工程においては、上記ワイヤに対して圧力および振動を加える、
付記８に記載のワイヤボンディング方法。
〔付記１０〕
互いに反対方向を向く主面および裏面を有するダイパッド部と、
上記ダイパッド部の上記主面に搭載されており、１以上の電極を有する半導体チップと、
上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、を備え、
上記ダイパッド部には、互いに離間する１対の押さえ痕が形成されており、
上記電極のうち上記１対の押さえ痕が離間する方向において上記１対の押さえ痕の間に位置する部位にワイヤの一端がボンディングされていることを特徴とする、半導体装置。
〔付記１１〕
上記ワイヤの一端は、上記電極のうち上記１対の押さえ痕を結ぶ直線と交差する部位にボンディングされている、付記１０に記載の半導体装置。
〔付記１２〕
上記ダイパッド部に対して離間したワイヤボンディング部をさらに備えており、
上記ワイヤボンディング部には、互いに離間する追加の１対の押さえ痕が形成されており、
上記ワイヤボンディング部のうち上記追加の１対の押さえ痕が離間する方向において上記追加の１対の押さえ痕の間に位置する部位に上記ワイヤの他端がボンディングされている、付記１０または１１に記載の半導体装置。
〔付記１３〕
上記ワイヤの他端は、上記ワイヤボンディング部のうち上記追加の１対の押さえ痕を結ぶ直線と交差する部位にボンディングされている、付記１２に記載の半導体装置。
〔付記１４〕
互いに反対方向を向く主面および裏面を有するダイパッド部と、
上記ダイパッド部の上記主面に搭載されており、１以上の電極を有する半導体チップと、
上記半導体チップとワイヤを介して電気的に接続されるリードと、
上記ダイパッド部、上記半導体チップおよび上記リードの一部を覆う封止樹脂部と、を備え、
上記リードの上記ワイヤの一端がボンディングされている接続部を挟む上記リードの表面には、互いに離間する１対の押さえ痕が形成されていることを特徴とする、半導体装置。
〔付記１５〕
上記押さえ痕を有するリードは、押さえ痕のないリードよりも幅広の部分を有する、付記１１に記載の半導体装置。
〔付記１６〕
上記ワイヤは太さの異なる種類を有し、
上記押さえ痕は太さの太い上記ワイヤの接続部の近くのみに形成されている、付記１１または１２に記載の半導体装置。
〔付記１７〕
上記半導体チップは複数あり、
上記太さの太いワイヤは一部の上記半導体チップと上記リードとの間のみを電気的に接続する、付記１３に記載の半導体装置。
〔付記１８〕
上記半導体チップを挟む上記ダイパッドの表面には、上記半導体チップを挟んで互いに離間する１対の押さえ痕が形成されている、付記１１ないし１４のいずれかに記載の半導体装置。
〔付記１９〕
上記半導体チップは、複数あり、かつ、出力トランジスタとその制御用の半導体チップとを含み、
上記リードの押さえ痕は、上記出力トランジスタと接続された上記リードの接続部を挟んで互いに離間するように形成されている、付記１１ないし１５のいずれかに記載の半導体装置。
図４９は、本発明の第１Ｅ実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。
図４９に示す半導体装置の実装構造８０１は、半導体装置１０１Ｅと、基板８０７と、放熱部材８０８とを備える。
基板８０７は、複数の電子部品が実装されるものである。基板８０７は絶縁性の材料よりなる。基板８０７には図示しない配線パターンが形成されている。基板８０７には、複数の孔８０９が形成されている。放熱部材８０８は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材８０８は、図示しない支持部材によって基板８０７に対し固定されている。半導体装置１０１Ｅは、基板８０７に実装されている。本実施形態において半導体装置１０１Ｅは、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される製品である。半導体装置１０１Ｅは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
図５０は、本発明の第１Ｅ実施形態に基づく半導体装置のリードを折り曲げる前の平面図（一部構成省略）である。図５１は、本発明の第１Ｅ実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図５２は、図５０のＬＩＩ−ＬＩＩ線に沿う断面図である。図５３は、図５２の要部拡大断面図である。なお、図４９は、図５０のＩＬＩＸ−ＩＬＩＸ線に沿う断面に相当する。図５２においては理解の便宜上、各構成を模式化して示している。
これらの図に示す半導体装置１０１Ｅは、複数の第１電極部１、第２電極部２、および、第３電極部３と、複数の半導体チップ４１，４２と、受動部品チップ４３と、放熱層６と、封止樹脂部７と、ワイヤ８と、を備える。図５０においては、放熱層６を点線で示し、封止樹脂部７を仮想線で示している。
封止樹脂部７は、複数の第１電極部１、第２電極部２、および、第３電極部３と、半導体チップ４１，４２と、受動部品チップ４３と、を覆っている。封止樹脂部７は、たとえば、黒色のエポキシ樹脂よりなる。図５１、図５２に示すように、封止樹脂部７は、樹脂主面７１と、樹脂底面７２と、樹脂側面７３と、を有する。
樹脂主面７１は、方向ｚ１を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂底面７２は、方向ｚ１とは反対側の方向ｚ２を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂側面７３は、ｘｙ平面視において半導体チップ４１，４２および受動部品チップ４３を囲む形状である。樹脂側面７３は、樹脂主面７１と樹脂底面７２とにつながる。
図５２によく表れているように、封止樹脂部７には凹部７５が形成されている。凹部７５は樹脂底面７２から凹む。凹部７５は、凹部底面７５１および凹部側面７５２を有する。凹部底面７５１はｘｙ平面に沿う形状である。凹部側面７５２は、樹脂底面７２につながる。凹部側面７５２は、おおむね方向ｚに沿っている。
図５０に示すように、半導体チップ４１，４２および受動部品チップ４３は平面視矩形状を呈する。半導体チップ４１は、たとえば、ＩＧＢＴ，ＭＯＳ，ダイオードなどのパワーチップであり、あるいは、出力トランジスタである。半導体チップ４２は、コントロールＩＣなどのＬＳＩチップであり、あるいは、半導体チップ４１の制御用である。受動部品チップ４３は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
図５０〜４に示す第１電極部１、第２電極部２、および、第３電極部３は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図５０の右下に記載の電極部はグランド接続される。
複数（本実施形態では４つ）の第１電極部１はそれぞれ、ダイパッド部１１（図４９、図５０、図５２参照）と、接続部１２（図４９、図５０参照）と、ワイヤボンディング部１３（図４９、図５０参照）と、リード１４（図４９〜図５１参照）と、を含む。複数の第１電極部１は、方向ｘにおいて互いに離間している。
各ダイパッド部１１は、ｘｙ平面に沿う板状である。ダイパッド部１１には半導体チップ４１が配置されている。図５２に示すように、ダイパッド部１１と半導体チップ４１との間には、はんだ９９１が介在している。はんだ９９１は、本発明で言う導電性接合材の一例であり、はんだ９９１に代えてＡｇペーストを用いてもよい。はんだは熱伝導率が比較的大きい。はんだ９９１は、半導体チップ４１からダイパッド部１１に熱を効率よく伝えることができる。複数のダイパッド部１１はいずれも、凹部底面７５１から露出している。
図５３に示すように、半導体チップ４１には、裏面電極４１３が形成されている。裏面電極４１３は、たとえばＡｇ、Ａｕ、Ｎｉまたはこれらの金属を含む合金などのはんだ濡れ性が比較的高い材質からなる。本実施形態においては、半導体チップ４１の裏面４１２が裏面電極４１３によって構成されている。
各ダイパッド部１１は、ダイパッド主面１１１とダイパッド裏面１１２とを有する。ダイパッド主面１１１は方向ｚ１を向き、ダイパッド裏面１１２は方向ｚ２を向く。すなわちダイパッド主面１１１およびダイパッド裏面１１２は互いに反対側を向く。ダイパッド主面１１１には、半導体チップ４１が配置されている。ダイパッド主面１１１と半導体チップ４１との間にははんだ９９１が介在している。ダイパッド裏面１１２は、凹部底面７５１に対し、ダイパッド部１１の厚さ方向（方向ｚ）において、同位置に位置している。ダイパッド裏面１１２は、凹部底面７５１よりも、凹部７５が開口する方向側に位置していてもよい。
ダイパッド部１１は、たとえばＣｕ、ＦｅＮｉ合金、Ｆｅのいずれかからなり、ダイパッド主面１１１は、比較的はんだ濡れ性が低い面となっている。本実施形態においては、はんだ９９１と半導体チップ４１の裏面４１２との接合面積は、はんだ９９１とダイパッド主面１１１との接合面積よりも大となっている。
図５０に示すように、各接続部１２は、ダイパッド部１１とワイヤボンディング部１３との間に位置し且つダイパッド部１１とワイヤボンディング部１３とにつながる。図４９に示すように、接続部１２は、ｘｙ平面に傾斜する面に沿う形状である。接続部１２は、ダイパッド部１１から離間するにつれ方向ｚ１に向かうようにｘｙ平面に対し傾斜している。
図４９、図５０に示す各ワイヤボンディング部１３はｘｙ平面に沿う形状である。各ワイヤボンディング部１３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部１３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部１３と一の半導体チップ４１とが導通している。リード１４は、ワイヤボンディング部１３につながる。各リード１４は方向ｙに沿って延びる。リード１４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード１４は挿入実装用のものである。図４９に示すように、半導体装置１０１Ｅの基板８０７への実装時において、リード１４は折れ曲げられ、孔８０９に挿入される。リード１４を基板８０７に固定するために、孔８０９にはんだ層８１０が充填されている。
図５０に示すように、複数（本実施形態では３つ）の第２電極部２はそれぞれ、ワイヤボンディング部２３と、リード２４と、を含む。複数の第２電極部２は、方向ｘにおいて互いに離間している。
各ワイヤボンディング部２３はｘｙ平面に沿う形状である。各ワイヤボンディング部２３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部２３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部２３と一の半導体チップ４１とが導通している。リード２４は、ワイヤボンディング部２３につながる。各リード２４は方向ｙに沿って延びる。リード２４は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード２４は挿入実装用のものである。図示しないが、リード１４と同様に、半導体装置１０１Ｅの基板８０７への実装時においてリード２４は孔８０９に挿入される。
図４９、図５０に示す第３電極部３は、複数の制御用ダイパッド部３１と、複数のリード３２とを含む。制御用ダイパッド部３１およびリード３２はいずれも、方向ｚにおいて同じ位置に配置されている。各制御用ダイパッド部３１には、半導体チップ４２もしくは受動部品チップ４３が配置されている。制御用ダイパッド部３１と半導体チップ４２との間、および、制御用ダイパッド部３１と受動部品チップ４３との間には、接合層（図示略）が介在している。制御用ダイパッド部３１の裏面は、放熱層６と対向していなくても良いし、露出していなくても良い。
各リード３２は、封止樹脂部７の樹脂側面７３から突出する部位を有する。本実施形態にてリード３２は挿入実装用のものである。図４９に示すように、半導体装置１０１Ｅの基板８０７への実装時においてリード３２は孔８０９に挿入される。リード１４に関して述べたように、リード３２を基板８０７に固定するために、孔８０９にはんだ層８１０が充填されている。一のリード３２と一の半導体チップ４２とには、ワイヤ８がボンディングされている。これにより、一のリード３２と一の半導体チップ４２とが導通している。また、ワイヤ８は、一の半導体チップ４２と一の受動部品チップ４３とにもボンディングされている。
放熱層６は、図５２に示すように、封止樹脂部７における凹部７５に配置されている。放熱層６は、凹部側面７５２に囲まれている。本実施形態において、放熱層６は、ｘｙ平面に沿う板状である。本実施形態においては、放熱層６は、金属層６５および接合層６６からなる。金属層６５は、ｚ２方向側にあり、たとえば厚さが１０５μｍ程度のＣｕやアルミニウムやセラミックスからなる。接合層６６は、金属層６５に対してｚ１方向側にあり、金属層６５を複数のダイパッド部１１のダイパッド裏面１１２に接合する機能を果たす。接合層６６は、たとえば絶縁性の樹脂からなり、その厚さがたとえば２５０μｍ程度である。この樹脂は、半導体装置１０１Ｅの製造工程において、圧力および振動を加えられることにより軟化する材質である。半導体チップ４１が搭載される複数のダイパッド部１１のいずれにも直接接している。金属層６５は、樹脂底面７２から若干突出している部位を有してもよい。接合層６６は、凹部側面７５２に接している。
放熱層６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ｅの外部に放出するために、設けられている。半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ｅの外部に放出するには、放熱層６を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部７と熱膨張係数が大きく異なると、金属層６５が剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層６は、封止樹脂部７を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部７に近い材料よりなる。放熱層６は、複数のダイパッド部１１のいずれにも正対している。図５１に示すように、放熱層６は、ｘｙ平面視（放熱層６の厚さ方向視）において、各ダイパッド部１１の全体に重なる。
図５１、図５２に示すように、放熱層６は放熱層主面６１と放熱層裏面６２とを有する。放熱層主面６１は方向ｚ１を向く。放熱層主面６１は、ｘｙ平面視において、各ダイパッド部１１のダイパッド裏面１１２と、凹部底面７５１とに重なる。放熱層主面６１は、ダイパッド裏面１１２および凹部底面７５１に直接接する。放熱層裏面６２は放熱層主面６１の向く方向とは反対方向である方向ｚ２を向く。放熱層裏面６２は封止樹脂部７に覆われておらず、封止樹脂部７から露出している。
次に、半導体装置１０１Ｅの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
まず、図５４に示すように、複数のダイパッド部１１，３１を含むリードフレーム３００を用意する。そして、以下に説明する手順により、はんだペースト９９１’を塗布する。はんだペースト９９１’は、本発明で言う導電性接合ペーストの一例であり、はんだペースト９９１’に代えてＡｇペーストやその他の金属と有機溶剤とからなるペーストを用いてもよい。本図に示されているように、はんだペースト９９１’が塗布される領域は、半導体チップ４１，４２や受動部品チップ４３の平面視寸法よりも小であり、かつこれらの内方に含まれている。図５５〜図５９においては、ダイパッド部１１へのはんだペースト９９１’の塗布および半導体チップ４１の接合を例として説明する。なお、放熱性を良くするために、ダイパッド部１１の内１つの上に複数の半導体チップ４１を搭載する部分のみに以下の方法を用いるようにし、他の部分の導電性接合ペーストは従来と同様な方法を用いるようにしても良い。
まず、図５５に示すように、マスク９９２を用意する。マスク９９２には複数の開口９９３が形成されている。これらの開口９９３は、図５４に示されたはんだペースト９９１’の塗布領域に対応している。このマスク９９２によって、リードフレーム３００を覆う。
次いで、図５６に示すように、はんだペースト９９１’を塗布する。この塗布は、マスク９９２の開口９９３にはんだペースト９９１’を充てんすることによって行う。次いで、図５７に示すように、マスク９９２を取り外すと、所望の領域にはんだペースト９９１’が塗布された状態となる。
次いで、半導体チップ４１をはんだペースト９９１’上に載置する。はんだペースト９９１’が塗布された領域は、半導体チップ４１の平面視寸法よりも小である。このはんだペースト９９１’を覆い隠すように、半導体チップ４１を載置する。この際、前述した半導体チップ４２や受動部品チップ４３も載置する。
次いで、たとえばリフロー炉にリードフレーム３００を挿入し加熱することにより、はんだペースト９９１’を溶融させる。半導体チップ４１の裏面４１２（裏面電極４１３）は、比較的はんだ濡れ性が高いたとえばＡｇまたはＡｕからなるため、溶融したはんだペースト９９１’がその全面に広がる。一方、ダイパッド部１１の主面１１１は、比較的はんだ濡れ性が低いＣｕ、ＦｅＮｉ合金、Ｆｅからなるため、溶融したはんだペースト９９１’が広がりにくい。これにより、リフロー炉による加熱を経ると、図５９に示す形態のはんだ９９１が得られる。はんだ９９１は、半導体チップ４１の裏面４１２との接合面積の方が、ダイパッド部１１の主面１１１との接合面積よりも大となっている。図６０は、リフロー炉から取り出されたリードフレーム３００を示している。
次いで、図６１に示すようにワイヤ８を各半導体チップ４１，４２等と対応するリードとの間にボンディングする。
次に、図６２、図６３に示すように、封止樹脂部７を形成する。図６２に示すように、封止樹脂部７は、金型８８１を用いたモールド成型により形成する。同図に示すように、金型８８１で複数のダイパッド部１１などを押さえつける。次に、金型８８１内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図６３に示すように、金型８８１を複数のダイパッド部１１などから取り外す。これにより、封止樹脂部７を形成できる。封止樹脂部７を形成する工程においては、複数のダイパッド部１１の裏面側を露出させる凹部７５を封止樹脂部７に形成する。
次に、図６４に示すように、封止樹脂部７の凹部７５に放熱層６をはめ込む。そして、放熱層６に圧力および振動を加える。さらに、放熱層６を加熱してもよい。これらの加圧、加振、加熱により、放熱層６の接合層６６が軟化する。軟化した接合層６６は、凹部７５内に充填される。また接合層６６は、凹部側面７５２に接する。
次に、リードフレーム３００を適宜切断することにより、図５０等に示した半導体装置１０１Ｅが製造される。
次に、本実施形態の作用効果について説明する。
本実施形態によれば、半導体チップ４１の平面視寸法よりも小さい領域に、はんだペースト９９１’を塗布し、これを覆い隠すように半導体チップ４１を載置する。この状態ではんだペースト９９１’を加熱すると、平面視においてはんだ９９１が半導体チップ４１内にとどまりやすい。したがって、隣り合う半導体チップ４１をダイパッド主面１１１に接合するためのはんだ９９１どうしが不当に接触したり、はんだペーストの一部のみがダイパッドの端部に達しってしまうことを防止することができる。これにより、はんだ食われやはんだの表面張力等によって各半導体チップの位置が所定の位置からずれてしまうことがなくなり、半導体チップを所定の位置に配置できるようになり、ワイヤ作業が容易にできるようになる。また、隣接するチップ間距離を小さくすることができるようになるので、半導体装置の外形をより小型化できるようになる。
半導体チップ４１の裏面４１２を比較的はんだ濡れ性が高いものとして構成する一方、ダイパッド部１１の主面１１１を比較的はんだ濡れ性が低いものして構成することにより、はんだ９９１のはみ出し防止を好適に図ることができる。
マスク９９２を用いてはんだペースト９９１’を塗布することは、意図する領域にはんだペースト９９１’をより正確に塗布するのに適している。なお、はんだペースト９９１’を塗布する手法として、マスク９９２を用いた手法のほかに、たとえばシリンジに充てんしたはんだペースト９９１’を滴下することによって塗布してもよい。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、アルミニウム等の太くて堅いワイヤを用いる半導体装置で有れば、説明したＩＰＭ用の半導体装置だけでなく、半導体チップとアイランドとがそれぞれ１つしかないようなパワートランジスタ等の半導体装置にも適用できる。更には、挿入実装だけでなく、表面実装用の端子の半導体装置にも同様に使用できる。
〔付記１〕
ダイパッド部の主面に導電性接合ペーストを塗布する塗布工程と、
上記主面が向く方向視における大きさが、上記導電性接合ペーストが塗布された領域よりも大である半導体チップの裏面を、上記主面が向く方向視において上記導電性接合ペーストが塗布された領域を内方に含むように上記導電性接合ペーストに接しさせる載置工程と、
上記導電性接合ペーストを軟化させた後に硬化させることにより導電性接合材を形成する接合工程と、
を備えることを特徴とする、半導体装置の製造方法。
〔付記２〕
上記導電性接合ペーストは、はんだペーストである、付記１に記載の半導体装置の製造方法。
〔付記３〕
上記塗布工程においては、開口を有するマスクによって上記主面を覆った後に、上記開口に上記導電性接合ペーストを埋める、付記２に記載の半導体装置の製造方法。
〔付記４〕
上記半導体チップの上記裏面は、上記ダイパッド部の上記主面よりも上記導電性接合ペーストに対する濡れ性が高い、付記１ないし３のいずれかに記載の半導体装置の製造方法。
〔付記５〕
上記半導体チップの上記裏面は、Ａｇ、Ａｕ、Ｎｉまたはこれらの金属を含む合金からなり、
上記ダイパッド部の上記主面は、Ｃｕ、ＦｅＮｉ合金、Ｆｅのいずれかからなる、付記４に記載の半導体装置の製造方法。
〔付記６〕
主面を有するダイパッド部と、
裏面を有する半導体チップと、
上記ダイパッド部の上記主面および上記半導体チップの上記裏面の間に介在し、上記ダイパッド部と上記半導体チップとを接合する導電性接合材と、を備えており、
上記半導体チップの上記裏面と上記導電性接合材との接合面積は、上記ダイパッド部の上記主面と上記導電性接合材との接合面積よりも大であることを特徴とする、半導体装置。
〔付記７〕
上記導電性接合材は、はんだである、付記６に記載の半導体装置。
〔付記８〕
上記半導体チップの上記裏面は、上記ダイパッド部の上記主面よりも上記導電性接合ペーストに対する濡れ性が高い、付記６に記載の半導体装置。
〔付記９〕
上記半導体チップの上記裏面は、Ａｇ、Ａｕ、Ｎｉまたはこれらの金属を含む合金からなり、
上記ダイパッド部の上記主面は、Ｃｕ、ＦｅＮｉ合金、Ｆｅのいずれかからなる、付記８に記載の半導体装置。
〔付記１０〕
互いに反対方向を向く主面および裏面を有するダイパッド部と、
上記ダイパッド部の上記主面に搭載される複数の半導体チップと、
上記ダイパッド部の主面および上記複数の半導体チップのそれぞれの裏面との間に介在し、上記ダイパッド部と上記複数の半導体チップとを接合する導電性接合材と、を備えており、
上記複数の半導体チップのそれぞれの裏面と上記導電性接合材との接合面積は、上記ダイパッド部の主面に上記半導体チップに対応してそれぞれ形成された上記導電性接合材との接合面積よりも大であることを特徴とする、半導体装置。
〔付記１１〕
上記半導体チップは、複数の出力トランジスタとその制御用の半導体チップとを有し、
上記複数の出力トランジスタにおいて、上記接合面積の関係を有する、付記９に記載の半導体装置。
〔付記１２〕
上記複数の出力トランジスタの出力を外部にそれぞれ取り出すための複数のリードと、上記出力トランジスタと上記リードとをそれぞれ接続する複数のワイヤを更に有し、
上記ワイヤはアルミニウムである、付記１０に記載の半導体装置。
１０１Ａ〜１０１Ｅ，１０２Ａ〜１０２Ｃ 半導体装置
１ 第１電極部
１１ ダイパッド部
１１１ 主面
１１１ ダイパッド主面
１１２ ダイパッド裏面
１１３ 押さえ痕
１２ 接続部
１３ ワイヤボンディング部
１３１ （追加の）押さえ痕
１４ リード
２ 第２電極部
２３ ワイヤボンディング部
２４ リード
３ 第３電極部
３１ 制御用ダイパッド部
３２ リード
３００ リードフレーム
４１ 半導体チップ
４１１ 電極
４１２ 裏面
４１３ 裏面電極
４２ 半導体チップ
４３ 受動部品チップ
６ 放熱層
６１ 放熱層主面
６１１ 溝
６２ 放熱層裏面
６３１ 第１側面
６３２ 中間面
６３３ 第２側面
６３４ 第１角部
６４５ 第２角部
６５ 金属層
６６ 接合層
６９ 接合層
７ 封止樹脂部
７１ 樹脂主面
７２ 樹脂底面
７３ 樹脂側面
７５ 凹部
７５１ 凹部底面
７５２ 凹部側面
７５３ 凹部溝
７５４ 凹部第１側面
７５５ 凹部第２側面
７５６ 凹部支持面
８ ワイヤ
８１ ファーストボンディング部
８２ セカンドボンディング部
８５ ボンディング装置
８０１ 実装構造
８０７ 基板
８０８ 放熱部材
８０９ 孔
８１０ ハンダ層
８１０ はんだ層
８３１ 押さえ片
８３２ （追加の）押さえ片
８５１ キャピラリ
８５２ ガイド
８５３ カッタ
８５４ ベース
８５５ アーム
８５６ ワイヤリール
８６０ 治具
８６１ 支持面
８６２ 支持面
８８１ 金型
９９１ はんだ（導電性接合材）
９９１ 接合層
９９１’ はんだペースト（導電性接合ペースト）
９９２ マスク
９９３ 開口

Claims (6)

  1. 互いに反対方向を向く主面および裏面を有するダイパッド部と、
    上記ダイパッド部の上記主面に搭載された半導体チップと、
    上記ダイパッド部の上記裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、
    上記凹部に配置された放熱層と、を備え、
    上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置する部分を有する溝を有しており、
    上記放熱層は、一部が上記溝に充填され、且つ、上記ダイパッド部の上記裏面に接する接合層を有するとともに、
    上記放熱層は、上記接合層に対して上記ダイパッド部とは反対側に積層された金属層を有し、
    上記溝は、上記裏面が広がる方向において上記金属層に対して外側に位置し、
    上記凹部は、上記金属層と上記溝との間に位置する部分を有する底面を有し、
    上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記底面に繋がる第１側面、上記第１側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第１側面との間に位置する第２側面、を有しており、
    上記金属層は、上記裏面が広がる方向において少なくとも一部が上記第１側面と上記第２側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第１側面と重なっていることを特徴とする、半導体装置。
  2. 上記金属層は、Ｃｕからなる、請求項１に記載の半導体装置。
  3. 上記接合層は、樹脂からなる、請求項１または２に記載の半導体装置。
  4. 上記金属層の一部は、その厚さ方向において上記凹部から突出している、請求項１ないし３のいずれかに記載の半導体装置。
  5. 上記溝は、上記裏面が広がる方向において上記ダイパッド部から離間するほど、上記ダイパッド部の厚さ方向において上記裏面側から上記主面側に位置するように傾斜している、請求項１ないし４のいずれかに記載の半導体装置。
  6. 上記支持面と上記金属層との間に、上記接合層の一部が介在する、請求項１ないし５のいずれかに記載の半導体装置。
JP2012224920A 2011-10-30 2012-10-10 半導体装置 Active JP6076675B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012224920A JP6076675B2 (ja) 2011-10-31 2012-10-10 半導体装置
CN201280053813.6A CN104025287B (zh) 2011-10-31 2012-10-16 半导体装置
CN201711277647.9A CN107749401A (zh) 2011-10-31 2012-10-16 半导体装置
US14/355,002 US9070659B2 (en) 2011-10-31 2012-10-16 Semiconductor device
PCT/JP2012/076685 WO2013065474A1 (ja) 2011-10-31 2012-10-16 半導体装置
US14/722,745 US9613883B2 (en) 2011-10-31 2015-05-27 Semiconductor device
US15/439,625 US9905499B2 (en) 2011-10-30 2017-02-22 Semiconductor device
US15/868,798 US10504822B2 (en) 2011-10-31 2018-01-11 Semiconductor device

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2011238576 2011-10-31
JP2011238577 2011-10-31
JP2011238575 2011-10-31
JP2011238579 2011-10-31
JP2011238576 2011-10-31
JP2011238575 2011-10-31
JP2011238578 2011-10-31
JP2011238579 2011-10-31
JP2011238577 2011-10-31
JP2011238578 2011-10-31
JP2012224920A JP6076675B2 (ja) 2011-10-31 2012-10-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017002559A Division JP6255118B2 (ja) 2011-10-31 2017-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2013118353A JP2013118353A (ja) 2013-06-13
JP6076675B2 true JP6076675B2 (ja) 2017-02-08

Family

ID=48191831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012224920A Active JP6076675B2 (ja) 2011-10-30 2012-10-10 半導体装置

Country Status (4)

Country Link
US (4) US9070659B2 (ja)
JP (1) JP6076675B2 (ja)
CN (2) CN107749401A (ja)
WO (1) WO2013065474A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666519B2 (en) * 2014-02-24 2017-05-30 Mitsubishi Electric Corporation Power semiconductor module and power unit
EP3045909B1 (en) * 2015-01-14 2020-11-04 Sensirion AG Sensor package
JP6450006B2 (ja) * 2015-07-23 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102017100165A1 (de) * 2017-01-05 2018-07-05 Jabil Optics Germany GmbH Lichtemittierende Anordnung und lichtemittierendes System
JP6682466B2 (ja) * 2017-03-17 2020-04-15 株式会社東芝 光学検査装置
JP7163054B2 (ja) * 2017-04-20 2022-10-31 ローム株式会社 半導体装置
CN109637983B (zh) * 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
DE112019001311T5 (de) * 2018-03-12 2020-12-10 Rohm Co., Ltd. Halbleiterbauteil und montagestruktur für halbleiterbauteil
CN112400229B (zh) * 2018-07-12 2023-12-19 罗姆股份有限公司 半导体器件
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
US10998256B2 (en) * 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
CN111781405A (zh) * 2020-06-17 2020-10-16 西安易恩电气科技有限公司 一种ipm动态参数测试夹具
JP2022074290A (ja) * 2020-11-04 2022-05-18 ローム株式会社 半導体装置
WO2022230598A1 (ja) * 2021-04-27 2022-11-03 ローム株式会社 半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576251U (ja) * 1980-06-11 1982-01-13
JPS5910242A (ja) * 1982-07-09 1984-01-19 Hitachi Ltd 樹脂封止型半導体装置
US5346748A (en) * 1992-01-08 1994-09-13 Nec Corporation Fluorescent display panel containing chip of integrated circuit with discrepancy markers to aid in lead bonding
JPH05267386A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd ボンディング装置
JPH09153576A (ja) * 1995-11-30 1997-06-10 Nec Corp ヒートシンクを備える半導体装置
JP3813680B2 (ja) * 1997-01-24 2006-08-23 ローム株式会社 半導体装置の製造方法
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
JP3601432B2 (ja) * 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4065799B2 (ja) * 2003-03-12 2008-03-26 株式会社ルネサステクノロジ 超音波接合装置および方法
JP2004335509A (ja) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp ワイヤボンディング方法及びワイヤボンディング装置
JP2005005519A (ja) * 2003-06-12 2005-01-06 Honda Motor Co Ltd 半導体デバイス用冷却機構
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4158738B2 (ja) * 2004-04-20 2008-10-01 株式会社デンソー 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
JP4455488B2 (ja) 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP5098239B2 (ja) * 2006-07-19 2012-12-12 株式会社デンソー モールドパッケージおよびその製造方法
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2009105389A (ja) 2007-10-02 2009-05-14 Rohm Co Ltd パワーモジュール
KR101186781B1 (ko) 2008-06-12 2012-09-27 미쓰비시덴키 가부시키가이샤 전력 반도체 회로 장치 및 그 제조 방법
JP5130173B2 (ja) * 2008-09-25 2013-01-30 日東シンコー株式会社 半導体モジュール及び半導体モジュール製造方法
JP5169964B2 (ja) * 2009-04-10 2013-03-27 株式会社デンソー モールドパッケージの実装構造および実装方法
JP5262983B2 (ja) * 2009-05-19 2013-08-14 株式会社デンソー モールドパッケージおよびその製造方法
JP2011216518A (ja) * 2010-03-31 2011-10-27 Rohm Co Ltd ワイヤボンディング構造、半導体装置、ボンディングツールおよびワイヤボンディング方法
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
JP5593864B2 (ja) * 2010-06-10 2014-09-24 トヨタ自動車株式会社 半導体装置冷却器
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP5843539B2 (ja) * 2011-09-16 2016-01-13 三菱電機株式会社 半導体装置及び当該半導体装置の製造方法
JP5891157B2 (ja) * 2012-09-19 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US9070659B2 (en) 2015-06-30
US9905499B2 (en) 2018-02-27
CN104025287B (zh) 2018-01-09
CN107749401A (zh) 2018-03-02
CN104025287A (zh) 2014-09-03
US10504822B2 (en) 2019-12-10
US20180130725A1 (en) 2018-05-10
US20170162485A1 (en) 2017-06-08
WO2013065474A1 (ja) 2013-05-10
US9613883B2 (en) 2017-04-04
US20150255369A1 (en) 2015-09-10
US20140312514A1 (en) 2014-10-23
JP2013118353A (ja) 2013-06-13

Similar Documents

Publication Publication Date Title
JP6076675B2 (ja) 半導体装置
JP6923685B2 (ja) 半導体装置
US10825758B2 (en) Semiconductor device
JP5271886B2 (ja) 半導体装置およびその製造方法
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP6480550B2 (ja) ワイヤボンディング方法、および半導体装置
JP5095957B2 (ja) 回路装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JPH077033A (ja) 電子部品搭載装置の製造方法
JP7079809B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170111

R150 Certificate of patent or registration of utility model

Ref document number: 6076675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250