CN104025287B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104025287B
CN104025287B CN201280053813.6A CN201280053813A CN104025287B CN 104025287 B CN104025287 B CN 104025287B CN 201280053813 A CN201280053813 A CN 201280053813A CN 104025287 B CN104025287 B CN 104025287B
Authority
CN
China
Prior art keywords
chip
mentioned
pad portion
chip pad
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280053813.6A
Other languages
English (en)
Other versions
CN104025287A (zh
Inventor
安永尚司
山上守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN201711277647.9A priority Critical patent/CN107749401A/zh
Publication of CN104025287A publication Critical patent/CN104025287A/zh
Application granted granted Critical
Publication of CN104025287B publication Critical patent/CN104025287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其能够更高效地散发来自半导体芯片的热量。该半导体装置包括：具有芯片焊垫主面(111)和芯片焊垫背面(112)的芯片焊垫部(11)；搭载于芯片焊垫主面(111)的半导体芯片(41)；形成有使芯片焊垫背面(112)露出的凹部(75)且覆盖芯片焊垫部(11)和半导体芯片(41)的密封树脂部(7)；以及配置于凹部(75)的散热层(6)，凹部(75)具有凹部槽(753)，该凹部槽(753)具有在芯片焊垫背面(112)扩展的方向上位于比芯片焊垫部(11)更靠外侧，且位于比芯片焊垫背面(112)更靠芯片焊垫主面(111)侧的部分，散热层(6)具有一部充填于凹部槽(753)且与芯片焊垫背面(112)接触接合层(66)。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
目前，作为各种半导体装置之一，有称作IPM(Intelligent Power Module：智能功率模块)的电源控制用的半导体装置。这种半导体装置由于大多控制大功率，易发热，因此具有多个半导体芯片、多个芯片焊垫(die pad)部、成为散热板的金属层、接合层和密封树脂。多个半导体芯片分别配置在多个芯片焊垫部。各芯片焊垫部经接合层与金属层接合。密封树脂覆盖多个半导体芯片、多个芯片焊垫部、散热板和接合层。称作IPM的半导体装置例如在专利文献1中有所记载。
这种半导体装置安装于基板(电路基板)。在半导体装置安装于基板的状态下，散热板与半导体装置外部的比较大的散热部件正对。当接合层漏到密封树脂的外部时，就有可能在金属层和散热部件之间产生间隙。这会妨碍使来自半导体芯片的热量高效地传递到散热部件。
散热层和密封树脂的材质彼此不同。因此，散热层的外缘和密封树脂的分界处有可能会剥离，当该剥离传播到密封树脂的内方时，就会妨碍半导体芯片的散热，或者产生半导体芯片发生腐蚀这种不良情况。
在焊接由铝构成的金属线的情况下，对金属线施加压力和振动。该压力和振动也负载于芯片焊垫部或金属线焊接部。当芯片焊垫部或金属线焊接部摇动或变形时，不能恰当地焊接金属线。
这种半导体装置安装于基板(电路基板)。在半导体装置安装于基板的状态下，散热板与半导体装置外部的比较大的散热部件正对。另外，通过钎焊膏将多个半导体芯片搭载在芯片焊垫部上，并且使用更粗且硬的铝等金属线，将各半导体芯片和引线电连接，以使其流通大电流。
在上述那样的半导体装置中，在多个半导体芯片的安装时，往往导致邻接的半导体芯片间的钎焊膏相连。另外，有可能产生仅钎焊膏的一部分到达芯片焊垫部的端部的焊料侵蚀。或者，由于钎焊膏的表面张力等，可能导致各半导体芯片的位置偏离所期望的位置。当各半导体芯片的搭载位置偏离时，有时难以进行坚硬的金属线的焊接。另外，为了避免该问题，而增大半导体芯片间的距离，但由此导致半导体装置的外形增大这种问题。
现有技术文献
专利文献
专利文献1：日本特开2009－105389号公报
发明内容
发明所要解决的课题
本发明是鉴于上述的情况而完成的，其目的在于，提供一种能够更高效地将来自半导体芯片的热量散热的半导体装置。
用于解决课题的技术方案
通过本发明的第一方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面的半导体芯片；形成使上述芯片焊垫部的上述背面露出的凹部、并且覆盖上述芯片焊垫部和上述半导体芯片的密封树脂部；和配置于上述凹部的散热层，上述凹部包括槽，上述槽在上述背面扩展的方向上位于比上述芯片焊垫部更靠外侧且具有位于比上述背面更靠上述主面侧的部分，上述散热层包括接合层，该接合层的一部分被充填于上述槽中、并且与上述芯片焊垫部的上述背面接触。
在本发明优选的实施方式中，上述散热层具有相对于上述接合层层叠于与上述芯片焊垫部相反侧的金属层。
在本发明优选的实施方式中，上述金属层包含Cu。
在本发明优选的实施方式中，上述接合层包含树脂。
在本发明优选的实施方式中，上述金属层的一部分在其厚度方向上从上述凹部突出。
在本发明优选的实施方式中，上述槽在上述背面扩展的方向上相 对于上述金属层位于外侧。
在本发明优选的实施方式中，上述凹部包括底面，上述底面具有位于上述金属层与上述槽之间的部分。
在本发明优选的实施方式中，上述槽以在上述背面扩展的方向上越远离上述芯片焊垫部、而在上述芯片焊垫部的厚度方向上位于自上述背面侧越向上述主面侧去的位置的方式倾斜。
在本发明优选的实施方式中，上述凹部包括：在上述背面扩展的方向上位于比上述芯片焊垫部更靠外侧的位置且与上述底面相连的第一侧面；与上述第一侧面相连且朝向上述背面所朝向的方向的支承面；以及与上述支承面相连且在上述背面扩展的方向上位于上述芯片焊垫部和上述第一侧面之间的第二侧面，上述金属层具有在上述背面扩展的方向上至少一部分位于上述第一侧面与上述第二侧面之间的外缘，并且在上述芯片焊垫部的厚度方向上与上述第一侧面重叠。
在本发明优选的实施方式中，上述接合层的一部分设置于上述支承面与上述金属层之间。
通过本发明的第二方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的主面和背面的多个芯片焊垫部；分别地搭载于上述多个芯片焊垫部的上述主面的多个半导体芯片；形成使各上述芯片焊垫部中的至少一部分的各上述背面共同地露出的凹部、且共同地覆盖各上述芯片焊垫部和各上述半导体芯片的密封树脂部；和配置于上述凹部的散热层，上述凹部包括槽，该槽以在上述背面侧位于比各上述芯片焊垫部更靠外侧、且位于比上述背面更靠上述主面侧的方式形成，上述散热层具有一部分被充填于上述槽中且与上述各芯片焊垫部的上述背面共同地接触的接合层。
通过本发明的第三方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面的半导体芯片；形成有从树脂底面凹陷并且使上述芯片焊垫部的上述背面露出的凹部、且覆盖上述芯片焊垫部和上述半导体芯片的密封树脂部；以及配置于上述凹部的散热层，上述凹部包括：在上述背面扩展的方向上位于比上述芯片焊垫部更靠外侧且与上述树脂底面相连的第一侧面；与上述第一侧面相连且朝向上述背面所朝向 的方向的支承面；与上述支承面相连且在上述背面扩展的方向上位于上述芯片焊垫部和上述第一侧面之间的第二侧面，上述散热层包括：具有在上述背面扩展的方向上至少一部分位于上述第一侧面和上述第二侧面之间的外缘，在上述芯片焊垫部的厚度方向上与上述第一侧面重叠的散热层；以及介于上述散热层和上述芯片焊垫部之间的接合层。
在本发明优选的实施方式中，上述散热层包含金属。
在本发明优选的实施方式中，上述金属为Cu。
在本发明优选的实施方式中，上述接合层包含树脂。
在本发明优选的实施方式中，上述接合层的一部分设置于上述支承面和上述散热层之间。
在本发明优选的实施方式中，上述凹部具有在上述背面扩展的方向上位于比上述芯片焊垫部更靠外侧、且具有位于比上述背面更靠上述主面侧的部分的槽，上述接合层的一部分充填于上述槽中。
在本发明优选的实施方式中，上述散热层的一部分在其厚度方向上从上述凹部突出。
在本发明优选的实施方式中，上述槽在上述背面扩展的方向上相对于散热层位于外侧。
在本发明优选的实施方式中，上述凹部具有凹部底面，上述凹部底面具有位于上述散热层和上述槽之间的部分。
在本发明优选的实施方式中，上述凹部以在上述背面扩展的方向上越远离上述芯片焊垫部、则在上述芯片焊垫部的厚度方向上位于自上述背面侧越向上述主面侧去的位置的方式倾斜。
通过本发明的第四方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的主面和背面的多个芯片焊垫部；分别地搭载于上述多个芯片焊垫部的上述主面的多个半导体芯片；形成有从树脂底面凹陷并且使上述芯片焊垫部中的至少一部分的各上述背面共同地露出的凹部、且共同地覆盖各上述芯片焊垫部和各上述半导体芯片的密封树脂部；配置于上述凹部的散热层，上述凹部包括：在上述背面侧位于比各上述芯片焊垫部更靠外侧的位置且与上述树脂底面相连的第一侧面；与上述第一侧面相连且朝向上述背面所朝向的方向的支承面；以及与上述支承面相连且在上述背面扩展的方向上位于上述芯片焊垫部和上述第一侧面之间的第二侧面，上述散热层在上述背面扩展的方向上具有至少一部分位于上述第一侧面和上述第二侧面之间的外缘，在上述芯片焊垫部的厚度方向上，具有与上述第一侧面重叠的散热层和设于上述散热层和上述各芯片焊垫部之间的接合层。
通过本发明的第五方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的芯片焊垫主面和芯片焊垫背面的芯片焊垫部；搭载于上述芯片焊垫主面的半导体芯片；形成有从底面凹陷并且使上述芯片焊垫背面露出的凹部、且覆盖上述芯片焊垫部和上述半导体芯片的密封树脂部；以及配置于上述凹部、并且具有与上述芯片焊垫背面面对的散热层主面和位于该散热层主面相反侧的散热层背面、且与上述芯片焊垫部接合的散热层，上述散热层具有：在上述芯片焊垫背面扩展的方向上位于比上述芯片焊垫部更靠外侧且与上述散热层背面相连的第一侧面；与上述第一侧面相连且朝向上述散热层主面所朝向的方向的中间面；以及与上述中间面相连且在上述芯片焊垫背面扩展的方向上位于上述芯片焊垫部和上述第一侧面之间的第二侧面。
在本发明优选的实施方式中，上述散热层包含陶瓷。
在本发明优选的实施方式中，上述第一侧面、上述中间面和上述第二侧面与上述密封树脂部接触。
在本发明优选的实施方式中，上述散热层的上述散热层背面与上述密封树脂部的上述底面形成在同一平面。
在本发明优选的实施方式中，上述第一侧面和上述中间面形成第一角部。
在本发明优选的实施方式中，上述中间面和上述第二侧面形成第二角部。
在本发明优选的实施方式中，上述第一角部和第二角部中的至少任一个是直角。
在本发明优选的实施方式中，上述第一侧面的上述散热层的厚度方向尺寸比上述第二侧面的上述散热层的厚度方向尺寸大。
在本发明优选的实施方式中，上述散热层和上述芯片焊垫部通过接合层被接合。
在本发明优选的实施方式中，在上述散热层的上述散热层主面形 成有在相对于上述散热层的厚度方向成直角的方向上延伸的多个槽。
在本发明优选的实施方式中，各上述槽为截面矩形状。
在本发明优选的实施方式中，多个上述槽中的任一个槽与上述接合层接触。
在本发明优选的实施方式中，多个上述槽中的任一个槽与上述密封树脂部接触。
通过本发明的第六方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的芯片焊垫主面和芯片焊垫背面的多个芯片焊垫部；分别地搭载于多个上述芯片焊垫主面的多个半导体芯片；形成有从底面凹陷、并且使各上述芯片焊垫背面共同地露出的凹部、且共同地覆盖各上述芯片焊垫部和各上述半导体芯片的密封树脂部；以及配置于上述凹部、并且具有与上述芯片焊垫背面面对的散热层主面和位于该散热层主面的相反侧的散热层背面、且与各上述芯片焊垫部共同地接合的散热层，上述散热层具有：在上述芯片焊垫背面扩展的方向上位于比各上述芯片焊垫部更靠外侧且与上述散热层背面相连的第一侧面；与上述第一侧面相连且朝向上述散热层主面所朝向的方向的中间面；和与上述中间面相连且在上述芯片焊垫背面扩展的方向上位于上述芯片焊垫部与上述第一侧面之间的第二侧面。
通过本发明的第七方面提供的金属线焊接方法的特征在于，具有金属线焊接工序，在上述金属线焊接工序中，在将一对压片按压在焊接对象物的相互离开的两个部位的状态下，将金属线焊接在上述焊接对象物中的在上述一对压片离开的方向上位于上述一对压片之间的部位。
在本发明优选的实施方式中，在上述金属线焊接工序中，将上述金属线焊接在上述焊接对象物中的与连结上述一对压片的直线交叉的部位。
在本发明优选的实施方式中，上述焊接对象物包括：由金属板构成的芯片焊垫部；和搭载于该芯片焊垫部且具有一个以上的电极的半导体芯片，在上述金属线焊接工序中，在将上述一对压片按压在上述芯片焊垫部中的夹着上述半导体芯片的位置的状态下，对于上述电极焊接金属线。
在本发明优选的实施方式中，上述半导体芯片具有多个电极，在上述金属线焊接工序中，在将上述一对压片按压在夹着多个上述电极的位置的状态下，对于多个上述电极分别地焊接金属线。
在本发明优选的实施方式中，上述焊接对象物包括由金属板构成的金属线焊接部，在上述金属线焊接工序中，在将上述一对压片相对上述金属线焊接部按压的状态下，将金属线焊接在上述金属线焊接部。
在本发明优选的实施方式中，上述焊接对象物包括：由金属板构成的芯片焊垫部；搭载于该芯片焊垫部且具有一个以上的电极的半导体芯片；和与上述芯片焊垫部离开的金属线焊接部，在上述金属线焊接工序中，在将上述一对压片按压在上述芯片焊垫部中的夹着上述半导体芯片的位置的状态下，相对于上述电极焊接金属线，在上述金属线焊接工序之后，具有追加的金属线焊接工序，在上述追加的金属线焊接工序中，在将追加的一对压片相对上述金属线焊接部按压的状态下，将金属线焊接在上述金属线焊接部。
在本发明优选的实施方式中，上述半导体芯片具有多个电极，在上述金属线焊接工序中，在将上述一对压片按压在夹着上述多个电极的位置的状态下，相对于上述多个电极分别地焊接金属线。
在本发明优选的实施方式中，上述金属线包含铝。
在本发明优选的实施方式中，在上述金属线焊接工序中，对上述金属线施加压力和振动。
通过本发明的第八方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面且具有一个以上的电极的半导体芯片；和覆盖上述芯片焊垫部和上述半导体芯片的密封树脂部，在上述芯片焊垫部形成有相互离开的一对压痕，金属线的一端焊接在上述电极中的在上述一对压痕离开的方向上位于上述一对压痕之间的部位。
在本发明优选的实施方式中，上述金属线的一端焊接在上述电极中的与连结上述一对压痕的直线交叉的部位。
在本发明优选的实施方式中，还具备相对于上述芯片焊垫部离开的金属线焊接部，在上述金属线焊接部形成有相互离开的追加的一对压痕，上述金属线的另一端焊接在上述金属线焊接部中的在上述追加 的一对压痕离开的方向上位于上述追加的一对压痕之间的部位。
在本发明优选的实施方式中，上述金属线的另一端焊接在上述金属线焊接部中的与连结上述追加的一对压痕的直线交叉的部位。
通过本发明的第九方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面且具有一个以上的电极的半导体芯片；通过金属线与上述半导体芯片电连接的引线；以及覆盖上述芯片焊垫部、上述半导体芯片和上述引线的一部分的密封树脂部，在夹着上述引线的焊接有上述金属线的一端的连接部的上述引线的表面，形成有相互离开的一对压痕。
在本发明优选的实施方式中，具有上述压痕的引线具有宽度比没有压痕的引线的宽度宽的部分。
在本发明优选的实施方式中，上述金属线具有粗细度不同的种类，上述压痕仅形成在粗细度粗的上述金属线的连接部附近。
在本发明优选的实施方式中，上述半导体芯片具有多个，上述粗细度粗的金属线仅将一部分上述半导体芯片与上述引线之间电连接。
在本发明优选的实施方式中，在夹着上述半导体芯片的上述芯片焊垫的表面(正面)，形成有夹着上述半导体芯片而相互离开的一对压痕。
在本发明优选的实施方式中，上述半导体芯片具有多个，且包括输出晶体管和其控制用的半导体芯片，上述引线的压痕以夹着与上述输出晶体管连接的上述引线的连接部而相互离开的方式形成。
通过本发明的第十方面提供的半导体装置的制造方法的特征在于，包括：涂覆工序，在芯片焊垫部的主面涂覆导电性接合膏；载置工序，将上述主面所朝向的方向视的大小比涂覆有上述导电性接合膏的区域大的半导体芯片的背面，以在上述主面所朝向的方向视时将涂覆有上述导电性接合膏的区域包含在内方的方式与上述导电性接合膏接触；接合工序，通过使上述导电性接合膏软化后再固化，形成导电性接合材料。
在本发明优选的实施方式中，上述导电性接合膏为钎焊膏。
在本发明优选的实施方式中，在上述涂覆工序中，在通过具有开 口的掩模覆盖上述主面后，将上述导电性接合膏填埋在上述开口中。
在本发明优选的实施方式中，上述半导体芯片的上述背面的相对上述导电性接合膏的润湿性(濡れ性)比上述芯片焊垫部的上述主面相对上述导电性接合膏的润湿性高。
在本发明优选的实施方式中，上述半导体芯片的上述背面由Ag、Au、Ni或含有这些金属的合金构成，上述芯片焊垫部的上述主面由Cu、FeNi合金、Fe中的任一种构成。
通过本发明的第十一方面提供的半导体装置的特征在于，包括：具有主面的芯片焊垫部；具有背面的半导体芯片；设置于上述芯片焊垫部的上述主面和上述半导体芯片的上述背面之间、且将上述芯片焊垫部和上述半导体芯片接合的导电性接合材料，上述半导体芯片的上述背面和上述导电性接合材料的接合面积比上述芯片焊垫部的上述主面和上述导电性接合材料的接合面积大。
在本发明优选的实施方式中，上述导电性接合材料为焊料(软钎料、焊锡)。
在本发明优选的实施方式中，上述半导体芯片的上述背面的相对上述导电性接合膏的润湿性比上述芯片焊垫部的上述主面相对上述导电性接合膏的润湿性高。
在本发明优选的实施方式中，上述半导体芯片的上述背面由Ag、Au、Ni或含有这些金属的合金构成，上述芯片焊垫部的上述主面由Cu、FeNi合金、Fe中的任一种构成。
通过本发明的第十二方面提供的半导体装置的特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面的多个半导体芯片；设置于上述芯片焊垫部的主面和多个上述半导体芯片的各自的背面之间、且将上述芯片焊垫部与多个上述半导体芯片接合的导电性接合材料，多个上述半导体芯片的各自的背面与上述导电性接合材料的接合面积比上述芯片焊垫部的主面与对应于上述半导体芯片分别形成的上述导电性接合材料的接合面积大。
在本发明优选的实施方式中，上述半导体芯片具有多个输出晶体管和其控制用的半导体芯片，在上述多个输出晶体管中，具有上述的 接合面积的关系。
在本发明优选的实施方式中还具有：用于将多个上述输出晶体管的输出分别取出到外部的多个引线；和将上述输出晶体管和上述引线分别连接的多个金属线，上述金属线为铝。
本发明的其他特征及优点通过以下参照附图进行的详细说明，将更加明确。
附图说明
图1是表示基于本发明第1A实施方式的半导体装置的安装构造的剖面图。
图2是将基于本发明第1A实施方式的半导体装置的引线折弯前的俯视图(省略一部分构成)。
图3是将基于本发明第1A实施方式的半导体装置的引线折弯前的仰视图。
图4是沿着图2的IV－IV线的剖面图。
图5是图4的主要部分放大剖面图。
图6是表示基于本发明第1A实施方式的半导体装置的制造方法的一个工序的俯视图。
图7是表示接着图6的一个工序的剖面图。
图8是表示接着图7的一个工序的剖面图。
图9是表示接着图8的一个工序的剖面图。
图10是将基于本发明第2A实施方式的半导体装置的引线折弯前的仰视图。
图11是沿着图10的XI－XI线的主要部分放大剖面图。
图12是表示基于本发明第1B实施方式的半导体装置的安装构造的剖面图。
图13是将基于本发明第1B实施方式的半导体装置的引线折弯前的俯视图(省略一部分构成)。
图14是将基于本发明第1B实施方式的半导体装置的引线折弯前的仰视图。
图15是沿着13的XV－XV线的剖面图。
图16是图15的主要部分放大剖面图。
图17是表示基于本发明第1B实施方式的半导体装置的制造方法的一个工序的俯视图。
图18是表示接着图17的一个工序的剖面图。
图19是表示接着图18的一个工序的剖面图。
图20是表示接着图19的一个工序的剖面图。
图21是将基于本发明第2B实施方式的半导体装置的引线折弯前的仰视图。
图22是沿着图21的XXII－XXII线的主要部分放大剖面图。
图23是表示基于本发明第1C实施方式的半导体装置的安装构造的剖面图。
图24是将基于本发明第1C实施方式的半导体装置的引线折弯前的俯视图(省略一部分构成)。
图25是将基于本发明第1C实施方式的半导体装置的引线折弯前的仰视图。
图26是沿着图24的XXVI－XXVI线的剖面图。
图27是图26的主要部分放大剖面图。
图28是表示基于本发明第1C实施方式的半导体装置的制造方法的一个工序的俯视图。
图29是表示接着图28的一个工序的剖面图。
图30是表示基于本发明第2C实施方式的半导体装置的剖面图。
图31是表示图30所示的半导体装置的散热层的俯视图。
图32是表示基于本发明第1D实施方式的半导体装置的安装构造的剖面图。
图33是将基于本发明第1D实施方式的半导体装置的引线折弯前的俯视图(省略一部分构成)。
图34是基于本发明第1D实施方式的半导体装置的主要部分俯视图。
图35是将基于本发明第1D实施方式的半导体装置的引线折弯前的仰视图。
图36是沿着图33的XXXVI－XXXVI线的剖面图。
图37是表示基于本发明第1D实施方式的半导体装置的制造方法的一个工序的俯视图。
图38是表示本发明的金属线焊接方法所使用的焊接装置的一个例子的侧视图。
图39是表示基于本发明第1D实施方式的半导体装置的制造方法的一个工序的主要部分立体图。
图40是接着图39的一个工序的主要部分立体图。
图41是接着图40的一个工序的主要部分立体图。
图42是接着图41的一个工序的主要部分立体图。
图43是接着图42的一个工序的主要部分立体图。
图44是接着图42的一个工序的主要部分俯视图。
图45是接着图42的一个工序的俯视图。
图46是接着图45的一个工序的剖面图。
图47是接着图46的一个工序的剖面图。
图48是接着图47的一个工序的剖面图。
图49是表示基于本发明第1E实施方式的半导体装置的安装构造的剖面图。
图50是将基于本发明第1E实施方式的半导体装置的引线折弯前的俯视图(省略一部分构成)。
图51是将基于本发明第1E实施方式的半导体装置的引线折弯前的仰视图。
图52是沿着图50的LII－LII线的剖面图。
图53是图52的主要部分放大剖面图。
图54是表示基于本发明第1E实施方式的半导体装置的制造方法的一个工序的俯视图。
图55是表示接着图54的一个工序的主要部分放大剖面图。
图56是表示接着图55的一个工序的主要部分放大剖面图。
图57是表示接着图56的一个工序的主要部分放大剖面图。
图58是表示接着图57的一个工序的主要部分放大剖面图。
图59是表示接着图58的一个工序的主要部分放大剖面图。
图60是表示接着图59的一个工序的俯视图。 图61是表示接着图60的一个工序的俯视图。图62是表示接着图61的一个工序的剖面图。图63是表示接着图62的一个工序的剖面图。图64是表示接着图63的一个工序的剖面图。符号说明
101A～101E、102A～102C 半导体装置
1 第一电极部
11 芯片焊垫部
111 主面
111 芯片焊垫主面
112 芯片焊垫背面
113 压痕
12 连接部
13 金属线焊接部
131 (追加的)压痕
14 引线
2 第二电极部
23 金属线焊接部
24 引线
3 第三电极部
31 控制用芯片焊垫部
32 引线
300 引线框架
41 半导体芯片
411 电极
412 背面
413 背面电极
42 半导体芯片
43 无源部件芯片
6 散热层
61 散热层主面
611 槽
62 散热层背面
631 第一侧面
632 中间面
633 第二侧面
634 第一角部
645 第二角部
65 金属层
66 接合层
69 接合层
7 密封树脂部
71 树脂主面
72 树脂底面
73 树脂侧面
75 凹部
751 凹部底面
752 凹部侧面
753 凹部槽
754 凹部第一侧面
755 凹部第二侧面
756 凹部支承面
8 金属线
81 第一焊接部
82 第二焊接部
85 焊接装置
801 安装构造
807 基板
808 散热部件
809 孔
810 焊料层
810 焊料层
831 压片
832 (追加的)压片
851 毛细管
852 导向件
853 切刀
854 基座
855 臂
856 金属线卷
860 装配架
861 支承面
862 支承面
881 金属模具
991 焊料(导电性接合材料)
991 接合层
991’ 钎焊膏(导电性接合膏)
992 掩模
993 开口
具体实施方式
下面，参照附图对本发明优选的实施方式进行具体说明。
图1是表示基于本发明第1A实施方式的半导体装置所使用的安装构造的剖面图。
图1所示的半导体装置的安装构造801包括半导体装置101A、基板807、散热部件808。
基板807是用于安装多个电子部件的基板。基板807由绝缘性的材料构成。在基板807形成有未图示的配线图案。在基板807形成有多个孔809。散热部件808由导热率比较大的材料例如铝等的金属构成。散热部件808通过未图示的支承部件相对于基板807被固定。半导体装置101A安装于基板807。在本实施方式中，半导体装置101A是称作IPM(Intelligent Power Module)的产品。半导体装置101A用于例如空调或电动机控制设备等的电源控制等用途。
图2是将基于本发明第1A实施方式的半导体装置的引线折弯以前的俯视图(省略一部分构成)。图3是将基于本发明第1A实施方式的半导体装置的引线折弯以前的仰视图。图4是沿着图2的IV－IV线的剖面图。图5是图4的主要部分放大剖面图。此外，图1相当于沿着图2的I－I线的剖面图。在图4中，为了便于理解，示意性地表示各构成。
这些图所示的半导体装置101A包括：多个第一电极部1、第二电极部2和第三电极部3；多个半导体芯片41、42；无源部件芯片43； 散热层6；密封树脂部7和金属线8。在图2中，用虚线表示散热层6，用虚拟线表示密封树脂部7。
密封树脂部7覆盖多个第一电极部1、第二电极部2和第三电极部3；半导体芯片41、42；以及无源部件芯片43。密封树脂部7由例如黑色的环氧树脂构成。如图3、图4所示，密封树脂部7具有树脂主面71、树脂底面72、树脂侧面73。
树脂主面71是朝向方向z1且沿着xy平面的平坦面。树脂底面72是朝向与方向z1相反侧的方向z2且沿着xy平面的平坦面。树脂侧面73，在xy俯视时是包围半导体芯片41、42和无源部件芯片43的形状。树脂侧面73与树脂主面71和树脂底面72相连。
如图4所示，在密封树脂部7形成有凹部75。凹部75从树脂底面72凹陷。凹部75具有凹部底面751、凹部侧面752和凹部槽753。凹部底面751是沿着xy平面的形状。凹部侧面752与树脂底面72相连。凹部侧面752大致沿着方向z。
凹部槽753位于凹部底面751和凹部侧面752之间，在本实施方式中，沿着凹部75的z向视外缘配置为矩形环状。如图5所示，凹部槽753从凹部底面751凹向z1方向。在本实施方式中，凹部槽753在z向视时配置在金属层65的外侧。另外，凹部槽753以在x方向上越远离凹部底面751越位于向z1方向去的位置的方式倾斜。凹部槽753的最深部的深度例如为50μm左右。
如图2所示，半导体芯片41、42和无源部件芯片43俯视呈矩形状。半导体芯片41例如为IGBT、MOS、二极管等的功率芯片(powerchip)。半导体芯片42是控制IC等LSI芯片。无源部件芯片43例如为电阻或电容等无源部件。
图2～4所示的第一电极部1、第二电极部2和第三电极部3均由导电性材料构成。作为这种导电性材料，例如可举例铜。此外，图2的右下记载的电极部接地连接(被接地)。
多个(在本实施方式中是四个)第一电极部1分别包括：芯片焊垫部11(参照图1、图2、图4)、连接部12(参照图1、图2)、金属线焊接部13(参照图1、图2)、引线14(参照图1～图3)。多个第一电极部1在方向x上相互离开。
各芯片焊垫部11为沿着xy平面的板状。在芯片焊垫部11配置有半导体芯片41。如图4所示，接合层991设置于芯片焊垫部11和半导体芯片41之间。接合层991由导电性材料构成。这种导电性材料是例如焊料(软钎料、焊锡)或银膏。焊料的导热率比较大。当作为接合层991使用焊料时，能够从半导体芯片41向芯片焊垫部11高效地导热。多个芯片焊垫部11都从凹部底面751露出。
各芯片焊垫部11具有芯片焊垫主面111和芯片焊垫背面112。芯片焊垫主面111朝向方向z1，芯片焊垫背面112朝向方向z2。即，芯片焊垫主面111和芯片焊垫背面112相互朝向相反侧。在芯片焊垫主面111配置有半导体芯片41。接合层991设置于芯片焊垫主面111和半导体芯片41之间。芯片焊垫背面112与凹部底面751在芯片焊垫部11的厚度方向(方向z)上位于相同位置。芯片焊垫背面112也可以位于比凹部底面751更靠凹部75开口的方向侧。
如图2所示，各连接部12位于芯片焊垫部11和金属线焊接部13之间，且与芯片焊垫部11和金属线焊接部13相连。如图1所示，连接部12为沿着相对xy平面倾斜的面的形状。连接部12以越远离芯片焊垫部11越向方向z1去的方式相对于xy平面倾斜。
图1、图2所示的各金属线焊接部13为沿着xy平面的形状。各金属线焊接部13在方向z上位于比芯片焊垫部11更靠方向z1侧。在一个金属线焊接部13和一个半导体芯片41焊接有金属线8。由此，一个金属线焊接部13和一个半导体芯片41导通。引线14与金属线焊接部13相连。各引线14沿着方向y延伸。引线14具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线14是插入安装用的引线。如图1所示，在半导体装置101A的向基板807的安装时，引线14折弯，插入孔809中。为了将引线14固定于基板807，在孔809内充填有焊料层810。
如图2所示，多个(在本实施方式中为三个)第二电极部2分别包括金属线焊接部23、引线24。多个第二电极部2在方向x上相互离开。
各金属线焊接部23为沿着xy平面的形状。各金属线焊接部23在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部23 和一半导体芯片41焊接有金属线8。由此，一金属线焊接部23和一半导体芯片41导通。引线24与金属线焊接部23相连。各引线24沿着方向y延伸。引线24具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线24是插入安装用的引线。虽未图示，与引线14同样，在半导体装置101A的向基板807的安装时，引线24被插入孔809内。
图1、图2所示的第三电极部3包括多个控制用芯片焊垫部31、多个引线32。控制用芯片焊垫部31和引线32均在方向z上配置于相同位置。在各控制用芯片焊垫部31配置有半导体芯片42或无源部件芯片43。在控制用芯片焊垫部31和半导体芯片42之间、以及控制用芯片焊垫部31和无源部件芯片43之间设置有接合层(未图示)。控制用芯片焊垫部31的背面可以不与散热层6相对，也可以不露出。
各引线32具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线32是插入安装用的引线。如图1所示，在半导体装置101A的向基板807的安装时，引线32被插入孔809内。如关于引线14所述，为了将引线32固定于基板807，在孔809内充填有焊料层810。在一引线32和一半导体芯片42焊接有金属线8。由此，一引线32和一半导体芯片42导通。另外，金属线8也与一半导体芯片42和一无源部件芯片43焊接。
如图4所示，散热层6配置在密封树脂部7的凹部75。散热层6由凹部侧面752包围。在本实施方式中，散热层6为沿着xy平面的板状。在本实施方式中，散热层6由金属层65和接合层66构成。金属层65位于z2方向侧，由例如厚度为105μm左右的Cu、铝、陶瓷构成。接合层66相对于金属层65位于z1方向侧，可实现使金属层65与多个芯片焊垫部11的芯片焊垫背面112接合的功能。接合层66由例如绝缘性的树脂构成，其厚度为例如250μm左右。该树脂是在半导体装置101A的制造工序中通过施加压力和振动而软化的材质。接合层66与用于搭载半导体芯片41的多个芯片焊垫部11中的任一个都直接接触。金属层65也可以具有从树脂底面72突出一些的部位。如图5所示，接合层66的一部分填埋凹部槽753。另外，接合层66与凹部侧面752接触。
散热层6是为了将由半导体芯片41产生的热量迅速地释放到半导体装置101A的外部而设置的。为了将由半导体芯片41产生的热量迅速地释放到半导体装置101A的外部，构成散热层6的材料的导热率越大越好，但当热膨胀系数与密封树脂部7大不相同时，有可能产生金属层65易剥离等问题。优选散热层6由导热率比构成密封树脂部7的材料的导热率大，且热膨胀系数接近密封树脂部7的材料构成。散热层6与多个芯片焊垫部11中的任一个都正对。如图3所示，散热层6在xy俯视(散热层6的厚度方向看)时，与各芯片焊垫部11的整体重叠。
如图3、图4所示，散热层6具有散热层主面61和散热层背面62。散热层主面61朝向方向z1。散热层主面61在xy俯视时，与各芯片焊垫部11的芯片焊垫背面112和凹部底面751重叠。散热层主面61与芯片焊垫背面112和凹部底面751直接接触。散热层背面62朝向与散热层主面61所朝向的方向相反的方向、即朝向方向z2。散热层背面62不被密封树脂部7覆盖，而从密封树脂部7露出。
接着，对半导体装置101A的制造方法进行说明。在制造方法的说明中所使用的附图中，关于与上述相同的构成，标注相同符号。
首先，如图6所示，准备包括多个芯片焊垫部11、31的引线框架300；多个半导体芯片41、42；和无源部件芯片43。接着，如该图所示，经由接合层(图示略)将各半导体芯片41配置在多个芯片焊垫部11中的任意一个芯片焊垫部。同样，将各半导体芯片42和无源部件芯片43经由接合层(图示略)配置在多个控制用芯片焊垫部31中的任意一个芯片焊垫部。接着，如该图所示，将金属线8与各半导体芯片41、42等焊接。
接着，如图7、图8所示，形成密封树脂部7。如图7所示，密封树脂部7通过使用金属模具881的模塑成型来形成。如该图所示，用金属模具881按压多个芯片焊垫部11等。接着，将树脂材料注入金属模具881内，使该树脂材料固化。当该树脂材料固化时，如图8所示，将金属模具881从多个芯片焊垫部11等拆下。由此，能够形成密封树脂部7。在形成密封树脂部7的工序中，在密封树脂部7形成使多个芯片焊垫部11露出的凹部75。
接着，如图9所示，将散热层6嵌入密封树脂部7的凹部75。然后，对散热层6施加压力和振动。进而，也可以将散热层6加热。通过这些加压、激振、加热，散热层6的接合层66发生软化。软化后的接合层66在凹部75内移动，其一部分充填于凹部槽753中。另外，接合层66与凹部侧面752接触。
接着，通过将图6所示的引线框架300适当切断，来制造图2等所示的半导体装置101A。
接着，对本实施方式的作用效果进行说明。
在半导体装置101A中，接合层66的一部分填埋凹部槽753。在半导体装置101A的制造工序中，能够与该填埋的量相应地抑制接合层66从凹部75溢出。因此，能够阻止因接合层66溢出到金属层65的外侧而在散热层6和散热部件808之间产生间隙，能够高效地将来自半导体芯片41、42的热量散热。
通过将凹部槽753配置在金属层65的外侧，能够防止在金属层65和凹部槽753之间产生无意图(非有意产生)的空隙。排除空隙非常适合于进一步提高散热效果，且难以产生金属层65的剥离。
通过将凹部槽753形成为锥形状，即使金属层65的x方向或y方向位置万一偏离，也能够缩小在z向视时与金属层65重叠的凹部槽753的容积。这对于上述的空隙排除方面优选。
图10和图11表示的是基于本发明第2A实施方式的半导体装置。此外，在这些图中，对与上述实施方式相同或类似的要素，标注与上述实施方式相同的符号。在本实施方式的半导体装置102A中，凹部75的构成与上述的半导体装置101A不同。
在本实施方式中，凹部75具有多个凹部槽753，还具有凹部第一侧面754、凹部第二侧面755和凹部支承面756各多个。如图10所示，凹部槽753和凹部第一侧面754、凹部第二侧面755和凹部支承面756各多个沿着凹部75的外缘交替地配置。在凹部75的相当于四个角的部分，配置有凹部第一侧面754、凹部第二侧面755和凹部支承面756。
如图11所示，凹部第一侧面754与树脂底面72相连，大致沿着z方向。凹部第一侧面754在z向视时位于芯片焊垫部11的外侧。凹部第二侧面755与凹部底面751相连，大致沿着z方向。凹部第二侧面 755在z向视时位于芯片焊垫部11与凹部第一侧面754之间。凹部支承面756将凹部第一侧面754和凹部第二侧面755连接，大致朝向z2方向。
在本实施方式中，被凹部第二侧面755包围的区域被接合层66填埋。另外，接合层66的一部分设置于金属层65与凹部支承面756之间。
在半导体装置102A中，除通过半导体装置101A达到的效果以外，金属层65还被凹部支承面756至少间接地支承。因此，能够防止金属层65相对于树脂底面72不当地倾斜或凹陷。因此，能够抑制在与以相对于金属层65密接(紧贴)的方式安装的散热部件808之间产生间隙，能够提高来自半导体芯片41、42的散热。
通过使接合层66设置于金属层65和凹部支承面756之间，能够将金属层65相对于密封树脂部7可靠地固定。接合层66没有遍及到金属层65的端部时，金属层65的剥离就有可能从该部分开始传播。在本实施方式中，那种可能性很小。
本发明不局限于上述的实施方式。本发明的各部的具体构成可以自由地进行各种设计变更。例如，如果是金属层从密封树脂的背面露出的半导体装置，则在并非插入安装而是表面安装用的端子的情况下也同样能够使用。另外，不仅可应用于上述的IPM装置，而且还可应用于将半导体芯片和基岛(island)分别只有一个、且金属层从密封树脂的背面露出的驱动元件封装的半导体装置。
图12是表示使用基于本发明第1B实施方式的半导体装置的安装构造的剖面图。
图12所示的半导体装置的安装构造801具备半导体装置10lB、基板807和散热部件808。
基板807是用于安装多个电子部件的基板。基板807由绝缘性的材料构成。在基板807形成有未图示的配线图案。在基板807形成有多个孔809。散热部件808由导热率比较大的材料例如铝等的金属构成。散热部件808通过未图示的支承部件相对于基板807被固定。半导体装置10lB安装于基板807。在本实施方式中，半导体装置10lB是称作IPM(Intelligent Power Module)的产品。半导体装置101B用于例如空 调或电动机控制设备等电源控制等的用途。
图13是将基于本发明第1B实施方式的半导体装置的引线折弯以前的俯视图(省略一部分构成)。图14是将基于本发明第1B实施方式的半导体装置的引线折弯以前的仰视图。图15是沿着图13的XV－XV线的剖面图。图16是图15的主要部分放大剖面图。此外，图12是相当于沿着图13的XII－XII线的剖面。在图15中，为了便于理解，示意性地表示各构成。
这些图所示的半导体装置101B包括：多个第一电极部1、第二电极部2和第三电极部3；多个半导体芯片41、42；无源部件芯片43；散热层6；密封树脂部7和金属线8。在图13中，用虚线表示散热层6，用虚拟线表示密封树脂部7。
密封树脂部7覆盖多个第一电极部1、第二电极部2及第三电极部3；半导体芯片41、42；和无源部件芯片43。密封树脂部7由例如黑色的环氧树脂构成。如图14、图15所示，密封树脂部7具有树脂主面71、树脂底面72、树脂侧面73。
树脂主面71是朝向方向z1且沿着xy平面的平坦面。树脂底面72是朝向与方向z1相反侧的方向z2并且沿着xy平面的平坦面。树脂侧面73在xy俯视时是包围半导体芯片41、42和无源部件芯片43的形状。树脂侧面73与树脂主面71和树脂底面72相连。
如图15所示，在密封树脂部7形成有凹部75。凹部75从树脂底面72凹陷。凹部75具有凹部底面751、凹部第一侧面754、凹部第二侧面755和凹部支承面756。凹部底面751为沿着xy平面的形状。凹部侧面752与树脂底面72相连。
如图16所示，凹部第一侧面754与树脂底面72相连，大致沿着z方向。凹部第一侧面754在z向视时位于芯片焊垫部11的外侧。凹部第二侧面755与凹部底面751相连，大致沿着z方向。凹部第二侧面755在z向视时位于芯片焊垫部11与凹部第一侧面754之间。凹部支承面756将凹部第一侧面754和凹部第二侧面755连接，大致朝向z2方向。
如图13所示，半导体芯片41、42和无源部件芯片43俯视呈矩形状。半导体芯片41是例如IGBT、MOS、二极管等功率芯片。半导体 芯片42是控制IC等LSI芯片。无源部件芯片43是例如电阻或电容等无源部件。
图13所示的第一电极部1、第二电极部2及第三电极部3都由导电性材料构成。作为这种导电性材料，例如可举例铜。此外，图13的右下记载的电极部接地连接(被接地)。
多个(在本实施方式中为四个)第一电极部1分别包括：芯片焊垫部11(参照图12、图13、图15)、连接部12(参照图12、图13)、金属线焊接部13(参照图12、图13)、引线14(参照图12～图14)。多个第一电极部1在方向x上相互离开。
各芯片焊垫部11为沿着xy平面的板状。在芯片焊垫部11配置有半导体芯片41。如图15所示，接合层991设置于芯片焊垫部11和半导体芯片41之间。接合层991由导电性材料构成。这种导电性材料为例如焊料(软钎料、焊锡)或银膏。焊料的导热率比较大。当作为接合层991使用焊料时，能够从半导体芯片41向芯片焊垫部11高效地导热。多个芯片焊垫部11都从凹部底面751露出。
各芯片焊垫部11具有芯片焊垫主面111和芯片焊垫背面112。芯片焊垫主面111朝向方向z1，芯片焊垫背面112朝向方向z2。即，芯片焊垫主面111和芯片焊垫背面112相互朝向相反侧。在芯片焊垫主面111配置有半导体芯片41。接合层991设置于芯片焊垫主面111和半导体芯片41之间。芯片焊垫背面112相对于凹部底面751在芯片焊垫部11的厚度方向(方向z)上位于相同位置。芯片焊垫背面112也可以位于比凹部底面751更靠凹部75开口的方向侧。
如图13所示，各连接部12位于芯片焊垫部11与金属线焊接部13之间，且与芯片焊垫部11和金属线焊接部13相连。如图12所示，连接部12为沿着相对于xy平面倾斜的面的形状。连接部12以越远离芯片焊垫部11越向方向z1去的方式相对于xy平面倾斜。
图12、图13所示的各金属线焊接部13为沿着xy平面的形状。各金属线焊接部13在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部13和一半导体芯片41焊接有金属线8。由此，一金属线焊接部13和一半导体芯片41导通。引线14与金属线焊接部13相连。各引线14沿着方向y延伸。引线14具有从密封树脂部7的树脂 侧面73突出的部位。在本实施方式中，引线14是插入安装用的引线。如图12所示，在半导体装置101B的向基板807的安装时，引线14被折弯，插入到孔809内。为了将引线14固定于基板807，焊料层810被充填在孔809内。
如图13所示，多个(在本实施方式中为三个)第二电极部2分别包括金属线焊接部23和引线24。多个第二电极部2在方向x上相互离开。
各金属线焊接部23为沿着xy平面的形状。各金属线焊接部23在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部23和一半导体芯片41接合有金属线8。由此，一金属线焊接部23和一半导体芯片41导通。引线24与金属线焊接部23相连。各引线24沿着方向y延伸。引线24具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线24是插入安装用的引线。虽未图示，但与引线14同样，在半导体装置10lB的向基板807的安装时，引线24被插入孔809内。
图12、图13所示的第三电极部3包括多个控制用芯片焊垫部31和多个引线32。控制用芯片焊垫部31和引线32都在方向z上配置在相同的位置。在各控制用芯片焊垫部31，配置有半导体芯片42或无源部件芯片43。在控制用芯片焊垫部31与半导体芯片42之间、以及控制用芯片焊垫部31与无源部件芯片43之间设置有接合层(图示略)。控制用芯片焊垫部31的背面可以不与散热层6相对，也可以不露出。
各引线32具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线32是插入安装用的引线。如图12所示，在半导体装置101B的向基板807的安装时，引线32被插入到孔809内。如关于引线14所说明的那样，为了将引线32固定于基板807，焊料层810被充填在孔809内。在一引线32和一半导体芯片42焊接有金属线8。由此，一引线32和一半导体芯片42导通。另外，金属线8与一半导体芯片42和一无源部件芯片43都被焊接。
如图15所示，散热层6配置在密封树脂部7的凹部75中。散热层6被凹部第一侧面754和凹部第二侧面755包围。在本实施方式中，散热层6为沿着xy平面的板状。在本实施方式中，散热层6由金属层65 和接合层66构成。金属层65位于z2方向侧，由例如厚度为105μm左右的Cu、铝、陶瓷构成。金属层65相当于本发明所说的散热层的一个例子。接合层66相对于金属层65位于z1方向侧，能够发挥将金属层65与多个芯片焊垫部11的芯片焊垫背面112接合的功能。接合层66由例如绝缘性的树脂构成，其厚度为例如250μm左右。该树脂是在半导体装置101B的制造工序中通过施加压力和振动而软化的材质。接合层66与用于搭载半导体芯片41的多个芯片焊垫部11都直接接触。金属层65也可以具有从树脂底面72突出一些的部位。如图16所示，接合层66的一部分填埋由凹部第二侧面755包围的区域。另外，在本实施方式中，接合层66的一部分设置于凹部支承面756与金属层65之间。
散热层6是为了将由半导体芯片41产生的热量迅速地释放到半导体装置101B的外部而设置的。为了将由半导体芯片41产生的热量迅速地释放到半导体装置10lB的外部，构成散热层6的材料的导热率越大越好，但当热膨胀系数与密封树脂部7较大地不同时，有可能产生金属层65易剥离等问题。优选散热层6由导热率比构成密封树脂部7的材料的导热率大且热膨胀系数接近密封树脂部7的材料构成。散热层6与多个芯片焊垫部11的任一个都正对。如图14所示，散热层6在xy俯视(散热层6的厚度方向视)时，与各芯片焊垫部11的整体重叠。
如图14、图15所示，散热层6具有散热层主面61和散热层背面62。散热层主面61朝向方向z1。散热层主面61在xy俯视时与各芯片焊垫部11的芯片焊垫背面112和凹部底面751重叠。散热层主面61与芯片焊垫背面112和凹部底面751直接接触。散热层背面62朝向与散热层主面61所朝向的方向相反的方向即方向z2。散热层背面62不被密封树脂部7覆盖，而从密封树脂部7露出。
接着，对半导体装置101B的制造方法进行说明。在制造方法的说明中所使用的图中，关于与上述相同的构成，标注相同的符号。
首先，如图17所示，准备含有多个芯片焊垫部11、31的引线框架300、多个半导体芯片41、42、无源部件芯片43。接着，如该图所示，经接合层(图示略)将各半导体芯片41配置在多个芯片焊垫部11中 的任意一个芯片焊垫部。同样，经接合层(图示略)将各半导体芯片42和无源部件芯片43配置在多个控制用芯片焊垫部31中的任意一个芯片焊垫部。接着，如该图所示，将金属线8与各半导体芯片41、42等焊接。
接着，如图18、图19所示，形成密封树脂部7。如图18所示，密封树脂部7通过使用金属模具881的模塑成型而形成。如该图所示，用金属模具881按压多个芯片焊垫部11等。接着，将树脂材料注入金属模具881内，使该树脂材料固化。当该树脂材料固化时，如图19所示，将金属模具881从多个芯片焊垫部11等卸下。由此，能够形成密封树脂部7。在形成密封树脂部7的工序中，将使多个芯片焊垫部11露出的凹部75形成于密封树脂部7。
接着，如图20所示，将散热层6嵌入密封树脂部7的凹部75。然后，对散热层6施加压力和振动。进而，也可以将散热层6加热。通过这些加压、激振、加热，散热层6的接合层66发生软化。软化后的接合层66在凹部75内移动，其一部分充填在由凹部第二侧面755包围的区域中。另外，接合层66的一部分进入凹部支承面756和金属层65之间。
接着，通过将图17所示的引线框架300适当切断，制造图13等所示的半导体装置101B。
接着，对本实施方式的作用效果进行说明。
在半导体装置101B中，通过凹部支承面756至少间接地支承金属层65。因此，能够防止金属层65相对于树脂底面72不当地倾斜或凹陷。因此，能够抑制因接合层66溢出到金属层65的外侧而在金属层65与散热部件808之间产生间隙，能够提高来自半导体芯片41、42的散热，且难以产生金属层65的剥离。
通过在金属层65和凹部支承面756之间设置接合层66，能够将金属层65相对于密封树脂部7可靠地固定。当接合层66没有遍及到金属层65的端部时，金属层65的剥离有可能从该部分开始传播。在本实施方式中，那种可能性很小。
图21和图22表示的是基于本发明第2B实施方式的半导体装置。此外，在这些图中，对与上述实施方式相同或类似的要素，标注与上 述实施方式相同的符号。在本实施方式的半导体装置102B中，凹部75的构成与上述的半导体装置101B不同。
在本实施方式中，凹部75具有凹部第一侧面754、凹部第二侧面755和凹部支承面756各多个，还具有凹部侧面752和凹部槽753各多个。如图21所示，多个凹部槽753以及凹部第一侧面754、凹部第二侧面755和凹部支承面756各多个沿着凹部75的外缘交替地配置。在凹部75的相当于四个角的部分，配置有凹部第一侧面754、凹部第二侧面755和凹部支承面756。
如图22所示，凹部槽753位于凹部底面751和凹部侧面752之间，在本实施方式中，沿着凹部75的z向视外缘配置为矩形环状。如图22所示，凹部槽753从凹部底面751向z1方向凹陷。在本实施方式中，凹部槽753以在x方向上越远离凹部底面751越位于向z1方向去的位置的方式倾斜。凹部槽753的深度为例如50μm左右。
在本实施方式中，接合层66的一部分填埋凹部槽753。另外，接合层66与凹部侧面752接触。
在半导体装置102B中，除通过半导体装置101B达到的效果以外，接合层66的一部分填埋凹部槽753。在半导体装置101B的制造工序中，能够与该填埋量相应地抑制接合层66从凹部75溢出。因此，能够阻止在与以相对于散热层6密接(紧贴)的方式安装的散热部件808之间产生间隙，能够高效地散发来自半导体芯片41、42的热量。
通过将凹部槽753配置在金属层65的外侧，能够防止在金属层65和凹部槽753之间产生无意图(非有意产生)的空隙。排除空隙非常适合进一步提高散热效果。
通过将凹部槽753设为锥形状，即使金属层65的x方向或y方向位置万一偏离，也能够缩小在z向视时与金属层65重叠的凹部槽753的容积。这在上述的空隙排除方面优选。
本发明不局限于上述的实施方式。本发明的各部的具体构成可自由地进行各种设计变更。例如，如果是金属层从密封树脂的背面露出的半导体装置，则在并非插入安装而是在表面安装用的端子的情况下也同样能够使用。另外，不仅可应用于上述的IPM装置，而且还可应用于将半导体芯片和基岛(island)分别只有一个、且金属层从密封树脂 的背面露出的驱动元件密封(封装)的半导体装置。
〔附注1〕一种半导体装置，其特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面的半导体芯片；形成有从树脂底面凹陷并且使上述芯片焊垫部的上述背面露出的凹部、且覆盖上述芯片焊垫部和上述半导体芯片的密封树脂部；以及配置于上述凹部的散热层，上述凹部包括：在上述背面扩展的方向上位于比上述芯片焊垫部更靠外侧且与上述树脂底面相连的第一侧面；与上述第一侧面相连且朝向上述背面所朝向的方向的支承面；与上述支承面相连且在上述背面扩展的方向上位于上述芯片焊垫部与上述第一侧面之间的第二侧面，上述散热层包括：具有在上述背面扩展的方向上至少一部分位于上述第一侧面和上述第二侧面之间的外缘、且在上述芯片焊垫部的厚度方向上与上述第一侧面重叠的散热层；和介于上述散热层与上述芯片焊垫部之间的接合层。〔附注2〕如附注1记载的半导体装置，其中，上述散热层由金属构成。〔附注3〕如附注2记载的半导体装置，其中，上述金属为Cu。〔附注4〕如附注2或3记载的半导体装置，其中，上述接合层由树脂构成。〔附注5〕如附注4记载的半导体装置，其中，上述接合层的一部分设置于上述支承面和上述散热层之间。〔附注6〕如附注1～5中任一项记载的半导体装置，其中，上述凹部具有在上述背面扩展的方向上位于比上述芯片焊垫部更靠外侧且位于比上述背面更靠上述主面侧的部分的槽，上述接合层的一部分充填在上述槽内。〔附注7〕如附注6记载的半导体装置，其中，上述散热层的一部分在其厚度方向上从上述凹部突出。〔附注8〕如附注6或7记载的半导体装置，其中，上述槽在上述背面扩展的方向上相对于上述散热层位于外侧。〔附注9〕如附注8记载的半导体装置，其中，上述凹部具有凹部底面，上述凹部底面具有位于上述散热层和上述槽之间的部分。〔附注10〕如附注6～9中任一项记载的半导体装置，其中，上述槽以在上述背面扩展的方向上越远离上述芯片焊垫部、则在上述芯片焊垫部的厚度方向上位于自上述背面侧越向上述主面侧去的位置的方式倾斜。〔附注11〕一种半导体装置，其特征在于，包括：具有相互朝向相反方向的主面和背面的多个芯片焊垫部；分别地搭载于上述多个芯片焊垫部的上述主面的多个半导体芯片；形 成有从树脂底面凹陷并且使上述芯片焊垫部中的至少一部分的上述各背面共同地露出的凹部、且共同地覆盖上述各芯片焊垫部和上述各半导体芯片的密封树脂部；和配置于上述凹部的散热层，上述凹部包括：在上述背面侧位于比上述各芯片焊垫部更靠外侧且与上述树脂底面相连的第一侧面；与上述第一侧面相连且朝向上述背面所朝向的方向的支承面；以及与上述支承面相连且在上述背面扩展的方向上位于上述芯片焊垫部与上述第一侧面之间的第二侧面，上述散热层包括：在上述背面扩展的方向上具有至少一部分位于上述第一侧面和上述第二侧面之间的外缘，且在上述芯片焊垫部的厚度方向上具有与上述第一侧面重叠的散热层；以及设置于上述散热层和上述各芯片焊垫部之间的接合层。
图23是表示使用基于本发明第1C实施方式的半导体装置的安装构造的剖面图。
图23所示的半导体装置的安装构造801具备半导体装置10lC、基板807和散热部件808。
基板807是用于安装多个电子部件的基板。基板807由绝缘性的材料构成。在基板807形成有未图示的配线图案。在基板807形成有多个孔809。散热部件808由导热率比较大的材料例如铝等的金属构成。散热部件808通过未图示的支承部件相对于基板807被固定。半导体装置10lC安装于基板807。在本实施方式中，半导体装置101C是称作IPM(Intelligent Power Module)的产品。半导体装置101C用于例如空调或电动机控制设备等的电源控制等用途。
图24是将基于本发明第1C实施方式的半导体装置的引线折弯以前的俯视图(省略一部分构成)。图25是将基于本发明第1C实施方式的半导体装置的引线折弯以前的仰视图。图26是沿着图24的IIVI－IIVI线的剖面图。图27是图26的主要部分放大剖面图。此外，图23相当于图24的XXIII－XXIII线的剖面。在图26中，为了便于理解，示意性地表示各构成。
这些图所示的半导体装置101C包括：多个第一电极部1、第二电极部2和第三电极部3；多个半导体芯片41、42；无源部件芯片43；散热层6；密封树脂部7以及金属线8。在图24中，用虚线表示散热 层6，用虚拟线表示密封树脂部7。
密封树脂部7覆盖多个第一电极部1、第二电极部2和第三电极部3；半导体芯片41、42；以及无源部件芯片43。密封树脂部7由例如黑色的环氧树脂构成。如图25、图26所示，密封树脂部7具有树脂主面71、树脂底面72、树脂侧面73。
树脂主面71是朝向方向z1且沿着xy平面的平坦面。树脂底面72是朝向与方向z1相反侧的方向z2且沿着xy平面的平坦面。树脂侧面73在xy俯视时是包围半导体芯片41、42和无源部件芯片43的形状。树脂侧面73与树脂主面71和树脂底面72相连。
如图26所示，在密封树脂部7形成有凹部75。凹部75从树脂底面72凹陷。凹部75具有凹部底面751。凹部底面751为沿着xy平面的形状。
如图24所示，半导体芯片41、42和无源部件芯片43俯视呈矩形状。半导体芯片41是例如IGBT、MOS、二极管等功率芯片。半导体芯片42是控制IC等LSI芯片。无源部件芯片43是例如电阻或电容等的无源部件。
图24所示的第一电极部1、第二电极部2及第三电极部3都由导电性材料构成。作为这种导电性材料，例如可举例铜。此外，图24的右下记载的电极部被接地。
多个(在本实施方式中为四个)第一电极部1分别包括：芯片焊垫部11(参照图23、图24、图26)、连接部12(参照图23、图24)、金属线焊接部13(参照图23、图24)、引线14(参照图23～图25)。多个第一电极部1在方向x上相互离开。
各芯片焊垫部11为沿着xy平面的板状。在芯片焊垫部11配置有半导体芯片41。如图26所示，接合层991设置于芯片焊垫部11和半导体芯片41之间。接合层991由导电性材料构成。这种导电性材料是例如焊料(软钎料、焊锡)或银膏。焊料的导热率比较大。当作为接合层991使用焊料时，能够从半导体芯片41向芯片焊垫部11高效地传热。多个芯片焊垫部11都从凹部底面751露出。
各芯片焊垫部11具有芯片焊垫主面111和芯片焊垫背面112。芯片焊垫主面111朝向方向z1，芯片焊垫背面112朝向方向z2。即，芯片 焊垫主面111和芯片焊垫背面112相互朝向相反侧。在芯片焊垫主面111配置有半导体芯片41。接合层991设置于芯片焊垫主面111和半导体芯片41之间。芯片焊垫背面112相对于凹部底面751在芯片焊垫部11的厚度方向(方向z)上位于同位置。芯片焊垫背面112也可以位于比凹部底面751更靠凹部75开口的方向侧。
如图24所示，各连接部12位于芯片焊垫部11和金属线焊接部13之间，且与芯片焊垫部11和金属线焊接部13相连。如图23所示，连接部12为沿着相对于xy平面倾斜的面的形状。连接部12以越远离芯片焊垫部11越向方向z1去的方式相对于xy平面倾斜。
图23、图24所示的各金属线焊接部13为沿着xy平面的形状。各金属线焊接部13在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部13和一半导体芯片41焊接有金属线8。由此，一金属线焊接部13和一半导体芯片41导通。引线14与金属线焊接部13相连。各引线14沿着方向y延伸。引线14具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线14是插入安装用的引线。如图23所示，在半导体装置101C的向基板807的安装时，引线14被折弯，插入到孔809中。为了将引线14固定于基板807，在孔809中充填有焊料层810。
如图24所示，多个(在本实施方式中为三个)第二电极部2分别包括金属线焊接部23和引线24。多个第二电极部2在方向x上相互离开。
各金属线焊接部23为沿着xy平面的形状。各金属线焊接部23在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部23和一半导体芯片41焊接有金属线8。由此，一金属线焊接部23和一半导体芯片41导通。引线24与金属线焊接部23相连。各引线24沿着方向y延伸。引线24具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线24是插入安装用的引线。虽未图示，但与引线14同样，在半导体装置101C的向基板807的安装时，引线24被插入到孔809中。
图23、图24所示的第三电极部3包括多个控制用芯片焊垫部31和多个引线32。控制用芯片焊垫部31和引线32都在方向z上配置于 相同位置。在各控制用芯片焊垫部31配置有半导体芯片42或无源部件芯片43。在控制用芯片焊垫部31与半导体芯片42之间、和控制用芯片焊垫部31与无源部件芯片43之间设置有接合层(图示略)。控制用芯片焊垫部31的背面可以不与散热层6相对，也可以不露出。
各引线32具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线32是插入安装用的引线。如图23所示，在半导体装置101C的向基板807的安装时，引线32被插入到孔809中。如关于引线14所述，为了将引线32固定于基板807，在孔809中充填有焊料层810。在一引线32和一半导体芯片42焊接有金属线8。由此，一引线32和一半导体芯片42导通。另外，金属线8与一半导体芯片42和一无源部件芯片43也被焊接。此外，与控制用的半导体芯片42和无源部件芯片43相连的金属线大多使用比金属线8更细且柔软的铝或金的细线。
如图26所示，散热层6配置于密封树脂部7的凹部75。在本实施方式中，散热层6为沿着xy平面的板状。在本实施方式中，散热层6由陶瓷或Cu或铝构成。散热层6具有散热层主面61、散热层背面62、第一侧面631、中间面632和第二侧面633。
散热层主面61朝向方向z1。散热层主面61在xy俯视时与各芯片焊垫部11的芯片焊垫背面112和凹部底面751重叠。散热层背面62朝向与散热层主面61所朝向的方向相反的方向即方向z2。散热层背面62不被密封树脂部7覆盖，而从密封树脂部7露出。散热层6的散热层主面61通过接合层69与多个芯片焊垫部11的芯片焊垫背面112接合。接合层69由例如树脂构成。
如图26和图27所示，第一侧面631与散热层背面62相连，大致沿着z方向。第一侧面631在z向视时位于芯片焊垫部11的外侧。第二侧面633与散热层主面61相连，大致沿着z方向。第二侧面633在z向视时位于芯片焊垫部11与第一侧面631之间。中间面632将第一侧面631和第二侧面633连接，大致朝向z2方向。为了实现本申请想要的效果，优选第一侧面631的z方向尺寸比第二侧面633的z方向尺寸大。
第一侧面631、中间面632和第二侧面633都与密封树脂部7接触。 另外，散热层背面62与密封树脂部7的树脂底面72形成于同一平面。另外，如图27所示，第一侧面631和中间面632构成第一角部634。中间面632和第二侧面633构成第二角部645。在本实施方式中，第一角部634和第二角部645都是直角，但也可以被倒角。
散热层6是为了将由半导体芯片41产生的热量迅速地释放到半导体装置101C的外部而设置的。因此，构成散热层6的材料的导热率越大越好，但当热膨胀系数与密封树脂部7大不相同时，就有可能产生散热层6易剥离等问题。优选散热层6由导热率比构成密封树脂部7的材料的导热率大且热膨胀系数接近密封树脂部7的材料构成。散热层6与多个芯片焊垫部11都正对。如图25所示，散热层6在xy俯视(散热层6的厚度方向视)时与各芯片焊垫部11的整体重叠。
接着，对半导体装置101C的制造方法进行说明。在制造方法的说明中所使用的图中，关于与上述相同的构成，标注相同符号。
首先，如图28所示，准备包括多个芯片焊垫部11、31的引线框架300、多个半导体芯片41、42、无源部件芯片43。接着，如该图所示，将各半导体芯片41经由接合层(图示略)配置在多个芯片焊垫部11的任意一个芯片焊垫部。同样，经由接合层(图示略)，将各半导体芯片42和无源部件芯片43配置在多个控制用芯片焊垫部31中的任意一个控制用芯片焊垫部。接着，如该图所示，将金属线8与各半导体芯片41、42等焊接。
接着，如图29所示，形成密封树脂部7。在该密封树脂部7的形成之前，预先通过接合层69将散热层6与多个芯片焊垫部11接合。散热层6的形成通过对于由例如陶瓷构成的板状材料利用宽度较宽的刮刀来形成槽。接下来，使用宽度较窄的刮刀，以将上述槽的中央断开的方式将上述板状材料切断。由此，能够形成具有第一侧面631、中间面632和第二侧面633的散热层6。
密封树脂部7通过使用金属模具881的模塑成型来形成。如图29所示，用金属模具881按压散热层6等。接着，将树脂材料注入金属模具881内，使该树脂材料固化。当该树脂材料固化时，能够得到密封树脂部7。
接着，通过将图28所示的引线框架300适当切断，制造图24等所 示的半导体装置101C。
接着，对本实施方式的作用效果进行说明。
在半导体装置101C中，即使在散热层6和树脂底面72之间产生剥离，也会使该剥离的发展在第一侧面631内停止，难以进展到中间面632以后。因此，在剥离发生后，至少第二侧面633也有助于散热层6和密封树脂部7的接合。因此，能够抑制在散热层6和密封树脂部7之间产生到达散热层主面61那样的过大的间隙。
形成为直角的第一角部634适合阻止剥离的进展。进而，通过在第一角部634的里侧设有形成为直角的第二角部645，能够更可靠地阻止剥离的进展。
将第一侧面631的z方向尺寸(深度)设为比第二侧面633的z方向尺寸(深度)大，这有助于难以使剥离到达中间面632，有利于防止剥离的进展。
图30和图31表示的是基于本发明第2C实施方式的半导体装置。此外，在这些图中，对与上述实施方式相同或类似的要素标注与上述实施方式相同的符号。在本实施方式的半导体装置102C中，散热层6的构成与上述的半导体装置10lC不同。
在本实施方式中，散热层6具有多个槽611。多个槽611形成于散热层主面61。多个槽611沿着y方向延伸，相互以等间距配置。各槽611为截面矩形状。接合层69的一部分进入多个槽611中的任一个槽中。另外，密封树脂部7的一部分进入多个槽611的任一个槽中。
多个槽611在上述的散热层6的形成工序中形成。例如，在将上述板状材料切断以前，利用多个平行的刮刀或激光器，在上述板状材料形成多个平行的槽。这些槽成为散热层6的多个槽611。
在半导体装置102C中，可实现通过半导体装置101C而实现的效果。另外，通过形成有多个槽611，成为接合层69的一部分和密封树脂部7的一部分进入槽611中的样子。这能够期待提高散热层6和接合层69的接合强度及散热层6和密封树脂部7的接合强度的所谓的锚定效应。在将槽611的截面形状设为矩形状时，适合提高锚定效应(anchor effect)。
本发明不局限于上述的实施方式。本发明各部的具体构成可自由地 进行各种设计变更。例如，如果是散热层从密封树脂的背面露出的半导体装置，则在并非插入安装而是在表面安装用的端子的情况下也同样能够使用。另外，不仅可应用于上述的IPM装置，而且还可应用于将半导体芯片和基岛(island)分别只有一个、且散热层从密封树脂的背面露出的驱动元件密封(封装)的半导体装置。
〔附注1〕一种半导体装置，其特征在于，包括：具有相互朝向相反方向的芯片焊垫主面和芯片焊垫背面的芯片焊垫部；搭载于上述芯片焊垫主面的半导体芯片；形成有从树脂底面凹陷并且使上述芯片焊垫背面露出的凹部、且覆盖上述芯片焊垫部和上述半导体芯片的密封树脂部；配置于上述凹部、并具有与上述芯片焊垫背面相对的散热层主面和位于该散热层主面的相反侧的散热层背面、且与上述芯片焊垫部接合的散热层，上述散热层具有：在上述芯片焊垫背面扩展的方向上位于比上述芯片焊垫部更靠外侧且与上述散热层背面相连的第一侧面；与上述第一侧面相连且朝向上述散热层主面所朝向的方向的中间面；和与上述中间面相连且在上述芯片焊垫背面扩展的方向上位于上述芯片焊垫部和上述第一侧面之间的第二侧面。〔附注2〕如附注1记载的半导体装置，其中，上述散热层由陶瓷构成。〔附注3〕如附注1或2记载的半导体装置，其中，上述第一侧面、上述中间面和上述第二侧面与上述密封树脂部接触。〔附注4〕如附注3记载的半导体装置，其中，上述散热层的上述散热层背面与上述密封树脂部的上述底面形成在同一平面。〔附注5〕如附注1～4中任一项记载的半导体装置，其中，上述第一侧面和上述中间面形成第一角部。〔附注6〕如附注1～5中任一项记载的半导体装置，其中，上述中间面和上述第二侧面形成第二角部。〔附注7〕如附注6记载的半导体装置，其中，上述第一角部和第二角部中的至少任一角部为直角。〔附注8〕如附注1～7中任一项记载的半导体装置，其中，上述第一侧面的上述散热层的厚度方向尺寸比上述第二侧面的上述散热层的厚度方向尺寸大。〔附注9〕如附注1～8中的任一项记载的半导体装置，其中，上述散热层和上述芯片焊垫部通过接合层被接合。〔附注10〕如附注9记载的半导体装置，其中，在上述散热层的上述散热层主面形成有在相对于上述散热层的厚度方向为直角的方向上延伸的多个槽。〔附注11〕如附注10记载的半 导体装置，其中，上述各槽为截面矩形状。〔附注12〕如附注10或11记载的半导体装置，其中，上述多个槽中的任一个槽与上述接合层接触。〔附注13〕如附注10～12中任一项记载的半导体装置，其中，上述多个槽中的任一个槽与上述密封树脂部接触。〔附注14〕一种半导体装置，其特征在于，包括：具有相互朝向相反方向的芯片焊垫主面和芯片焊垫背面的多个芯片焊垫部；分别地搭载于上述多个芯片焊垫主面的多个半导体芯片；形成有从底面凹陷并且使上述各芯片焊垫背面共同地露出的凹部、且共同地覆盖上述各芯片焊垫部和上述各半导体芯片的密封树脂部；配置于上述凹部、并具有与上述芯片焊垫背面面对的散热层主面和位于该散热层主面的相反侧的散热层背面、且与上述各芯片焊垫部共同地接合的散热层，上述散热层包括：在上述芯片焊垫背面扩展的方向上位于比上述各芯片焊垫部更靠外侧且与上述散热层背面相连的第一侧面；与上述第一侧面相连且朝向上述散热层主面所朝向的方向的中间面；和与上述中间面相连且在上述芯片焊垫背面扩展的方向上位于上述芯片焊垫部和上述第一侧面之间的第二侧面。
图32是表示使用基于本发明第1D实施方式的半导体装置的安装构造的剖面图。
图32所示的半导体装置的安装构造801具备半导体装置10lD、基板807、散热部件808。
基板807是用于安装多个电子部件的基板。基板807由绝缘性的材料构成。在基板807形成有未图示的配线图案。在基板807形成有多个孔809。散热部件808由导热率比较大的材料例如铝等金属构成。散热部件808通过未图示的支承部件相对于基板807被固定。半导体装置101D被安装于基板807。在本实施方式中，半导体装置10lD是称作IPM(Intelligent Power Module)的产品。半导体装置101D用于例如空调或电动机控制设备等的电源控制等用途。
图33和图34是将基于本发明第1D实施方式的半导体装置的引线折弯前的俯视图(省略一部分构成)。图35是将基于本发明第1D实施方式的半导体装置的引线折弯前的仰视图。图36是沿着图33的XXXVI－XXXVI线的剖面图。此外，图32相当于沿着图33的XXXII－XXXII 线的剖面。在图36中，为了便于理解，示意性地表示各构成。
这些图所示的半导体装置101D包括：多个第一电极部1、第二电极部2及第三电极部3；多个半导体芯片41、42；无源部件芯片43；散热层6；密封树脂部7；和金属线8。在图33中，用虚线表示散热层6，用虚拟线表示密封树脂部7。
密封树脂部7覆盖多个第一电极部1、第二电极部2及第三电极部3；半导体芯片41、42；和无源部件芯片43。密封树脂部7由例如黑色的环氧树脂构成。如图35、图36所示，密封树脂部7具有树脂主面71、树脂底面72、树脂侧面73。
树脂主面71是朝向方向z1且沿着xy平面的平坦面。树脂底面72是朝向与方向z1相反侧的方向z2且沿着xy平面的平坦面。树脂侧面73在xy俯视时为包围半导体芯片41、42及无源部件芯片43的形状。树脂侧面73与树脂主面71和树脂底面72相连。
如图36所示，在密封树脂部7形成有凹部75。凹部75从树脂底面72凹陷。凹部75具有凹部底面751、凹部侧面752。凹部底面751为沿着xy平面的形状。凹部侧面752与树脂底面72相连。凹部侧面752大致沿着方向z。
如图33所示，半导体芯片41、42和无源部件芯片43俯视呈矩形状。半导体芯片41是例如IGBT、MOS、二极管等功率芯片，或者是输出晶体管。半导体芯片42是控制IC等LSI芯片，或者，对半导体芯片41进行控制。无源部件芯片43是例如电阻或电容等无源部件。半导体芯片41具有电极411。另外，半导体芯片42也具有与电极411同样的电极，其说明与下面对电极411的说明相同。
图33所示的第一电极部1、第二电极部2和第三电极部3都由导电性材料构成。作为这种导电性材料，例如可举出铜。此外，图33的右下记载的电极部被接地。
多个(在本实施方式中为四个)第一电极部1分别包括：芯片焊垫部11(参照图32～图34、图36)、连接部12(参照图32～图34)、金属线焊接部13(参照图32～图34)、引线14(参照图32～图35)。多个第一电极部1在方向x上相互离开。
各芯片焊垫部11是沿着xy平面的板状。在芯片焊垫部11配置有 半导体芯片41。如图36所示，接合层991设置于芯片焊垫部11和半导体芯片41之间。接合层991由导电性材料构成。这种导电性材料是例如焊料(软钎料、焊锡)或银膏。焊料的导热率比较大。当作为接合层991使用焊料时，能够从半导体芯片41向芯片焊垫部11高效地传热。多个芯片焊垫部11都从凹部底面751露出。
各芯片焊垫部11具有芯片焊垫主面111和芯片焊垫背面112。芯片焊垫主面111朝向方向z1，芯片焊垫背面112朝向方向z2。即，芯片焊垫主面111和芯片焊垫背面112相互朝向相反侧。在芯片焊垫主面111配置有半导体芯片41。接合层991设置于芯片焊垫主面111和半导体芯片41之间。芯片焊垫背面112相对于凹部底面751在芯片焊垫部11的厚度方向(方向z)上位于相同位置。芯片焊垫背面112也可以位于比凹部底面751更靠凹部75开口的方向侧。
如图33所示，各连接部12位于芯片焊垫部11和金属线焊接部13之间，且与芯片焊垫部11和金属线焊接部13相连。如图32所示，连接部12为沿着相对于xy平面倾斜的面的形状。连接部12以越远离芯片焊垫部11越朝向方向z1去的方式相对于xy平面倾斜。
图32～图34所示的各金属线焊接部13为沿着xy平面的形状。各金属线焊接部13在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部13和一半导体芯片41焊接有金属线8。由此，一金属线焊接部13和一半导体芯片41导通。引线14与金属线焊接部13相连。各引线14沿着方向y延伸。引线14具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线14是插入安装用的引线。如图32所示，在半导体装置101D的向基板807的安装时，引线14折弯，插入到孔809中。为了将引线14固定于基板807，在孔809中充填有焊料层810。与半导体芯片41和金属线焊接部13连接的金属线8由铝构成。
如图34所示，在芯片焊垫部11形成有一对压痕113。一对压痕113在后述的金属线8的焊接工序中形成。压痕113呈从芯片焊垫部11的芯片焊垫主面111稍凹陷的瑕疵状的形态。在本实施方式中，一对压痕113在x方向上相互离开，夹着半导体芯片41。形成于半导体芯片41的三个电极411排列在x方向上，配置在一对压痕113之间。与各 电极411焊接的金属线8的第一焊接部81与连结一对压痕113的直线交叉。
在金属线焊接部13形成有一对压痕131。一对压痕131在后述的金属线8的焊接工序中形成。压痕131呈从金属线焊接部13的表面稍凹陷的瑕疵状的形态。在本实施方式中，一对压痕131在x方向上相互离开。与金属线焊接部13焊接的金属线8的第二接合部82与连结一对压痕131的直线交叉。与形成于金属线焊接部13的一对压痕131同样的压痕也形成于后述的金属线焊接部23。
如图33所示，多个(在本实施方式中为三个)第二电极部2分别包括金属线焊接部23和引线24。多个第二电极部2在方向x上相互离开。
各金属线焊接部23为沿着xy平面的形状。各金属线焊接部23在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部23和一半导体芯片41焊接有金属线8。由此，一金属线焊接部23和一半导体芯片41导通。引线24与金属线焊接部23相连。各引线24沿着方向y延伸。引线24具有从密封树脂部7的树脂侧面73突出的部位，与引线14同样地被加工，插入到基板807的孔809中。与半导体芯片41和金属线焊接部23连接的金属线8由铝构成。
图32、图33所示的第三电极部3包括多个控制用芯片焊垫部31和多个引线32。控制用芯片焊垫部31和引线32都在方向z上配置于相同位置。在各控制用芯片焊垫部31配置有半导体芯片42或无源部件芯片43。在控制用芯片焊垫部31与半导体芯片42之间、和控制用芯片焊垫部31与无源部件芯片43之间设置有接合层(图示略)。控制用芯片焊垫部31的背面可以不与散热层6相对，也可以不露出。
各引线32具有从密封树脂部7的树脂侧面73突出的部位，与引线14同样地被加工，插入到基板807的孔809内。在一引线32和一半导体芯片42的规定的电极之间焊接有金属线8。由此，一引线32和一半导体芯片42导通。另外，金属线8与一半导体芯片42的规定的电极和一无源部件芯片43也被焊接。此外，与控制用的半导体芯片42和无源部件芯片43相连的金属线大多使用比金属线8还细且柔软的铝或金的细线。
散热层6由陶瓷或Cu或铝构成，如图36所示，配置在密封树脂部7的凹部75。散热层6由凹部侧面752包围。在本实施方式中，散热层6为沿着xy平面的板状。在本实施方式中，散热层6由金属层65和接合层66构成。金属层65位于z2方向侧，例如，由厚度为105μm左右的Cu构成。接合层66相对于金属层65位于z1方向侧，能够发挥使金属层65与多个芯片焊垫部11的芯片焊垫背面112接合的功能。接合层66由例如绝缘性的树脂构成，其厚度为例如250μm左右。该树脂为在半导体装置101D的制造工序中通过施加压力和振动而软化的材质。与搭载半导体芯片41的多个芯片焊垫部11的任意一个都直接接触。金属层65也可以具有从树脂底面72突出一些的部位。接合层66与凹部侧面752接触。
散热层6是为了将由半导体芯片41产生的热量迅速地释放到半导体装置101D的外部而设置的。因此，构成散热层6的材料的导热率越大越好，但当热膨胀系数与密封树脂部7较大不同时，有可能产生金属层65易剥离等问题。优选散热层6由导热率比构成密封树脂部7的材料的导热率大且热膨胀系数接近密封树脂部7的材料构成。散热层6与多个芯片焊垫部11中的任意一个都正对。如图35所示，散热层6在xy俯视(散热层6的厚度方向视)时，与各芯片焊垫部11的整体重叠。
如图35、图36所示，散热层6具有散热层主面61和散热层背面62。散热层主面61朝向方向z1。散热层主面61在xy俯视时，与各芯片焊垫部11的芯片焊垫背面112和凹部底面751重叠。散热层主面61与芯片焊垫背面112和凹部底面751直接接触。散热层背面62朝向与散热层主面61所朝向的方向相反的方向即方向z2。散热层背面62不被密封树脂部7覆盖，而从密封树脂部7露出。
接着，对半导体装置101D的制造方法进行说明。在制造方法的说明所使用的图中，对与上述相同的构成标注相同符号。
首先，如图37所示，准备含有多个芯片焊垫部11、31的引线框架300、多个半导体芯片41、42、无源部件芯片43。其次，如该图所示，经由接合层(图示略)将各半导体芯片41配置在多个芯片焊垫部11中的任意一个芯片焊垫部。同样，经由接合层(图示略)，将各半导体芯片42和无源部件芯片43配置在多个控制用芯片焊垫部31中的任意一个芯片焊垫部。
接下来，进行金属线8的焊接。图38表示的是用于将由铝构成的金属线8焊接的焊接装置的一个例子。图示的焊接装置85具备毛细管851、导向件852、切刀853、基座854、臂855、金属线卷856。在金属线卷856上卷绕有金属线8。臂855相对于基座854通过使超声波发生机构等发生振动的机构被安装。从金属线卷856送出的金属线8通过导向件852被送到毛细管851的前端。毛细管851是用于在对焊接对象物施加振动的同时按压金属线8(称为“楔形接合(楔焊)”)的部件。切刀853发挥将焊接后的金属线切断的功能。
如图39所示，以将金属线8与搭载于芯片焊垫部11的半导体芯片41、和位于该芯片焊垫部11的相邻位置且与芯片焊垫部11相连的金属线焊接部13焊接的工序为例进行说明，但其他由铝构成的金属线8的接合工序也同样。在金属线8的焊接工序之前，将引线框架300设置于例如装配架(夹具、jig)860。装配架860与引线框架300的形状相匹配地形成，具有支承面861、862。支承面861支承芯片焊垫部11，支承面862支承金属线焊接部13。
接下来，如图40所示，准备一对压片831和一对压片832。一对压片831和一对压片832由相互成对的例如细金属棒构成。将一对压片831按压于芯片焊垫部11。此时，使一对压片831在x方向上离开，且使半导体芯片41的三个电极411位于一对压片831之间。另外，将一对压片832按压于图示的金属线焊接部13。一对压片832彼此在x方向上相互离开。
接下来，如图41所示，进行金属线8的第一焊接工序。使带有金属线8的毛细管851的前端与半导体芯片41的电极411抵接。然后，通过从毛细管851对金属线8赋予压力和超声波振动，将金属线8与电极411接合。
接下来，如图42所示，进行金属线8的第二焊接工序。使毛细管851的前端从半导体芯片41的电极411移动到金属线焊接部13。然后，通过从毛细管851对金属线8赋予压力和超声波振动，将金属线8与金属线焊接部13接合。另外，在该接合后，通过图38所示的切刀853将金属线8切断。
通过以上的第一焊接工序和第二焊接工序，如图43和图44所示，得到在第一焊接部81与半导体芯片41的电极411接合且在第二焊接部82与金属线焊接部13接合的金属线8。如图44所示，在芯片焊垫部11中的被一对压片831按压的部位形成有一对压痕113。另外，在金属线焊接部13中的被一对压片832按压的部位形成有一对压痕131。第一焊接部81与连结一对压痕113的直线交叉。另外，第二焊接部82与连结一对压痕131的直线交叉。通过重复进行同样的焊接作业，如图45所示，得到多个金属线8与各半导体芯片41、42等焊接在一起的状态的引线框架300。此外，将半导体芯片42和第三电极部3连接的金属线8’也可以与上述的方法同样地使用压片831，但也可以使用球形焊接并且不使用压片831。
接着，如图46、图47所示，形成密封树脂部7。如图46所示，密封树脂部7通过利用金属模具881的模塑成型来形成。如该图所示，用金属模具881按压多个芯片焊垫部11等。接着，将树脂材料注入金属模具881内，使该树脂材料固化。当该树脂材料固化时，如图47所示，将金属模具881从多个芯片焊垫部11等卸下。由此，能够形成密封树脂部7。在形成密封树脂部7的工序中，将使多个芯片焊垫部11露出的凹部75形成于密封树脂部7。
接着，如图48所示，将散热层6嵌入密封树脂部7的凹部75。然后，对散热层6施加压力和振动。进而，也可以将散热层6加热。通过这些加压、激振、加热，使散热层6的接合层66软化。软化后的接合层66充填于凹部75。另外，接合层66与凹部侧面752接触。
接着，通过将引线框架300适当切断，制造图33等所示的半导体装置101D。
接着，对本实施方式的作用效果进行说明。
通过利用一对压片831、832对焊接金属线8的部位即夹着电极411或金属线焊接部13的位置进行按压，能够防止通过随着金属线8的焊接而发生的加压和激振导致芯片焊垫部11和金属线焊接部13不当地摇摆或变形。因此，能够将金属线8恰当地焊接。
通过使第一焊接部81位于连结一对压痕113(一对压片831的前端) 的直线之间，能够在第一焊接工序中最佳地防止因从毛细管851施加的压力和振动而芯片焊垫部11发生摇摆或变形。
通过使第二焊接部82位于连结一对压痕131(一对压片832的前端)的直线之间，能够在第二焊接工序中最佳地防止因从毛细管851施加的压力和振动而金属线焊接部13发生摇摆或变形。
以由一对压片831夹着形成于半导体芯片41的多个电极411的全部电极的姿势，进行第一焊接工序。由此，在进行对多个电极411的第一焊接工序期间，不需要使一对压片831移动。因此，能够高效地进行焊接工序。
本发明不局限于上述的实施方式。本发明各部的具体构成可自由地进行种种设计变更。例如，如果是金属层从密封树脂的背面露出的半导体装置，则在并非插入安装而是在表面安装用的端子的情况下也同样能够使用。另外，不仅可应用于上述的IPM装置，而且还可应用于将半导体芯片和基岛(island)分别只有一个、且散热层从密封树脂的背面露出的驱动元件密封(封装)的半导体装置。
一种金属线焊接方法，其特征在于：具有金属线焊接工序，上述金属线焊接工序中，在将一对压片按压于焊接对象物的相互离开的两个部位的状态下，将金属线焊接在上述焊接对象物中的在上述一对压片离开的方向上位于上述一对压片之间的部位。〔附注2〕如附注1记载的金属线焊接方法，其中，在上述金属线焊接工序中，将上述金属线焊接在上述焊接对象物中的与连结上述一对压片的直线交叉的部位。〔附注3〕如附注1或2记载的金属线焊接方法，其中，上述焊接对象物包括由金属板构成的芯片焊垫部；和搭载于该芯片焊垫部且具有一个以上的电极的半导体芯片，在上述金属线焊接工序中，在将上述一对压片按压在上述芯片焊垫部中的夹着上述半导体芯片的位置的状态下，相对于上述电极焊接金属线。〔附注4〕如附注3记载的金属线焊接方法，其中，上述半导体芯片具有多个电极，在上述金属线焊接工序中，在将上述一对压片按压在夹着上述多个电极的位置的状态下，相对于上述多个电极分别地焊接金属线。〔附注5〕如附注1或2记载的金属线焊接方法，其中，上述焊接对象物包括由金属板构成的金属线焊接部，在上述金属线焊接工序中，在相对于上述金属线焊接 部按压有上述一对压片的状态下，将金属线焊接在上述金属线焊接部。〔附注6〕如附注1或2记载的金属线焊接方法，其中，上述焊接对象物包括：由金属板构成的芯片焊垫部；搭载于该芯片焊垫部且具有一个以上的电极的半导体芯片；与上述芯片焊垫部离开的金属线焊接部，在上述金属线焊接工序中，在将上述一对压片按压在上述芯片焊垫部中的夹着上述半导体芯片的位置的状态下，相对于上述电极焊接金属线，在上述金属线焊接工序之后，具有追加的金属线焊接工序，该追加的金属线焊接工序中，在相对于上述金属线焊接部按压有追加的一对压片的状态下，将金属线焊接在上述金属线焊接部。〔附注7〕如附注6记载的金属线焊接方法，其中，上述半导体芯片具有多个电极，在上述金属线焊接工序中，在将上述一对压片按压在夹着上述多个电极的位置的状态下，相对于上述多个电极分别地焊接金属线。〔附注8〕如附注1～7中的任一项记载的金属线焊接方法，其中，上述金属线由铝构成。〔附注9〕如附注8记载的金属线焊接方法，其中，在上述金属线焊接工序中，对上述金属线施加压力和振动。〔附注10〕一种半导体装置，其特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面且具有一个以上的电极的半导体芯片；和覆盖上述芯片焊垫部和上述半导体芯片的密封树脂部，在上述芯片焊垫部，形成有相互离开的一对压痕，在上述电极中的在上述一对压痕离开的方向上位于上述一对压痕之间的部位，焊接有金属线的一端。〔附注11〕如附注10记载的半导体装置，其中，上述金属线的一端焊接在上述电极中的与连结上述一对压痕的直线交叉的部位。〔附注12〕如附注10或11记载的半导体装置，其还具有相对于上述芯片焊垫部离开的金属线焊接部，在上述金属线焊接部，形成有相互离开的追加的一对压痕，在上述金属线焊接部中的在上述追加的一对压痕离开的方向上位于上述追加的一对压痕之间的部位，焊接有上述金属线的另一端。〔附注13〕如附注12记载的半导体装置，其中，上述金属线的另一端焊接在上述金属线焊接部中的与连结上述追加的一对压痕的直线交叉的部位。〔附注14〕一种半导体装置，其特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面且具有一个以上的电极的半导体芯 片；经由金属线与上述半导体芯片电连接的引线；和覆盖上述芯片焊垫部、上述半导体芯片和上述引线的一部分的密封树脂部，在将上述引线的焊接有上述金属线的一端的连接部夹在之间的上述引线的表面，形成有相互离开的一对压痕。〔附注15〕如附注11记载的半导体装置，其中，具有上述压痕的引线具有宽度比没有压痕的引线宽的部分。〔附注16〕如附注11或12记载的半导体装置，其中，上述金属线具有粗细度不同的种类，上述压痕仅形成在粗细度较粗的上述金属线的连接部附近。〔附注17〕如附注13记载的半导体装置，其中，上述半导体芯片有多个，上述粗细度粗的金属线仅将一部分上述半导体芯片和上述引线之间电连接。〔附注18〕如附注11～14中的任一项记载的半导体装置，其中，在夹着上述半导体芯片的上述芯片焊垫的表面，形成有夹着上述半导体芯片而相互离开的一对压痕。〔附注19〕如附注11～15中的任一项记载的半导体装置，其中，上述半导体芯片有多个，且包括输出晶体管和其控制用的半导体芯片，上述引线的压痕以夹着与上述输出晶体管连接的上述引线的连接部而相互离开的方式形成。
图49是表示使用基于本发明第1E实施方式的半导体装置的安装构造的剖面图。
图49所示的半导体装置的安装构造801具备半导体装置101E、基板807、散热部件808。
基板807是用于安装多个电子部件的基板。基板807由绝缘性的材料构成。在基板807形成有未图示的配线图案。在基板807形成有多个孔809。散热部件808由导热率比较大的材料例如铝等的金属构成。散热部件808通过未图示的支承部件相对于基板807被固定。半导体装置101E安装于基板807。在本实施方式中，半导体装置10lE是称作IPM(Intelligent Power Module)的产品。半导体装置101E用于例如空调或电动机控制设备等的电源控制等用途。
图50是将基于本发明第1E实施方式的半导体装置的引线折弯以前的俯视图(省略一部分构成)。图51是将基于本发明第1E实施方式的半导体装置的引线折弯以前的仰视图。图52是沿着图50的LII－LII线的剖面图。图53是图52的主要部分放大剖面图。此外，图49相当于沿着图50的ILIX－ILIX线的剖面。在图52中，为了便于理解，示 意性地表示各构成。
这些图所示的半导体装置101E具备：多个第一电极部1、第二电极部2和第三电极部3；多个半导体芯片41、42；无源部件芯片43；散热层6；密封树脂部7以及金属线8。在图50中，用虚线表示散热层6，用虚拟线表示密封树脂部7。
密封树脂部7覆盖多个第一电极部1、第二电极部2及第三电极部3；半导体芯片41、42；和无源部件芯片43。密封树脂部7由例如黑色的环氧树脂构成。如图51、图52所示，密封树脂部7具有树脂主面71、树脂底面72、树脂侧面73。
树脂主面71是朝向方向z1且沿着xy平面的平坦面。树脂底面72是朝向与方向z1相反侧的方向z2且沿着xy平面的平坦面。树脂侧面73在xy俯视时是包围半导体芯片41、42和无源部件芯片43的形状。树脂侧面73与树脂主面71和树脂底面72相连。
如图52所示，在密封树脂部7形成有凹部75。凹部75从树脂底面72凹陷。凹部75具有凹部底面751和凹部侧面752。凹部底面751为沿着xy平面的形状。凹部侧面752与树脂底面72相连。凹部侧面752大致沿着方向z。
如图50所示，半导体芯片41、42和无源部件芯片43俯视呈矩形状。半导体芯片41例如是IGBT、MOS、二极管等的功率芯片，或者是输出晶体管。半导体芯片42是控制IC等LSI芯片，或者是半导体芯片41的控制用。无源部件芯片43例如是电阻或电容等无源部件。
图50所示的第一电极部1、第二电极部2及第三电极部3都由导电性材料构成。作为这种导电性材料，例如可举出铜。此外，图50的右下记载的电极部被接地连接。
多个(在本实施方式为四个)第一电极部1分别包括：芯片焊垫部11(参照图49、图50、图52)；连接部12(参照图49、图50)；金属线焊接部13(参照图49、图50)；和引线14(参照图49～图51)。多个第一电极部1在方向x上相互离开。
各芯片焊垫部11为沿着xy平面的板状。在芯片焊垫部11配置有半导体芯片41。如图52所示，焊料991设置于芯片焊垫部11和半导体芯片41之间。焊料991是本发明所说的导电性接合材料的一个例子， 也可以使用Ag膏代替焊料991。焊料的导热率比较大。焊料991能够从半导体芯片41向芯片焊垫部11高效地传热。多个芯片焊垫部11都从凹部底面751露出。
如图53所示，在半导体芯片41形成有背面电极413。背面电极413由例如Ag、Au、Ni或含有这些金属的合金等焊料润湿性比较高的材质构成。在本实施方式中，半导体芯片41的背面412由背面电极413构成。
各芯片焊垫部11具有芯片焊垫主面111和芯片焊垫背面112。芯片焊垫主面111朝向方向z1，芯片焊垫背面112朝向方向z2。即，芯片焊垫主面111和芯片焊垫背面112相互朝向相反侧。在芯片焊垫主面111配置有半导体芯片41。焊料991设置于芯片焊垫主面111和半导体芯片41之间。芯片焊垫背面112相对于凹部底面751在芯片焊垫部11的厚度方向(方向z)上位于同一位置。芯片焊垫背面112也可以位于比凹部底面751更靠凹部75开口的方向侧。
芯片焊垫部11由例如Cu、FeNi合金、Fe中的任一种构成，芯片焊垫主面111成为焊料润湿性比较低的面。在本实施方式中，焊料991和半导体芯片41的背面412的接合面积比焊料991和芯片焊垫主面111的接合面积大。
如图50所示，各连接部12位于芯片焊垫部11和金属线焊接部13之间，且与芯片焊垫部11和金属线焊接部13相连。如图49所示，连接部12为沿着相对于xy平面倾斜的面的形状。连接部12以越远离芯片焊垫部11越朝向方向z1去的方式相对于xy平面倾斜。
图49、图50所示的各金属线焊接部13为沿着xy平面的形状。各金属线焊接部13在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部13和一半导体芯片41焊接有金属线8。由此，一金属线焊接部13和一半导体芯片41导通。引线14与金属线焊接部13相连。各引线14沿着方向y延伸。引线14具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线14是插入安装用的引线。如图49所示，在半导体装置101E的向基板807的安装时，引线14被折弯，插入到孔809中。为了将引线14固定于基板807，在孔809中充填有焊料层810。
如图50所示，多个(在本实施方式中为三个)第二电极部2分别包括金属线焊接部23和引线24。多个第二电极部2在方向x上相互离开。
各金属线焊接部23为沿着xy平面的形状。各金属线焊接部23在方向z上位于比芯片焊垫部11更靠方向z1侧。在一金属线焊接部23和一半导体芯片41焊接有金属线8。由此，一金属线焊接部23和一半导体芯片41导通。引线24与金属线焊接部23相连。各引线24沿着方向y延伸。引线24具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线24是插入安装用的引线。虽未图示，但与引线14同样地在半导体装置101E的向基板807的安装时，引线24被插入到孔809中。
图49、图50所示的第三电极部3包括多个控制用芯片焊垫部31和多个引线32。控制用芯片焊垫部31和引线32都在方向z上配置于相同位置。在各控制用芯片焊垫部31配置有半导体芯片42或无源部件芯片43。在控制用芯片焊垫部31与半导体芯片42之间、和控制用芯片焊垫部31与无源部件芯片43之间设置有接合层(未图示)。控制用芯片焊垫部31的背面可以不与散热层6相对，也可以不露出。
各引线32具有从密封树脂部7的树脂侧面73突出的部位。在本实施方式中，引线32是插入安装用的引线。如图49所示，在半导体装置101E的向基板807的安装时，引线32被插入孔809中。如关于引线14所述，为了将引线32固定于基板807，在孔809中充填有焊料层810。在一引线32和一半导体芯片42焊接有金属线8。由此，一引线32和一半导体芯片42导通。另外，金属线8也被与一半导体芯片42和一无源部件芯片43焊接。
如图52所示，散热层6配置在密封树脂部7的凹部75。散热层6被凹部侧面752包围。在本实施方式中，散热层6为沿着xy平面的板状。在本实施方式中，散热层6由金属层65和接合层66构成。金属层65位于z2方向侧，由例如厚度为105μm左右的Cu或铝或陶瓷构成。接合层66相对于金属层65位于z1方向侧，可发挥使金属层65与多个芯片焊垫部11的芯片焊垫背面112接合的功能。接合层66由例如绝缘性的树脂构成，其厚度为例如250μm左右。该树脂是在半导 体装置101E的制造工序中通过施加压力和振动而软化的材质。接合层66与搭载半导体芯片41的多个芯片焊垫部11中的任一个都直接接触。金属层65也可以具有从树脂底面72突出一些的部位。接合层66与凹部侧面752接触。
散热层6是为了将由半导体芯片41产生的热量迅速地释放到半导体装置101E的外部而设置的。为了将由半导体芯片41产生的热量迅速地释放到半导体装置101E的外部，构成散热层6的材料的导热率越大越好，但当热膨胀系数与密封树脂部7加大不同时，有可能产生金属层65易剥离等问题。优选散热层6由导热率比构成密封树脂部7的材料的导热率大，且热膨胀系数接近密封树脂部7的材料构成。散热层6与多个芯片焊垫部11中的任一个都正对。如图51所示，散热层6在xy俯视(散热层6的厚度方向视)时，与各芯片焊垫部11的整体重叠。
如图51、图52所示，散热层6具有散热层主面61和散热层背面62。散热层主面61朝向方向z1。散热层主面61在xy俯视时，与各芯片焊垫部11的芯片焊垫背面112和凹部底面751重叠。散热层主面61与芯片焊垫背面112和凹部底面751直接接触。散热层背面62朝向与散热层主面61所朝向的方向相反的方向即方向z2。散热层背面62不被密封树脂部7覆盖，而是从密封树脂部7露出。
接着，对半导体装置101E的制造方法进行说明。在制造方法的说明所使用的图中，关于与上述相同的构成标注相同的符号。
首先，如图54所示，准备含有多个芯片焊垫部11、31的引线框架300。然后，根据以下说明的顺序，涂覆钎焊膏991’。钎焊膏991’是本发明所说的导电性接合膏的一个例子，也可以使用由Ag膏或其他金属和有机溶剂形成的膏代替钎焊膏991’。如本图所示，涂覆钎焊膏991’的区域比半导体芯片41、42和无源部件芯片43的俯视尺寸小，且包含在他们的内方。在图55～图59中，以对芯片焊垫部11的钎焊膏991’的涂覆和半导体芯片41的接合为例进行说明。此外，为了使散热性良好，在芯片焊垫部11中的一个芯片焊垫部上且仅在搭载有多个半导体芯片41的部分利用下面的方法，其他部分的导电性接合膏也可以利用与现有方法同样的方法。
首先，如图55所示，准备掩模992。在掩模992形成有多个开口993。这些开口993与图54所示的钎焊膏991’的涂覆区域相对应。利用该掩模992覆盖引线框架300。
接下来，如图56所示，涂覆钎焊膏991’。该涂覆通过对掩模992的开口993填充钎焊膏991’来进行。接下来，如图57所示，当将掩模992卸下时，就成为在所期望的区域涂覆有钎焊膏991’的状态。
接下来，将半导体芯片41载置在钎焊膏991’上。涂覆有钎焊膏991’的区域比半导体芯片41的俯视尺寸小。以遮盖该钎焊膏991’的方式载置半导体芯片41。这时，也载置上述的半导体芯片42和无源部件芯片43。
接下来，例如，通过将引线框架300插入回焊炉并进行加热，使钎焊膏991’熔融。因为半导体芯片41的背面412(背面电极413)由焊料润湿性比较高的例如Ag或Au构成，所以熔融后的钎焊膏991’向其整个面扩展。另一方面，因为芯片焊垫部11的主面111由焊料润湿性比较低的Cu、FeNi合金、Fe构成，所以熔融后的钎焊膏991’难以扩展。由此，当经过回焊炉的加热时，可得到图59所示的形态的焊料991。焊料991与半导体芯片41的背面412的接合面积比该焊料991与芯片焊垫部11的主面111的接合面积大。图60表示的是从回焊炉中取出的引线框架300。
接下来，如图61所示，将金属线8焊接在各半导体芯片41、42等和对应的引线之间。
接着，如图62、图63所示，形成密封树脂部7。如图62所示，密封树脂部7通过利用金属模具881的模塑成型来形成。如该图所示，用金属模具881按压多个芯片焊垫部11等。接着，将树脂材料注入到金属模具881内，使该树脂材料固化。该树脂材料固化时，如图63所示，将金属模具881从多个芯片焊垫部11等卸下。由此，能够形成密封树脂部7。在形成密封树脂部7的工序中，在密封树脂部7形成使多个芯片焊垫部11的背面侧露出的凹部75。
接着，如图64所示，将散热层6嵌入密封树脂部7的凹部75。然后，对散热层6施加压力和振动。进而，也可以将散热层6加热。通过这些加压、激振、加热，散热层6的接合层66发生软化。软化后的 接合层66充填于凹部75内。另外，接合层66与凹部侧面752接触。
接着，通过将引线框架300适当切断，制造图50等所示的半导体装置101E。
接着，对本实施方式的作用效果进行说明。
根据本实施方式，在比半导体芯片41的俯视尺寸小的区域中涂覆钎焊膏991’，并以遮盖该钎焊膏991’的方式载置半导体芯片41。当在该状态下将钎焊膏991’加热时，在俯视时，焊料991易停留在半导体芯片41内。因此，既能够防止用于将相邻的半导体芯片41与芯片焊垫主面111接合的焊料991彼此不当地接触，又能够防止仅钎焊膏的一部分到达芯片焊垫的端部。由此，不会因焊料侵蚀或焊料的表面张力等而导致各半导体芯片的位置偏离规定的位置，能够将半导体芯片配置在规定的位置，能够容易进行金属线作业。另外，由于能够减小相邻的芯片间距离，因此能够使半导体装置的外形进一步小型化。
通过采用焊料润湿性比较高的材料来构成半导体芯片41的背面412，另一方面，采用焊料润湿性比较低的材料来构成芯片焊垫部11的主面111，能够最佳地防止焊料991的溢出。
使用掩模992涂覆钎焊膏991’的技术适合将钎焊膏991’更正确地涂覆在想要涂覆的区域。此外，作为涂覆钎焊膏991’的方法，除使用掩模992的方法以外，例如，也可以通过将填充于注射器的钎焊膏991’滴下来进行涂覆。
本发明不局限于上述的实施方式。本发明各部的具体构成可自由地进行各种设计变更。例如，如果是使用铝等的粗而硬的金属线的半导体装置，则不仅可应用于已说明的IPM用的半导体装置，而且还可应用于半导体芯片和基岛分别只有一个那样的功率晶体管等半导体装置。进而，不仅插入安装，而且表面安装用的端子的半导体装置也同样可使用。
〔附注1〕一种半导体装置的制造方法，其特征在于，包括：涂覆工序，在芯片焊垫部的主面涂覆导电性接合膏；载置工序，将上述主面所朝向的方向视的大小比涂覆有上述导电性接合膏的区域大的半导体芯片的背面，以在上述主面所朝向的方向视时将涂覆有上述导电性接合膏的区域包含在内方的方式与上述导电性接合膏接触；和接合工 序，通过使上述导电性接合膏软化后再进行固化，形成导电性接合材料。〔附注2〕如附注1记载的半导体装置的制造方法，其中，上述导电性接合膏为钎焊膏。〔附注3〕如附注2记载的半导体装置的制造方法，其中，在上述涂覆工序中，在通过具有开口的掩模覆盖上述主面后，将上述导电性接合膏填埋于上述开口。〔附注4〕如附注1～3中任一项记载的半导体装置的制造方法，其中，上述半导体芯片的上述背面相对于上述导电性接合膏的润湿性比上述芯片焊垫部的上述主面相对于上述导电性接合膏的润湿性高。〔附注5〕如附注4记载的半导体装置的制造方法，其中，上述半导体芯片的上述背面由Ag、Au、Ni或含有这些金属的合金构成，上述芯片焊垫部的上述主面由Cu、FeNi合金、Fe中的任一种构成。〔附注6〕一种半导体装置，其特征在于，包括：具有主面的芯片焊垫部；具有背面的半导体芯片；设置于上述芯片焊垫部的上述主面和上述半导体芯片的上述背面之间且将上述芯片焊垫部和上述半导体芯片接合的导电性接合材料，上述半导体芯片的上述背面和上述导电性接合材料的接合面积比上述芯片焊垫部的上述主面和上述导电性接合材料的接合面积大。〔附注7〕如附注6记载的半导体装置，其中，上述导电性接合材料为焊料。〔附注8〕如附注6记载的半导体装置，其中，上述半导体芯片的上述背面相对于上述导电性接合膏的润湿性比上述芯片焊垫部的上述主面相对于上述导电性接合膏的润湿性高。〔附注9〕如附注8记载的半导体装置，其中，上述半导体芯片的上述背面由Ag、Au、Ni或含有这些金属的合金构成，上述芯片焊垫部的上述主面由Cu、FeNi合金、Fe中的任一种构成。〔附注10〕一种半导体装置，其特征在于，包括：具有相互朝向相反方向的主面和背面的芯片焊垫部；搭载于上述芯片焊垫部的上述主面的多个半导体芯片；设置于上述芯片焊垫部的主面和上述多个半导体芯片的各自的背面之间且将上述芯片焊垫部和上述多个半导体芯片接合的导电性接合材料，上述多个半导体芯片的各自的背面与上述导电性接合材料的接合面积比上述芯片焊垫部的主面与对应于上述半导体芯片分别形成的上述导电性接合材料的接合面积大。〔附注11〕如附注9记载的半导体装置，其中，上述半导体芯片具有多个输出晶体管和其控制用的半导体芯片，在上述多个输出晶体管中，具有上述接合面积的 关系。〔附注12〕如附注10记载的半导体装置，其还具有用于将上述多个输出晶体管的输出分别取出到外部的多个引线；和将上述输出晶体管与上述引线分别连接的多个金属线，上述金属线为铝。

Claims (9)

1.一种半导体装置，其特征在于，包括：
具有相互朝向相反方向的主面和背面的芯片焊垫部；
搭载于所述芯片焊垫部的所述主面的半导体芯片；
形成有使所述芯片焊垫部的所述背面露出的凹部、并且覆盖所述芯片焊垫部和所述半导体芯片的密封树脂部；和
配置于所述凹部的散热层，
所述凹部包括槽，所述槽在所述背面扩展的方向上与所述芯片焊垫部离开且位于比所述芯片焊垫部更靠外侧的位置、并且位于比所述背面更靠所述主面侧的位置，
所述散热层包括接合层和金属层，该接合层的一部分被充填于所述槽中、并且与所述芯片焊垫部的所述背面接触，所述金属层相对于所述接合层层叠于与所述芯片焊垫部相反一侧，
所述槽在所述背面扩展的方向上配置于所述金属层的外侧，
所述接合层中的被充填于所述槽中的部分的导热率和所述接合层的与所述芯片焊垫部的所述背面接触的部分的导热率相同。
2.如权利要求1所述的半导体装置，其特征在于：
所述金属层包含Cu。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述接合层包含树脂。
4.如权利要求1或2所述的半导体装置，其特征在于：
所述金属层的一部分在其厚度方向上从所述凹部突出。
5.如权利要求1所述的半导体装置，其特征在于：
所述凹部包括底面，所述底面具有位于所述金属层与所述槽之间的部分。
6.如权利要求1或2所述的半导体装置，其特征在于：
所述槽以在所述背面扩展的方向上越远离所述芯片焊垫部、则在所述芯片焊垫部的厚度方向上位于自所述背面侧越向所述主面侧去的位置的方式倾斜。
7.如权利要求5所述的半导体装置，其特征在于：
所述凹部包括：在所述背面扩展的方向上位于比所述芯片焊垫部更靠外侧且与所述底面相连的第一侧面；与所述第一侧面相连且朝向所述背面所朝向的方向的支承面；以及与所述支承面相连且在所述背面扩展的方向上位于所述芯片焊垫部和所述第一侧面之间的第二侧面，
所述金属层具有在所述背面扩展的方向上至少一部分位于所述第一侧面与所述第二侧面之间的外缘，并且在所述芯片焊垫部的厚度方向上与所述第一侧面重叠。
8.如权利要求7所述的半导体装置，其特征在于：
所述接合层的一部分设置于所述支承面与所述金属层之间。
9.一种半导体装置，其特征在于，包括：
具有相互朝向相反方向的主面和背面的多个芯片焊垫部；
分别地搭载于所述多个芯片焊垫部的所述主面的多个半导体芯片；
形成有使各所述芯片焊垫部中的至少一部分的各所述背面共同地露出的凹部、且共同地覆盖各所述芯片焊垫部和各所述半导体芯片的密封树脂部；和
配置于所述凹部的散热层，
所述凹部包括槽，该槽在所述背面侧与所述芯片焊垫部离开且位于比各所述芯片焊垫部更靠外侧的位置、并且位于比所述背面更靠所述主面侧的位置，
所述散热层包括接合层和金属层，所述接合层的一部分被充填于所述槽且与各所述芯片焊垫部的所述背面共同地接触，所述金属层相对于所述接合层层叠于与所述芯片焊垫部相反一侧，
所述槽在所述背面扩展的方向上配置于所述金属层的外侧，
所述接合层中的被充填于所述槽中的部分的导热率和所述接合层的与各所述芯片焊垫部的所述背面共同地接触的部分的导热率相同。
CN201280053813.6A 2011-10-31 2012-10-16 半导体装置 Active CN104025287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711277647.9A CN107749401A (zh) 2011-10-31 2012-10-16 半导体装置

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2011-238579 2011-10-31
JP2011238577 2011-10-31
JP2011-238577 2011-10-31
JP2011238579 2011-10-31
JP2011238578 2011-10-31
JP2011-238576 2011-10-31
JP2011-238578 2011-10-31
JP2011238576 2011-10-31
JP2011238575 2011-10-31
JP2011-238575 2011-10-31
JP2012224920A JP6076675B2 (ja) 2011-10-31 2012-10-10 半導体装置
JP2012-224920 2012-10-10
PCT/JP2012/076685 WO2013065474A1 (ja) 2011-10-31 2012-10-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201711277647.9A Division CN107749401A (zh) 2011-10-31 2012-10-16 半导体装置

Publications (2)

Publication Number Publication Date
CN104025287A CN104025287A (zh) 2014-09-03
CN104025287B true CN104025287B (zh) 2018-01-09

Family

ID=48191831

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280053813.6A Active CN104025287B (zh) 2011-10-31 2012-10-16 半导体装置
CN201711277647.9A Pending CN107749401A (zh) 2011-10-31 2012-10-16 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711277647.9A Pending CN107749401A (zh) 2011-10-31 2012-10-16 半导体装置

Country Status (4)

Country Link
US (4) US9070659B2 (zh)
JP (1) JP6076675B2 (zh)
CN (2) CN104025287B (zh)
WO (1) WO2013065474A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666519B2 (en) * 2014-02-24 2017-05-30 Mitsubishi Electric Corporation Power semiconductor module and power unit
EP3045909B1 (en) * 2015-01-14 2020-11-04 Sensirion AG Sensor package
US10262927B2 (en) * 2015-07-23 2019-04-16 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
DE102017100165A1 (de) * 2017-01-05 2018-07-05 Jabil Optics Germany GmbH Lichtemittierende Anordnung und lichtemittierendes System
JP6682466B2 (ja) * 2017-03-17 2020-04-15 株式会社東芝 光学検査装置
JP7163054B2 (ja) * 2017-04-20 2022-10-31 ローム株式会社 半導体装置
US10622274B2 (en) * 2017-10-06 2020-04-14 Industrial Technology Research Institute Chip package
DE112019001311T5 (de) * 2018-03-12 2020-12-10 Rohm Co., Ltd. Halbleiterbauteil und montagestruktur für halbleiterbauteil
CN112400229B (zh) * 2018-07-12 2023-12-19 罗姆股份有限公司 半导体器件
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
US10998256B2 (en) * 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
CN111781405A (zh) * 2020-06-17 2020-10-16 西安易恩电气科技有限公司 一种ipm动态参数测试夹具
JP2022074290A (ja) * 2020-11-04 2022-05-18 ローム株式会社 半導体装置
JPWO2022230598A1 (zh) * 2021-04-27 2022-11-03

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499619A (zh) * 2002-11-11 2004-05-26 ������������ʽ���� 模塑树脂封装型功率半导体装置及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576251U (zh) * 1980-06-11 1982-01-13
JPS5910242A (ja) * 1982-07-09 1984-01-19 Hitachi Ltd 樹脂封止型半導体装置
US5346748A (en) * 1992-01-08 1994-09-13 Nec Corporation Fluorescent display panel containing chip of integrated circuit with discrepancy markers to aid in lead bonding
JPH05267386A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd ボンディング装置
JPH09153576A (ja) * 1995-11-30 1997-06-10 Nec Corp ヒートシンクを備える半導体装置
JP3813680B2 (ja) * 1997-01-24 2006-08-23 ローム株式会社 半導体装置の製造方法
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
JP3601432B2 (ja) * 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP4065799B2 (ja) * 2003-03-12 2008-03-26 株式会社ルネサステクノロジ 超音波接合装置および方法
JP2004335509A (ja) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp ワイヤボンディング方法及びワイヤボンディング装置
JP2005005519A (ja) * 2003-06-12 2005-01-06 Honda Motor Co Ltd 半導体デバイス用冷却機構
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4158738B2 (ja) * 2004-04-20 2008-10-01 株式会社デンソー 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
JP4455488B2 (ja) 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP5098239B2 (ja) * 2006-07-19 2012-12-12 株式会社デンソー モールドパッケージおよびその製造方法
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2009105389A (ja) 2007-10-02 2009-05-14 Rohm Co Ltd パワーモジュール
JP5566289B2 (ja) 2008-06-12 2014-08-06 三菱電機株式会社 電力半導体回路装置およびその製造方法
JP5130173B2 (ja) * 2008-09-25 2013-01-30 日東シンコー株式会社 半導体モジュール及び半導体モジュール製造方法
JP5169964B2 (ja) * 2009-04-10 2013-03-27 株式会社デンソー モールドパッケージの実装構造および実装方法
JP5262983B2 (ja) * 2009-05-19 2013-08-14 株式会社デンソー モールドパッケージおよびその製造方法
JP2011216518A (ja) * 2010-03-31 2011-10-27 Rohm Co Ltd ワイヤボンディング構造、半導体装置、ボンディングツールおよびワイヤボンディング方法
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
JP5593864B2 (ja) * 2010-06-10 2014-09-24 トヨタ自動車株式会社 半導体装置冷却器
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP5843539B2 (ja) * 2011-09-16 2016-01-13 三菱電機株式会社 半導体装置及び当該半導体装置の製造方法
JP5891157B2 (ja) * 2012-09-19 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499619A (zh) * 2002-11-11 2004-05-26 ������������ʽ���� 模塑树脂封装型功率半导体装置及其制造方法

Also Published As

Publication number Publication date
JP6076675B2 (ja) 2017-02-08
WO2013065474A1 (ja) 2013-05-10
JP2013118353A (ja) 2013-06-13
CN104025287A (zh) 2014-09-03
US20150255369A1 (en) 2015-09-10
US9613883B2 (en) 2017-04-04
US20180130725A1 (en) 2018-05-10
US10504822B2 (en) 2019-12-10
US9070659B2 (en) 2015-06-30
US20170162485A1 (en) 2017-06-08
US9905499B2 (en) 2018-02-27
US20140312514A1 (en) 2014-10-23
CN107749401A (zh) 2018-03-02

Similar Documents

Publication Publication Date Title
CN104025287B (zh) 半导体装置
CN104218013B (zh) 半导体装置以及半导体装置的制造方法
US7400002B2 (en) MOSFET package
JP4699353B2 (ja) 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法
CN103035601B (zh) 在烧结银层上包括扩散焊接层的半导体器件
TW200522328A (en) Semiconductor device and manufacturing method thereof
CN107210284A (zh) 半导体器件的制造方法和半导体器件
JP5103731B2 (ja) モールドパッケージ
JP2020145476A (ja) 半導体装置
JP2870533B1 (ja) 半導体装置およびその製造方法
JP7460051B2 (ja) 半導体装置
JP5095957B2 (ja) 回路装置の製造方法
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP4012527B2 (ja) 電子部品の製造方法
JP5104020B2 (ja) モールドパッケージ
TW200939431A (en) Ball grid array assembly and solder pad
JP3842356B2 (ja) 半導体装置、およびその製造方法
JP2019145625A (ja) 半導体装置
JP4201060B2 (ja) 半導体装置、およびその製造方法
WO2021149637A1 (ja) 電子装置および電子装置の製造方法
JP3826776B2 (ja) 半導体装置
JPH11145363A (ja) 半導体装置
JP2522738B2 (ja) 半導体装置用セラミックスパッケ―ジ及び半導体装置
JP2009049174A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant