WO2022230598A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022230598A1
WO2022230598A1 PCT/JP2022/016446 JP2022016446W WO2022230598A1 WO 2022230598 A1 WO2022230598 A1 WO 2022230598A1 JP 2022016446 W JP2022016446 W JP 2022016446W WO 2022230598 A1 WO2022230598 A1 WO 2022230598A1
Authority
WO
WIPO (PCT)
Prior art keywords
face
die pad
semiconductor device
sealing resin
corner
Prior art date
Application number
PCT/JP2022/016446
Other languages
English (en)
French (fr)
Inventor
沢水 神田
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2023517213A priority Critical patent/JPWO2022230598A1/ja
Priority to CN202280030528.6A priority patent/CN117280458A/zh
Priority to DE112022001675.2T priority patent/DE112022001675T5/de
Publication of WO2022230598A1 publication Critical patent/WO2022230598A1/ja
Priority to US18/464,509 priority patent/US20230420321A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4001—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the present disclosure relates to semiconductor devices.
  • Patent Document 1 discloses an example of a semiconductor device including a die pad, a semiconductor element mounted on the die pad, and a sealing resin covering the semiconductor element.
  • the semiconductor element is a switching element such as a MOSFET.
  • the semiconductor device can be used, for example, to configure a power conversion circuit.
  • the semiconductor device disclosed in Patent Document 1 constitutes either an upper arm circuit or a lower arm circuit in a power conversion circuit.
  • the upper arm circuit and the lower arm circuit in one semiconductor device it is necessary to arrange two die pads and individually mount semiconductor elements on them. In this case, more heat is transferred from each semiconductor element to the sealing resin through the two die pads. As a result, a large concentration of thermal stress tends to occur in the sealing resin, and cracks may occur in the sealing resin.
  • one object of the present disclosure is to provide a semiconductor device capable of alleviating the thermal stress concentration generated in the sealing resin.
  • a semiconductor device provided by the present disclosure includes a first die pad and a second die pad that are separated from each other in a first direction perpendicular to the thickness direction, and at least one of the first die pad and the second die pad.
  • a sealing resin covering a mounted semiconductor element, at least a part of each of the first die pad and the second die pad, and the semiconductor element is provided.
  • the dimension of the sealing resin in the first direction is longer than the dimension of the sealing resin in a second direction orthogonal to the thickness direction and the first direction.
  • first corner end face is a plane covered with the sealing resin and inclined with respect to the first end face and the second end face; Either the first inclination angle of the corner end surface or the second inclination angle of the first corner end surface with respect to the second end surface is 60° or more and 85° or less.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 2 is a plan view of the semiconductor device shown in FIG. 1.
  • FIG. 3 is a plan view corresponding to FIG. 2 and seen through the sealing resin.
  • 4 is a bottom view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a front view of the semiconductor device shown in FIG. 1.
  • FIG. 6 is a right side view of the semiconductor device shown in FIG. 1.
  • FIG. FIG. 7 is a right side view corresponding to FIG. 6, seen through the sealing resin.
  • FIG. 8 is a cross-sectional view along line VIII-VIII of FIG. 9 is a cross-sectional view along line IX-IX in FIG. 3.
  • FIG. 10 is a partially enlarged view of FIG. 8.
  • FIG. 10 is
  • FIG. 11 is a partially enlarged view of FIG. 8.
  • FIG. 12 is a partially enlarged view of FIG. 8.
  • FIG. 13 is a partially enlarged view of FIG. 9.
  • FIG. 14 is a partially enlarged view of FIG. 3.
  • FIG. 15 is a partially enlarged view of FIG. 3.
  • FIG. 16 is a partially enlarged view of FIG. 3.
  • FIG. 17 is a partially enlarged view of FIG. 3.
  • FIG. FIG. 18 is a partially enlarged plan view of a modification of the semiconductor device shown in FIG. 1, which is transparent through the sealing resin.
  • 19 is a partially enlarged right side view of the semiconductor device shown in FIG. 18, seen through the sealing resin.
  • FIG. 20 is a plan view of the semiconductor device according to the second embodiment of the present disclosure, which is transparent through the sealing resin.
  • 21 is a partially enlarged cross-sectional view taken along line XXI-XXI of FIG. 20.
  • FIG. 22 is a partially enlarged cross-sectional view taken along line
  • FIG. 1 A semiconductor device A10 according to the first embodiment of the present disclosure will be described based on FIGS. 1 to 17.
  • FIG. The semiconductor device A10 includes a first die pad 10A, a second die pad 10B, a plurality of terminal leads 13, a semiconductor element 21, a first conductive member 31, a second conductive member 32, a pair of gate wires 41, a pair of detection wires 42, and A sealing resin 50 is provided.
  • FIG. 3 and FIG. 7 are shown through the sealing resin 50 and are indicated by imaginary lines (double-dot chain lines).
  • the VIII-VIII line and the IX-IX line are indicated by one-dot chain lines.
  • the thickness direction of the first die pad 10A (or the second die pad 10B) is called “thickness direction z" for convenience.
  • One direction perpendicular to the thickness direction z is called a “first direction x”.
  • a direction orthogonal to both the thickness direction z and the first direction x is called a "second direction y”.
  • the semiconductor device A 10 converts the DC power supply voltage applied to the first input terminal 14 and the second input terminal 16 of the plurality of terminal leads 13 into AC power by the semiconductor element 21 .
  • the converted AC power is input from the output terminal 15 of the plurality of terminal leads 13 to a power supply object such as a motor.
  • the semiconductor device A10 is used, for example, in a power conversion circuit such as an inverter.
  • the first die pad 10A and the second die pad 10B are positioned apart from each other in the first direction x, as shown in FIGS.
  • the first die pad 10A is formed from the same lead frame as the second die pad 10B and the plurality of terminal leads 13.
  • the lead frame is copper (Cu) or a copper alloy. Therefore, the compositions of the first die pad 10A, the second die pad 10B, and the plurality of terminal leads 13 contain copper (in other words, each member contains copper).
  • First die pad 10A and second die pad 10B have main surface 101 and back surface 102 .
  • the main surface 101 faces the thickness direction z.
  • Main surface 101 is covered with sealing resin 50 .
  • a semiconductor element 21 is mounted on the main surface 101 . Therefore, the back surface 102 faces the side opposite to the side where the semiconductor element 21 is located in the thickness direction z.
  • the rear surface 102 is exposed from the sealing resin 50 .
  • Back surface 102 is plated with tin (Sn), for example.
  • the encapsulating resin 50 is applied to at least each of the semiconductor element 21, the first conductive member 31 and the second conductive member 32, the first die pad 10A and the second die pad 10B. partly covered. Furthermore, the sealing resin 50 partially covers each of the plurality of terminal leads 13 .
  • the sealing resin 50 has electrical insulation.
  • Sealing resin 50 is made of a material containing, for example, black epoxy resin. As shown in FIG. 2, the dimension L1 of the sealing resin 50 in the first direction x is longer than the dimension L2 of the sealing resin 50 in the second direction y.
  • the sealing resin 50 has a top surface 51 , a bottom surface 52 , a pair of first side surfaces 53 , a second side surface 54 , a third side surface 55 , a plurality of recesses 56 and grooves 57 .
  • the top surface 51 faces the same side as the main surface 101 of the first die pad 10A and the second die pad 10B in the thickness direction z.
  • the bottom surface 52 faces away from the top surface 51 in the thickness direction z.
  • the back surface 102 of the first die pad 10A and the back surface 102 of the second die pad 10B are exposed from the bottom surface 52.
  • the pair of first side surfaces 53 are positioned apart from each other in the first direction x.
  • the pair of first side surfaces 53 faces the first direction x and extends in the second direction y.
  • a pair of first side surfaces 53 are connected to the top surface 51 and the bottom surface 52 .
  • the second side 54 and the third side 55 are positioned apart from each other in the second direction y.
  • the second side surface 54 and the third side surface 55 face opposite sides in the second direction y and extend in the first direction x.
  • a second side surface 54 and a third side surface 55 are connected to the top surface 51 and the bottom surface 52 .
  • a plurality of terminal leads 13 are exposed from the third side surface 55 .
  • the plurality of recesses 56 are recessed from the third side surface 55 in the second direction y and extend from the top surface 51 to the bottom surface 52 in the thickness direction z.
  • the plurality of recesses 56 are arranged between the first input terminal 14 and the first detection terminal 181, between the first input terminal 14 and the second input terminal 16, between the output terminal 15 and the second input terminal. 16 and between the output terminal 15 and the second detection terminal 182 .
  • the groove portion 57 is recessed from the bottom surface 52 in the thickness direction z and extends along the second direction y (that is, elongates in the second direction y). shape). Both sides of the groove portion 57 in the second direction y are connected to the second side surface 54 and the third side surface 55, respectively. When viewed in the thickness direction z, the groove portion 57 divides the rear surface 102 of the first die pad 10A and the rear surface 102 of the second die pad 10B.
  • the first die pad 10A and the second die pad 10B have a first end face 111, a second end face 112, a third end face 113 and a fourth end face 114.
  • FIG. The first end face 111 , the second end face 112 , the third end face 113 and the fourth end face 114 are covered with the sealing resin 50 .
  • the first end surface 111 faces the first direction x and extends in the second direction y.
  • the first end surface 111 is located closest to the pair of first side surfaces 53 of the sealing resin 50 .
  • the second end surface 112 faces the second direction y and extends in the first direction x.
  • the second end surface 112 is located closest to the second side surface 54 of the sealing resin 50 .
  • the third end surface 113 faces the opposite side of the second end surface 112 in the second direction y and extends in the first direction x.
  • the third end surface 113 is positioned closest to the third side surface 55 of the sealing resin 50 .
  • the fourth end face 114 faces the opposite side of the first end face 111 in the first direction x and extends in the second direction y.
  • the groove portion 57 is positioned between the fourth end face 114 of the first die pad 10A and the fourth end face 114 of the second die pad 10B.
  • the distance P2 between the third end surface 113 and the third side surface 55 is longer than the distance P1 between the second end surface 112 and the second side surface 54.
  • the first die pad 10A and the second die pad 10B have first corner end surfaces 121.
  • the first corner end surface 121 is located between the first end surface 111 and the second end surface 112 and located at either corner of the first die pad 10A or the second die pad 10B.
  • the first corner end face 121 is a plane covered with the sealing resin 50 and inclined with respect to the first end face 111 and the second end face 112 .
  • the first corner end surface 121 has a first inclination angle ⁇ 1 with respect to the first end surface 111 and a second inclination angle ⁇ 2 with respect to the second end surface 112 . Either the first tilt angle ⁇ 1 or the second tilt angle ⁇ 2 is 60° or more and 85° or less.
  • the longest normal line Nmax of the first corner end surface 121 is set.
  • the longest normal line Nmax is the closest from the first corner end surface 121 of either the first die pad 10A or the second die pad 10B to the first corner end surface 121 of the pair of first side surfaces 53 of the sealing resin 50. It is the maximum value of the normal line of the first corner end face 121 reaching the first side face 53 located.
  • the longest normal line Nmax is 1.0 times or more the length of the intersection line C (see FIG. 14) between the first corner end face 121 and the imaginary plane whose in-plane directions are the first direction x and the second direction y. 1.5 times or less.
  • the first die pad 10A and the second die pad 10B have second corner end surfaces 122.
  • the first corner end surface 121 is located between the first end surface 111 and the third end surface 113 and located at either corner of the first die pad 10A or the second die pad 10B.
  • the second corner end surface 122 is a plane covered with the sealing resin 50 and inclined with respect to the first end surface 111 and the third end surface 113 .
  • the second corner end face 122 has a third tilt angle ⁇ 3 with respect to the first end face 111 and a fourth tilt angle ⁇ 4 with respect to the third end face 113 . Either the third tilt angle ⁇ 3 or the fourth tilt angle ⁇ 4 is 60° or more and 85° or less.
  • the first die pad 10A and the second die pad 10B have a third corner end surface 123.
  • the third corner end surface 123 is located between the second end surface 112 and the fourth end surface 114 and located at either corner of the first die pad 10A or the second die pad 10B.
  • the third corner end surface 123 is a plane covered with the sealing resin 50 and inclined with respect to the second end surface 112 and the fourth end surface 114 .
  • the third corner end face 123 has a fifth inclination angle ⁇ 5 with respect to the fourth end face 114 and a sixth inclination angle ⁇ 6 with respect to the second end face 112 . Either the fifth tilt angle ⁇ 5 or the sixth tilt angle ⁇ 6 is 60° or more and 85° or less.
  • the first die pad 10A and the second die pad 10B have a fourth corner end surface 124.
  • the fourth corner end surface 124 is located between the third end surface 113 and the fourth end surface 114 and located at either corner of the first die pad 10A or the second die pad 10B.
  • the fourth corner end surface 124 is a plane covered with the sealing resin 50 and inclined with respect to the third end surface 113 and the fourth end surface 114 .
  • the fourth corner end surface 124 has a seventh inclination angle ⁇ 7 with respect to the fourth end surface 114 and an eighth inclination angle ⁇ 8 with respect to the third end surface 113 . Either the seventh tilt angle ⁇ 7 or the eighth tilt angle ⁇ 8 is 60° or more and 85° or less.
  • the second die pad 10B has a first seating surface 103 and a first standing surface 104.
  • the first bearing surface 103 faces the same side as the main surface 101 in the thickness direction z, and is positioned between the main surface 101 and the back surface 102 in the thickness direction z.
  • the first seat surface 103 is connected to the fourth end surface 114 .
  • the first upright surface 104 faces in a direction perpendicular to the thickness direction z and is connected to the first seating surface 103 and the main surface 101 .
  • the first seating surface 103 and the first standing surface 104 form a step on the second die pad 10B.
  • the semiconductor element 21 is mounted on at least one of the first die pad 10A and the second die pad 10B, as shown in FIGS.
  • semiconductor element 21 includes first element 21A and second element 21B.
  • the first element 21A is mounted on the main surface 101 of the first die pad 10A.
  • the second element 21B is mounted on the main surface 101 of the second die pad 10B.
  • the semiconductor element 21 is, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the semiconductor element 21 may be a switching element such as an IGBT (Insulated Gate Bipolar Transistor) or a diode.
  • the semiconductor element 21 is an n-channel MOSFET with a vertical structure.
  • Semiconductor device 21 includes a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon carbide (SiC).
  • semiconductor element 21 has first electrode 211 , second electrode 212 and gate electrode 213 .
  • the first electrode 211 is located on the opposite side of the second electrode 212 in the thickness direction z. A current corresponding to the power converted by the semiconductor element 21 flows through the first electrode 211 . That is, the first electrode 211 corresponds to the source electrode of the semiconductor element 21 .
  • the first electrode 211 includes multiple metal plating layers.
  • the first electrode 211 includes a nickel (Ni) plating layer and a gold (Au) plating layer laminated on the nickel plating layer.
  • the first electrode 211 may include a nickel plating layer, a palladium (Pd) plating layer laminated on the nickel plating layer, and a gold plating layer laminated on the palladium plating layer. .
  • the second electrode 212 is provided facing either the principal surface 101 of the first die pad 10A or the principal surface 101 of the second die pad 10B. A current corresponding to the power before being converted by the semiconductor element 21 flows through the second electrode 212 . That is, the second electrode 212 corresponds to the drain electrode of the semiconductor element 21 .
  • the gate electrode 213 is positioned on the same side as the first electrode 211 in the thickness direction z.
  • a gate voltage for driving the semiconductor element 21 is applied to the gate electrode 213 .
  • the area of the gate electrode 213 is smaller than the area of the first electrode 211 when viewed in the thickness direction z.
  • the die bonding layer 23 is formed on the principal surface 101 of the first die pad 10A, the principal surface 101 of the second die pad 10B, and the semiconductor element 21 (first element 21A and second die pad 21A). It is interposed between the second electrode 212 of the element 21B).
  • the die bonding layer 23 has conductivity. Die bonding layer 23 is, for example, solder. Alternatively, the die bonding layer 23 may be a sintered metal.
  • the die bonding layer 23 bonds the main surface 101 of the first die pad 10A and the second electrode 212 of the first element 21A. Thereby, the second electrode 212 of the first element 21A is electrically connected to the first die pad 10A.
  • the die bonding layer 23 bonds the main surface 101 of the second die pad 10B and the second electrode 212 of the second element 21B. Thereby, the second electrode 212 of the second element 21B is electrically connected to the second die pad 10B.
  • the plurality of terminal leads 13 are positioned on the opposite side of the first die pad 10A and the second die pad 10B from the side on which the second end surface 112 faces in the second direction y. At least one of the terminal leads 13 is electrically connected to the semiconductor element 21 .
  • a plurality of terminal leads 13 are arranged along the first direction x.
  • the plurality of terminal leads 13 includes a first input terminal 14 , an output terminal 15 , a second input terminal 16 , a first gate terminal 171 , a second gate terminal 172 , a first sense terminal 181 and a second sense terminal 182 .
  • the first input terminal 14 includes a portion extending along the second direction y and is connected to the first die pad 10A. Therefore, the first input terminal 14 is electrically connected to the second electrode 212 of the first element 21A through the first die pad 10A.
  • the first input terminal 14 is a P terminal (positive electrode) to which a DC power supply voltage to be converted is applied.
  • the first input terminal 14 has a covered portion 14A and an exposed portion 14B. As shown in FIG. 7, the covering portion 14A is connected to the third end face 113 of the first die pad 10A and covered with the sealing resin 50. As shown in FIG. The covering portion 14A is bent when viewed in the first direction x. As shown in FIGS.
  • the exposed portion 14B is connected to the covering portion 14A and exposed from the third side surface 55 of the sealing resin 50. As shown in FIGS. The exposed portion 14B extends away from the first die pad 10A in the second direction y. The surface of exposed portion 14B is plated with tin, for example.
  • the output terminal 15 includes a portion extending along the second direction y and is connected to the second die pad 10B. Therefore, the output terminal 15 is electrically connected to the second electrode 212 of the second element 21B through the second die pad 10B.
  • the AC power converted by the semiconductor element 21 is output from the output terminal 15 .
  • the output terminal 15 has a covered portion 15A and an exposed portion 15B.
  • the covering portion 15A is connected to the third end surface 113 of the second die pad 10B and covered with the sealing resin 50. As shown in FIG. When viewed in the first direction x, the covering portion 15A is bent in the same manner as the covering portion 14A of the first input terminal 14 . As shown in FIGS.
  • the exposed portion 15B is connected to the covering portion 15A and exposed from the third side surface 55 of the sealing resin 50. As shown in FIGS. The exposed portion 15B extends away from the second die pad 10B in the second direction y. The surface of exposed portion 14B is plated with tin, for example.
  • the second input terminal 16 is located away from the first die pad 10A and the second die pad 10B in the second direction y, and is located between the first input terminal 14 and the output terminal 15 in the first direction x. located between The second input terminal 16 extends along the second direction y.
  • the second input terminal 16 is electrically connected to the first electrode 211 of the second element 21B.
  • the second input terminal 16 is an N terminal (negative electrode) to which a DC power supply voltage to be converted is applied.
  • the second input terminal 16 has a covered portion 16A and an exposed portion 16B. As shown in FIG. 9, the covering portion 16A is covered with a sealing resin 50. As shown in FIG. As shown in FIGS.
  • the exposed portion 16B is connected to the covering portion 16A and exposed from the third side surface 55 of the sealing resin 50. As shown in FIGS. The exposed portion 16B extends away from the first die pad 10A and the second die pad 10B in the second direction y. The surface of exposed portion 16B is plated with tin, for example.
  • the covering portion 16A of the second input terminal 16 has a second seat surface 16C and a second standing surface 16D.
  • the second seating surface 16C faces the same side as the main surface 101 of the first die pad 10A and the second die pad 10B in the thickness direction z, and is positioned further away from the upper surface of the covering portion 16A (surface facing upward in FIG. 13). located below
  • the second upright surface 16D faces in a direction perpendicular to the thickness direction z, and is connected to the second seat surface 16C and the top surface of the covering portion 16A.
  • the second seat surface 16C and the second standing surface 16D form a step at the covering portion 16A of the second input terminal 16. As shown in FIG.
  • the first gate terminal 171 is located away from the first die pad 10A in the second direction y and located on one side in the first direction x, as shown in FIG.
  • the second gate terminal 172 is located away from the second die pad 10B in the second direction y and located on the other side in the first direction x, as shown in FIG.
  • the first gate terminal 171 is electrically connected to the gate electrode 213 of the first element 21A.
  • a gate voltage for driving the first element 21A is applied to the first gate terminal 171 .
  • the second gate terminal 172 is electrically connected to the gate electrode 213 of the second element 21B.
  • a gate voltage for driving the second element 21B is applied to the second gate terminal 172 .
  • the first gate terminal 171 has a covered portion 171A and an exposed portion 171B.
  • the covering portion 171A is covered with the sealing resin 50 .
  • the exposed portion 171B is connected to the covered portion 171A and exposed from the third side surface 55 of the sealing resin 50.
  • the exposed portion 171B extends away from the first die pad 10A in the second direction y.
  • the surface of exposed portion 171B is plated with tin, for example.
  • the second gate terminal 172 has a covered portion 172A and an exposed portion 172B.
  • the covering portion 172A is covered with the sealing resin 50 .
  • the exposed portion 172B is connected to the covering portion 172A and exposed from the sealing resin 50.
  • the exposed portion 172B extends away from the second die pad 10B in the second direction y.
  • the surface of exposed portion 172B is plated with tin, for example.
  • the first detection terminal 181 is positioned away from the first die pad 10A in the second direction y and between the first input terminal 14 and the first gate terminal 171 in the first direction x.
  • the second detection terminal 182 is positioned away from the second die pad 10B in the second direction y and positioned between the output terminal 15 and the second gate terminal 172 in the first direction x, as shown in FIG. .
  • the first detection terminal 181 is electrically connected to the first electrode 211 of the first element 21A. A voltage corresponding to the current flowing through the first electrode 211 of the first element 21A is applied to the first detection terminal 181 .
  • the second detection terminal 182 is electrically connected to the first electrode 211 of the second element 21B. A voltage corresponding to the current flowing through the first electrode 211 of the second element 21B is applied to the second detection terminal 182 .
  • the first detection terminal 181 has a covered portion 181A and an exposed portion 181B.
  • the covering portion 181A is covered with the sealing resin 50 .
  • the exposed portion 181B is connected to the covered portion 181A and exposed from the third side surface 55 of the sealing resin 50.
  • the exposed portion 181B extends away from the first die pad 10A in the second direction y.
  • the surface of exposed portion 181B is plated with tin, for example.
  • the second detection terminal 182 has a covered portion 182A and an exposed portion 182B.
  • the covering portion 182A is covered with the sealing resin 50 .
  • the exposed portion 182B is connected to the covered portion 182A and exposed from the third side surface 55 of the sealing resin 50.
  • the exposed portion 182B extends away from the second die pad 10B in the second direction y.
  • the surface of exposed portion 182B is plated with tin, for example.
  • the height h of each of the exposed portion 14B of the first input terminal 14, the exposed portion 15B of the output terminal 15, and the exposed portion 16B of the second input terminal 16 is are identical. Furthermore, the thickness of each of these is the same. Therefore, at least part of the second input terminal 16 (exposed portion 16B) overlaps with each of the first input terminal 14 and the output terminal 15 when viewed in the first direction x (see FIG. 6).
  • the first conductive member 31 is joined to the first electrode 211 of the first element 21A and the second die pad 10B, as shown in FIG. Thereby, the first electrode 211 of the first element 21A is electrically connected to the second die pad 10B and the second electrode 212 of the second element 21B.
  • the composition of the first conduction member 31 contains copper.
  • the first conductive member 31 is a metal clip.
  • the first conducting member 31 has a body portion 311 , a pair of first joint portions 312 and a second joint portion 313 .
  • the main body part 311 forms a main part of the first conduction member 31. As shown in FIG. The body portion 311 extends in the first direction x. As shown in FIG. 8, the body portion 311 straddles between the first die pad 10A and the second die pad 10B.
  • the pair of first joints 312 are joined to the first electrodes 211 of the first element 21A. As shown in FIGS. 3 and 7, the pair of first joints 312 are positioned apart from each other in the second direction y. A pair of first joint portions 312 are connected to the body portion 311 .
  • the second joint portion 313 is joined to the first bearing surface 103 of the second die pad 10B.
  • the second joint portion 313 extends in the second direction y. At least part of the second joint portion 313 is housed in a region defined by the first seat surface 103 and the first standing surface 104 of the second die pad 10B.
  • the second joint portion 313 is connected to the body portion 311 .
  • the second joint portion 313 is located on the opposite side of the pair of first joint portions 312 with the body portion 311 interposed therebetween.
  • the semiconductor device A10 further includes a first bonding layer 33, as shown in FIGS.
  • the first bonding layer 33 is interposed between the first electrode 211 of the first element 21A and the pair of first bonding portions 312 .
  • the first bonding layer 33 bonds the first electrode 211 of the first element 21A and the pair of first bonding portions 312 .
  • the first bonding layer 33 has conductivity.
  • the first bonding layer 33 is solder, for example.
  • the first bonding layer 33 may be a sintered metal.
  • Each thickness t of the pair of first bonding portions 312 is 0.1 mm or more and twice or less the maximum thickness T max of the first bonding layer 33 .
  • the maximum thickness T max of the first bonding layer 33 is greater than the thickness of the first element 21A.
  • the semiconductor device A10 further includes a second bonding layer 34, as shown in FIGS.
  • the second bonding layer 34 is interposed between the first seating surface 103 of the second die pad 10B and the second bonding portion 313 .
  • the second bonding layer 34 bonds the second die pad 10B and the second bonding portion 313 .
  • the second bonding layer 34 has conductivity.
  • the second bonding layer 34 is solder, for example.
  • the second bonding layer 34 may be a sintered metal.
  • the second conductive member 32 is joined to the first electrode 211 of the second element 21B and the covering portion 16A of the second input terminal 16, as shown in FIG. Thereby, the first electrode 211 of the second element 21B is electrically connected to the second input terminal 16 .
  • the composition of the second conducting member 32 contains copper.
  • the second conductive member 32 is a metal clip.
  • the second conducting member 32 has a body portion 321 , a pair of third joint portions 322 and a fourth joint portion 323 .
  • the body part 321 constitutes a main part of the second conduction member 32.
  • the body portion 311 is bent like a hook.
  • the body portion 311 overlaps the main surface 101 of the second die pad 10B.
  • the pair of third joints 322 are joined to the first electrodes 211 of the second element 21B. As shown in FIGS. 3 and 9, the pair of third joints 322 are positioned apart from each other in the second direction y. A pair of third joints 322 are connected to the main body 321 .
  • the fourth joint portion 323 is joined to the second seating surface 16C of the second input terminal 16. As shown in FIGS. The fourth joint portion 323 extends in the first direction x. At least part of the fourth joint portion 323 is accommodated in a region defined by the second seat surface 16C and the second upright surface 16D of the second input terminal 16. As shown in FIG. The fourth joint portion 323 is connected to the body portion 321 . The fourth joint portion 323 is located on the opposite side of the pair of third joint portions 322 with the body portion 321 interposed therebetween.
  • the semiconductor device A10 further includes a third bonding layer 35, as shown in FIGS.
  • the third bonding layer 35 is interposed between the first electrode 211 of the second element 21B and the pair of third bonding portions 322 .
  • the third bonding layer 35 bonds the first electrode 211 of the second element 21B and the pair of third bonding portions 322 .
  • the third bonding layer 35 has conductivity.
  • the third bonding layer 35 is solder, for example.
  • the third bonding layer 35 may be a sintered metal.
  • Each thickness t of the pair of third bonding portions 322 is 0.1 mm or more and twice or less the maximum thickness T max of the third bonding layer 35 .
  • the maximum thickness T max of the third bonding layer 35 is greater than the thickness of the second element 21B.
  • the semiconductor device A10 further includes a fourth bonding layer 36, as shown in FIGS.
  • the fourth bonding layer 36 is interposed between the second seating surface 16 ⁇ /b>C of the second input terminal 16 and the fourth bonding portion 323 .
  • the fourth joint layer 36 joins the covering portion 16A of the second input terminal 16 and the fourth joint portion 323 .
  • the fourth bonding layer 36 has conductivity.
  • the fourth bonding layer 36 is solder, for example.
  • the fourth bonding layer 36 may be a sintered metal.
  • the pair of gate wires 41 as shown in FIG. are individually bonded to the As a result, the first gate terminal 171 is electrically connected to the gate electrode 213 of the first element 21A.
  • the second gate terminal 172 is electrically connected to the gate electrode 213 of the second element 21B.
  • the composition of the pair of gate wires 41 contains gold.
  • the composition of each of the pair of gate wires 41 may contain copper or aluminum (Al).
  • the pair of detection wires 42 includes the first electrodes 211 of the first element 21A and the second element 21B, the covering portion 181A of the first detecting terminal 181, and the covering portion 182A of the second detecting terminal 182. and are joined separately.
  • the first detection terminal 181 is electrically connected to the first electrode 211 of the first element 21A.
  • the second detection terminal 182 is electrically connected to the first electrode 211 of the second element 21B.
  • the composition of the pair of sensing wires 42 includes gold.
  • the composition of each of the pair of detection wires 42 may contain copper or aluminum.
  • FIGS. 18 and 19 are shown by imaginary lines through the sealing resin 50 for convenience of understanding.
  • the first die pad 10A has a canopy portion 105.
  • the eaves portion 105 protrudes from the second end surface 112 in the first direction x.
  • the eaves portion 105 includes a pair of regions positioned apart from each other in the first direction x. Further, the eaves portion 105 includes a principal surface 101 .
  • the eaves portion 105 is located away from the back surface 102 in the thickness direction z. The eaves portion 105 is provided to prevent the first die pad 10A from falling off from the bottom surface 52 of the sealing resin 50. As shown in FIG.
  • the eaves portion 105 may project from at least one of the first end surface 111, the third end surface 113, and the fourth end surface 114 in a direction perpendicular to the thickness direction z. Further, a configuration similar to that of the eaves portion 105 may be provided on the second die pad 10B.
  • the semiconductor device A10 includes a first die pad 10A and a second die pad 10B positioned apart from each other in the first direction x, and a sealing resin 50 covering at least a portion of each of the first die pad 10A and the second die pad 10B.
  • the first die pad 10A has a first end face 111 , a second end face 112 and a first corner end face 121 .
  • the first corner end face 121 is a plane covered with the sealing resin 50 and inclined with respect to the first end face 111 and the second end face 112 .
  • the magnitude of thermal strain of the sealing resin 50 at the interface with the first corner end face 121 is the normal to the first corner end face 121 from the first corner end face 121 to the first side surface 53 of the sealing resin 50.
  • the maximum length (longest normal line Nmax shown in FIG. 14) is a parameter. In FIG. 14, the longest normal line Nmax is 1.0 to 1.5 times the intersection line C between the first corner end surface 121 and the virtual plane having the first direction x and the second direction y as in-plane directions. If it is below, the thermal strain of the sealing resin 50 at the interface with the first corner end face 121 will be relatively small.
  • the first die pad 10A further has a third end surface 113 and a second corner end surface 122.
  • the second corner end surface 122 is a plane covered with the sealing resin 50 and inclined with respect to the first end surface 111 and the third end surface 113 . Either the third inclination angle ⁇ 3 of the second corner end surface 122 with respect to the first end surface 111 or the fourth inclination angle ⁇ 4 of the second corner end surface 122 with respect to the third end surface 113 shown in FIG. ° or less.
  • the thermal strain of the sealing resin 50 at the interface with the second corner end face 122 is reduced in the same manner as the effect of the first corner end face 121 described above, so the thermal stress at the interface is reduced. Thereby, the thermal stress of the sealing resin 50 near the boundary between the first side surface 53 and the third side surface 55 can be reduced. Therefore, the thermal stress concentration generated in the sealing resin 50 can be alleviated more effectively.
  • the first die pad 10A further has a third corner end face 123 and a fourth corner end face 124 .
  • the third corner end surface 123 is a plane covered with the sealing resin 50 and inclined with respect to the second end surface 112 and the fourth end surface 114 .
  • the fourth corner end surface 124 is a plane covered with the sealing resin 50 and inclined with respect to the third end surface 113 and the fourth end surface 114 .
  • a distance P2 between the third end surface 113 and the third side surface 55 of the sealing resin 50 is longer than a distance P1 between the second end surface 112 and the second side surface 54 of the sealing resin 50 .
  • the sealing resin 50 has a plurality of recesses 56 recessed from the third side surface 55 in the second direction y. With this configuration, any two terminal leads 13 among the plurality of terminal leads 13 (excluding the first gate terminal 171 and the first detection terminal 181 and the second gate terminal 172 and the second detection terminal 182). A longer creepage distance of the sealing resin 50 between is ensured. Thereby, the withstand voltage of the semiconductor device A10 can be improved.
  • the sealing resin 50 has a groove portion 57 recessed from the bottom surface 52 and dividing the rear surface 102 of the first die pad 10A and the rear surface 102 of the second die pad 10B when viewed in the thickness direction z.
  • This configuration ensures a longer creeping distance of the sealing resin 50 between the first die pad 10A and the second die pad 10B. This makes it possible to further improve the withstand voltage of the semiconductor device A10.
  • thermal strain in the first direction x of the sealing resin 50 can be dispersed. As a result, concentration of thermal strain on the pair of first side surfaces 53 of the sealing resin 50 can be alleviated.
  • At least one of the plurality of terminal leads 13 is connected to the third end surface 113 of the first die pad 10A. This makes it possible to utilize the first die pad 10A as a conductive member while suppressing an increase in the size of the semiconductor device A10.
  • the rear surfaces 102 of the first die pad 10A and the second die pad 10B are exposed from the sealing resin 50. Thereby, the heat dissipation of the semiconductor device A10 can be improved.
  • the composition of the first conduction member 31 and the second conduction member 32 contains copper.
  • the electric resistance of the first conducting member 31 and the second conducting member 32 can be reduced as compared with a wire containing aluminum in its composition. This is suitable for allowing a larger current to flow through the semiconductor element 21 .
  • FIG. 20 is shown through the sealing resin 50 by imaginary lines.
  • the semiconductor device A20 differs from the semiconductor device A10 described above in that it further includes a protection element 22 and in the configuration of the first conduction member 31 and the second conduction member 32 .
  • the protection element 22 includes a first diode 22A and a second diode 22B, as shown in FIG.
  • the first diode 22A is mounted on the main surface 101 of the first die pad 10A.
  • the second diode 22B is mounted on the main surface 101 of the second die pad 10B.
  • Protective element 22 is, for example, a Schottky barrier diode.
  • the first diode 22A is connected in parallel with the first element 21A.
  • the second diode 22B is connected in parallel with the second element 21B.
  • the protection element 22 is a so-called free wheel diode that causes current to flow through the protection element 22 instead of the semiconductor element 21 when a reverse bias is applied to the semiconductor element 21 .
  • the protective element 22 has an upper surface electrode 221 and a lower surface electrode 222. As shown in FIGS.
  • the upper electrode 221 is provided on the side facing the main surface 101 of the first die pad 10A and the second die pad 10B in the thickness direction z.
  • the upper electrode 221 corresponds to an anode electrode.
  • the lower electrode 222 is provided on the side opposite to the upper electrode 221 in the thickness direction z.
  • the lower surface electrode 222 corresponds to a cathode electrode.
  • the bottom electrode 222 of the first diode 22A is bonded to the main surface 101 of the first die pad 10A via the die bonding layer 23.
  • the lower surface electrode 222 of the first diode 22A is electrically connected to the second electrode 212 of the first element 21A through the first die pad 10A.
  • the bottom electrode 222 of the second diode 22B is bonded to the main surface 101 of the second die pad 10B via the die bonding layer 23.
  • the lower surface electrode 222 of the second diode 22B is electrically connected to the second electrode 212 of the second element 21B through the second die pad 10B.
  • one first joint portion 312 of the pair of first joint portions 312 of the first conductive member 31 is connected to the upper surface electrode 221 of the first diode 22A with the first joint layer 33 interposed therebetween. is joined to Thereby, the upper surface electrode 221 of the first diode 22A is electrically connected to the first electrode 211 of the first element 21A through the first conduction member 31.
  • FIG. 20 one first joint portion 312 of the pair of first joint portions 312 of the first conductive member 31 is connected to the upper surface electrode 221 of the first diode 22A with the first joint layer 33 interposed therebetween. is joined to Thereby, the upper surface electrode 221 of the first diode 22A is electrically connected to the first electrode 211 of the first element 21A through the first conduction member 31.
  • one third joint 322 of the pair of third joints 322 of the second conduction member 32 is connected to the upper surface electrode 221 of the second diode 22B with the third joint layer 35 interposed therebetween. is joined to As a result, the upper surface electrode 221 of the second diode 22B is electrically connected to the first electrode 211 of the second element 21B through the second conduction member 32 .
  • the semiconductor device A20 includes a first die pad 10A and a second die pad 10B positioned apart from each other in the first direction x, and a sealing resin 50 covering at least a portion of each of the first die pad 10A and the second die pad 10B.
  • the first die pad 10A has a first end face 111 , a second end face 112 and a first corner end face 121 .
  • the first corner end face 121 is a plane covered with the sealing resin 50 and inclined with respect to the first end face 111 and the second end face 112 .
  • the semiconductor device A20 can also alleviate the concentration of thermal stress occurring in the sealing resin 50 . Furthermore, since the semiconductor device A20 has the same configuration as the semiconductor device A10, the semiconductor device A20 also exhibits the effects of the configuration.
  • the semiconductor device A20 further includes a protective element 22. As a result, even if a larger current flows through the semiconductor device A20, the semiconductor element 21 can be appropriately protected from reverse bias.
  • Appendix 1 a first die pad and a second die pad positioned apart from each other in a first direction orthogonal to the thickness direction; a semiconductor element mounted on at least one of the first die pad and the second die pad; a sealing resin covering at least part of each of the first die pad and the second die pad and the semiconductor element; the dimension of the sealing resin in the first direction is longer than the dimension of the sealing resin in a second direction perpendicular to the thickness direction and the first direction;
  • the first die pad is positioned between a first end face facing the first direction, a second end face facing the second direction, and between the first end face and the second end face, and a first corner end face located at the corner; the first corner end face is a plane covered with the sealing resin and inclined with respect to the first end face and the second end face; Either the first inclination angle of the first corner end face with respect to the first end face or the second inclination angle of the first corner end face with respect to the second end face is
  • the first die pad and the second die pad have back surfaces facing in the thickness direction opposite to the side on which the semiconductor element is located; 5.
  • Appendix 6. further comprising a plurality of terminal leads located on the side opposite to the side facing the second end face with respect to the first die pad and the second die pad in the second direction; at least one of the plurality of terminal leads is electrically connected to the semiconductor element; 6.
  • Appendix 7. 7.
  • the semiconductor device according to appendix 6, wherein the plurality of terminal leads are arranged along the first direction. Appendix 8.
  • the first die pad is positioned between a third end surface facing away from the second end surface in the second direction and between the first end surface and the third end surface, and is located at a corner of the first die pad.
  • a second corner end face located at The third end face and the second corner end face are covered with the sealing resin, the second corner end face is a plane inclined with respect to the first end face and the third end face; Either the third inclination angle of the second corner end face with respect to the first end face or the fourth inclination angle of the second corner end face with respect to the third end face is 60° or more and 85° or less.
  • the first die pad is positioned between a fourth end face facing away from the first end face in the first direction and between the second end face and the fourth end face, and a corner portion of the first die pad. a third corner end face located at The fourth end face and the third corner end face are covered with the sealing resin,
  • the semiconductor device according to appendix 8 wherein the third corner end surface is a plane inclined with respect to the second end surface and the fourth end surface.
  • Appendix 10 the first die pad has a fourth corner end surface located between the third end surface and the fourth end surface and located at a corner of the first die pad; 10.
  • the semiconductor device according to appendix 9, wherein the fourth corner end face is covered with the sealing resin and is a plane inclined with respect to the third end face and the fourth end face.
  • the sealing resin has a second side surface and a third side surface facing opposite to each other in the second direction, 11.
  • Appendix 12. The semiconductor device according to appendix 11, wherein the distance between the third end surface and the third side surface is longer than the distance between the second end surface and the second side surface.
  • Appendix 13. The semiconductor device according to appendix 12, wherein the plurality of terminal leads are exposed from the third side surface.
  • Appendix 14. 14 The semiconductor device according to appendix 13, wherein one of the plurality of terminal leads is connected to the third end surface of the first die pad. Appendix 15.
  • the semiconductor device includes a first device and a second device, The first element is mounted on the first die pad, 15. The semiconductor device according to any one of appendices 12 to 14, wherein the second element is mounted on the second die pad. Appendix 16. the first element is electrically connected to the first die pad; 16. The semiconductor device according to appendix 15, wherein the second element is electrically connected to the second die pad. Appendix 17. a first conductive member bonded to the first element and the second die pad; further comprising a second conductive member bonded to the second die pad and one of the plurality of terminal leads; 17. The semiconductor device according to appendix 16, wherein the first conduction member and the second conduction member are covered with the sealing resin.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、第１方向において互いに離れて位置する第１ダイパッドおよび第２ダイパッドと、前記第１ダイパッドおよび前記第２ダイパッドの少なくともいずれかに搭載された半導体素子と、封止樹脂とを備える。前記第１方向における前記封止樹脂の寸法は、第２方向における前記封止樹脂の寸法よりも大きい。前記第１ダイパッドは、第１端面、第２端面および第１隅部端面を有する。前記第１隅部端面は、前記封止樹脂に覆われ、かつ前記第１端面および前記第２端面に対して傾斜した平面である。前記第１隅部端面は、前記第１端面に対する第１傾斜角と、前記第２端面に対する第２傾斜角とを有する。前記第１傾斜角および前記第２傾斜角のいずれかは、６０°以上８５°以下である。

Description

半導体装置
　本開示は、半導体装置に関する。
　特許文献１には、ダイパッドと、当該ダイパッドに搭載された半導体素子と、当該半導体素子を覆う封止樹脂とを備える半導体装置の一例が開示されている。当該半導体素子は、ＭＯＳＦＥＴなどのスイッチング素子である。当該半導体装置は、たとえば、電力変換回路を構成するのに用いることが可能である。
　特許文献１に開示された上記半導体装置は、電力変換回路において上アーム回路および下アーム回路のいずれかを構成する。これに対し、１つの半導体装置において上アーム回路および下アーム回路を構成するためには、２つのダイパッドを配置して、かつそれらに半導体素子を個別に搭載する必要がある。この場合、それぞれの半導体素子から２つのダイパッドを介してより多くの熱が封止樹脂に伝達される。これにより、封止樹脂により大きな熱応力集中が発生しやすくなり、当該封止樹脂に亀裂が発生するおそれがある。
特開２０１８－１４４９０号公報
　本開示は上記事情に鑑み、封止樹脂に発生する熱応力集中を緩和することが可能な半導体装置を提供することをその一の課題とする。
　本開示によって提供される半導体装置は、厚さ方向に対して直交する第１方向において互いに離れて位置する第１ダイパッドおよび第２ダイパッドと、前記第１ダイパッドおよび前記第２ダイパッドの少なくともいずれかに搭載された半導体素子と、前記第１ダイパッドおよび前記第２ダイパッドの各々の少なくとも一部と、前記半導体素子と、を覆う封止樹脂と、を備える。前記第１方向における前記封止樹脂の寸法は、前記厚さ方向および前記第１方向に対して直交する第２方向における前記封止樹脂の寸法よりも長く、前記第１ダイパッドは、前記第１方向を向く第１端面と、前記第２方向を向く第２端面と、前記第１端面と前記第２端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第１隅部端面と、を有し、前記第１隅部端面は、前記封止樹脂に覆われ、かつ前記第１端面および前記第２端面に対して傾斜した平面であり、前記第１端面に対する前記第１隅部端面の第１傾斜角と、前記第２端面に対する前記第１隅部端面の第２傾斜角と、のいずれかが、６０°以上８５°以下である。
　本開示にかかる上記構成によれば、半導体装置において、封止樹脂に発生する熱応力集中を緩和することが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の斜視図である。 図２は、図１に示す半導体装置の平面図である。 図３は、図２に対応する平面図であり、封止樹脂を透過している。 図４は、図１に示す半導体装置の底面図である。 図５は、図１に示す半導体装置の正面図である。 図６は、図１に示す半導体装置の右側面図である。 図７は、図６に対応する右側面図であり、封止樹脂を透過している。 図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図３のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図８の部分拡大図である。 図１１は、図８の部分拡大図である。 図１２は、図８の部分拡大図である。 図１３は、図９の部分拡大図である。 図１４は、図３の部分拡大図である。 図１５は、図３の部分拡大図である。 図１６は、図３の部分拡大図である。 図１７は、図３の部分拡大図である。 図１８は、図１に示す半導体装置の変形例の部分拡大平面図であり、封止樹脂を透過している。 図１９は、図１８に示す半導体装置の部分拡大右側面図であり、封止樹脂を透過している。 図２０は、本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２１は、図２０のＸＸＩ－ＸＸＩ線に沿う部分拡大断面図である。 図２２は、図２０のＸＸＩＩ－ＸＸＩＩ線に沿う部分拡大断面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　図１～図１７に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１ダイパッド１０Ａ、第２ダイパッド１０Ｂ、複数の端子リード１３、半導体素子２１、第１導通部材３１、第２導通部材３２、一対のゲートワイヤ４１、一対の検出ワイヤ４２、および封止樹脂５０を備える。ここで、図３および図７は、理解の便宜上、封止樹脂５０を透過しており、想像線（二点鎖線）で示している。図３において、ＶＩＩＩ－ＶＩＩＩ線、およびＩＸ－ＩＸ線をそれぞれ一点鎖線で示している。
　半導体装置Ａ１０の説明においては、便宜上、第１ダイパッド１０Ａ（または第２ダイパッド１０Ｂ）の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する１つの方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。
　半導体装置Ａ１０は、複数の端子リード１３のうち第１入力端子１４および第２入力端子１６に印加された直流の電源電圧を、半導体素子２１により交流電力に変換する。変換された交流電力は、複数の端子リード１３のうち出力端子１５からモータなどの電力供給対象に入力される。半導体装置Ａ１０は、たとえばインバータといった電力変換回路に使用される。
　第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、図３および図８に示すように、第１方向ｘにおいて互いに離れて位置する。第１ダイパッド１０Ａは、第２ダイパッド１０Ｂ、および複数の端子リード１３とともに、同一のリードフレームから構成されている。当該リードフレームは、銅（Ｃｕ）、または銅合金である。このため、第１ダイパッド１０Ａ、第２ダイパッド１０Ｂ、および複数の端子リード１３の組成は、銅を含む（換言すれば、各部材は銅を含有する）。第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、主面１０１および裏面１０２を有する。主面１０１は、厚さ方向ｚを向く。主面１０１は、封止樹脂５０に覆われている。主面１０１には半導体素子２１が搭載されている。したがって、裏面１０２は、厚さ方向ｚにおいて半導体素子２１が位置する側とは反対側を向く。裏面１０２は、封止樹脂５０から露出している。裏面１０２には、たとえば錫（Ｓｎ）めっきが施されている。
　封止樹脂５０は、図３、および図７～図９に示すように、半導体素子２１、第１導通部材３１および第２導通部材３２と、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの各々の少なくとも一部とを覆っている。さらに封止樹脂５０は、複数の端子リード１３の各々の一部を覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。図２に示すように、第１方向ｘにおける封止樹脂５０の寸法Ｌ１は、第２方向ｙにおける封止樹脂５０の寸法Ｌ２よりも長い。封止樹脂５０は、頂面５１、底面５２、一対の第１側面５３、第２側面５４、第３側面５５、複数の凹部５６、および溝部５７を有する。
　図８に示すように、頂面５１は、厚さ方向ｚにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの主面１０１と同じ側を向く。図８および図９に示すように、底面５２は、厚さ方向ｚにおいて頂面５１とは反対側を向く。図４に示すように、底面５２から第１ダイパッド１０Ａの裏面１０２と、第２ダイパッド１０Ｂの裏面１０２とが露出している。
　図２、図４および図５に示すように、一対の第１側面５３は、第１方向ｘにおいて互いに離れて位置する。一対の第１側面５３は、第１方向ｘを向き、かつ第２方向ｙに延びている。一対の第１側面５３は、頂面５１および底面５２につながっている。
　図２、図４および図６に示すように、第２側面５４および第３側面５５は、第２方向ｙにおいて互いに離れて位置する。第２側面５４および第３側面５５は、第２方向ｙにおいて互いに反対側を向き、かつ第１方向ｘに延びている。第２側面５４および第３側面５５は、頂面５１および底面５２につながっている。図５に示すように、第３側面５５から複数の端子リード１３が露出している。
　図２、図４および図５に示すように、複数の凹部５６は、第３側面５５から第２方向ｙに凹むとともに、厚さ方向ｚにおいて頂面５１から底面５２に至っている。第１方向ｘにおいて、複数の凹部５６は、第１入力端子１４と第１検出端子１８１との間、第１入力端子１４と第２入力端子１６との間、出力端子１５と第２入力端子１６との間、および出力端子１５と第２検出端子１８２との間に対して個別に位置する。
　図４、図５、図８および図９に示すように、溝部５７は、底面５２から厚さ方向ｚに凹むとともに、第２方向ｙに沿って延びている（すなわち、第２方向ｙに長状である）。溝部５７の第２方向ｙの両側は、第２側面５４および第３側面５５にそれぞれつながっている。厚さ方向ｚに視て、溝部５７は、第１ダイパッド１０Ａの裏面１０２と、第２ダイパッド１０Ｂの裏面１０２とを分断している。
　図３および図４に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第１端面１１１、第２端面１１２、第３端面１１３および第４端面１１４を有する。第１端面１１１、第２端面１１２、第３端面１１３および第４端面１１４は、封止樹脂５０に覆われている。第１端面１１１は、第１方向ｘを向き、かつ第２方向ｙに延びている。第１端面１１１は、封止樹脂５０の一対の第１側面５３から最も近くに位置する。第２端面１１２は、第２方向ｙを向き、かつ第１方向ｘに延びている。第２端面１１２は、封止樹脂５０の第２側面５４から最も近くに位置する。第３端面１１３は、第２方向ｙにおいて第２端面１１２とは反対側を向き、かつ第１方向ｘに延びている。第３端面１１３は、封止樹脂５０の第３側面５５から最も近くに位置する。第４端面１１４は、第１方向ｘにおいて第１端面１１１とは反対側を向き、かつ第２方向ｙに延びている。図８に示すように、第１ダイパッド１０Ａの第４端面１１４と、第２ダイパッド１０Ｂの第４端面１１４との間には、溝部５７が位置する。
　図４および図７に示すように、第３端面１１３と第３側面５５との間隔Ｐ２は、第２端面１１２と第２側面５４との間隔Ｐ１よりも長い。
　図３、図４および図７に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第１隅部端面１２１を有する。第１隅部端面１２１は、第１端面１１１と第２端面１１２との間に位置し、かつ第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの隅部に位置する。第１隅部端面１２１は、封止樹脂５０に覆われ、かつ第１端面１１１および第２端面１１２に対して傾斜した平面である。図１４に示すように、第１隅部端面１２１は、第１端面１１１に対する第１傾斜角α１と、第２端面１１２に対する第２傾斜角α２とを有する。第１傾斜角α１および第２傾斜角α２のいずれかは、６０°以上８５°以下である。
　さらに図１４に示すように、第１隅部端面１２１の最長法線Ｎｍａｘを設定する。最長法線Ｎｍａｘは、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの第１隅部端面１２１から、封止樹脂５０の一対の第１側面５３のうち第１隅部端面１２１から最も近くに位置する第１側面５３に至る第１隅部端面１２１の法線の最大値である。最長法線Ｎｍａｘは、第１方向ｘおよび第２方向ｙを面内方向とする仮想平面と、第１隅部端面１２１との交線Ｃ（図１４参照）の長さの１．０倍以上１．５倍以下である。
　図３、図４および図７に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第２隅部端面１２２を有する。第１隅部端面１２１は、第１端面１１１と第３端面１１３との間に位置し、かつ第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの隅部に位置する。第２隅部端面１２２は、封止樹脂５０に覆われ、かつ第１端面１１１および第３端面１１３に対して傾斜した平面である。図１５に示すように、第２隅部端面１２２は、第１端面１１１に対する第３傾斜角α３と、第３端面１１３に対する第４傾斜角α４とを有する。第３傾斜角α３および第４傾斜角α４のいずれかは、６０°以上８５°以下である。
　図３および図４に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第３隅部端面１２３を有する。第３隅部端面１２３は、第２端面１１２と第４端面１１４との間に位置し、かつ第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの隅部に位置する。第３隅部端面１２３は、封止樹脂５０に覆われ、かつ第２端面１１２および第４端面１１４に対して傾斜した平面である。図１６に示すように、第３隅部端面１２３は、第４端面１１４に対する第５傾斜角α５と、第２端面１１２に対する第６傾斜角α６とを有する。第５傾斜角α５および第６傾斜角α６のいずれかは、６０°以上８５°以下である。
　図３および図４に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂは、第４隅部端面１２４を有する。第４隅部端面１２４は、第３端面１１３と第４端面１１４との間に位置し、かつ第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂのいずれかの隅部に位置する。第４隅部端面１２４は、封止樹脂５０に覆われ、かつ第３端面１１３および第４端面１１４に対して傾斜した平面である。図１７に示すように、第４隅部端面１２４は、第４端面１１４に対する第７傾斜角α７と、第３端面１１３に対する第８傾斜角α８とを有する。第７傾斜角α７および第８傾斜角α８のいずれかは、６０°以上８５°以下である。
　図１２に示すように、第２ダイパッド１０Ｂは、第１座面１０３および第１起立面１０４を有する。第１座面１０３は、厚さ方向ｚにおいて主面１０１と同じ側を向き、かつ厚さ方向ｚにおいて主面１０１と裏面１０２との間に位置する。第１座面１０３は、第４端面１１４につながっている。第１起立面１０４は、厚さ方向ｚに対して直交する方向を向き、かつ第１座面１０３および主面１０１につながっている。第１座面１０３および第１起立面１０４は、第２ダイパッド１０Ｂにおいて段差をなしている。
　半導体素子２１は、図３および図８に示すように、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの少なくともいずれかに搭載されている。半導体装置Ａ１０においては、半導体素子２１は、第１素子２１Ａおよび第２素子２１Ｂを含む。第１素子２１Ａは、第１ダイパッド１０Ａの主面１０１に搭載されている。第２素子２１Ｂは、第２ダイパッド１０Ｂの主面１０１に搭載されている。半導体素子２１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、半導体素子２１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子や、ダイオードでもよい。半導体装置Ａ１０の説明においては、半導体素子２１は、ｎチャンネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。半導体素子２１は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。図１０および図１１に示すように、半導体素子２１は、第１電極２１１、第２電極２１２およびゲート電極２１３を有する。
　図１０および図１１に示すように、第１電極２１１は、厚さ方向ｚにおいて第２電極２１２とは反対側に位置する。第１電極２１１には、半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第１電極２１１は、半導体素子２１のソース電極に相当する。第１電極２１１は、複数の金属めっき層を含む。第１電極２１１は、ニッケル（Ｎｉ）めっき層と、当該ニッケルめっき層の上に積層された金（Ａｕ）めっき層を含む。この他、第１電極２１１は、ニッケルめっき層と、当該ニッケルめっき層の上に積層されたパラジウム（Ｐｄ）めっき層と、当該パラジウムめっき層の上に積層された金めっき層を含む場合でもよい。
　図１０および図１１に示すように、第２電極２１２は、第１ダイパッド１０Ａの主面１０１、および第２ダイパッド１０Ｂの主面１０１のいずれかに対向して設けられている。第２電極２１２には、半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、第２電極２１２は、半導体素子２１のドレイン電極に相当する。
　図１０および図１１に示すように、ゲート電極２１３は、厚さ方向ｚにおいて第１電極２１１と同じ側に位置する。ゲート電極２１３には、半導体素子２１を駆動するためのゲート電圧が印加される。厚さ方向ｚに視て、ゲート電極２１３の面積は、第１電極２１１の面積よりも小である。
　ダイボンディング層２３は、図８、図１０および図１１に示すように、第１ダイパッド１０Ａの主面１０１、および第２ダイパッド１０Ｂの主面１０１と、半導体素子２１（第１素子２１Ａおよび第２素子２１Ｂ）の第２電極２１２との間に介在している。ダイボンディング層２３は、導電性を有する。ダイボンディング層２３は、たとえばハンダである。この他、ダイボンディング層２３は、焼結金属でもよい。ダイボンディング層２３は、第１ダイパッド１０Ａの主面１０１と、第１素子２１Ａの第２電極２１２とを接合する。これにより、第１素子２１Ａの第２電極２１２は、第１ダイパッド１０Ａに導通している。さらにダイボンディング層２３は、第２ダイパッド１０Ｂの主面１０１と、第２素子２１Ｂの第２電極２１２とを接合する。これにより、第２素子２１Ｂの第２電極２１２は、第２ダイパッド１０Ｂに導通している。
　複数の端子リード１３は、図３に示すように、第２方向ｙにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂに対して第２端面１１２が向く側とは反対側に位置する。複数の端子リード１３の少なくともいずれかは、半導体素子２１に導通している。複数の端子リード１３は、第１方向ｘに沿って配列されている。複数の端子リード１３は、第１入力端子１４、出力端子１５、第２入力端子１６、第１ゲート端子１７１、第２ゲート端子１７２、第１検出端子１８１および第２検出端子１８２を含む。
　第１入力端子１４は、図３に示すように、第２方向ｙに沿って延びる部分を含むとともに、第１ダイパッド１０Ａにつながっている。このため、第１入力端子１４は、第１ダイパッド１０Ａを介して第１素子２１Ａの第２電極２１２に導通している。第１入力端子１４は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極）である。第１入力端子１４は、被覆部１４Ａおよび露出部１４Ｂを有する。図７に示すように、被覆部１４Ａは、第１ダイパッド１０Ａの第３端面１１３につながり、かつ封止樹脂５０に覆われている。第１方向ｘに視て、被覆部１４Ａは、屈曲している。図２～図５に示すように、露出部１４Ｂは、被覆部１４Ａにつながり、かつ封止樹脂５０の第３側面５５から露出している。露出部１４Ｂは、第２方向ｙにおいて第１ダイパッド１０Ａから遠ざかる側に延びている。露出部１４Ｂの表面には、たとえば錫めっきが施されている。
　出力端子１５は、図３に示すように、第２方向ｙに沿って延びる部分を含むとともに、第２ダイパッド１０Ｂにつながっている。このため、出力端子１５は、第２ダイパッド１０Ｂを介して第２素子２１Ｂの第２電極２１２に導通している。出力端子１５から、半導体素子２１により変換された交流電力が出力される。出力端子１５は、被覆部１５Ａおよび露出部１５Ｂを有する。被覆部１５Ａは、第２ダイパッド１０Ｂの第３端面１１３につながり、かつ封止樹脂５０に覆われている。第１方向ｘに視て、被覆部１５Ａは、第１入力端子１４の被覆部１４Ａと同様に屈曲している。図２～図５に示すように、露出部１５Ｂは、被覆部１５Ａにつながり、かつ封止樹脂５０の第３側面５５から露出している。露出部１５Ｂは、第２方向ｙにおいて第２ダイパッド１０Ｂから遠ざかる側に延びている。露出部１４Ｂの表面には、たとえば錫めっきが施されている。
　第２入力端子１６は、図３に示すように、第２方向ｙにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂから離れて位置し、かつ第１方向ｘにおいて第１入力端子１４と出力端子１５との間に位置する。第２入力端子１６は、第２方向ｙに沿って延びている。第２入力端子１６は、第２素子２１Ｂの第１電極２１１に導通している。第２入力端子１６は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極）である。第２入力端子１６は、被覆部１６Ａおよび露出部１６Ｂを有する。図９に示すように、被覆部１６Ａは、封止樹脂５０に覆われている。図２～図５に示すように、露出部１６Ｂは、被覆部１６Ａにつながり、かつ封止樹脂５０の第３側面５５から露出している。露出部１６Ｂは、第２方向ｙにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂから遠ざかる側に延びている。露出部１６Ｂの表面には、たとえば錫めっきが施されている。
　図１３に示すように、第２入力端子１６の被覆部１６Ａは、第２座面１６Ｃおよび第２起立面１６Ｄを有する。第２座面１６Ｃは、厚さ方向ｚにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの主面１０１と同じ側を向き、かつ被覆部１６Ａの上面（図１３の上方を向く面）よりも図１３の下方に位置する。第２起立面１６Ｄは、厚さ方向ｚに対して直交する方向を向くとともに、第２座面１６Ｃ、および被覆部１６Ａの上面につながっている。第２座面１６Ｃおよび第２起立面１６Ｄは、第２入力端子１６の被覆部１６Ａにおいて段差をなしている。
　第１ゲート端子１７１は、図３に示すように、第２方向ｙにおいて第１ダイパッド１０Ａから離れて位置し、かつ第１方向ｘの一方側に位置する。第２ゲート端子１７２は、図３に示すように、第２方向ｙにおいて第２ダイパッド１０Ｂから離れて位置し、かつ第１方向ｘの他方側に位置する。第１ゲート端子１７１は、第１素子２１Ａのゲート電極２１３に導通している。第１ゲート端子１７１には、第１素子２１Ａが駆動するためのゲート電圧が印加される。第２ゲート端子１７２は、第２素子２１Ｂのゲート電極２１３に導通している。第２ゲート端子１７２には、第２素子２１Ｂが駆動するためのゲート電圧が印加される。
　図３に示すように、第１ゲート端子１７１は、被覆部１７１Ａおよび露出部１７１Ｂを有する。被覆部１７１Ａは、封止樹脂５０に覆われている。図２～図５に示すように、露出部１７１Ｂは、被覆部１７１Ａにつながり、かつ封止樹脂５０の第３側面５５から露出している。露出部１７１Ｂは、第２方向ｙにおいて第１ダイパッド１０Ａから遠ざかる側に延びている。露出部１７１Ｂの表面には、たとえば錫めっきが施されている。
　図３に示すように、第２ゲート端子１７２は、被覆部１７２Ａおよび露出部１７２Ｂを有する。被覆部１７２Ａは、封止樹脂５０に覆われている。図２～図５に示すように、露出部１７２Ｂは、被覆部１７２Ａにつながり、かつ封止樹脂５０から露出している。露出部１７２Ｂは、第２方向ｙにおいて第２ダイパッド１０Ｂから遠ざかる側に延びている。露出部１７２Ｂの表面には、たとえば錫めっきが施されている。
　第１検出端子１８１は、図３に示すように、第２方向ｙにおいて第１ダイパッド１０Ａから離れて位置し、かつ第１方向ｘにおいて第１入力端子１４と第１ゲート端子１７１との間に位置する。第２検出端子１８２は、図３に示すように、第２方向ｙにおいて第２ダイパッド１０Ｂから離れて位置し、かつ第１方向ｘにおいて出力端子１５と第２ゲート端子１７２との間に位置する。第１検出端子１８１は、第１素子２１Ａの第１電極２１１に導通している。第１検出端子１８１には、第１素子２１Ａの第１電極２１１に流れる電流に対応した電圧が印加される。第２検出端子１８２は、第２素子２１Ｂの第１電極２１１に導通している。第２検出端子１８２には、第２素子２１Ｂの第１電極２１１に流れる電流に対応した電圧が印加される。
　図３に示すように、第１検出端子１８１は、被覆部１８１Ａおよび露出部１８１Ｂを有する。被覆部１８１Ａは、封止樹脂５０に覆われている。図２～図５に示すように、露出部１８１Ｂは、被覆部１８１Ａにつながり、かつ封止樹脂５０の第３側面５５から露出している。露出部１８１Ｂは、第２方向ｙにおいて第１ダイパッド１０Ａから遠ざかる側に延びている。露出部１８１Ｂの表面には、たとえば錫めっきが施されている。
　図３に示すように、第２検出端子１８２は、被覆部１８２Ａおよび露出部１８２Ｂを有する。被覆部１８２Ａは、封止樹脂５０に覆われている。図２～図５に示すように、露出部１８２Ｂは、被覆部１８２Ａにつながり、かつ封止樹脂５０の第３側面５５から露出している。露出部１８２Ｂは、第２方向ｙにおいて第２ダイパッド１０Ｂから遠ざかる側に延びている。露出部１８２Ｂの表面には、たとえば錫めっきが施されている。
　図５に示すように、半導体装置Ａ１０において、第１入力端子１４の露出部１４Ｂ、出力端子１５の露出部１５Ｂ、および第２入力端子１６の露出部１６Ｂの各々の高さｈは、いずれも同一である。さらに、これらの各々の厚さは、いずれも同一である。このため、第１方向ｘに視て、第２入力端子１６の少なくとも一部（露出部１６Ｂ）が、第１入力端子１４および出力端子１５の各々に重なる（図６参照）。
　第１導通部材３１は、図３に示すように、第１素子２１Ａの第１電極２１１と、第２ダイパッド１０Ｂとに接合されている。これにより、第１素子２１Ａの第１電極２１１は、第２ダイパッド１０Ｂ、および第２素子２１Ｂの第２電極２１２に導通している。第１導通部材３１の組成は、銅を含む。半導体装置Ａ１０においては、第１導通部材３１は、金属クリップである。第１導通部材３１は、本体部３１１、一対の第１接合部３１２、および第２接合部３１３を有する。
　図３に示すように、本体部３１１は、第１導通部材３１の主要部をなしている。本体部３１１は、第１方向ｘに延びている。図８に示すように、本体部３１１は、第１ダイパッド１０Ａと第２ダイパッド１０Ｂとの間を跨いでいる。
　図３および図１０に示すように、一対の第１接合部３１２は、第１素子２１Ａの第１電極２１１に接合されている。図３および図７に示すように、一対の第１接合部３１２は、第２方向ｙにおいて互いに離れて位置する。一対の第１接合部３１２は、本体部３１１につながっている。
　図３および図１２に示すように、第２接合部３１３は、第２ダイパッド１０Ｂの第１座面１０３に接合されている。第２接合部３１３は、第２方向ｙに延びている。第２接合部３１３の少なくとも一部が、第１座面１０３と、第２ダイパッド１０Ｂの第１起立面１０４とにより規定された領域に収納されている。第２接合部３１３は、本体部３１１につながっている。第２接合部３１３は、本体部３１１を間に挟んで一対の第１接合部３１２とは反対側に位置する。
　半導体装置Ａ１０は、図８および図１０に示すように、第１接合層３３をさらに備える。第１接合層３３は、第１素子２１Ａの第１電極２１１と、一対の第１接合部３１２との間に介在している。第１接合層３３は、第１素子２１Ａの第１電極２１１と、一対の第１接合部３１２とを接合する。第１接合層３３は、導電性を有する。第１接合層３３は、たとえばハンダである。この他、第１接合層３３は、焼結金属でもよい。
　一対の第１接合部３１２の各々の厚さｔは、０．１ｍｍ以上、かつ第１接合層３３の最大厚さＴmaxの２倍以下である。第１接合層３３の最大厚さＴmaxは、第１素子２１Ａの厚さよりも大きい。
　半導体装置Ａ１０は、図８および図１２に示すように、第２接合層３４をさらに備える。第２接合層３４は、第２ダイパッド１０Ｂの第１座面１０３と、第２接合部３１３との間に介在している。第２接合層３４は、第２ダイパッド１０Ｂと第２接合部３１３とを接合する。第２接合層３４は、導電性を有する。第２接合層３４は、たとえばハンダである。この他、第２接合層３４は、焼結金属でもよい。
　第２導通部材３２は、図３に示すように、第２素子２１Ｂの第１電極２１１と、第２入力端子１６の被覆部１６Ａとに接合されている。これにより、第２素子２１Ｂの第１電極２１１は、第２入力端子１６に導通している。第２導通部材３２の組成は、銅を含む。半導体装置Ａ１０においては、第２導通部材３２は、金属クリップである。第２導通部材３２は、本体部３２１、一対の第３接合部３２２、および第４接合部３２３を有する。
　図３に示すように、本体部３２１は、第２導通部材３２の主要部をなしている。厚さ方向ｚに視て、本体部３１１は、鉤状に屈曲している。厚さ方向ｚに視て、本体部３１１は、第２ダイパッド１０Ｂの主面１０１に重なっている。
　図３および図１１に示すように、一対の第３接合部３２２は、第２素子２１Ｂの第１電極２１１に接合されている。図３および図９に示すように、一対の第３接合部３２２は、第２方向ｙにおいて互いに離れて位置する。一対の第３接合部３２２は、本体部３２１につながっている。
　図３および図１３に示すように、第４接合部３２３は、第２入力端子１６の第２座面１６Ｃに接合されている。第４接合部３２３は、第１方向ｘに延びている。第４接合部３２３の少なくとも一部が、第２座面１６Ｃと、第２入力端子１６の第２起立面１６Ｄとにより規定された領域に収納されている。第４接合部３２３は、本体部３２１につながっている。第４接合部３２３は、本体部３２１を間に挟んで一対の第３接合部３２２とは反対側に位置する。
　半導体装置Ａ１０は、図８および図１１に示すように、第３接合層３５をさらに備える。第３接合層３５は、第２素子２１Ｂの第１電極２１１と、一対の第３接合部３２２との間に介在している。第３接合層３５は、第２素子２１Ｂの第１電極２１１と、一対の第３接合部３２２とを接合する。第３接合層３５は、導電性を有する。第３接合層３５は、たとえばハンダである。この他、第３接合層３５は、焼結金属でもよい。
　一対の第３接合部３２２の各々の厚さｔは、０．１ｍｍ以上、かつ第３接合層３５の最大厚さＴmaxの２倍以下である。第３接合層３５の最大厚さＴmaxは、第２素子２１Ｂの厚さよりも大きい。
　半導体装置Ａ１０は、図８および図１３に示すように、第４接合層３６をさらに備える。第４接合層３６は、第２入力端子１６の第２座面１６Ｃと、第４接合部３２３との間に介在している。第４接合層３６は、第２入力端子１６の被覆部１６Ａと、第４接合部３２３とを接合する。第４接合層３６は、導電性を有する。第４接合層３６は、たとえばハンダである。この他、第４接合層３６は、焼結金属でもよい。
　一対のゲートワイヤ４１は、図３に示すように、第１素子２１Ａおよび第２素子２１Ｂのゲート電極２１３と、第１ゲート端子１７１の被覆部１７１Ａ、および第２ゲート端子１７２の被覆部１７２Ａとに、個別に接合されている。これにより、第１ゲート端子１７１は、第１素子２１Ａのゲート電極２１３に導通している。第２ゲート端子１７２は、第２素子２１Ｂのゲート電極２１３に導通している。一対のゲートワイヤ４１の組成は、金を含む。この他、一対のゲートワイヤ４１の各々の組成は、銅を含む場合や、アルミニウム（Ａｌ）を含む場合でもよい。
　一対の検出ワイヤ４２は、図３に示すように、第１素子２１Ａおよび第２素子２１Ｂの第１電極２１１と、第１検出端子１８１の被覆部１８１Ａ、および第２検出端子１８２の被覆部１８２Ａとに、個別に接合されている。これにより、第１検出端子１８１は、第１素子２１Ａの第１電極２１１に導通している。第２検出端子１８２は、第２素子２１Ｂの第１電極２１１に導通している。一対の検出ワイヤ４２の組成は、金を含む。この他、一対の検出ワイヤ４２の各々の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　次に、図１８および図１９に基づき、半導体装置Ａ１０の変形例である半導体装置Ａ１１について説明する。ここで、図１８および図１９は、理解の便宜上、封止樹脂５０を透過し、想像線で示している。
　図１８に示すように、半導体装置Ａ１１においては、第１ダイパッド１０Ａは、庇部１０５を有する。庇部１０５は、第２端面１１２から第１方向ｘに突出している。庇部１０５は、第１方向ｘにおいて互いに離れて位置する一対の領域を含む。さらに庇部１０５は、主面１０１を含む。図１９に示すように、庇部１０５は、厚さ方向ｚにおいて裏面１０２から離れて位置する。庇部１０５は、封止樹脂５０の底面５２から第１ダイパッド１０Ａが脱落を防止するために設けられる。庇部１０５は、本構成のみならず、第１端面１１１、第３端面１１３および第４端面１１４の少なくともいずれかから厚さ方向ｚに対して直交する方向に突出する構成でもよい。さらに庇部１０５と同様の構成を第２ダイパッド１０Ｂに設けてもよい。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂと、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの各々の少なくとも一部を覆う封止樹脂５０とを備える。第１ダイパッド１０Ａは、第１端面１１１、第２端面１１２および第１隅部端面１２１を有する。第１隅部端面１２１は、封止樹脂５０に覆われ、かつ第１端面１１１および第２端面１１２に対して傾斜した平面である。図１４に示す第１端面１１１に対する第１隅部端面１２１の第１傾斜角α１と、第２端面１１２に対する第２隅部端面１２２の第２傾斜角α２とのいずれかが、６０°以上８５°以下である。本構成をとると、第１傾斜角α１および第２傾斜角α２がともに４５°である場合と比較して、第１隅部端面１２１との界面における封止樹脂５０の熱ひずみが低減されるため、当該界面における熱応力が低減する。これにより、第１側面５３と第２側面５４との境界付近における封止樹脂５０の熱応力を低減できる。したがって、半導体装置Ａ１０によれば、封止樹脂５０に発生する熱応力集中を緩和することが可能となる。
　第１隅部端面１２１との界面における封止樹脂５０の熱ひずみの大きさは、第１隅部端面１２１から封止樹脂５０の第１側面５３に至る第１隅部端面１２１の法線の最大長さ（図１４に示す最長法線Ｎｍａｘ）がパラメータとなる。図１４において、最長法線Ｎｍａｘが、第１隅部端面１２１と、第１方向ｘおよび第２方向ｙを面内方向とする仮想平面との交線Ｃの１．０倍以上１．５倍以下であると、第１隅部端面１２１との界面における封止樹脂５０の熱ひずみが比較的小となる。
　第１ダイパッド１０Ａは、第３端面１１３および第２隅部端面１２２をさらに有する。第２隅部端面１２２は、封止樹脂５０に覆われ、かつ第１端面１１１および第３端面１１３に対して傾斜した平面である。図１５に示す第１端面１１１に対する第２隅部端面１２２の第３傾斜角α３と、第３端面１１３に対する第２隅部端面１２２の第４傾斜角α４とのいずれかが、６０°以上８５°以下である。これにより、先述の第１隅部端面１２１の作用効果と同様に、第２隅部端面１２２との界面における封止樹脂５０の熱ひずみが低減されるため、当該界面における熱応力が低減する。これにより、第１側面５３と第３側面５５との境界付近における封止樹脂５０の熱応力を低減できる。したがって、封止樹脂５０に発生する熱応力集中をより効果的に緩和することができる。
　第１ダイパッド１０Ａは、第３隅部端面１２３および第４隅部端面１２４をさらに有する。第３隅部端面１２３は、封止樹脂５０に覆われ、かつ第２端面１１２および第４端面１１４に対して傾斜した平面である。第４隅部端面１２４は、封止樹脂５０に覆われ、かつ第３端面１１３および第４端面１１４に対して傾斜した平面である。これにより、先述の第１隅部端面１２１の作用効果と同様に、第３隅部端面１２３および第４隅部端面１２４との界面における封止樹脂５０の熱ひずみが低減されるため、当該界面における熱応力を低減する。これにより、第１ダイパッド１０Ａと第２ダイパッド１０Ｂとの間に位置する封止樹脂５０の熱応力を低減できる。
　第３端面１１３と、封止樹脂５０の第３側面５５との間隔Ｐ２は、第２端面１１２と、封止樹脂５０の第２側面５４との間隔Ｐ１よりも長い。これにより、複数の端子リード１３の各々の一部を封止樹脂５０に余裕をもって内包させることができる。
　封止樹脂５０は、第３側面５５から第２方向ｙに凹む複数の凹部５６を有する。本構成により、複数の端子リード１３のうちいずれか２つの端子リード１３（ただし、第１ゲート端子１７１および第１検出端子１８１と、第２ゲート端子１７２および第２検出端子１８２とを除く。）の間における封止樹脂５０の沿面距離がより長く確保される。これにより、半導体装置Ａ１０の絶縁耐圧の向上を図ることができる。
　封止樹脂５０は、底面５２から凹み、かつ厚さ方向ｚに視て第１ダイパッド１０Ａの裏面１０２と、第２ダイパッド１０Ｂの裏面１０２とを分断する溝部５７を有する。本構成により、第１ダイパッド１０Ａと第２ダイパッド１０Ｂとの間における封止樹脂５０の沿面距離がより長く確保される。これにより、半導体装置Ａ１０の絶縁耐圧のさらなる向上を図ることができる。さらに、封止樹脂５０の第１方向ｘの熱ひずみを分散することができる。これにより、封止樹脂５０の一対の第１側面５３に熱ひずみが集中することを緩和できる。
　複数の端子リード１３の少なくともいずれかは、第１ダイパッド１０Ａの第３端面１１３につながっている。これにより、半導体装置Ａ１０の寸法拡大を抑えつつ、第１ダイパッド１０Ａを導電部材として活用できる。
　第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの裏面１０２は、封止樹脂５０から露出している。これにより、半導体装置Ａ１０の放熱性を向上させることができる。
　第１導通部材３１および第２導通部材３２の組成は、銅を含む。これにより、アルミニウムを組成に含むワイヤと比較して、第１導通部材３１および第２導通部材３２の電気抵抗を低減させることができる。このことは、半導体素子２１により大きな電流を流すことに好適である。
　図２０～図２２に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２０は、理解の便宜上、封止樹脂５０を透過し、想像線で示している。
　半導体装置Ａ２０は、保護素子２２をさらに備えることと、第１導通部材３１および第２導通部材３２の構成とが、先述した半導体装置Ａ１０と異なる。
　保護素子２２は、図２０に示すように、第１ダイオード２２Ａおよび第２ダイオード２２Ｂを含む。第１ダイオード２２Ａは、第１ダイパッド１０Ａの主面１０１に搭載されている。第２ダイオード２２Ｂは、第２ダイパッド１０Ｂの主面１０１に搭載されている。保護素子２２は、たとえばショットキーバリアダイオードである。第１ダイオード２２Ａは、第１素子２１Ａに対して並列接続されている。第２ダイオード２２Ｂは、第２素子２１Ｂに対して並列接続されている。保護素子２２は、半導体素子２１に逆バイアスが印加された際、半導体素子２１ではなく保護素子２２に電流を流す、いわゆる還流ダイオードである。図２１よび図２２に示すように、保護素子２２は、上面電極２２１および下面電極２２２を有する。
　図２１および図２２に示すように、上面電極２２１は、厚さ方向ｚにおいて第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの主面１０１が向く側に設けられている。上面電極２２１は、アノード電極に相当する。
　図２１および図２２に示すように、下面電極２２２は、厚さ方向ｚにおいて上面電極２２１とは反対側に設けられている。下面電極２２２は、カソード電極に相当する。図２１に示すように、第１ダイオード２２Ａの下面電極２２２は、ダイボンディング層２３を介して第１ダイパッド１０Ａの主面１０１に接合されている。これにより、第１ダイオード２２Ａの下面電極２２２は、第１ダイパッド１０Ａを介して第１素子２１Ａの第２電極２１２に導通している。図２２に示すように、第２ダイオード２２Ｂの下面電極２２２は、ダイボンディング層２３を介して第２ダイパッド１０Ｂの主面１０１に接合されている。これにより、第２ダイオード２２Ｂの下面電極２２２は、第２ダイパッド１０Ｂを介して第２素子２１Ｂの第２電極２１２に導通している。
　図２０および図２１に示すように、第１導通部材３１の一対の第１接合部３１２のうち一方の第１接合部３１２は、第１接合層３３を介して第１ダイオード２２Ａの上面電極２２１に接合されている。これにより、第１ダイオード２２Ａの上面電極２２１は、第１導通部材３１を介して第１素子２１Ａの第１電極２１１に導通している。
　図２０および図２２に示すように、第２導通部材３２の一対の第３接合部３２２のうち一方の第３接合部３２２は、第３接合層３５を介して第２ダイオード２２Ｂの上面電極２２１に接合されている。これにより、第２ダイオード２２Ｂの上面電極２２１は、第２導通部材３２を介して第２素子２１Ｂの第１電極２１１に導通している。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、第１方向ｘにおいて互いに離れて位置する第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂと、第１ダイパッド１０Ａおよび第２ダイパッド１０Ｂの各々の少なくとも一部を覆う封止樹脂５０とを備える。第１ダイパッド１０Ａは、第１端面１１１、第２端面１１２および第１隅部端面１２１を有する。第１隅部端面１２１は、封止樹脂５０に覆われ、かつ第１端面１１１および第２端面１１２に対して傾斜した平面である。図１４に示す第１端面１１１に対する第１隅部端面１２１の第１傾斜角α１と、第２端面１１２に対する第２隅部端面１２２の第２傾斜角α２とのいずれかが、６０°以上８５°以下である。したがって、半導体装置Ａ２０によっても、封止樹脂５０に発生する熱応力集中を緩和することが可能となる。さらに半導体装置Ａ２０が半導体装置Ａ１０と同様の構成を具備することによって、半導体装置Ａ２０においても当該構成にかかる作用効果を奏する。
　半導体装置Ａ２０は、保護素子２２をさらに備える。これにより、半導体装置Ａ２０により大きな電流を流した場合であっても、半導体素子２１を逆バイアスから適切に保護することができる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　厚さ方向に対して直交する第１方向において互いに離れて位置する第１ダイパッドおよび第２ダイパッドと、
　前記第１ダイパッドおよび前記第２ダイパッドの少なくともいずれかに搭載された半導体素子と、
　前記第１ダイパッドおよび前記第２ダイパッドの各々の少なくとも一部と、前記半導体素子と、を覆う封止樹脂と、を備え、
　前記第１方向における前記封止樹脂の寸法は、前記厚さ方向および前記第１方向に対して直交する第２方向における前記封止樹脂の寸法よりも長く、
　前記第１ダイパッドは、前記第１方向を向く第１端面と、前記第２方向を向く第２端面と、前記第１端面と前記第２端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第１隅部端面と、を有し、
　前記第１隅部端面は、前記封止樹脂に覆われ、かつ前記第１端面および前記第２端面に対して傾斜した平面であり、
　前記第１端面に対する前記第１隅部端面の第１傾斜角と、前記第２端面に対する前記第１隅部端面の第２傾斜角と、のいずれかが、６０°以上８５°以下である、半導体装置。
　付記２．
　前記第１端面および前記第２端面は、前記封止樹脂に覆われている、請求項１に記載の半導体装置。
　付記３．
　前記封止樹脂は、前記第１方向を向く第１側面を有し、
　前記第１端面は、前記第１側面から最も近くに位置する、付記２に記載の半導体装置。
　付記４．
　前記第１隅部端面から前記第１側面に至る前記第１隅部端面の法線の最大長さは、前記第１隅部端面と、前記第１方向および前記第２方向を面内方向とする仮想平面と、の交線の長さの１．０倍以上１．５倍以下である、付記３に記載の半導体装置。
　付記５．
　前記第１ダイパッドおよび前記第２ダイパッドは、前記厚さ方向において前記半導体素子が位置する側とは反対側を向く裏面を有し、
　前記裏面は、前記封止樹脂から露出している、付記３または４に記載の半導体装置。
　付記６．
　前記第２方向において前記第１ダイパッドおよび前記第２ダイパッドに対して前記第２端面が向く側とは反対側に位置する複数の端子リードをさらに備え、
　前記複数の端子リードの少なくともいずれかは、前記半導体素子に導通しており、
　前記複数の端子リードの各々の一部は、前記封止樹脂に覆われている、付記５に記載の半導体装置。
　付記７．
　前記複数の端子リードは、前記第１方向に沿って配列されている、付記６に記載の半導体装置。
　付記８．
　前記第１ダイパッドは、前記第２方向において前記第２端面とは反対側を向く第３端面と、前記第１端面と前記第３端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第２隅部端面と、を有し、
　前記第３端面および前記第２隅部端面は、前記封止樹脂に覆われており、
　前記第２隅部端面は、前記第１端面および前記第３端面に対して傾斜した平面であり、
　前記第１端面に対する前記第２隅部端面の第３傾斜角と、前記第３端面に対する前記第２隅部端面の第４傾斜角と、のいずれかが、６０°以上８５°以下である、付記６または７に記載の半導体装置。
　付記９．
　前記第１ダイパッドは、前記第１方向において前記第１端面とは反対側を向く第４端面と、前記第２端面と前記第４端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第３隅部端面と、を有し、
　前記第４端面および前記第３隅部端面は、前記封止樹脂に覆われており、
　前記第３隅部端面は、前記第２端面および前記第４端面に対して傾斜した平面である、付記８に記載の半導体装置。
　付記１０．
　前記第１ダイパッドは、前記第３端面と前記第４端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第４隅部端面と、を有し、
　前記第４隅部端面は、前記封止樹脂に覆われており、かつ前記第３端面および前記第４端面に対して傾斜した平面である、付記９に記載の半導体装置。
　付記１１．
　前記封止樹脂は、前記第２方向において互いに反対側を向く第２側面および第３側面を有し、
　前記第２端面は、前記第２側面から最も近くに位置する、付記８ないし１０のいずれかに記載の半導体装置。
　付記１２．
　前記第３端面と前記第３側面との間隔は、前記第２端面から前記第２側面との間隔よりも長い、付記１１に記載の半導体装置。
　付記１３．
　前記複数の端子リードは、前記第３側面から露出している、付記１２に記載の半導体装置。
　付記１４．
　前記複数の端子リードのいずれかは、前記第１ダイパッドの前記第３端面につながっている、付記１３に記載の半導体装置。
　付記１５．
　前記半導体素子は、第１素子および第２素子を含み、
　前記第１素子は、前記第１ダイパッドに搭載され、
　前記第２素子は、前記第２ダイパッドに搭載されている、付記１２ないし１４のいずれかに記載の半導体装置。
　付記１６．
　前記第１素子は、前記第１ダイパッドに導通しており、
　前記第２素子は、前記第２ダイパッドに導通している、付記１５に記載の半導体装置。
　付記１７．
　前記第１素子と前記第２ダイパッドとに接合された第１導通部材と、
　前記第２ダイパッドと、前記複数の端子リードのいずれかと、に接合された第２導通部材と、をさらに備え、
　前記第１導通部材および前記第２導通部材は、前記封止樹脂に覆われている、付記１６に記載の半導体装置。
Ａ１０，Ａ２０：半導体装置　　　１０Ａ：第１ダイパッド
１０Ｂ：第２ダイパッド　　　１０１：主面
１０２：裏面　　　１０３：第１座面
１０４：第１起立面　　　１０５：庇部
１１１：第１端面　　　１１２：第２端面
１１３：第３端面　　　１１４：第４端面
１２１：第１隅部端面　　　１２２：第２隅部端面
１２３：第３隅部端面　　　１２４：第４隅部端面
１３：端子リード　　　１４：第１入力端子
１４Ａ：被覆部　　　１４Ｂ：露出部
１５：出力端子　　　１５Ａ：被覆部
１５Ｂ：露出部　　　１６：第２入力端子
１６Ａ：被覆部　　　１６Ｂ：露出部
１６Ｃ：第２座面　　　１６Ｄ：第２起立面
１７１：第１ゲート端子　　　１７１Ａ：被覆部
１７１Ｂ：露出部　　　１７２：第２ゲート端子
１７２Ａ：被覆部　　　１７２Ｂ：露出部
１８１：第１検出端子　　　１８１Ａ：被覆部
１８１Ｂ：露出部　　　１８２：第２検出端子
１８２Ａ：被覆部　　　１８２Ｂ：露出部
２１：半導体素子　　　２１Ａ：第１素子
２１Ｂ：第２素子　　　２１１：第１電極
２１２：第２電極　　　２１３：ゲート電極
２２：保護素子　　　２２Ａ：第１ダイオード
２２Ｂ：第２ダイオード　　　２２１：上面電極
２２２：下面電極　　　２３：ダイボンディング層
３１：第１導通部材　　　３１１：本体部
３１２：第１接合部　　　３１３：第２接合部
３２：第２導通部材　　　３２１：本体部
３２２：第３接合部　　　３２３：第４接合部
３３：第１接合層　　　３４：第２接合層
３５：第３接合層　　　３６：第４接合層
４１：ゲートワイヤ　　　４２：検出ワイヤ
５０：封止樹脂　　　５１：頂面
５２：底面　　　５３：第１側面
５４：第２側面　　　５５：第３側面
５６：凹部　　　５７：溝部
Ｌ１，Ｌ２：寸法　　　α１～α８：第１傾斜角～第８傾斜角
Ｐ１，Ｐ２：間隔　　　ｚ：厚さ方向
ｘ：第１方向　　　ｙ：第２方向

Claims (17)

  1. 　厚さ方向に対して直交する第１方向において互いに離れて位置する第１ダイパッドおよび第２ダイパッドと、
    　前記第１ダイパッドおよび前記第２ダイパッドの少なくともいずれかに搭載された半導体素子と、
    　前記第１ダイパッドおよび前記第２ダイパッドの各々の少なくとも一部と、前記半導体素子と、を覆う封止樹脂と、を備え、
    　前記第１方向における前記封止樹脂の寸法は、前記厚さ方向および前記第１方向に対して直交する第２方向における前記封止樹脂の寸法よりも長く、
    　前記第１ダイパッドは、前記第１方向を向く第１端面と、前記第２方向を向く第２端面と、前記第１端面と前記第２端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第１隅部端面と、を有し、
    　前記第１隅部端面は、前記封止樹脂に覆われ、かつ前記第１端面および前記第２端面に対して傾斜した平面であり、
    　前記第１端面に対する前記第１隅部端面の第１傾斜角と、前記第２端面に対する前記第１隅部端面の第２傾斜角と、のいずれかが、６０°以上８５°以下である、半導体装置。
  2. 　前記第１端面および前記第２端面は、前記封止樹脂に覆われている、請求項１に記載の半導体装置。
  3. 　前記封止樹脂は、前記第１方向を向く第１側面を有し、
    　前記第１端面は、前記第１側面から最も近くに位置する、請求項２に記載の半導体装置。
  4. 　前記第１隅部端面から前記第１側面に至る前記第１隅部端面の法線の最大長さは、前記第１隅部端面と、前記第１方向および前記第２方向を面内方向とする仮想平面と、の交線の長さの１．０倍以上１．５倍以下である、請求項３に記載の半導体装置。
  5. 　前記第１ダイパッドおよび前記第２ダイパッドは、前記厚さ方向において前記半導体素子が位置する側とは反対側を向く裏面を有し、
    　前記裏面は、前記封止樹脂から露出している、請求項３または４に記載の半導体装置。
  6. 　前記第２方向において前記第１ダイパッドおよび前記第２ダイパッドに対して前記第２端面が向く側とは反対側に位置する複数の端子リードをさらに備え、
    　前記複数の端子リードの少なくともいずれかは、前記半導体素子に導通しており、
    　前記複数の端子リードの各々の一部は、前記封止樹脂に覆われている、請求項５に記載の半導体装置。
  7. 　前記複数の端子リードは、前記第１方向に沿って配列されている、請求項６に記載の半導体装置。
  8. 　前記第１ダイパッドは、前記第２方向において前記第２端面とは反対側を向く第３端面と、前記第１端面と前記第３端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第２隅部端面と、を有し、
    　前記第３端面および前記第２隅部端面は、前記封止樹脂に覆われており、
    　前記第２隅部端面は、前記第１端面および前記第３端面に対して傾斜した平面であり、
    　前記第１端面に対する前記第２隅部端面の第３傾斜角と、前記第３端面に対する前記第２隅部端面の第４傾斜角と、のいずれかが、６０°以上８５°以下である、請求項６または７に記載の半導体装置。
  9. 　前記第１ダイパッドは、前記第１方向において前記第１端面とは反対側を向く第４端面と、前記第２端面と前記第４端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第３隅部端面と、を有し、
    　前記第４端面および前記第３隅部端面は、前記封止樹脂に覆われており、
    　前記第３隅部端面は、前記第２端面および前記第４端面に対して傾斜した平面である、請求項８に記載の半導体装置。
  10. 　前記第１ダイパッドは、前記第３端面と前記第４端面との間に位置し、かつ前記第１ダイパッドの隅部に位置する第４隅部端面と、を有し、
    　前記第４隅部端面は、前記封止樹脂に覆われており、かつ前記第３端面および前記第４端面に対して傾斜した平面である、請求項９に記載の半導体装置。
  11. 　前記封止樹脂は、前記第２方向において互いに反対側を向く第２側面および第３側面を有し、
    　前記第２端面は、前記第２側面から最も近くに位置する、請求項８ないし１０のいずれかに記載の半導体装置。
  12. 　前記第３端面と前記第３側面との間隔は、前記第２端面から前記第２側面との間隔よりも長い、請求項１１に記載の半導体装置。
  13. 　前記複数の端子リードは、前記第３側面から露出している、請求項１２に記載の半導体装置。
  14. 　前記複数の端子リードのいずれかは、前記第１ダイパッドの前記第３端面につながっている、請求項１３に記載の半導体装置。
  15. 　前記半導体素子は、第１素子および第２素子を含み、
    　前記第１素子は、前記第１ダイパッドに搭載され、
    　前記第２素子は、前記第２ダイパッドに搭載されている、請求項１２ないし１４のいずれかに記載の半導体装置。
  16. 　前記第１素子は、前記第１ダイパッドに導通しており、
    　前記第２素子は、前記第２ダイパッドに導通している、請求項１５に記載の半導体装置。
  17. 　前記第１素子と前記第２ダイパッドとに接合された第１導通部材と、
    　前記第２ダイパッドと、前記複数の端子リードのいずれかと、に接合された第２導通部材と、をさらに備え、
    　前記第１導通部材および前記第２導通部材は、前記封止樹脂に覆われている、請求項１６に記載の半導体装置。
PCT/JP2022/016446 2021-04-27 2022-03-31 半導体装置 WO2022230598A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023517213A JPWO2022230598A1 (ja) 2021-04-27 2022-03-31
CN202280030528.6A CN117280458A (zh) 2021-04-27 2022-03-31 半导体装置
DE112022001675.2T DE112022001675T5 (de) 2021-04-27 2022-03-31 Halbleiterbauelement
US18/464,509 US20230420321A1 (en) 2021-04-27 2023-09-11 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021074911 2021-04-27
JP2021-074911 2021-04-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/464,509 Continuation US20230420321A1 (en) 2021-04-27 2023-09-11 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022230598A1 true WO2022230598A1 (ja) 2022-11-03

Family

ID=83848063

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/016446 WO2022230598A1 (ja) 2021-04-27 2022-03-31 半導体装置

Country Status (5)

Country Link
US (1) US20230420321A1 (ja)
JP (1) JPWO2022230598A1 (ja)
CN (1) CN117280458A (ja)
DE (1) DE112022001675T5 (ja)
WO (1) WO2022230598A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139553A (ja) * 1984-07-31 1986-02-25 Nec Corp 半導体装置
JPS62296540A (ja) * 1986-06-17 1987-12-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6340353A (ja) * 1986-08-04 1988-02-20 Mitsubishi Electric Corp 樹脂封止半導体装置
JPH11150213A (ja) * 1997-11-17 1999-06-02 Sony Corp 半導体装置
JP2013118353A (ja) * 2011-10-31 2013-06-13 Rohm Co Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6973730B2 (ja) 2016-07-08 2021-12-01 ローム株式会社 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139553A (ja) * 1984-07-31 1986-02-25 Nec Corp 半導体装置
JPS62296540A (ja) * 1986-06-17 1987-12-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6340353A (ja) * 1986-08-04 1988-02-20 Mitsubishi Electric Corp 樹脂封止半導体装置
JPH11150213A (ja) * 1997-11-17 1999-06-02 Sony Corp 半導体装置
JP2013118353A (ja) * 2011-10-31 2013-06-13 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN117280458A (zh) 2023-12-22
JPWO2022230598A1 (ja) 2022-11-03
US20230420321A1 (en) 2023-12-28
DE112022001675T5 (de) 2024-01-11

Similar Documents

Publication Publication Date Title
WO2022030244A1 (ja) 半導体装置
US20240014193A1 (en) Semiconductor device
WO2019235146A1 (ja) 半導体モジュール
WO2022230598A1 (ja) 半導体装置
JPWO2021130989A1 (ja) パワーモジュールおよび電力変換装置
US20230352376A1 (en) Semiconductor device
JP7489181B2 (ja) 半導体装置
WO2021177034A1 (ja) 半導体装置
JP7365368B2 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
CN115398608A (zh) 半导体器件
WO2022168618A1 (ja) 半導体装置
WO2022239696A1 (ja) 半導体装置
WO2024018790A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
WO2023112662A1 (ja) 半導体モジュールおよび半導体装置
WO2023120185A1 (ja) 半導体装置
WO2024029336A1 (ja) 半導体装置
WO2023181957A1 (ja) 半導体装置
WO2022259809A1 (ja) 半導体装置
WO2023063025A1 (ja) 半導体装置
WO2023112723A1 (ja) 半導体装置、および半導体装置の実装体
WO2024106219A1 (ja) 半導体装置
WO2023189930A1 (ja) 半導体素子および半導体装置
WO2022259825A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22795514

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023517213

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280030528.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022001675

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22795514

Country of ref document: EP

Kind code of ref document: A1