JPS6340353A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPS6340353A JPS6340353A JP61183833A JP18383386A JPS6340353A JP S6340353 A JPS6340353 A JP S6340353A JP 61183833 A JP61183833 A JP 61183833A JP 18383386 A JP18383386 A JP 18383386A JP S6340353 A JPS6340353 A JP S6340353A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- die pad
- stress
- moisture resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000011347 resin Substances 0.000 title abstract description 24
- 229920005989 resin Polymers 0.000 title abstract description 24
- 238000000034 method Methods 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000035882 stress Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、樹脂封止半導体装置、特に半導体チップ支
持板（以後、ダイパッドと呼ぶ）の形状に関するもので
ある。
持板（以後、ダイパッドと呼ぶ）の形状に関するもので
ある。
第８図は従来の樹脂封止半導体装置の上半分樹脂を取シ
除いた状態をデュアルインライン形半導体装置を例にと
り示した平面図である。
除いた状態をデュアルインライン形半導体装置を例にと
り示した平面図である。
第８図において、（１）は半導体チップ、（２ａ）は半
導体チップ（りを接着するダイパッドで従来形状のもの
、（３）はリード部（４）と半導体チップｆｌ）をつな
ぐ接続用ワイヤ、（５）は樹脂である。第９図は半導体
チップｆｉｌがのったダイパッドの部分のみを示す平面
図である。
導体チップ（りを接着するダイパッドで従来形状のもの
、（３）はリード部（４）と半導体チップｆｌ）をつな
ぐ接続用ワイヤ、（５）は樹脂である。第９図は半導体
チップｆｉｌがのったダイパッドの部分のみを示す平面
図である。
第９図に示すように、従来のダイパッド構造は、コーナ
一部分が直角に構成されている。そして、このままの状
態で樹脂封止し、基板に実装される。
一部分が直角に構成されている。そして、このままの状
態で樹脂封止し、基板に実装される。
この時、はんだリフロ一方式を用いると、半導体装置全
体は高温にさらされ熱ストレスが生じる。
体は高温にさらされ熱ストレスが生じる。
この影響で樹脂とダイバンド材料との線膨張率の違いか
ら、樹脂内部に応力が生じる。
ら、樹脂内部に応力が生じる。
従来のダイパッド構造は以上のように構成されているの
で、樹脂内部に応力が生じた時に、それがダイパッドの
コーナ一部分で特に集中し、歪が生じることによシ、そ
の部分から樹脂クラックが発生し、その後の半導体装置
の耐湿性レベルを低下させるという問題点があった。
で、樹脂内部に応力が生じた時に、それがダイパッドの
コーナ一部分で特に集中し、歪が生じることによシ、そ
の部分から樹脂クラックが発生し、その後の半導体装置
の耐湿性レベルを低下させるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、樹脂クラックを防止し、耐湿性レベルを向上
することのできる半導体装置の提供を目的としている。
たもので、樹脂クラックを防止し、耐湿性レベルを向上
することのできる半導体装置の提供を目的としている。
この発明に係る半導体装置は、ダイパッドのコーナ一部
分を切り欠き鈍角にするか、あるいは弧状にしたもので
ある。
分を切り欠き鈍角にするか、あるいは弧状にしたもので
ある。
この発明におけるダイパッド構造の構成は、半導体装置
を基板に実装する時、熱ストレスにより生じる樹脂内部
の応力が、ダイパッドのコーナ一部分で集中することを
防ぐ。
を基板に実装する時、熱ストレスにより生じる樹脂内部
の応力が、ダイパッドのコーナ一部分で集中することを
防ぐ。
以下、この発明の一実施例を図について説明する０
第１図は本発明による楕円形のダイパッドを用いた樹脂
封止半導体装置の上半分の樹脂を取り除いた状態をデュ
アルインライン形半導体装置を例にとり示した平面図で
ある。
封止半導体装置の上半分の樹脂を取り除いた状態をデュ
アルインライン形半導体装置を例にとり示した平面図で
ある。
第１図において、（１）は半導体チップ、（２ｂ）は本
発明による楕円形のダイパッドであり、半導体チップ（
１１とダイパッド（２ｂ）は接着剤で固定される。
発明による楕円形のダイパッドであり、半導体チップ（
１１とダイパッド（２ｂ）は接着剤で固定される。
（３）は接続用ワイヤで、半導体チップｆｌ）とリード
部（４）とを電気的に接続する。（５）は樹脂を示して
おり、リード部（４）の一部を残して、後はすべて樹脂
（５）で封止される。
部（４）とを電気的に接続する。（５）は樹脂を示して
おり、リード部（４）の一部を残して、後はすべて樹脂
（５）で封止される。
このようなダイパッド構造をもつ状態で樹脂封止した半
導体装置は、はんだリフロ一方式により、基板に実装さ
れる。この時、半導体装置全体は高温にさらされるが、
この影響で生じる樹脂内部の応力は、ある部分に集中す
ることなく分散される。
導体装置は、はんだリフロ一方式により、基板に実装さ
れる。この時、半導体装置全体は高温にさらされるが、
この影響で生じる樹脂内部の応力は、ある部分に集中す
ることなく分散される。
したがって、応力集中による封止樹脂内部の歪は、直角
のダイパッド（２ａ）を使用した場合に比べ小さい。
のダイパッド（２ａ）を使用した場合に比べ小さい。
また、第２図、に示すように、ダイパッド構造を円形に
構成したり、第３図に示すように、角の部分を丸くした
シ、第４図、第５図、第６図、第７図に示すように、鈍
角の多角形に構成してもよい。
構成したり、第３図に示すように、角の部分を丸くした
シ、第４図、第５図、第６図、第７図に示すように、鈍
角の多角形に構成してもよい。
さらにこの発明は、デュアルインクイン形半導体装置以
外にも、シングルインライン等、類似構造の半導体装置
すべてに適用可能である。
外にも、シングルインライン等、類似構造の半導体装置
すべてに適用可能である。
以上のように、この発明によればダイパッド構造におい
て直角部分を切シ欠きあるいは弧状にしたので、樹脂内
部の応力集中による歪から生じる樹脂クラックの防止、
およびその後の耐湿性レベル向上の効果が得られる。
て直角部分を切シ欠きあるいは弧状にしたので、樹脂内
部の応力集中による歪から生じる樹脂クラックの防止、
およびその後の耐湿性レベル向上の効果が得られる。
第１図はこの発明の一実施例による樹脂封止半導体装置
の平面図、第２図、第３図、第４図、第５図、第６図、
第１図は、この発明の他の実施例を示すダイパッド°構
造の平面図、第８図は従来の樹脂封止半導体装置の平面
図、第９図は従来のダイパッド構造の平面図である。 ＋１１は半導体チップ、（２ｂ）（２ｃ）（２ｄ）（２
ｅ ）（２ｆ）（２ｇ）（２ｈ）は本発明によるダイパ
ッド、（３）は接続用ワイヤ、（４）はリード部、（５
）は樹脂を示している。 なお、図中、同一符号は同一、又は相当部分を示す。 何人 大岩増雄 ｗＸ１図 第２図 第３図 第４図 第５図 第６図 第７１Ｍ 第８図 第９図
の平面図、第２図、第３図、第４図、第５図、第６図、
第１図は、この発明の他の実施例を示すダイパッド°構
造の平面図、第８図は従来の樹脂封止半導体装置の平面
図、第９図は従来のダイパッド構造の平面図である。 ＋１１は半導体チップ、（２ｂ）（２ｃ）（２ｄ）（２
ｅ ）（２ｆ）（２ｇ）（２ｈ）は本発明によるダイパ
ッド、（３）は接続用ワイヤ、（４）はリード部、（５
）は樹脂を示している。 なお、図中、同一符号は同一、又は相当部分を示す。 何人 大岩増雄 ｗＸ１図 第２図 第３図 第４図 第５図 第６図 第７１Ｍ 第８図 第９図
Claims (1)
- 樹脂封止半導体装置の半導体チップ支持板の形状を、（
１）楕円形、（２）円形、（３）角の部分を弧状、（４
）鈍角の多角形にしたことを特徴とする樹脂封止半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183833A JPS6340353A (ja) | 1986-08-04 | 1986-08-04 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183833A JPS6340353A (ja) | 1986-08-04 | 1986-08-04 | 樹脂封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340353A true JPS6340353A (ja) | 1988-02-20 |
Family
ID=16142639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183833A Pending JPS6340353A (ja) | 1986-08-04 | 1986-08-04 | 樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340353A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116083A (ja) * | 1995-10-16 | 1997-05-02 | Nec Kyushu Ltd | リードフレーム及び半導体装置 |
| WO2022230598A1 (ja) * | 2021-04-27 | 2022-11-03 | ローム株式会社 | 半導体装置 |
-
1986
- 1986-08-04 JP JP61183833A patent/JPS6340353A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116083A (ja) * | 1995-10-16 | 1997-05-02 | Nec Kyushu Ltd | リードフレーム及び半導体装置 |
| WO2022230598A1 (ja) * | 2021-04-27 | 2022-11-03 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63128736A (ja) | 半導体素子 | |
| US11948870B2 (en) | Low stress asymmetric dual side module | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| KR960005039B1 (ko) | 수지밀봉형 반도체장치 | |
| JPS6340353A (ja) | 樹脂封止半導体装置 | |
| JPS628534A (ja) | 半導体実装構造 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JPS61184854A (ja) | 樹脂封止形半導体装置 | |
| JP6909629B2 (ja) | 半導体装置 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPH01187841A (ja) | 半導体装置 | |
| JPS5988857A (ja) | 半導体装置 | |
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| US20240128240A1 (en) | Low stress asymmetric dual side module | |
| JPH02130864A (ja) | リードフレームのダイパッド構造 | |
| JPS60180127A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS62115752A (ja) | 半導体装置 | |
| JPS5853838A (ja) | 半導体装置 | |
| JPH0870087A (ja) | リードフレーム | |
| JPS6386461A (ja) | 樹脂封止半導体装置 | |
| JPS63137464A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH01187959A (ja) | 樹脂封止型半導体装置 | |
| JPH09223767A (ja) | リードフレーム |