JPS60180127A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPS60180127A JPS60180127A JP59036679A JP3667984A JPS60180127A JP S60180127 A JPS60180127 A JP S60180127A JP 59036679 A JP59036679 A JP 59036679A JP 3667984 A JP3667984 A JP 3667984A JP S60180127 A JPS60180127 A JP S60180127A
- Authority
- JP
- Japan
- Prior art keywords
- substrate support
- lead
- resin
- external
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000011347 resin Substances 0.000 title claims abstract description 15
- 229920005989 resin Polymers 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000008188 pellet Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 6
- 238000007789 sealing Methods 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910017937 Ag-Ni Inorganic materials 0.000 description 1
- 229910017984 Ag—Ni Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は大きな熱を発生する大電力用樹脂封止型半導体
装置の製造方法に関するものである。
装置の製造方法に関するものである。
(ロ)従来技術
一般に樹脂封止型半導体装置は製品のコストや加工性ま
た量産性などの点で金属耐重型半導体装置に勝っている
が放熱性の点では劣っている。しかし近年大電力用樹脂
封止型半導体装置において放熱性の良いものが考案され
て来ている。
た量産性などの点で金属耐重型半導体装置に勝っている
が放熱性の点では劣っている。しかし近年大電力用樹脂
封止型半導体装置において放熱性の良いものが考案され
て来ている。
第1図の場合基板支持体(2)が直接露出させてあり放
熱性は大変良い。しかし放熱板な装着する場合基板支持
体(2)と放熱板との間に絶縁板を介在させる必要があ
り煩雑であった。この絶縁板を省くことを目的とした改
良例が特開昭57−147260号公報により第2図〜
第5図に示されている。
熱性は大変良い。しかし放熱板な装着する場合基板支持
体(2)と放熱板との間に絶縁板を介在させる必要があ
り煩雑であった。この絶縁板を省くことを目的とした改
良例が特開昭57−147260号公報により第2図〜
第5図に示されている。
つまりマイカ板の装着工程な省くため第2図の如く基板
支持体(2)の下面に薄い樹脂層を設けた。
支持体(2)の下面に薄い樹脂層を設けた。
第3図は第2図の樹脂封止型半導体装置を形成する工程
において金型(7)(8)がリード・フレームを挾持し
たときの断面図である。この様な構造で樹脂注入をおこ
なうと基板支持体(2)は樹脂の抵抗にあって水平を保
てなくなる。また第5図に示す如く樹脂抵抗に対し基板
支持体(2)が水平を保つよう基板支持体の前方に基板
支持体支持用リードOカを伸ばしかつ共通細条(ロ)を
止金型(7)と下金型(8)で挾持した。この場合確か
に基板支持体(2)は樹脂抵抗に対し安定となるが斯る
方法では基板支持体支持用リードhbの部分が材料的に
無駄になり、また切断の余分な工数がかかりフレーム寸
法に精度が必要となる。
において金型(7)(8)がリード・フレームを挾持し
たときの断面図である。この様な構造で樹脂注入をおこ
なうと基板支持体(2)は樹脂の抵抗にあって水平を保
てなくなる。また第5図に示す如く樹脂抵抗に対し基板
支持体(2)が水平を保つよう基板支持体の前方に基板
支持体支持用リードOカを伸ばしかつ共通細条(ロ)を
止金型(7)と下金型(8)で挾持した。この場合確か
に基板支持体(2)は樹脂抵抗に対し安定となるが斯る
方法では基板支持体支持用リードhbの部分が材料的に
無駄になり、また切断の余分な工数がかかりフレーム寸
法に精度が必要となる。
(ハ)発明の目的
本発明は斯る欠点な回避した樹脂封止型半導体装置の製
造方法に関するものである。
造方法に関するものである。
に)発明の構成
本発明は第6図〜第9図に示す如(、少なくとも1個の
共通細条θ乃と該共通細条θ→から同一方向へ延びる複
数本の外部リード(至)と該外部リードの1本の先端に
繋がる放熱板を兼ねる基板支持体(2)とを具備するリ
ード・フレームを準備し、前記基板支持体上に半導体ペ
レッH1)を固着し、半導体ペレットと外部リードとを
所定の手段を用いて電気的に接続し、前記基板支持体(
2)の上面および下面に樹脂な所定の厚さで注入できか
つ金型@(ハ)内に基板支持体(イ)を浮かせられるよ
う少なくとも1対の突起状挟持体−のテーパ一部で外部
リードとは反対側の基板支持体端面な挾持し、かつ外部
リードは金型で挾持することを特徴とする樹脂封止型半
導体装置の製造方法に関するものである。
共通細条θ乃と該共通細条θ→から同一方向へ延びる複
数本の外部リード(至)と該外部リードの1本の先端に
繋がる放熱板を兼ねる基板支持体(2)とを具備するリ
ード・フレームを準備し、前記基板支持体上に半導体ペ
レッH1)を固着し、半導体ペレットと外部リードとを
所定の手段を用いて電気的に接続し、前記基板支持体(
2)の上面および下面に樹脂な所定の厚さで注入できか
つ金型@(ハ)内に基板支持体(イ)を浮かせられるよ
う少なくとも1対の突起状挟持体−のテーパ一部で外部
リードとは反対側の基板支持体端面な挾持し、かつ外部
リードは金型で挾持することを特徴とする樹脂封止型半
導体装置の製造方法に関するものである。
(ホ)実施例
以下図を参照しながら本発明の一実施例を詳細に説明し
てゆく。本発明の様な消費電力の大きな場合リード・フ
レームの材料は熱伝導の良好な銅系材料が用いられプレ
スやホトエツチング等で加工される。そして加工後リー
ド・フレームはチップのマウント、ボンディングやリー
ド部分の耐蝕性、ハンダ付性を良(するためにAu −
Ag−Ni・Snなどのメッキが施される。上述の事項
を適当に加工処理し作製されたリード・フレームが第7
図に示されている。本実施例では1個の共通細条θ刀に
同一方向へ3本の外部リードが伸びている。
てゆく。本発明の様な消費電力の大きな場合リード・フ
レームの材料は熱伝導の良好な銅系材料が用いられプレ
スやホトエツチング等で加工される。そして加工後リー
ド・フレームはチップのマウント、ボンディングやリー
ド部分の耐蝕性、ハンダ付性を良(するためにAu −
Ag−Ni・Snなどのメッキが施される。上述の事項
を適当に加工処理し作製されたリード・フレームが第7
図に示されている。本実施例では1個の共通細条θ刀に
同一方向へ3本の外部リードが伸びている。
そして中央の外部リードは放熱板も兼ねる基板支持体(
2)と繋がっている。また両端の外部リードは共通細条
より伸び終端部(6)はやや広い面積でボンディング作
業を効率良く行えるようにしである。
2)と繋がっている。また両端の外部リードは共通細条
より伸び終端部(6)はやや広い面積でボンディング作
業を効率良く行えるようにしである。
基板支持体(至)は半導体ペレソH1)がやや下方中央
部に付き、上方の中央部に放熱板固定用ネジ止め貫通穴
−が付くようにしである。また切断が容易な様に外部リ
ード(至)は基板支持体−よりも厚さが薄く選定されか
つ第7図に示す如くボンディングしやすい様に外部リー
ドと基板支持体に段差を設けである。
部に付き、上方の中央部に放熱板固定用ネジ止め貫通穴
−が付くようにしである。また切断が容易な様に外部リ
ード(至)は基板支持体−よりも厚さが薄く選定されか
つ第7図に示す如くボンディングしやすい様に外部リー
ドと基板支持体に段差を設けである。
上述の様なリード・フレーム(第7図)を準備し次に半
導体ペレッ) C11) ’k ノ・ンダ等で同、着す
る。
導体ペレッ) C11) ’k ノ・ンダ等で同、着す
る。
そしてさらにAuまたはAlでワイヤボンドし電気的に
接続される。また半導体ベレットの保護のために保護用
樹脂(ロ)を付着させても良い。
接続される。また半導体ベレットの保護のために保護用
樹脂(ロ)を付着させても良い。
次にリード・フレーム(第7図)を上金型−と下金型(
至)で挾持する。外部リードに)は従来の様に挾持する
。そして外部リードとは反対側の基板支持体(至)を挾
持する方法が本発明の特徴とする所である。上金型■と
下金型輪の一部に少なくとも一対の突起状の挟持体−を
形成させる。これは第8図を参考すればわかるように挟
持体は上金型(ロ)に2ケ所、下金型(ハ)に2ケ所あ
り、上、下金型が合わさるとVの字状の挾持体■になる
。このVの字の挟持体@(至)の内側のテーパ一部が基
板支持体01)端部の角に線接触する。本実施例では2
ケ所示しであるが少なくとも1箇所あれば良くかつ一部
と線接触すれば良い。従って下金型(至)にリード・フ
レームを所定の所へ置さ、そして上金型(ロ)とで挾持
するとリード・フレームはずれも起こらず安定する。
至)で挾持する。外部リードに)は従来の様に挾持する
。そして外部リードとは反対側の基板支持体(至)を挾
持する方法が本発明の特徴とする所である。上金型■と
下金型輪の一部に少なくとも一対の突起状の挟持体−を
形成させる。これは第8図を参考すればわかるように挟
持体は上金型(ロ)に2ケ所、下金型(ハ)に2ケ所あ
り、上、下金型が合わさるとVの字状の挾持体■になる
。このVの字の挟持体@(至)の内側のテーパ一部が基
板支持体01)端部の角に線接触する。本実施例では2
ケ所示しであるが少なくとも1箇所あれば良くかつ一部
と線接触すれば良い。従って下金型(至)にリード・フ
レームを所定の所へ置さ、そして上金型(ロ)とで挾持
するとリード・フレームはずれも起こらず安定する。
そして外部リード(至)側或いは基板支持体側より樹脂
を注入させる。樹脂が硬化したらリード・フレームを切
断するわけであるが従来は第5図の様に基板支持体支持
用リードebがあり、これを切断しなくてはならなかっ
た。その切断面は露出しており短絡や経時変化等の心配
があった。本考案においては切断工程が外部リード(至
)のみであり、かつ突起状の挟持体■と基板支持体が線
接触で挾持するため露出面積は極小面積ですむ。また露
出面は第8図で示すように内部に入り込んであるので他
の物体との接触も考えられず短絡の心配もいらない。ま
た切断工数や材料費の減少、コストの低下という効果な
表わす。
を注入させる。樹脂が硬化したらリード・フレームを切
断するわけであるが従来は第5図の様に基板支持体支持
用リードebがあり、これを切断しなくてはならなかっ
た。その切断面は露出しており短絡や経時変化等の心配
があった。本考案においては切断工程が外部リード(至
)のみであり、かつ突起状の挟持体■と基板支持体が線
接触で挾持するため露出面積は極小面積ですむ。また露
出面は第8図で示すように内部に入り込んであるので他
の物体との接触も考えられず短絡の心配もいらない。ま
た切断工数や材料費の減少、コストの低下という効果な
表わす。
(へ)発明の効果
本発明で作製した樹脂封止型半導体装置は突起状挾持体
(至)を使用することKより基板支持体側のリード・フ
レームの切断を必要とせず、更に突起状挟持体−で挾持
するため放熱板等との短絡事故の心配も不要となる。そ
して切断工数や材料費の減少、コストの低下が可能とな
る。
(至)を使用することKより基板支持体側のリード・フ
レームの切断を必要とせず、更に突起状挟持体−で挾持
するため放熱板等との短絡事故の心配も不要となる。そ
して切断工数や材料費の減少、コストの低下が可能とな
る。
第1図、第2図、第4図は樹脂封止型半導体装置の従来
例、第3図は第2図のリード・フレームが金型で挾持さ
れた時の断面図、第5図は第4図で使用されるリード・
フレームの平面図、第6図は本実施例で突起状挟持体で
挾持した時の金型どリード・フレームとの断面図、第7
図は本実施例であるリード・フレーム、第8図は本実施
例の概略図、第9図は第8図におけるI−1’の断面図
。 主な図番の説明 6η・・・半導体ペレット、 (2)・・・基板支持体
、(ト)・・・ネジ止め用貫通穴金型、 (財)・・・
保護用樹脂、(至)・・・樹脂、 (至)・・・外部リ
ード、 @弼・・・挾持体、翰・・・突起状挾持体、
(6)・・・終端部、 Gl・・・ネジ止め用貫通穴。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 靜 夫
例、第3図は第2図のリード・フレームが金型で挾持さ
れた時の断面図、第5図は第4図で使用されるリード・
フレームの平面図、第6図は本実施例で突起状挟持体で
挾持した時の金型どリード・フレームとの断面図、第7
図は本実施例であるリード・フレーム、第8図は本実施
例の概略図、第9図は第8図におけるI−1’の断面図
。 主な図番の説明 6η・・・半導体ペレット、 (2)・・・基板支持体
、(ト)・・・ネジ止め用貫通穴金型、 (財)・・・
保護用樹脂、(至)・・・樹脂、 (至)・・・外部リ
ード、 @弼・・・挾持体、翰・・・突起状挾持体、
(6)・・・終端部、 Gl・・・ネジ止め用貫通穴。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 靜 夫
Claims (1)
- (1)少なくとも1個の共通細条と該共通細条から同一
方向へ延びる複数本の外部リードと該外部リードの1本
の先端部に繋がる放熱板を兼ねる基板支持体とを具備す
るリード・フレームを準備し、前記基板支持体上に半導
体ペレットを固着し、半導体ペレットと外部リードとを
所定の手段を用いて電気的に接続し、前記基板支持体の
上面および下面に樹脂を所定の厚さで注入できかつ金型
内に基板支持体を浮かせられるよう少なくとも1対の突
起状挟持体のテーパ一部で外部リードとは反対側の基板
支持体端面な挾持し、かつ外部リードは金凰で挾持する
ことを特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59036679A JPS60180127A (ja) | 1984-02-27 | 1984-02-27 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59036679A JPS60180127A (ja) | 1984-02-27 | 1984-02-27 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60180127A true JPS60180127A (ja) | 1985-09-13 |
JPH0234457B2 JPH0234457B2 (ja) | 1990-08-03 |
Family
ID=12476536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59036679A Granted JPS60180127A (ja) | 1984-02-27 | 1984-02-27 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60180127A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63303580A (ja) * | 1987-06-04 | 1988-12-12 | Olympus Optical Co Ltd | 固体撮像装置 |
JPH02114542A (ja) * | 1988-10-24 | 1990-04-26 | Rohm Co Ltd | 半導体装置におけるモールド部の成形装置 |
US5018003A (en) * | 1988-10-20 | 1991-05-21 | Mitsubishi Denki Kabushiki Kaisha | Lead frame and semiconductor device |
JP2002252319A (ja) * | 2001-02-23 | 2002-09-06 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法、並びにリードフレーム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53118478A (en) * | 1977-03-25 | 1978-10-16 | Hitachi Ltd | Resin molded products, their manufacture, and molding tool for it |
-
1984
- 1984-02-27 JP JP59036679A patent/JPS60180127A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53118478A (en) * | 1977-03-25 | 1978-10-16 | Hitachi Ltd | Resin molded products, their manufacture, and molding tool for it |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63303580A (ja) * | 1987-06-04 | 1988-12-12 | Olympus Optical Co Ltd | 固体撮像装置 |
US5018003A (en) * | 1988-10-20 | 1991-05-21 | Mitsubishi Denki Kabushiki Kaisha | Lead frame and semiconductor device |
US5096853A (en) * | 1988-10-20 | 1992-03-17 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing a resin encapsulated semiconductor device |
JPH02114542A (ja) * | 1988-10-24 | 1990-04-26 | Rohm Co Ltd | 半導体装置におけるモールド部の成形装置 |
JP2002252319A (ja) * | 2001-02-23 | 2002-09-06 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法、並びにリードフレーム |
JP4728490B2 (ja) * | 2001-02-23 | 2011-07-20 | 日本インター株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0234457B2 (ja) | 1990-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5902959A (en) | Lead frame with waffled front and rear surfaces | |
JPH08255860A (ja) | リードフレームおよびリードフレームを形成する方法 | |
JPS60180127A (ja) | 樹脂封止型半導体装置の製造方法 | |
US10651109B2 (en) | Selective plating of semiconductor package leads | |
JPH038113B2 (ja) | ||
JP2532826B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS60193365A (ja) | リ−ドフレ−ム | |
JPH04174547A (ja) | 表面実装型電力用半導体装置 | |
JP2704932B2 (ja) | 放熱基板およびその製造方法ならびに半導体装置 | |
JPH0234456B2 (ja) | ||
JPH01133329A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS62120035A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH04340237A (ja) | 樹脂封止形半導体装置の製造方法 | |
JPH04196471A (ja) | 半導体装置 | |
JPH0870087A (ja) | リードフレーム | |
KR100575859B1 (ko) | 볼 그리드 어레이 패키지 | |
JPH0333068Y2 (ja) | ||
JPH01293553A (ja) | 樹脂封止型半導体装置用リードフレーム | |
JPS60178636A (ja) | 半導体装置 | |
JPH01105550A (ja) | 樹脂封止型半導体装置の製造方法 | |
KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
JPS55151341A (en) | Semiconductor device | |
KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
JPS63248155A (ja) | 半導体装置 | |
KR940002775Y1 (ko) | 반도체 장치용 리드 프레임 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |