JPH01133329A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPH01133329A JPH01133329A JP62292404A JP29240487A JPH01133329A JP H01133329 A JPH01133329 A JP H01133329A JP 62292404 A JP62292404 A JP 62292404A JP 29240487 A JP29240487 A JP 29240487A JP H01133329 A JPH01133329 A JP H01133329A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- resin
- substrate support
- insulating layer
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 239000008188 pellet Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000000465 moulding Methods 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は樹脂型半導体装置の製造方法に関する。
（ロ）従来の技術
一般に樹脂封止型半導体装置は製品のコストや加工性ま
た量産性などの点で金属封止型半導体装置に勝っている
が、放熱性の点では劣っている。
た量産性などの点で金属封止型半導体装置に勝っている
が、放熱性の点では劣っている。
しかし近年大電力用樹脂封止型半導体装置において放熱
性の良いものが考案されて来ている。
性の良いものが考案されて来ている。
第２図の場合基板支り体（２２）が直接露出させてあり
放熱性は大変良い、しかし放熱板を装着する場合基板支
持体（２２）と放熱板との間に絶縁板を介在させる必要
があり煩雑であった。この絶縁板を省くことを目的とし
た改良例が特開昭５７−１４７２６０号公報により第３
図〜第５図に示されている。つまりマイカ板の装着工程
を省くため第３図の如く基板支持体（２２）の下面に薄
い樹脂層を設けた。
放熱性は大変良い、しかし放熱板を装着する場合基板支
持体（２２）と放熱板との間に絶縁板を介在させる必要
があり煩雑であった。この絶縁板を省くことを目的とし
た改良例が特開昭５７−１４７２６０号公報により第３
図〜第５図に示されている。つまりマイカ板の装着工程
を省くため第３図の如く基板支持体（２２）の下面に薄
い樹脂層を設けた。
第４図は第３図の樹脂封止型半導体装置を形成する工程
において金型（２７）（２８）がリード・フレームを挾
持したときの断面図である。この様な構造で樹脂注入を
行なうと基板支持体（２２）は樹脂の抵抗にあって水平
を保てなくなる。また第５図に示す如く樹脂抵抗に対し
基板支持体（２２）が水平を保つよう基板支持体の前方
に基板支持体支持用リード（３１’）を伸ばしかつ共通
細条（２６）を上金型（２７）と下金型（２８）で挾持
した。
において金型（２７）（２８）がリード・フレームを挾
持したときの断面図である。この様な構造で樹脂注入を
行なうと基板支持体（２２）は樹脂の抵抗にあって水平
を保てなくなる。また第５図に示す如く樹脂抵抗に対し
基板支持体（２２）が水平を保つよう基板支持体の前方
に基板支持体支持用リード（３１’）を伸ばしかつ共通
細条（２６）を上金型（２７）と下金型（２８）で挾持
した。
（ハ）発明が解決しようとする問題点
第４図で示した如く、方法では確かに基板支持体（２）
には樹脂抵抗に対して安定となる。しかしながら、この
様な方法では基板支持体支持用り−ド（３１’ ）の部
分が材料的に無駄になり、また切断の余分な工数がかか
りフレーム寸法に精度が必要となる。
には樹脂抵抗に対して安定となる。しかしながら、この
様な方法では基板支持体支持用り−ド（３１’ ）の部
分が材料的に無駄になり、また切断の余分な工数がかか
りフレーム寸法に精度が必要となる。
更に切断したとき基板支持体支持用リード（３１゛）の
断面部が露出するため高耐圧用のチップを実装すると断
面部から放電するため断面部を樹脂でコートしなければ
ならず工数が増える問題点があった。
断面部が露出するため高耐圧用のチップを実装すると断
面部から放電するため断面部を樹脂でコートしなければ
ならず工数が増える問題点があった。
（ニ）問題点を解決するための手段
本発明は上述した問題点に鑑みて為されたものであり、
少なくとも１個の共通細条と共通細条から同一方向へ延
びる複数本の外部リードと外部リードの１本の先端部に
つながる放熱板を兼ねる基板支持体の表裏面の一部分に
絶縁層を有するリード・フレームを準備し、基板支持体
上に半導体ペレットを固着し、半導体ペレットと外部リ
ードとを所定の手段を用いて電気的に接続し、基板支持
体の上面及び下面に樹脂を所定の厚さで注入できる金型
に基板支持体を固定する位置決めピンを押入し、金型で
外部リードを挾持すると共に絶縁層を介して位置決めピ
ンで基板支持体を挾持して金型内に樹脂を注入して解決
する。
少なくとも１個の共通細条と共通細条から同一方向へ延
びる複数本の外部リードと外部リードの１本の先端部に
つながる放熱板を兼ねる基板支持体の表裏面の一部分に
絶縁層を有するリード・フレームを準備し、基板支持体
上に半導体ペレットを固着し、半導体ペレットと外部リ
ードとを所定の手段を用いて電気的に接続し、基板支持
体の上面及び下面に樹脂を所定の厚さで注入できる金型
に基板支持体を固定する位置決めピンを押入し、金型で
外部リードを挾持すると共に絶縁層を介して位置決めピ
ンで基板支持体を挾持して金型内に樹脂を注入して解決
する。
（＊）作用
この様に本発明に依れば、金型に基板支持体を固定する
位置決めピンを挿入して基板支持体の表裏面に設けられ
た絶縁層を介して位置決めピンで基板支持体を挾持して
金型内に樹脂を注入することにより、樹脂モールド時に
完全な絶縁処理を行なうことができると共に位置決めピ
ンで基板支持体が固定されるので樹脂注入時に基板支持
体の位置ズレを助士することができる。
位置決めピンを挿入して基板支持体の表裏面に設けられ
た絶縁層を介して位置決めピンで基板支持体を挾持して
金型内に樹脂を注入することにより、樹脂モールド時に
完全な絶縁処理を行なうことができると共に位置決めピ
ンで基板支持体が固定されるので樹脂注入時に基板支持
体の位置ズレを助士することができる。
（へ）実施例
以下に第１図Ａ乃至第１図Ｃに示した実施例に基づいて
本発明の詳細な説明する。 ・本発明の様な消費電
力の大きな場合リード・フレームの材料は熱伝導の良好
な銅系材料が用いられプレスやホトエツチング等で加工
される。
本発明の詳細な説明する。 ・本発明の様な消費電
力の大きな場合リード・フレームの材料は熱伝導の良好
な銅系材料が用いられプレスやホトエツチング等で加工
される。
本発明の第１の特徴はリード・フレームの基板支持体（
２）の表裏面の一部に絶縁層（１２）を設けるところに
ある。絶縁層（１２）はリード・フレーム加工後の熱処
理に対応できる耐熱性の優れたポリイミド系の樹脂を用
い、プレスあるいはホトエツチング等でリード・フレー
ムを形成する前の板状の材料時に厚さ０．２１１１１１
以上のポリイミド樹脂が接着剤で固着される。上述の事
項を適当に加工処理し作製さ５れたリード・フレームが
第１図Ａに示されている。本実施例では１個の共通細条
（１）に同一方向へ・３本の外部リードが伸びている。
２）の表裏面の一部に絶縁層（１２）を設けるところに
ある。絶縁層（１２）はリード・フレーム加工後の熱処
理に対応できる耐熱性の優れたポリイミド系の樹脂を用
い、プレスあるいはホトエツチング等でリード・フレー
ムを形成する前の板状の材料時に厚さ０．２１１１１１
以上のポリイミド樹脂が接着剤で固着される。上述の事
項を適当に加工処理し作製さ５れたリード・フレームが
第１図Ａに示されている。本実施例では１個の共通細条
（１）に同一方向へ・３本の外部リードが伸びている。
そ、して中央の外部リード（３）は放熱板も兼ねる基板
支持体（２）とつながっている。ここで基板支持体（２
）の先端部付近の斜線領域が絶縁層（１２〉である。ま
た両端の外部リード（３）は共通細条（１）より伸び終
端部（４）はやや広い面積でボンディング作業を効率良
く行なえる様にしである。基板支持体（２）は半導体ペ
レット（５）がやや下方中央部に付き、上方の中央部に
放熱板固定用ネジ止め貫通穴（６）が付くようにしであ
る。また切断が容易な様に外部リード（３）は基板支持
体（２）よりも厚さが薄く選定されポンディングしやす
い様に外部リード（３）と基板支持体（４）に段差を設
けである。
支持体（２）とつながっている。ここで基板支持体（２
）の先端部付近の斜線領域が絶縁層（１２〉である。ま
た両端の外部リード（３）は共通細条（１）より伸び終
端部（４）はやや広い面積でボンディング作業を効率良
く行なえる様にしである。基板支持体（２）は半導体ペ
レット（５）がやや下方中央部に付き、上方の中央部に
放熱板固定用ネジ止め貫通穴（６）が付くようにしであ
る。また切断が容易な様に外部リード（３）は基板支持
体（２）よりも厚さが薄く選定されポンディングしやす
い様に外部リード（３）と基板支持体（４）に段差を設
けである。
上述の様なリード・フレームを準備し次に第１図Ｂに示
す如く、半導体ペレット（５）をハンダ等で固着する。
す如く、半導体ペレット（５）をハンダ等で固着する。
そしてさらにＡｕまたはＡ１でワイヤボンドし電気的に
接続される。また半導体ペレット（５）の保護のために
保護用樹脂（７）を付着させても良い。
接続される。また半導体ペレット（５）の保護のために
保護用樹脂（７）を付着させても良い。
次にリード・フレームを上金型（８）と下金型（９）で
挾持する。このとき外部リード（３）は従来の様に挾持
する。
挾持する。このとき外部リード（３）は従来の様に挾持
する。
本発明の第２の特徴は第１図Ｂに示す如く、上金型（８
）及び下金型（９）に基板支持体（２）を固定する位置
決めピン（１０）を挿入して、基板支持体（２）の表裏
面に設けた絶縁層（１２）を介して支持体（２）を位置
決めピン（１０）で固定するところにある。ここでは上
金型（８）と下金型（９）の両方に位置決めピン（１０
）を配置し上下で絶縁Ｂ（１２）を介して基板支持体（
２）を挾持し工いるが上金型（８）あるいは下金型（９
〉側のみに位置決めピン（１０）を挿入して絶縁層（１
２〉を介して基板支持体（２）を固定することも可能で
ある。
）及び下金型（９）に基板支持体（２）を固定する位置
決めピン（１０）を挿入して、基板支持体（２）の表裏
面に設けた絶縁層（１２）を介して支持体（２）を位置
決めピン（１０）で固定するところにある。ここでは上
金型（８）と下金型（９）の両方に位置決めピン（１０
）を配置し上下で絶縁Ｂ（１２）を介して基板支持体（
２）を挾持し工いるが上金型（８）あるいは下金型（９
〉側のみに位置決めピン（１０）を挿入して絶縁層（１
２〉を介して基板支持体（２）を固定することも可能で
ある。
下金型（９）の所定の位置にリード・フレームを置き、
そして上金型（８）と一体形成されたネジ止め用貫通大
金型（８゛）をリード・フレームのネジ止め用貫通穴（
６）内に挿入する様に上下金型（８）（９）でリード・
フレームを挾持する。
そして上金型（８）と一体形成されたネジ止め用貫通大
金型（８゛）をリード・フレームのネジ止め用貫通穴（
６）内に挿入する様に上下金型（８）（９）でリード・
フレームを挾持する。
このとき、上下金型（８）（９）には位置決めピン（１
０）が挿入されているので基板支持体（２）は上下から
固定される。即ち、上下金型（８）（９）内に配置され
たリード・フレームは、外部リード（３）と基板支持体
（２）との二カ所で固定することができる。
０）が挿入されているので基板支持体（２）は上下から
固定される。即ち、上下金型（８）（９）内に配置され
たリード・フレームは、外部リード（３）と基板支持体
（２）との二カ所で固定することができる。
固定した後、外部リード（３）側あるいは基板支持体（
２）側よりエポキシ系の樹脂（１１）を注入する。
２）側よりエポキシ系の樹脂（１１）を注入する。
この様に本発明に依れば、切断工程が外部リードのみで
あると共に基板支持体を固定していた位置決めピンの固
定部分も第１図Ｃに示す様に絶縁層で覆われるので樹脂
モールド工程時に完全絶縁が行なえる。
あると共に基板支持体を固定していた位置決めピンの固
定部分も第１図Ｃに示す様に絶縁層で覆われるので樹脂
モールド工程時に完全絶縁が行なえる。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、基板支持体の表
裏面に絶縁層を設け、金型の位置決めピンで絶縁層を介
して基板支持体を固定し樹脂注入することにより、モー
ルド時に完全絶縁が行なえる。
裏面に絶縁層を設け、金型の位置決めピンで絶縁層を介
して基板支持体を固定し樹脂注入することにより、モー
ルド時に完全絶縁が行なえる。
また本発明の工程において、位置決めピンは樹脂硬化後
、離型用イジェクトビンとして使用できる利点がある。
、離型用イジェクトビンとして使用できる利点がある。
第１図Ａ乃至第１図Ｃは本発明の詳細な説明する平面図
及び断面図、第２図乃至第５図は従来例を示す断面図で
ある。 （２）・・・基板支持体、 （３）・・・外部リード、
（８）（９）・・・金型、 （１０）・・・位置決め
ピン、 （１１）・・・樹脂、 （１２）・・・絶縁層
。
及び断面図、第２図乃至第５図は従来例を示す断面図で
ある。 （２）・・・基板支持体、 （３）・・・外部リード、
（８）（９）・・・金型、 （１０）・・・位置決め
ピン、 （１１）・・・樹脂、 （１２）・・・絶縁層
。
Claims (1)
- （１）少なくとも１個の共通細条と前記共通細条から同
一方向へ延びる複数本の外部リードと前記外部リードの
１本の先端部につながる放熱板を兼ねる基板支持体の表
裏面の一部分に絶縁層を有するリード・フレームを準備
し、前記基板支持体上に半導体ペレットを固着し、半導
体ペレットと外部リードとを所定の手段を用いて電気的
に接続し、前記基板支持体の上面及び下面に樹脂を所定
の厚さで注入できる金型に前記基板支持体を固定する位
置決めピンを挿入し、前記金型で前記外部リードを挾持
すると共に前記絶縁層を介して前記位置決めピンで前記
基板支持体を挾持し前記金型内に前記樹脂を注入するこ
とを特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292404A JPH01133329A (ja) | 1987-11-19 | 1987-11-19 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292404A JPH01133329A (ja) | 1987-11-19 | 1987-11-19 | 樹脂封止型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01133329A true JPH01133329A (ja) | 1989-05-25 |
Family
ID=17781344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62292404A Pending JPH01133329A (ja) | 1987-11-19 | 1987-11-19 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01133329A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0574662A3 (en) * | 1992-06-15 | 1994-05-25 | Motorola Inc | Insulated semiconductor package |
| DE112005003802B4 (de) * | 2005-12-29 | 2013-12-12 | Infineon Technologies Ag | Verfahren zum Herstellen eines elektronischen Bauteils |
-
1987
- 1987-11-19 JP JP62292404A patent/JPH01133329A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0574662A3 (en) * | 1992-06-15 | 1994-05-25 | Motorola Inc | Insulated semiconductor package |
| DE112005003802B4 (de) * | 2005-12-29 | 2013-12-12 | Infineon Technologies Ag | Verfahren zum Herstellen eines elektronischen Bauteils |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5527740A (en) | Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities | |
| JP3491003B2 (ja) | チップサイズパッケージ半導体 | |
| US7495323B2 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| US20040100772A1 (en) | Packaged microelectronic component assemblies | |
| US8921159B2 (en) | Stacked interposer leadframes | |
| JPH10313082A (ja) | 半導体装置とその製造方法 | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| US20200020607A1 (en) | Selective Plating of Semiconductor Package Leads | |
| JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
| JPH01133329A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH038113B2 (ja) | ||
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH08241940A (ja) | 半導体装置およびその製造方法 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JP2532826B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2696532B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01105550A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0234457B2 (ja) | ||
| JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
| JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 | |
| JPH05267503A (ja) | 半導体装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JPH0810951Y2 (ja) | 電力半導体装置 | |
| JPS60175434A (ja) | 樹脂封止型半導体装置の製造方法 |