JPS60175434A - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法

Info

Publication number
JPS60175434A
JPS60175434A JP59032135A JP3213584A JPS60175434A JP S60175434 A JPS60175434 A JP S60175434A JP 59032135 A JP59032135 A JP 59032135A JP 3213584 A JP3213584 A JP 3213584A JP S60175434 A JPS60175434 A JP S60175434A
Authority
JP
Japan
Prior art keywords
resin
substrate support
lead frame
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59032135A
Other languages
English (en)
Other versions
JPH0234456B2 (ja
Inventor
Makoto Ishihara
石原　眞
Shoji Otsubo
大坪　昌二
Kyozo Kajiwara
梶原　恭三
Takashi Emura
隆志 江村
Tadahiko Tanaka
田中　忠彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP59032135A priority Critical patent/JPS60175434A/ja
Publication of JPS60175434A publication Critical patent/JPS60175434A/ja
Publication of JPH0234456B2 publication Critical patent/JPH0234456B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は大きな熱を発生する大電力用樹脂封止型半導体
装置の製造方法に関するものである。
（ロ）従来技術 一般に樹脂封止型半導体装置は製品のコストや加工性ま
た量産性などの点で金属封止型半導体装置に勝っている
が放熱性の点では劣っている。しかし近年大電力用樹脂
封止凰半導体装置において放熱性の良いものが考案され
ている。
放熱性を良くするため基板支持体を直接露出させ薄いマ
イカ板等を絶縁用のスペーサとして使用し放熱板と熱的
に結合をさせていた。しかし作業上煩雑で短絡等の事故
発生を起こす欠点を有していた。近年マイ力板装着の煩
雑さを取除くため特開昭５７−１４７２６０号公報を参
照すると、第１図のように基板支持体（２）の下側に薄
く樹脂層を設け、基板支持体の安定性をあげるため圧基
板支持体支持用フレームα５を金型で挾持する方法が考
えられていた。そして基板支持体支持用フレーム（ロ）
側より樹脂注入をし硬化波縞３図のように切断して終了
した。ところが第２図の基板支持体支持用フレームαυ
は巾の広い大きなもので材料的に無駄であり切断の余分
な工数やフレーム寸法に精度が必要となる。また第３図
に示す如く基板支持体支持用フレームの切断面（２）が
露出されており短絡や経時変化等の恐れがある。
（ハ）発明の目的 本発明は斯る欠点を回避した樹脂封止型半導体装置の製
造方法に関するものである。
に）発明の構成 本発明は第４図より第９図に示す如く、少なくとも１個
の共通細条ｅυと該共通細条０′Ｄから同一方向へ延び
る複数本の外部リード（ホ）と該外部リードの１本の先
端部に繋がる放熱板を兼ねる基板支持体幹とを具備する
リード・フレームを準備し、前記基板支持体（イ）上に
半導体ペレット（２）を固着し、半導体ペレしト（２Ｄ
と外部リード（イ）とを所定の手段を用いて電気的に接
続し、前記基板支持体（イ）の上面および下面に樹脂に
）を所定の厚さで注入できかつ金型＠（ハ）内に基板支
持体（イ）を浮かせられるよう少なくとも１対の挾持体
翰で外部リード（ホ）とは反対側の基板支持体幹を挾持
しかつ基板支持体（イ）と挾持体翰の間には所定の樹脂
注入間隙を設け、外部リード（ホ）は金型で挾持するこ
とを特徴とする樹脂封止型半導体装置の製造方法に関す
るものである。
（ホ）実施例 以下図を参照しながら本発明の一実施例を詳細に説明す
る。本発明のように消費電力の大きな場合リードフレー
ムの材料は熱伝導の良好な銅・燐青銅が用いられプレス
やホトエツチング等で加工される。そして加ｉ後リード
・フレームはチップのマウント、ボンディングやリード
部分の耐蝕性、ハンダ付は性を良くするためにＡｕ−Ａ
ｇ−８ｎなどのメッキが施される。また部分的にＡ７を
蒸着する場合もある。上述の事項を適当に加工処理し作
製されたリード・フレームが第５図第６図に示す如く金
型に挾持される。第４図で示す本実施例のリード・フレ
ームにおいては１個の共通細条６カに同一方向へそれぞ
れ３本の外部リードが伸びている。そして中央の外部リ
ードは放熱板を兼ねる基板支持体（２）と繋がっている
。また両端の外部リードは共通細条ｃ１１）より伸び途
中で何も接続されず、終端部Ｏ力はやや広い面積でボン
ディング作業を効率良く行えるようにしである。半導体
ペレソ）？２１）は基板支持体（イ）のやや下方中央部
に固着され、放熱板固定用ネジ止め貫通穴的が上方の中
央部に設けられるようにしである。また切断が容易なよ
うに外部リード（ホ）は基板支持体幹よりも厚さが薄く
選定されかつボンディングし易い様に外部リード（２）
と基板支持体（イ）に段差を設けである。
上述の様なリード・フレーム（第４図）を準備し次に半
導体ペレットシυをハンダ付は等で固着する。そしてさ
らにＡｕまたはＡｌでワイヤ・ボンドし電気的に接続さ
れる。また半導体ペレットの保睦のために保護用樹脂（
２）を付着させても良い。
次にリード・フレーム（第４図）な上金型−と下金型−
で挾持する。外部リード（ホ）は従来の様に挾持する。
そして外部リードとは反対側の基板支持体（２）の配置
法が本発明の特徴とする所である。
第５図のように上金型■と下金型（ハ）の一部に少なく
とも一対の突起状の挾持体翰を形成する。これは第８図
を参考にして下さればわかる様に挟持体は上金型に）に
２ケ所、下金型−に２ケ所あり、上、下金型が合わさる
と２対の挟持体（イ）になる。この突起状の挟持体−で
基板支持体（イ）を挾持できＩＪ−ド・フレームを金型
内に配置できる。
また別の実施例として第６図のように上金型−と下金型
−の一部に少なくとも一対の■の字状の挾持体翰を形成
する。これは第９図を参考にして下さればわかるように
挟持体が上金型に２ケ所下金型に２ケ所ある。この２対
の挟持体で形成されるＶの字の内側のテーパ一部が基板
支持体（イ）端部の角に線接触することでリード・フレ
ームを金型内に配置できる。
そして両実施例とも基板支持体（イ）と挾持体（イ）の
樹脂注入間隙約数１０μｍを設ける。本実施例では上下
４箇所間隙が設けられている。またこの間隙により上下
に対するズレを生じるが極めて薄いので問題はない。こ
れは従来は基板支持体幹が露出してしまうが、この間隙
を設けることで露出面に薄く樹脂膜を付は露出による半
導体装置の影響を取り除ける。
そして外部１川−ド翰側或いは反対側より樹脂を注入さ
せ樹脂が硬化したらリード・フレームを切断する。従来
は第４図の様に基板支持体支持用リードがありこれも切
断する必要があった。そしてその切断面は露出しており
短絡や経時変化等の心配があった。本考案においては切
断工程が外部リード（ホ）のみでありかつ基板支持体（
２）と挟持体翰に間隙を設けであるため樹脂がその間隙
へ侵入してゆき基板支持体露出の心配も不要となる。
（へ）発明の効果 本発明で作製した樹脂封止型半導体装置は突起状挟持体
−を使用し、基板支持体（２）と突起状挟持体−にある
範囲内で間隙を設けであるため樹脂がその間隙間へ侵入
してゆき基板支持体露出の心配が不要となる。また第２
図に示す如く基板支持体支持用リードαηが必要でない
為外部リードのみ切断すれば良い。つまり放熱板等との
短絡事故が発生せず、基板支持体支持用リードが不要で
あるため材料の減少、コストの低下が可能である。
【図面の簡単な説明】
第１図は樹脂封止型半導体装置の従来例、第２図は第１
図により作製したリード・フレームに着いている半導体
装置図、第３図は第２図のリード・フレームを切断した
半導体装置図、第４図は本発明で使用したリード・フレ
ームの１例、第５図、第６図は第４図のリード・フレー
ムの金型による挟持方法の概略図、第７図は第５図、第
６図より作製したリード・フレームについている半導体
装置図、第８図、第９図は各々第５図、第６図により作
製したものの切断後の半導体装置図。 主な図番の説明 Ｑη・・・半導体ペレット、　翰・・・基板支持体、（
ホ）・・・ネジ止め用貫通穴金型、　（財）・・・保護
用樹脂、■・・・樹脂、　（ホ）・・・外部リード、　
（財）・・・上金凰、翰・・・下金型、　翰・・・突起
状挟持体。 出願人　三洋電機株式会社　外１名 代理人　弁理士　佐　野　静　夫

Claims (1)

    【特許請求の範囲】
  1. （１）少なくとも１個の共通細条と該共通細条から同一
    方向へ延びる複数本の外部リードと該外部リードの１本
    の先端部に繋がる放熱板を兼ねた基板支持体とを具備す
    るリード・フレームを準備し、前記基板支持体上に半導
    体ペレットを固着し、半導体ペレットと外部リードとを
    所定の手段を用いて電気的に接続し、前記基板支持体の
    上面およびＦ面に樹脂を所定の厚さで注入できかつ金型
    内に基板支持体を浮かせられるよう少なくとも１対の挾
    持体で外部リードとは反対側の基板支持体を挾持しかつ
    基板支持体と挾持体の間は所定の樹脂注入間隙を設け、
    外部リードは金型で挾持することを特徴とする樹脂封止
    型半導体装置の製造方法。
JP59032135A 1984-02-21 1984-02-21 樹脂封止型半導体装置の製造方法 Granted JPS60175434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59032135A JPS60175434A (ja) 1984-02-21 1984-02-21 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59032135A JPS60175434A (ja) 1984-02-21 1984-02-21 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60175434A true JPS60175434A (ja) 1985-09-09
JPH0234456B2 JPH0234456B2 (ja) 1990-08-03

Family

ID=12350448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59032135A Granted JPS60175434A (ja) 1984-02-21 1984-02-21 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60175434A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230761A (ja) * 1989-03-02 1990-09-13 Sharp Corp リードフレームおよびこれを利用した半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53118478A (en) * 1977-03-25 1978-10-16 Hitachi Ltd Resin molded products, their manufacture, and molding tool for it

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53118478A (en) * 1977-03-25 1978-10-16 Hitachi Ltd Resin molded products, their manufacture, and molding tool for it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230761A (ja) * 1989-03-02 1990-09-13 Sharp Corp リードフレームおよびこれを利用した半導体装置

Also Published As

Publication number Publication date
JPH0234456B2 (ja) 1990-08-03

Similar Documents

Publication Publication Date Title
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
JPH10313082A (ja) 半導体装置とその製造方法
US4320412A (en) Composite material for mounting electronic devices
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
US4712127A (en) High reliability metal and resin container for a semiconductor device
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JPH06151657A (ja) 半導体装置及びその製造方法
JPS60175434A (ja) 樹脂封止型半導体装置の製造方法
JP2004296837A (ja) 半導体装置
JP2532826B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6227544B2 (ja)
JPH0234457B2 (ja)
JPH04174547A (ja) 表面実装型電力用半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
JPH01133329A (ja) 樹脂封止型半導体装置の製造方法
JP2725719B2 (ja) 電子部品及びその製造方法
KR100290785B1 (ko) 칩 사이즈 패키지의 제조방법
JPH0870087A (ja) リードフレーム
JPH01105550A (ja) 樹脂封止型半導体装置の製造方法
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法
JPS60110145A (ja) 樹脂封止型半導体装置
JPS61272956A (ja) ハイブリツド型半導体装置
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JPH0357619B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term