JPH0234457B2 - - Google Patents

Info

Publication number
JPH0234457B2
JPH0234457B2 JP59036679A JP3667984A JPH0234457B2 JP H0234457 B2 JPH0234457 B2 JP H0234457B2 JP 59036679 A JP59036679 A JP 59036679A JP 3667984 A JP3667984 A JP 3667984A JP H0234457 B2 JPH0234457 B2 JP H0234457B2
Authority
JP
Japan
Prior art keywords
lead
substrate support
resin
mold
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59036679A
Other languages
English (en)
Other versions
JPS60180127A (ja
Inventor
Kyozo Kajiwara
Takashi Emura
Shoji Ootsubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP59036679A priority Critical patent/JPS60180127A/ja
Publication of JPS60180127A publication Critical patent/JPS60180127A/ja
Publication of JPH0234457B2 publication Critical patent/JPH0234457B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は大きな熱を発生する大電力用樹脂封止
型半導体装置の製造方法に関するものである。
(ロ) 従来技術 一般に樹脂封止型半導体装置は製品のコストや
加工性また量産性などの点で金属封止型半導体装
置に勝つているが放熱性の点では劣つている。し
かし近年大電力用樹脂封止型半導体装置において
放熱性の良いものが考案されて来ている。
第１図の場合基板支持体２が直接露出させてあ
り放熱性は大変良い。しかし放熱板を装着する場
合基板支持体２と放熱板との間に絶縁板を介在さ
せる必要があり煩雑であつた。この絶縁板を省く
ことを目的とした改良例が特開昭57−147260号公
報により第２図〜第５図に示されている。つまり
マイカ板の装着工程を省くため第２図の如く基板
支持体２の下面に薄い樹脂層を設けた。
第３図は第２図の樹脂封止型半導体装置を形成
する工程において金型７，８がリード・フレーム
を挟持したときの断面図である。この様な構造で
樹脂注入をおこなうと基板支持体２は樹脂の抵抗
にあつて水平を保てなくなる。また第５図に示す
如く樹脂抵抗に対し基板支持体２が水平を保つよ
う基板支持体の前方に基板支持体支持用リード３
１′を伸ばしかつ共通細条３１を上金型７と下金
型８で挟持した。この場合確かに基板支持体２は
樹脂抵抗に対し安定となるが斯る方法では基板支
持体支持用リード３１′の部分が材料的に無駄に
なり、また切断の余分な工数がかかりフレーム寸
法に精度が必要となる。
(ハ) 発明の目的 本発明は斯る欠点を回避した樹脂封止型半導体
装置の製造方法に関するものである。
(ニ) 発明の構成 本発明は第６図〜第９図に示す如く、少なくと
も１個の共通細条４１と該共通細条４１から同一
方向へ延びる複数本の外部リード３６と該外部リ
ードの１本の先端に繋がる放熱板を兼ねる基板支
持体３２とを具備するリード・フレームを準備
し、前記基板支持体上に半導体ペレツト３１を固
着し、半導体ペレツトと外部リードとを所定の手
段を用いて電気的に接続し、前記基板支持体３２
の上面および下面に樹脂を所定の厚さで注入でき
かつ金型３７，３８内に基板支持体３２を浮かせ
られるよう少なくとも１対に突起状挟持体３９の
テーパー部で外部リードとは反対側の基板支持体
端面を挟持し、かつ外部リードは金型で挟持する
ことを特徴とする樹脂封止型半導体装置の製造方
法に関するものである。
(ホ) 実施例 以下図を参照しながら本発明の一実施例を詳細
に説明してゆく。本発明の様な消費電力の大きな
場合リード・フレームの材料は熱伝導の良好な銅
系材料が用いられプレスやホトエツチング等で加
工される。そして加工後リード・フレームはチツ
プのマウント、ボンデイングやリード部分の耐蝕
性、ハンダ付性を良くするためにAu・Ag・Ni・
Snなどのメツキが施される。上述の事項を適当
に加工処理し作製されたリード・フレームが第７
図に示されている。本実施例では１個の共通細条
４１に同一方向へ３本の外部リードが伸びてい
る。そして中央の外部リードは放熱板も兼ねる基
板支持体３２と繋がつている。また両側の外部リ
ードは共通細条より伸び終端部４２はやや広い面
積でボンデイング作業を効率良く行えるようにし
てある。基板支持体３２は半導体ペレツト３１が
やや下方中央部に付き、上方の中央部に放熱板固
定用ネジ止め貫通穴４３が付くようにしてある。
また切断が容易な様に外部リード３６は基板支持
体３２よりも厚さが薄く選定されかつ第７図に示
す如くボンデイングしやすい様に外部リードと基
板支持体に段差を設けてある。
上述の様なリード・フレーム（第７図）を準備
し次に半導体ペレツト３１をハンダ等で固着す
る。そしてさらにAuまたはAlでワイヤボンドし
電気的に接続される。また半導体ペレツトの保護
のために保護用樹脂３４を付着させても良い。
次にリード・フレーム（第７図）を上金型３７
と下金型３８で挟持する。外部リード３６は従来
の様に挟持する。そして外部リードとは反対側の
基板支持体３２を挟持する方法が本発明の特徴と
する所である。上金型３７と下金型３８の一部に
少なくとも一対の突起状を挟持体３９を形成させ
る。これは第８図を参考すればわかるように挟持
体は上金型３７に２ケ所、下金型３８に２ケ所あ
り、上、下金型が合わさるとＶの字状の挟持体３
９になる。このＶの字の挟持体３７，３８の内側
テーパー部が基板支持体３１端部の角に線接触す
る。本実施例では２ケ所示してあるが少なくとも
１箇所あれば良くかつ一部と線接触すれば良い。
従つて下金型３８にリード・フレームを所定の所
へ置き、そして上金型３７とで挟持するとリー
ド・フレームはいずれも起こらず安定する。
そして外部リード３６側或いは基板支持体側よ
り樹脂を注入させる。樹脂が硬化したらリード・
フレームを切断するわけであるが従来は第５図の
様に基板支持体支持用リード３１′があり、これ
を切断しなくてはならなかつた。その切断面は露
出しており短絡や経時変化等の心配があつた。本
考案においては切断工程が外部リード３６のみで
あり、かつ突起状の挟持体３９と基板支持体が線
接触で挟持するため露出面積は極小面積ですむ。
また露出面は第８図で示すように内部に入り込ん
であるので他の物体との接触も考えられず短絡の
心配もいらない。また切断工数や材料費の減少、
コストの低下という効果を表わす。
(ヘ) 発明の効果 本発明で作製した樹脂封止型半導体装置は突起
状挟持体３９を使用することにより基板支持体側
のリード・フレームの切断を必要とせず、更に突
起状挟持体３９で挟持するため放熱板等との短絡
事故の心配も不要となる。そして切断工数や材料
費の減少、コストの低下が可能となる。
【図面の簡単な説明】
第１図、第２図、第４図は樹脂封止型半導体装
置の従来例、第３図は第２図のリード・フレーム
が金型で挟持された時の断面図、第５図は第４図
で使用されるリード・フレームの平面図、第６図
は本実施例で突起状挟持体で挟持した時の金型と
リード・フレームとの断面図、第７図は本実施例
であるリード・フレーム、第８図は本実施例の概
略図、第９図は第８図における−′の断面図。 主な図番の説明、３１……半導体ペレツト、３
２……基板支持体、３３……ネジ止め用貫通穴金
型、３４……保護用樹脂、３５……樹脂、３６…
…外部リード、３７，３８……挟持体、３９……
突起状挟持体、４２……終端部、４３……ネジ止
め用貫通穴。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体ペレツトの固着部となる基板支持体に
    対して複数のリードが同一方向に延在し、複数個
    の前記基板支持体が前記リードの延在部分でのみ
    共通細条に保持されたリードフレームを金型でモ
    ールドする樹脂封止型半導体装置の製造方法にお
    いて、 前記金型は、リードを挟持する部分と、前記リ
    ードとは反対側の基板支持体の端部付近をそれと
    は間隔を有して挟持する少なくとも一対のテーパ
    状の挟持体とを有し、 前記金型内に、前記基板支持体のペレツト取り
    付け面とは反対側の面が前記金型の面に対して略
    一定の高さで浮いた状態となるように、前記リー
    ドを挟持する部分でリードを保持し且つ前記挟持
    体のテーパ部で前記基板支持体の角部に線接触す
    るようにこれを挟持することで前記リードフレー
    ムを保持し、 この状態で前記金型内に樹脂を注入することを
    特徴とする樹脂封止型半導体装置の製造方法。
JP59036679A 1984-02-27 1984-02-27 樹脂封止型半導体装置の製造方法 Granted JPS60180127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59036679A JPS60180127A (ja) 1984-02-27 1984-02-27 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59036679A JPS60180127A (ja) 1984-02-27 1984-02-27 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60180127A JPS60180127A (ja) 1985-09-13
JPH0234457B2 true JPH0234457B2 (ja) 1990-08-03

Family

ID=12476536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59036679A Granted JPS60180127A (ja) 1984-02-27 1984-02-27 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60180127A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839188B2 (ja) * 1987-06-04 1998-12-16 オリンパス光学工業株式会社 固体撮像装置
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
JP2528505B2 (ja) * 1988-10-24 1996-08-28 ローム株式会社 半導体装置におけるモ―ルド部の成形装置
JP4728490B2 (ja) * 2001-02-23 2011-07-20 日本インター株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53118478A (en) * 1977-03-25 1978-10-16 Hitachi Ltd Resin molded products, their manufacture, and molding tool for it

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53118478A (en) * 1977-03-25 1978-10-16 Hitachi Ltd Resin molded products, their manufacture, and molding tool for it

Also Published As

Publication number Publication date
JPS60180127A (ja) 1985-09-13

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
US7834433B2 (en) Semiconductor power device
JP3027512B2 (ja) パワーｍｏｓｆｅｔ
US20020119603A1 (en) Semiconductor device and method of manufacturing same
JP4917296B2 (ja) 半導体装置の製造方法
JP2857648B2 (ja) 電子部品の製造方法
KR960005039B1 (ko) 수지밀봉형 반도체장치
JPH0234457B2 (ja)
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2532826B2 (ja) 樹脂封止型半導体装置の製造方法
US20190229044A1 (en) Lead frame with plated lead tips
JPH038113B2 (ja)
JPH04174547A (ja) 表面実装型電力用半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
JPH0234456B2 (ja)
JPS6223097Y2 (ja)
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH01133329A (ja) 樹脂封止型半導体装置の製造方法
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JPH0870087A (ja) リードフレーム
KR200164521Y1 (ko) 티엘형 반도체 패키지
JPH01105550A (ja) 樹脂封止型半導体装置の製造方法
KR100575859B1 (ko) 볼 그리드 어레이 패키지
JPH0333068Y2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term