JPS6227544B2 - - Google Patents

Info

Publication number
JPS6227544B2
JPS6227544B2 JP53070078A JP7007878A JPS6227544B2 JP S6227544 B2 JPS6227544 B2 JP S6227544B2 JP 53070078 A JP53070078 A JP 53070078A JP 7007878 A JP7007878 A JP 7007878A JP S6227544 B2 JPS6227544 B2 JP S6227544B2
Authority
JP
Japan
Prior art keywords
base ribbon
integrated circuit
frame
ribbon
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53070078A
Other languages
English (en)
Other versions
JPS54161270A (en
Inventor
Yoshihiko Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7007878A priority Critical patent/JPS54161270A/ja
Publication of JPS54161270A publication Critical patent/JPS54161270A/ja
Publication of JPS6227544B2 publication Critical patent/JPS6227544B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

【発明の詳細な説明】 本発明は、集積回路装置として好適な、特に高
密度で実装することができ而も多様な回路機能を
提供することができる集積回路装置に用いられる
リードフレームに関するものである。
従来、この種の集積回路装置は、例えば第１図
に平面を示す如き構造の良導電性金属からなるリ
ードフレームが用いられていた。即ち、金、銀等
の良導電性金属１１が選択的に又は全面的に付着
形成されていて集積回路装置の外部電極用リード
として使用されるベースリボン１２上の前記金属
１１上の一部に、半導体集積回路を具備するシリ
コン等の半導体基板１３が単数個ダイボンデイン
グ法等により搭載される。前記金属１１は、メツ
キ法、蒸着法、印刷法等によりベースリボン１２
上に付着できるものである。ベースリボン１２
は、鉄とニツケルの合金、コバール、燐青銅等の
導電性金属を通常は素材とするものである。半導
体基板上の集積回路とベースリボンとの電気的接
続は、基板１３上の電極とベースリボンとを金や
アルミニウム等の細線１４によつて接続すること
によつて行なわれる。半導体基板を具備するベー
スリボンは、例えば第２図に側面図を示すよう
に、上下両側からモールド樹脂１５によつてサン
ドイツチ状に封止され、周辺部が切断除去されて
所要の形状に整形されるものである。
しかしながら、この種の集積回路装置は、半導
体集積回路を具備する基板を複数個必要とする場
合、あるいは500PF程度以上の容量のコンデンサ
や高精度の抵抗等を必要とする場合、プリント板
等に前記集積回路装置を半田付け法等により複数
個搭載し、又はプリント板上の該装置にコンデン
サや抵抗器等を半田付け法等により電気的に接続
させて所要の回路機能を得なければならなかつ
た。従つて、プリント板等の上の前記装置は実装
密度が低くなり、特にこの欠点は多様な回路機能
を得ようとする場合に顕著となるものであり、プ
リント板等の材料費もかさむものであつた。
従つて、本発明の目的は、高密度で実装するこ
とができ而も多様な回路機能を低廉な価格で提供
できる集積回路装置に適したリードフレームを提
供するものである。
第３図は本発明の集積回路装置用リードフレー
ムを示す一実施例の平面図である。
メツキ金３１が選択的に付着形成されている
鉄・ニツケル合金の外部電極用リードとなるベー
スリボン３２上の金３１上に、半導体集積回路を
具備する複数個の半導体基板３３，３３′がダイ
ボンデイング法により搭載されている。基板３
３，３３′上の電極とベースリボン上の金３１と
は、所要に応じてアルミニウムの細線３４によつ
て電気的に接続され、所要の回路機能を提供して
いる。集積回路装置において基板３３上の電極と
基板３３′上の電極とを接続するためのベースリ
ボン３２′は、内部配線用リードとなるベースリ
ボン３２を支持する枠から分離独立しており、ポ
リイミドフイルム３６によつて保持されている。
該フイルム３６は、周辺のベースリボンに付着さ
れ保持されているものである。基板を搭載された
ベースリボンは、例えば第２図に側面図を示す如
く、モールド樹脂によつて封止され、枠が切断除
去された後に整形され、集積回路装置が製造され
るものである。
本発明を用いた集積回路装置は、前述した如く
ベースリボン上に複数個の半導体基板が搭載され
ていること、該ベースリボンの一部が絶縁性フイ
ルムによつて保持されていること、等の特徴があ
る。従つて、このような集積回路装置は、高密度
で実装することができ而も多様な回路機能を提供
できるものであり、而も複雑な形状のベースリボ
ンを容易に提供できるものである。この効果は、
特に、多様な回路機能を提供するためにベースリ
ボンが複雑な形状となつた場合に有効となる。本
発明を用いた集積回路装置は低廉なコストで大量
に生産できるものであり、プリント板等の上に搭
載される集積回路装置を高密度にすることができ
るものである。
本発明による集積回路装置用リードフレームが
上記の効果を呈する以上、基板はシリコン等の半
導体集積回路基板のみに限定されるべきものでは
なく、混成集積回路を有するガラス、サフアイヤ
等の基板であつても良く、また基板の代りにコン
デンサ、抵抗器、トランジスタ等の受動部品、能
動部品等の電子部品を用いてもよいことは勿論で
ある。即ち、これらの電子部品を具備する集積回
路装置によつて、プリント板等の上で接続される
電子部品の数を極端に少なくすることができるも
のである。また、ベースリボンに付着され而も分
離独立したベースリボンを保持する絶縁性フイル
ムのみに限定されるべきものではなく、エポキシ
系フイルム、マイラフイルム、セラミツク薄板等
を用いてもよいことは当然である。従つて、本発
明の実施例で示した基板、ベースリボン、付着金
属、絶縁性フイルム、封止剤、電子部品のベース
リボン上への接着剤・接着法等の材料及び製法等
は特に限定されるべきものでないことは当然であ
る。
【図面の簡単な説明】
第１図は従来の集積回路装置用のリードフレー
ムを示す平面図、第２図は従来の集積回路装置の
側面図、第３図は本発明による集積回路装置用リ
ードフレームの一実施例を示す一平面図である。 ３１……メツキ金、３２，３２′……ベースリ
ボン、３３，３３′……半導体基板、３４……ア
ルミニウム細線、（１５……モールド樹脂）、３６
……ポリイミドフイルム。

Claims (1)

    【特許請求の範囲】
  1. １ 良導電性金属からなる枠と、該枠に一端が接
    続された複数の外部電極用リードと、前記枠とは
    接続されていない内部配線用リードとを含み、前
    記枠とは接続されていない内部配線用リードは前
    記枠もしくは外部電極用リードに機械的に接続さ
    れた絶縁性フイルムによつてその位置が固定され
    ていることを特徴とする集積回路装置用リードフ
    レーム。
JP7007878A 1978-06-09 1978-06-09 Lead frame for integrated-circuit device Granted JPS54161270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7007878A JPS54161270A (en) 1978-06-09 1978-06-09 Lead frame for integrated-circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7007878A JPS54161270A (en) 1978-06-09 1978-06-09 Lead frame for integrated-circuit device

Publications (2)

Publication Number Publication Date
JPS54161270A JPS54161270A (en) 1979-12-20
JPS6227544B2 true JPS6227544B2 (ja) 1987-06-15

Family

ID=13421138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7007878A Granted JPS54161270A (en) 1978-06-09 1978-06-09 Lead frame for integrated-circuit device

Country Status (1)

Country Link
JP (1) JPS54161270A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178544A (ja) * 1982-04-12 1983-10-19 Matsushita Electronics Corp リ−ドフレ−ム
JPS58209146A (ja) * 1982-05-31 1983-12-06 Nec Corp 半導体装置
JPS60141125U (ja) * 1984-02-27 1985-09-18 エルメック株式会社 電子部品装置
JPS63311748A (ja) * 1987-06-12 1988-12-20 Matsushita Electronics Corp 樹脂封止型マルチチップパッケ−ジ
JPH02148758A (ja) * 1988-11-29 1990-06-07 Matsushita Electron Corp 半導体装置用リードフレーム
US5084753A (en) * 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
JPH0828463B2 (ja) * 1991-06-11 1996-03-21 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP4743675B2 (ja) * 2001-02-05 2011-08-10 平岩 榮次 折り畳み傘

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989157A (ja) * 1972-12-29 1974-08-26
JPS5245056A (en) * 1976-09-27 1977-04-08 Gen Corp Integrated circuit and method of producing same
JPS534868B2 (ja) * 1974-11-22 1978-02-21
JPS538572B2 (ja) * 1975-04-24 1978-03-30

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5174758U (ja) * 1974-12-06 1976-06-11
JPS534868U (ja) * 1976-06-29 1978-01-17
JPS538572U (ja) * 1976-07-07 1978-01-25

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4989157A (ja) * 1972-12-29 1974-08-26
JPS534868B2 (ja) * 1974-11-22 1978-02-21
JPS538572B2 (ja) * 1975-04-24 1978-03-30
JPS5245056A (en) * 1976-09-27 1977-04-08 Gen Corp Integrated circuit and method of producing same

Also Published As

Publication number Publication date
JPS54161270A (en) 1979-12-20

Similar Documents

Publication Publication Date Title
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US3885304A (en) Electric circuit arrangement and method of making the same
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
US3919602A (en) Electric circuit arrangement and method of making the same
JPH0454973B2 (ja)
JPS6227544B2 (ja)
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH0382060A (ja) 半導体装置
JP2691352B2 (ja) 電子部品塔載装置
JP2668995B2 (ja) 半導体装置
JP3048707B2 (ja) 混成集積回路
JPS6250063B2 (ja)
JPH06821Y2 (ja) 半導体装置の実装構造
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
JPS63146453A (ja) 半導体パツケ−ジおよびその製造方法
JPH0458189B2 (ja)
JP2737332B2 (ja) 集積回路装置
JP2879503B2 (ja) 面実装型電子回路装置
JPH0793402B2 (ja) 半導体装置
JPH04137739A (ja) 混成集積回路
JPH07249708A (ja) 半導体装置及びその実装構造
JPH0714938A (ja) 混成集積回路装置
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法
JP3011502B2 (ja) 混成集積回路