JPH02148758A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH02148758A
JPH02148758A JP63301237A JP30123788A JPH02148758A JP H02148758 A JPH02148758 A JP H02148758A JP 63301237 A JP63301237 A JP 63301237A JP 30123788 A JP30123788 A JP 30123788A JP H02148758 A JPH02148758 A JP H02148758A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor
semiconductor device
frame body
monolithic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63301237A
Other languages
English (en)
Inventor
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63301237A priority Critical patent/JPH02148758A/ja
Publication of JPH02148758A publication Critical patent/JPH02148758A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に用いられるリードフレームに関す
るものである。
従来の技術 近年、電子機器の需要増加に伴い半導体装置の機能に対
する要望も多様化し、と（に複数個の半導体素子をプリ
ント基板に積載したハイブリッドＩＣに対する要望が多
様化してきている。また、プリント基板を用いたハイブ
リッドＩＣとともに需要が増加しているが、外形はモノ
リシックＩＣのように樹脂封止されたデュアルインライ
ンパッケージ型の半導体装置である。
従来、これらの要望を満たすものとして、小型のプリン
ト基板にチップオンボード等で半導体素子を実装し、こ
のプリント基板をリードフレーム上に積載してプリント
基板の電極とリードフレームとを金属細線で電気的に結
合し、かつ、樹脂封止したものや、リードフレームに複
数の半導体素子を積載すべく複数のダイパッド（半導体
積載部）を設け、モノリシックＩＣと同様に実装したも
のなどがある。
発明が解決しようとする課題 しかしながら、プリント基板を用いる従来の方法では、
実装工程が複雑になるという問題点がある。
また、リードフレームに複数のダイパッドを設けると、
ダイパッドを支えるためのリードを入出力ビン以外に必
要とするため、外形が大きくなる。また、ダイパッドを
支えるリードやダイパッドによって半導体素子と電気的
結合を必要とするリードのひきまわしが困難となり、半
導体装置としての機能に制約を受けやすいという問題点
があった。
本発明は上記従来の問題点を解決するもので、実装工程
は従来のモノリシックＩＣと同様でありながら複数個の
半導体素子を積載でき、しかも、小型化にも対応できる
半導体装置用リードフレームを提供するものである。
課題を解決するための手段 この目的を達成するために本発明では、複数の半導体素
子を積載するための複数個の絶縁膜をリードフレーム本
体上に設ける。
作用 この構成によって、複数個の半導体素子をリードフレー
ム本体上に、それぞれの絶縁膜を介して積載できるので
、リードフレーム本体にグイパッドを必要とせず、しか
も、モノリシックＩＣと同様の実装装置によって半導体
装置を組み立てることができるので、小型多機佳品とし
て供給することができる。
実施例 以下本発明を図示した実施例とともに説明する。
本発明の一実施例を示す第１図および第２図において、
１はリードフレーム本体、２はリードフレーム本体１の
表面上に設けられた絶縁膜を示す。第３図および第４図
は実装状態を示すもので、３は半導体素子、４は金属細
線である。
半導体素子３の実装方法は、従来のモノリシックＩＣの
場合と同様に行なうことができる。また、金属細線４の
結合についても同様である。
絶縁膜２の下側をリードフレーム本体１が自由に通れる
ため、リードフレーム本体のひきまわしに制約を受ける
ことがなく、半導体装置としての機能を高めやすい。
また、半導体素子３は、絶縁膜２を介してリードフレー
ム本体１に支えられるため、特別な保持用リードは不要
であり、半導体装置の小形化にも貢献できる。
発明の効果 本発明は、複数個の絶縁膜をリードフレーム本体上に有
せしめたことにより、複数の半導体素子を積載する半導
体装置を従来のモノリシックＩＣと同様の設備で生産す
ることができ、さらに、半導体装置の小型・多機能化に
貢献することができる。
【図面の簡単な説明】
第１図は本発明を実施した半導体装置用リードフレーム
の平面図、第２図は同リードフレームの側断面図、第３
図および第４図は同リードフレームに半導体素子および
金属細線を実装した状態の平面図および側断面図である
。 ■・・・・・・リードフレーム本体、２・・・・・・絶
縁膜、３・・・・・・半導体素子、４・・・・・・金属
細線。 代理人の氏名　弁理士　粟野重孝　ほか１名第１図 ／−一一ソードフレーム本イネ ２″−絶＆＆侯 第２図

Claims (1)

    【特許請求の範囲】
  1. 複数の半導体素子を積載するための複数個の絶縁膜をリ
    ードフレーム本体上に設けてなることを特徴とする半導
    体装置用リードフレーム。
JP63301237A 1988-11-29 1988-11-29 半導体装置用リードフレーム Pending JPH02148758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63301237A JPH02148758A (ja) 1988-11-29 1988-11-29 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63301237A JPH02148758A (ja) 1988-11-29 1988-11-29 半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH02148758A true JPH02148758A (ja) 1990-06-07

Family

ID=17894433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63301237A Pending JPH02148758A (ja) 1988-11-29 1988-11-29 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH02148758A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161270A (en) * 1978-06-09 1979-12-20 Nec Corp Lead frame for integrated-circuit device
JPS60167454A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161270A (en) * 1978-06-09 1979-12-20 Nec Corp Lead frame for integrated-circuit device
JPS60167454A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置

Similar Documents

Publication Publication Date Title
US4219882A (en) Magnetic domain devices
JPH05160290A (ja) 回路モジュール
US5892275A (en) High performance power and ground edge connect IC package
JPH04307943A (ja) 半導体装置
JPH0462866A (ja) 表面実装部品の実装方法
JPH05198732A (ja) 集積回路モジュールの機能を変更する方法および装置
JPH02148758A (ja) 半導体装置用リードフレーム
JPH02301182A (ja) 薄型実装構造の回路基板
JP3942495B2 (ja) 半導体装置
JPH04186667A (ja) 半導体装置
JPH06350025A (ja) 半導体装置
JPS59163842A (ja) 集積回路ソケツト積重ね実装構造
JPH0739244Y2 (ja) 混成集積回路装置
JPH02210858A (ja) 半導体装置
JP2633889B2 (ja) 両面メモリーボード
JPH01205457A (ja) システム化半導体装置
JPH01184984A (ja) 電子回路装置
JPS6215586A (ja) 表示素子
JPH0430565A (ja) 高出力用混成集積回路装置
JPS6364391A (ja) 電子部品の高密度実装方法
JPH0338845A (ja) 混成集積回路
JPS62244199A (ja) 混成集積回路の構造
JPS62101063A (ja) 薄形ｉｃモジユ−ル
JPH03123068A (ja) 半導体装置
JPH03261079A (ja) 混成集積回路