JPH03123068A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03123068A JPH03123068A JP1260482A JP26048289A JPH03123068A JP H03123068 A JPH03123068 A JP H03123068A JP 1260482 A JP1260482 A JP 1260482A JP 26048289 A JP26048289 A JP 26048289A JP H03123068 A JPH03123068 A JP H03123068A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- capacitor
- metal
- wiring conductor
- metal cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 239000012528 membrane Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 19
- 238000007789 sealing Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に金属キャップで封止さ
れた集積回路に関する。
れた集積回路に関する。
第4図は従来例の断面図、第5図は金属キャップで封止
する前の状態を示す平面図である。
する前の状態を示す平面図である。
ICチップ1をベースにマウントした後、ICチップの
各引き出し端子2は金属ワイヤー3によって配線導体4
に接続され(配線導体4とピン端子8は、ベース内で接
続されている)パッケージのピン端子8に引き出されて
いる。
各引き出し端子2は金属ワイヤー3によって配線導体4
に接続され(配線導体4とピン端子8は、ベース内で接
続されている)パッケージのピン端子8に引き出されて
いる。
金属キャップ9を乗せて封止することによりICチップ
は外気と遮断され保護されると共にベースのアイランド
(ICチップをマウントする面)と金属キャップはIC
チップの裏面電位に接続されシールドされている。従っ
て、ICチップ内の回路で必要となる容量はICチップ
内で形成するか、パッケージの外で容量素子を接続する
方法を取っている。
は外気と遮断され保護されると共にベースのアイランド
(ICチップをマウントする面)と金属キャップはIC
チップの裏面電位に接続されシールドされている。従っ
て、ICチップ内の回路で必要となる容量はICチップ
内で形成するか、パッケージの外で容量素子を接続する
方法を取っている。
しかし上述した半導体装置のうち前者のものては、チッ
プ内素子有効面積にしめる容量素子の面積の割合が大き
く、又、大きな容量値を必要とする容量を形成する場合
、当然のことながら容量素子自体も大きくなってしまう
。
プ内素子有効面積にしめる容量素子の面積の割合が大き
く、又、大きな容量値を必要とする容量を形成する場合
、当然のことながら容量素子自体も大きくなってしまう
。
その結果、チップサイズの増大がさIfられなくなり、
集積度の低下、さらには歩留りの低下という欠点を生み
出す。
集積度の低下、さらには歩留りの低下という欠点を生み
出す。
次に上述した後者のものでは、パッケージの外に付ける
為のスペース確保や接続配線が長くなり、リアクタンス
成分が含まれたり接続方法によっては信頼性の低下とい
う欠点を生み出す。
為のスペース確保や接続配線が長くなり、リアクタンス
成分が含まれたり接続方法によっては信頼性の低下とい
う欠点を生み出す。
そこで、本発明の目的は以上の欠点を解決しチップ内の
回路で必要となる大きな容量をチップ内に形成したり、
パッケージ外で容量素子を接続する必要のない半導体装
置を提供することにある。
回路で必要となる大きな容量をチップ内に形成したり、
パッケージ外で容量素子を接続する必要のない半導体装
置を提供することにある。
本発明の半導体装置は、ベースに半導体チップを搭載し
、金属キャップを被せて封止してなる半導体装置におい
て、前記金属キャップの前記半導体チップに対向する面
に誘電体膜と金属膜を積層したコンデンサが設けられ、
前記金属膜は前記半導体チップの所定の引き出し端子に
接続されているというものである。
、金属キャップを被せて封止してなる半導体装置におい
て、前記金属キャップの前記半導体チップに対向する面
に誘電体膜と金属膜を積層したコンデンサが設けられ、
前記金属膜は前記半導体チップの所定の引き出し端子に
接続されているというものである。
以下本発明の実施例につき図面を参照して説明する。
第11図は本発明の一実施例の断面図、第2図(a>、
(b)はこの実施例に使用する金属キャップの平面図及
び断面図、第3図は金属キャップを乗せて封止する前の
状態を示すベースの平面図である。
(b)はこの実施例に使用する金属キャップの平面図及
び断面図、第3図は金属キャップを乗せて封止する前の
状態を示すベースの平面図である。
金属キャップ9は、ICチップ1の裏面電位供給端子に
接続されている封止用導体7と接合され、ICチップ1
に対向する面には5i02S j−3N4 、 T i
02等の誘電体JIulQ、アルミニウム等の金属膜
11が積層されている。金属膜11はコンデンサの一つ
の電極をなし、ベースに設けられたコンデンサ接続用の
配線導体6と接触している。
接続されている封止用導体7と接合され、ICチップ1
に対向する面には5i02S j−3N4 、 T i
02等の誘電体JIulQ、アルミニウム等の金属膜
11が積層されている。金属膜11はコンデンサの一つ
の電極をなし、ベースに設けられたコンデンサ接続用の
配線導体6と接触している。
ICチップ1の各引き出し端子2は、金属ワイヤー3に
よって配線導体4に接続され(配線導体4とピン端子8
はベース内で接続されている)ピン端子8に引き出され
ている。
よって配線導体4に接続され(配線導体4とピン端子8
はベース内で接続されている)ピン端子8に引き出され
ている。
又対人後金属膜11と接続される配線導体6は金属ワイ
ヤー5によって所定の配線導体4と接続することができ
る。
ヤー5によって所定の配線導体4と接続することができ
る。
このようにして金属キャップに容量(コンデンサ)を形
成しICチップ内の回路に容量の必要となる端子を選択
して接続することができる。この場合、封止用導体7及
び金属キャップ9はしかるべきピン端子に接続できるよ
うに浮遊状態にしておけばよい。なお、配線導体として
はメタライズ層や金属板を打抜き加工したリードフレー
ム様のものなどいずれを用いても同様の効果が得られ、
本発明の目的を達成することができる。
成しICチップ内の回路に容量の必要となる端子を選択
して接続することができる。この場合、封止用導体7及
び金属キャップ9はしかるべきピン端子に接続できるよ
うに浮遊状態にしておけばよい。なお、配線導体として
はメタライズ層や金属板を打抜き加工したリードフレー
ム様のものなどいずれを用いても同様の効果が得られ、
本発明の目的を達成することができる。
以上説明したように本発明は、金属キャップにコンデン
サを設けることにより、チップ内に容量を形成したり、
パッケージの外に容量素子を接続することなくチップ内
の回路に必要な容量を接続できる効果がある。
サを設けることにより、チップ内に容量を形成したり、
パッケージの外に容量素子を接続することなくチップ内
の回路に必要な容量を接続できる効果がある。
第1図は本発明の一実施例の断面図、第2図(a)、(
b)はこの一実施例に使用する金属キャップの平面図及
び断面図、第3図はこの一実施例において金属キャップ
で封止する前の状態を示す平面図、第4図は従来例の断
面図、第5図は従来例において金属キャップで封止する
前の状態を示す平面図である。
b)はこの一実施例に使用する金属キャップの平面図及
び断面図、第3図はこの一実施例において金属キャップ
で封止する前の状態を示す平面図、第4図は従来例の断
面図、第5図は従来例において金属キャップで封止する
前の状態を示す平面図である。
1・・・ICチップ、2・・・引き出し端子、3・・・
金属ワイヤー、4・・・配線導体、5・・・金属ワイヤ
ー、6配線導体、7・・・封止用導体、8・・・端子ピ
ン、9・・・金属キャップ、10・・・誘電体膜、11
・・・金属膜。
金属ワイヤー、4・・・配線導体、5・・・金属ワイヤ
ー、6配線導体、7・・・封止用導体、8・・・端子ピ
ン、9・・・金属キャップ、10・・・誘電体膜、11
・・・金属膜。
Claims (1)
- ベースに半導体チップを搭載し、金属キャップを被せて
封止してなる半導体装置において、前記金属キャップの
前記半導体チップに対向する面に誘電体膜と金属膜を積
層したコンデンサが設けられ、前記金属膜は前記半導体
チップの所定の引き出し端子に接続されていることを特
徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1260482A JPH03123068A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1260482A JPH03123068A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03123068A true JPH03123068A (ja) | 1991-05-24 |
Family
ID=17348572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1260482A Pending JPH03123068A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03123068A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19847175A1 (de) * | 1998-10-14 | 2000-04-20 | Zentr Mikroelekt Dresden Gmbh | Integrierte Speicherschaltungsanordnung |
-
1989
- 1989-10-04 JP JP1260482A patent/JPH03123068A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19847175A1 (de) * | 1998-10-14 | 2000-04-20 | Zentr Mikroelekt Dresden Gmbh | Integrierte Speicherschaltungsanordnung |
US6185124B1 (en) | 1998-10-14 | 2001-02-06 | Zentrum Mikroelektronik Dresden Gmbh | Storage circuit apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02174255A (ja) | 半導体集積回路装置 | |
KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
JPH03169062A (ja) | 半導体装置 | |
JPH04212444A (ja) | カプセル封じされた電子装置をパッケージした集積回路 | |
JPS61198769A (ja) | 混成集積回路 | |
JPH03123068A (ja) | 半導体装置 | |
JPH0582582A (ja) | 半導体装置 | |
JP2500310B2 (ja) | 半導体装置 | |
JPS59224152A (ja) | 集積回路装置 | |
JPS61285739A (ja) | 高密度実装形セラミツクicパツケ−ジ | |
KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
JPH04186667A (ja) | 半導体装置 | |
JPH0358465A (ja) | 樹脂封止型半導体装置 | |
JPH06103731B2 (ja) | 半導体パッケ−ジ | |
JPH02210858A (ja) | 半導体装置 | |
JPH01205457A (ja) | システム化半導体装置 | |
JPS6413755A (en) | Semiconductor integrated circuit device | |
JPH03230558A (ja) | 半導体装置 | |
JPH0637234A (ja) | 半導体装置 | |
JPH03270062A (ja) | 半導体装置 | |
JPH04113639A (ja) | 半導体装置 | |
JPH0493051A (ja) | 薄型モジュール | |
JPS62183155A (ja) | 半導体集積回路装置 | |
JPS63250850A (ja) | 半導体メモリモジユ−ル |