JPH0493051A - 薄型モジュール - Google Patents
薄型モジュールInfo
- Publication number
- JPH0493051A JPH0493051A JP2209903A JP20990390A JPH0493051A JP H0493051 A JPH0493051 A JP H0493051A JP 2209903 A JP2209903 A JP 2209903A JP 20990390 A JP20990390 A JP 20990390A JP H0493051 A JPH0493051 A JP H0493051A
- Authority
- JP
- Japan
- Prior art keywords
- module
- semiconductor chip
- resin
- insulating substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000853 adhesive Substances 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 229910052709 silver Inorganic materials 0.000 abstract description 3
- 239000004332 silver Substances 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄型モジュールに関し、特にＩＣカード等の薄
型電子装置に内蔵するための薄型モジュールに関する。
型電子装置に内蔵するための薄型モジュールに関する。
従来の薄型モジュールは、第３図に示すように、ガラス
エポキシ基板等を積層して設けた絶縁基板６の中央部に
設けた凹部の底面に素子載置部を設け、素子載置部周囲
の凹部上段に内部端子４を設け、内部端子４と接続し絶
縁基板６を貫通して絶縁基板６の下面に導出した外部端
子５を設け、絶縁基板６の上面の周縁部に樹脂ダム３を
設けたモジュール基板の素子載置部上に銀ペースト等の
接着剤７を介して半導体チップ１をマウントし、半導体
チップ１の電極と内部端子４との間をボンディングワイ
ヤ９により接続し、半導体チップ１を含むモジュール基
板の内側を樹脂ダム３の上面まで樹脂体２で充填して封
止し、薄型モシコ。
エポキシ基板等を積層して設けた絶縁基板６の中央部に
設けた凹部の底面に素子載置部を設け、素子載置部周囲
の凹部上段に内部端子４を設け、内部端子４と接続し絶
縁基板６を貫通して絶縁基板６の下面に導出した外部端
子５を設け、絶縁基板６の上面の周縁部に樹脂ダム３を
設けたモジュール基板の素子載置部上に銀ペースト等の
接着剤７を介して半導体チップ１をマウントし、半導体
チップ１の電極と内部端子４との間をボンディングワイ
ヤ９により接続し、半導体チップ１を含むモジュール基
板の内側を樹脂ダム３の上面まで樹脂体２で充填して封
止し、薄型モシコ。
−ルを構成する。
ここで、モジュール全体の厚さを更に薄くしない場合に
は、樹脂体２の上面及び樹脂ダム３の上面の一部を研磨
して厚さを薄くする。
は、樹脂体２の上面及び樹脂ダム３の上面の一部を研磨
して厚さを薄くする。
」二連した従来の薄型モジュールは、
（Ａ）絶縁基板か複数層の積層で構成されているなめモ
ジュール基板の厚さが厚くなり、また、モジュール基板
を構成する各層の厚さのばらつきによりモジュール全体
の厚さの制御が難しい。
ジュール基板の厚さが厚くなり、また、モジュール基板
を構成する各層の厚さのばらつきによりモジュール全体
の厚さの制御が難しい。
（Ｂ）半導体チップの厚さを薄くするために、ウェーハ
状態で裏面を研磨するが、ウェーハ寸法の大型化により
ウェーハの厚さを０．３ｍｒｎ以下に薄くすることが困
難てあり、半導体チップに分割したときの厚さのばらつ
きも大きい （Ｃ）ボンディングワイヤのループの高さを低くすると
半導体チップの端部と接触し、短絡事故を生じ易い。
状態で裏面を研磨するが、ウェーハ寸法の大型化により
ウェーハの厚さを０．３ｍｒｎ以下に薄くすることが困
難てあり、半導体チップに分割したときの厚さのばらつ
きも大きい （Ｃ）ボンディングワイヤのループの高さを低くすると
半導体チップの端部と接触し、短絡事故を生じ易い。
等の理由により、モジュール全体の厚さを再現性良く薄
くすることが困難であった。
くすることが困難であった。
本発明の目的はモジュール基板の構造を変えることによ
りモジュール全体の厚さを薄くした薄型モジュールを提
供することにある。
りモジュール全体の厚さを薄くした薄型モジュールを提
供することにある。
〔課題を解決するための手段〕
本発明の薄型モジュールは、中央部に設けた素子載置部
及び前記素子載置部の周囲に設けた開孔部を有する絶縁
基板と、前記絶縁基板の周縁部に設けた樹脂ダムと、前
記絶縁基板の下面に設けて前記開孔部の下側を密封した
外部端子とを有するモジュール基板と、前記モジュール
基板の素子載置部に搭載して前記開孔部の外部端子上面
と電気的に接続した半導体チップと、前記半導体チップ
を含むモジュール基板の内側に充填して前記樹脂ダムの
上面までを封止した樹脂体とを含んで構成される。
及び前記素子載置部の周囲に設けた開孔部を有する絶縁
基板と、前記絶縁基板の周縁部に設けた樹脂ダムと、前
記絶縁基板の下面に設けて前記開孔部の下側を密封した
外部端子とを有するモジュール基板と、前記モジュール
基板の素子載置部に搭載して前記開孔部の外部端子上面
と電気的に接続した半導体チップと、前記半導体チップ
を含むモジュール基板の内側に充填して前記樹脂ダムの
上面までを封止した樹脂体とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１−図（ａ）、（ｂ）は本発明の第１の実施例を示す
平面図及びＡ−Ａ’線断面図である。
平面図及びＡ−Ａ’線断面図である。
第１図（ａ）、（ｂ）に示すように、中央部に素子載置
部を設は目、つ素子載置部の周囲に複数の開孔部を設け
たガラスエポキシ樹脂又はトリアジン樹脂等からなる厚
さ０．２ｍｍの絶縁基板６と、絶縁基板６の周縁部に設
けた厚さ０．２ｍｍの樹脂ダム３と、絶縁基板６の各開
孔部の周囲の下面に設けた接着剤１０により固着して夫
々の開孔部の下側を密封した外部端子らとを有するモジ
ュール基板の素子載置部に半導体チップ１を銀ペース１
〜等の接着剤７によりマウントシ、半導体チップ１の電
極と開孔部内の外部端子５の上面との間を金等のホンデ
ィングワイヤ９により電気的に接続し、半導体チップ１
を含むモジュール基板の内側を樹脂ダム３の上面までエ
ポキシ樹脂等の樹脂体２により充填して封止し、厚さ約
０．４ｍｍのモジュールを構成する。
部を設は目、つ素子載置部の周囲に複数の開孔部を設け
たガラスエポキシ樹脂又はトリアジン樹脂等からなる厚
さ０．２ｍｍの絶縁基板６と、絶縁基板６の周縁部に設
けた厚さ０．２ｍｍの樹脂ダム３と、絶縁基板６の各開
孔部の周囲の下面に設けた接着剤１０により固着して夫
々の開孔部の下側を密封した外部端子らとを有するモジ
ュール基板の素子載置部に半導体チップ１を銀ペース１
〜等の接着剤７によりマウントシ、半導体チップ１の電
極と開孔部内の外部端子５の上面との間を金等のホンデ
ィングワイヤ９により電気的に接続し、半導体チップ１
を含むモジュール基板の内側を樹脂ダム３の上面までエ
ポキシ樹脂等の樹脂体２により充填して封止し、厚さ約
０．４ｍｍのモジュールを構成する。
第２図（ａ）、（ｂ）は本発明の第２の実施例を示す平
面図及びＢ−Ｂ′線断面図である。
面図及びＢ−Ｂ′線断面図である。
第２図（ａ）、（ｂ）に示すように、半導体チップ１に
設けたバンプ］４にリード］５を接続しシリコーン樹脂
等のコーティング樹脂層］３を設りたＴ Ａ Ｂ （ｔ
ａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）方式の
半導体素子をフェースタウン状態で接着剤７を介して素
子載置部にラウン１−シ、モジュール基板の開孔部内の
外部端子５にリード］５をボンデインクした以外は第１
の実施例と同様の構成を有しており、樹脂体２の上面及
び半導体デツプ１の底面を含む表面を研磨することによ
り、モジュール全体の厚さを０．４ｍｍ未満まで薄くす
ることが可能である。
設けたバンプ］４にリード］５を接続しシリコーン樹脂
等のコーティング樹脂層］３を設りたＴ Ａ Ｂ （ｔ
ａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）方式の
半導体素子をフェースタウン状態で接着剤７を介して素
子載置部にラウン１−シ、モジュール基板の開孔部内の
外部端子５にリード］５をボンデインクした以外は第１
の実施例と同様の構成を有しており、樹脂体２の上面及
び半導体デツプ１の底面を含む表面を研磨することによ
り、モジュール全体の厚さを０．４ｍｍ未満まで薄くす
ることが可能である。
以上説明したように本発明は、モジュール基板の素子載
置部の周囲に設けな開孔部及び開孔部の下側に設けた外
部端子により、半導体チップの電極と外部端子をボンデ
ィングワイヤ又はＴＡＢリードだけで電気的に接続する
ことができるため、モジュール基板の内部端子を省略し
てモジュール全体の厚さを薄くできるという効果を有す
る。
置部の周囲に設けな開孔部及び開孔部の下側に設けた外
部端子により、半導体チップの電極と外部端子をボンデ
ィングワイヤ又はＴＡＢリードだけで電気的に接続する
ことができるため、モジュール基板の内部端子を省略し
てモジュール全体の厚さを薄くできるという効果を有す
る。
また、モジュール基板の厚さを薄くしたことにより、半
導体チップの厚さのばらつきやボンディングワイヤのル
ープ高さのばらつきに左右されずにモジュール全体の厚
さを薄くてきるという効果を有する。
導体チップの厚さのばらつきやボンディングワイヤのル
ープ高さのばらつきに左右されずにモジュール全体の厚
さを薄くてきるという効果を有する。
第１図（ａ）、（ｂ）は本発明の第１の実施例を示す平
面図及びＡ−Ａ’線断面図、第２図（ａ、）、（ｂ）は
本発明の第２の実施例を示す平面図及びＢ−Ｂ′線断面
図、第３図は従来の薄型モジュールの一例を示す断面図
である。 １・・・半導体チップ、２・・樹脂体、３・・・樹脂ダ
ム、４・・内部端子、５・・・外部端子、６・・・絶縁
基板、７・・・接着剤、９・・・ボンデインクワイヤ、
１０・・・接着剤、１３・・コーティング樹脂層、１４
・・・バンプ、１５・・・リード。
面図及びＡ−Ａ’線断面図、第２図（ａ、）、（ｂ）は
本発明の第２の実施例を示す平面図及びＢ−Ｂ′線断面
図、第３図は従来の薄型モジュールの一例を示す断面図
である。 １・・・半導体チップ、２・・樹脂体、３・・・樹脂ダ
ム、４・・内部端子、５・・・外部端子、６・・・絶縁
基板、７・・・接着剤、９・・・ボンデインクワイヤ、
１０・・・接着剤、１３・・コーティング樹脂層、１４
・・・バンプ、１５・・・リード。
Claims (1)
- 中央部に設けた素子載置部及び前記素子載置部の周囲に
設けた開孔部を有する絶縁基板と、前記絶縁基板の周縁
部に設けた樹脂ダムと、前記絶縁基板の下面に設けて前
記開孔部の下側を密封した外部端子とを有するモジュー
ル基板と、前記モジュール基板の素子載置部に搭載して
前記開孔部の外部端子上面と電気的に接続した半導体チ
ップと、前記半導体チップを含むモジュール基板の内側
に充填して前記樹脂ダムの上面までを封止した樹脂体と
を含むことを特徴とする薄型モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209903A JPH0493051A (ja) | 1990-08-08 | 1990-08-08 | 薄型モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209903A JPH0493051A (ja) | 1990-08-08 | 1990-08-08 | 薄型モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0493051A true JPH0493051A (ja) | 1992-03-25 |
Family
ID=16580560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209903A Pending JPH0493051A (ja) | 1990-08-08 | 1990-08-08 | 薄型モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0493051A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897533A (ja) * | 1994-09-22 | 1996-04-12 | Ibiden Co Ltd | 電子部品搭載装置 |
| US9847317B2 (en) | 2014-07-08 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of packaging semiconductor devices and packaged semiconductor devices |
-
1990
- 1990-08-08 JP JP2209903A patent/JPH0493051A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897533A (ja) * | 1994-09-22 | 1996-04-12 | Ibiden Co Ltd | 電子部品搭載装置 |
| US9847317B2 (en) | 2014-07-08 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of packaging semiconductor devices and packaged semiconductor devices |
| US10043778B2 (en) | 2014-07-08 | 2018-08-07 | Taiwan Semiconductor Manufacturing Company | Methods of packaging semiconductor devices and packaged semiconductor devices |
| US10510719B2 (en) | 2014-07-08 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company | Methods of packaging semiconductor devices and packaged semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104089A (en) | Stacked leads-over chip multi-chip module | |
| US5811879A (en) | Stacked leads-over-chip multi-chip module | |
| US5637828A (en) | High density semiconductor package | |
| US5245215A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US7851922B2 (en) | Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
| JPH03112688A (ja) | Ｉｃカード | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPS6352461A (ja) | 半導体装置 | |
| JPH0493051A (ja) | 薄型モジュール | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH11121641A (ja) | 半導体装置及びその製造方法 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| KR100218335B1 (ko) | 칩 사이즈 패키지 | |
| JPH0810746B2 (ja) | メモリーモジュール | |
| JPS60160146A (ja) | 半導体装置 | |
| JPS61284951A (ja) | 半導体装置 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPS63147352A (ja) | 超薄型モジユ−ル | |
| JPS60262434A (ja) | 半導体装置 | |
| KR100873420B1 (ko) | 서로 다른 와이어 본딩이 가능한 인쇄 회로 기판 및 이를채용한 반도체 전력용 모듈 | |
| JPS62219531A (ja) | 半導体集積回路装置 |