JPH04113639A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04113639A
JPH04113639A JP2233082A JP23308290A JPH04113639A JP H04113639 A JPH04113639 A JP H04113639A JP 2233082 A JP2233082 A JP 2233082A JP 23308290 A JP23308290 A JP 23308290A JP H04113639 A JPH04113639 A JP H04113639A
Authority
JP
Japan
Prior art keywords
island
capacitor electrode
semiconductor pellet
power source
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2233082A
Other languages
English (en)
Inventor
Masayuki Watanabe
正行 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP2233082A priority Critical patent/JPH04113639A/ja
Publication of JPH04113639A publication Critical patent/JPH04113639A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。
〔従来の技術〕
従来の半導体装置は、第２図に示すように、吊りビン８
で支持されたアイランド１の上にマウント材４を用いて
半導体ペレット５をマウントし、アイランド１は、必要
に応じて接地もしくは電源と接続するリード９ａとボン
ディング線７と接続して半導体ペレット５の裏面に電位
を与える構造を有している。
ここで、半導体ペレットに形成された集積回路の集積度
の向上並びに動作の高速化が強く要求されるに従い、ト
ランジスタの電流供給能力を大きくしてきた為、内部動
作及び外部からのノイズに対し、敏感になってきている
。このため、半導体ペレット５の内部に容量素子を形成
し、電源回路のノイズの大きさを小さくすることにより
、動作速度の遅れや、最悪の場合誤動作することを防止
してきた。
〔発明が解決しようとする課題〕
この従来の半導体装置は、半導体ペレットの内部に容量
素子を形成するため、ノイズが大きくなるにつれ、容量
素子の面積を大きくしなければならず、そのために半導
体ペレットの寸法を大きくしなければならないという問
題点があった。
〔課題を解決するための手段〕
本発明の半導体装置は、アイランドと、アイランドの上
に設けた薄い絶縁膜と、絶縁膜の上に設けてアイランド
と対向させた容量電極と、容量電極の上にマウントして
前記アイランドと容量電極により構成した容量素子を電
源端子と接地端子間に接続した半導体ペレットとを含ん
で構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の一実施例を示す半導体
装置の平面図及びＡ−Ａ’線断面図である。
第１図（ａ）、（ｂ）に示すように、吊りピン８で支持
されたアイランド１の上に薄い絶縁Ｍ２を設け、絶縁膜
２の上に容量電極３を形成する。
次に、容量電極３の上にマウント材４を用いて半導体ベ
レット５をマウントし、半導体ベレット５に設けたバッ
ド６とアイランド１の周囲に設けたり−ド９ｂとの間を
ボンディング線７により接続する。ここで、アイランド
１は、電源もしくは設置のリート９ａに接続されており
、容量電極３は、アイランド１が電源端子に接続されて
いる場合は接地端子に、アイランド１が接地端子に接続
されている場合は電源端子に接続するようにボンディン
グ線によりリード９ｂに接続し、アイランド１と容量電
極３による容量素子を形成する。
〔発明の効果〕
以上説明したように本発明は、アイランド上に設けた絶
縁膜を介してアイランドと対向する容量電極を設け、半
導体ペレットの下に電源と接地間に接続した容量素子を
形成することにより半導体ペレットの寸法を大きくする
ことなく電源回路の変動を抑えることができるという効
果を有する。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は、大発明の一実施例を示す半導
体装置の平面図及びＡ−Ａ’線断面図、第２図（ａ）、
（ｂ）は従来の半導体装置の一例を示す平面図及びＢ−
Ｂ’線断面図である。 １・・・アイランド、２・・・絶縁膜、３・・・容量電
極、４・・・マウント材、５・・・半導体ベレット、６
・・・パッド、７・・・ボンディング線、８・・・吊り
ピン、９ａ。 ９ｂ・・・リード。

Claims (1)

    【特許請求の範囲】
  1. アイランドと、アイランドの上に設けた薄い絶縁膜と、
    絶縁膜の上に設けてアイランドと対向させた容量電極と
    、容量電極の上にマウントして前記アイランドと容量電
    極により構成した容量素子を電源端子と接地端子間に接
    続した半導体ペレットとを含むことを特徴とする半導体
    装置。
JP2233082A 1990-09-03 1990-09-03 半導体装置 Pending JPH04113639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2233082A JPH04113639A (ja) 1990-09-03 1990-09-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2233082A JPH04113639A (ja) 1990-09-03 1990-09-03 半導体装置

Publications (1)

Publication Number Publication Date
JPH04113639A true JPH04113639A (ja) 1992-04-15

Family

ID=16949520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2233082A Pending JPH04113639A (ja) 1990-09-03 1990-09-03 半導体装置

Country Status (1)

Country Link
JP (1) JPH04113639A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237450A (ja) * 2005-02-28 2006-09-07 Sony Corp 半導体パッケージ及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237450A (ja) * 2005-02-28 2006-09-07 Sony Corp 半導体パッケージ及び半導体装置

Similar Documents

Publication Publication Date Title
JPH03169062A (ja) 半導体装置
JPH04307943A (ja) 半導体装置
JPH09120974A (ja) 半導体装置
JPH04113639A (ja) 半導体装置
JPH0629395A (ja) 半導体集積回路装置
JPS63108763A (ja) 半導体集積回路
JP2500310B2 (ja) 半導体装置
JPS6362339A (ja) 半導体装置
JPS6046038A (ja) 集積回路装置
JPH02210858A (ja) 半導体装置
JPS6170746A (ja) 半導体装置
KR970004455B1 (ko) 반도체 장치
JPH04127464A (ja) マスタースライス方式集積回路装置用電源キャパシタセル
JPH04120769A (ja) マスタースライス方式集積回路装置用遅延セル
JPH0576783B2 (ja)
JPS60235443A (ja) 半導体装置
JPH04120771A (ja) マスタースライス方式集積回路装置用遅延セル
JPH04120755A (ja) マスタースライス方式集積回路装置用遅延セル
JPH03270062A (ja) 半導体装置
JPH03123068A (ja) 半導体装置
JPS61123147A (ja) 半導体集積回路装置
JPS63312661A (ja) 半導体装置用パッケ−ジ
JPH0425037A (ja) 半導体素子
JPH0574852A (ja) 半導体装置
JPH03230558A (ja) 半導体装置