JPS59163842A - 集積回路ソケツト積重ね実装構造 - Google Patents
集積回路ソケツト積重ね実装構造Info
- Publication number
- JPS59163842A JPS59163842A JP3854183A JP3854183A JPS59163842A JP S59163842 A JPS59163842 A JP S59163842A JP 3854183 A JP3854183 A JP 3854183A JP 3854183 A JP3854183 A JP 3854183A JP S59163842 A JPS59163842 A JP S59163842A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- integrated circuit
- wrapping
- terminal
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はラッピング型集積回路ソケット（以下、ラッピ
ング型ＩＣソケットと称す）の積重ね実装構造に関する
。
ング型ＩＣソケットと称す）の積重ね実装構造に関する
。
従来、ＩＣのリードピンとＩＣから離れた場所の電気部
品とを電気的に接続するのに便利にように電線を捲きつ
けることのできるラッピング端子を備えたＩＣソケット
が使用されている。
品とを電気的に接続するのに便利にように電線を捲きつ
けることのできるラッピング端子を備えたＩＣソケット
が使用されている。
第１図は従来のラッピング型ＩＣソケットの実装構造を
示す斜視図である。
示す斜視図である。
プリント基′４ν６−ヒにはＩＣソケット１が並べて取
付けられ、／３ＩＣソケット１にＩＣ７が装着される。
付けられ、／３ＩＣソケット１にＩＣ７が装着される。
第２図は従来のＩＣソケットの斜視図である。
ラッピング型ＩＣソケット１の上部基板２には、半田付
は用端子３と電線が捲きつけられるラッピング端子４と
ＩＣのリードピンと電気的に接続するための接触子１４
とが取付けられている。ＩＣソケット１の底部には底部
基板５が取付けられている。
は用端子３と電線が捲きつけられるラッピング端子４と
ＩＣのリードピンと電気的に接続するための接触子１４
とが取付けられている。ＩＣソケット１の底部には底部
基板５が取付けられている。
第３図は底部基板５の斜視図である。底部基板５には半
田付は用端子が通る貫通孔１２が設けられている。
田付は用端子が通る貫通孔１２が設けられている。
しかしながら、このような従来の実装構造では、プリン
ト基板の大きさに制約があったり、実装するＩＣソケッ
トの数量が多いときには、多数のプリント基板が必要と
なる。この結果、このような多数のプリント基板を実装
する電子装置も大きくなるとともにプリント基板間の配
線も多くなり、誤配線の原因および配線工数の増大を招
くという欠点がある。
ト基板の大きさに制約があったり、実装するＩＣソケッ
トの数量が多いときには、多数のプリント基板が必要と
なる。この結果、このような多数のプリント基板を実装
する電子装置も大きくなるとともにプリント基板間の配
線も多くなり、誤配線の原因および配線工数の増大を招
くという欠点がある。
本発明の目的は上述の欠点を除去した実装構造を提供す
ることにある。
ることにある。
本発明の構造は、集積回路のリードピン接続用接触子を
有する上部基板と、該上部基板の上面に突出して設けら
れたラッピング端子と、前％２上部基板の下面に突出し
かつ前記ラッピング端子と重々らない位置に設けた半８
１付は用端子と、該半田付は用端子が通る貫通孔を有す
る底部基板とを備えたラッピング型４ＩＡ積回路ソケッ
トの前記底部基板に前記ラッピング端子を固定するだめ
の非貫通穴を設け、紋穴と前記ラッピング端子とを介し
て複数の前記ソケットを積重ね実装している。
有する上部基板と、該上部基板の上面に突出して設けら
れたラッピング端子と、前％２上部基板の下面に突出し
かつ前記ラッピング端子と重々らない位置に設けた半８
１付は用端子と、該半田付は用端子が通る貫通孔を有す
る底部基板とを備えたラッピング型４ＩＡ積回路ソケッ
トの前記底部基板に前記ラッピング端子を固定するだめ
の非貫通穴を設け、紋穴と前記ラッピング端子とを介し
て複数の前記ソケットを積重ね実装している。
次に本発明について図面をか照して詳細に説明する。
第４図は本発明に使用する底部基板を示す斜視図である
。
。
底部基板１１には、半田付は用端子が通る貫通孔１２と
、ラッピング端子を固定する非貫通穴１３とが設けであ
る。
、ラッピング端子を固定する非貫通穴１３とが設けであ
る。
との底部基板１１を取付けたＩＣソケットを用いるとＩ
Ｃソケットの積重ねが可能となる。
Ｃソケットの積重ねが可能となる。
第５図は本発明の一実施例を示す斜視図である。
プリント基板６には底部基板１１を有するＩＣソケット
１０がｌ（Ｖ付けられ、このＩＣソケット１０にＩＣ７
が装着される。プリント基板６に取付けられているＩＣ
ソケットｌＯのラッピング端子４と同構造のＩＣソケッ
ト１０′の底部基板１１′の非貫通穴１３とを係合させ
、上側のＩＣソケット１０′を固定する。とのＩＣソケ
ット１０′にＩ Ｃ７’を装着する。
１０がｌ（Ｖ付けられ、このＩＣソケット１０にＩＣ７
が装着される。プリント基板６に取付けられているＩＣ
ソケットｌＯのラッピング端子４と同構造のＩＣソケッ
ト１０′の底部基板１１′の非貫通穴１３とを係合させ
、上側のＩＣソケット１０′を固定する。とのＩＣソケ
ット１０′にＩ Ｃ７’を装着する。
本実施例では２段重ねを示したが、必要であれは何段で
も積重ねることができる。このように積重ねることによ
し、一つのプリント基板に従来の２倍以上のＩＣを実装
することができ、実装密度を向上させることができる。
も積重ねることができる。このように積重ねることによ
し、一つのプリント基板に従来の２倍以上のＩＣを実装
することができ、実装密度を向上させることができる。
以上、本発明には、プリント基板へのＩＣ実装密度の向
上を達成できるという効果がある。
上を達成できるという効果がある。
第１図は従来の実装構造を示す斜視図、第２図は従来の
実装構造に用いられるラッピング型ＩＣソケットの斜視
図、第３図は従来の実装構造に用いられるラッピング型
ＩＣソケットの底部基板の斜視図、第４図は本発明に用
いられるラッピング型ＩＣソケットの底部基板の斜視図
および第５図は本発明の一実施例を示す斜視図である。 。 図において、１・・・・・・ラッピング型ＩＣソケット
、２・・・・・・上部基板、３・−・・・・半田付社用
端子、４．４’・・・・・・ラッピング端子、５・・・
・・・底部基板、６・・・・・・プリント基板、７．７
’−・・・・・ＩＣ，ｔｏ・・・・・・ラッピング型Ｉ
Ｃソケッ）、１１．１１’・・開底部基板、１２・・・
５− 貫通穴、１３・・・・・・非貫通穴、１４・・・・・・
接触子。 ６−
実装構造に用いられるラッピング型ＩＣソケットの斜視
図、第３図は従来の実装構造に用いられるラッピング型
ＩＣソケットの底部基板の斜視図、第４図は本発明に用
いられるラッピング型ＩＣソケットの底部基板の斜視図
および第５図は本発明の一実施例を示す斜視図である。 。 図において、１・・・・・・ラッピング型ＩＣソケット
、２・・・・・・上部基板、３・−・・・・半田付社用
端子、４．４’・・・・・・ラッピング端子、５・・・
・・・底部基板、６・・・・・・プリント基板、７．７
’−・・・・・ＩＣ，ｔｏ・・・・・・ラッピング型Ｉ
Ｃソケッ）、１１．１１’・・開底部基板、１２・・・
５− 貫通穴、１３・・・・・・非貫通穴、１４・・・・・・
接触子。 ６−
Claims (1)
- 集積回路のリードビン接続用接触子を有する上部基板と
、該上部基板の」二面に突出して設けられたラッピング
端子と、前記上部基板の下面に突出しかつ前記ラッピン
グ端子と重なら力い位置に設けた半８３付は用端子と、
該半田付は用端子が貫通する貫通孔を有する底部基板と
を備えたラッピング型集積回路ソケット・の前記底部基
板に前記ラッピング端子を固定するだめの非貫通穴を設
け、該穴と前記ラッピング端子とを介して複数の前記ソ
ケットを積重ね実装したことを特徴とする集積回路ソケ
ット積重ね実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3854183A JPS59163842A (ja) | 1983-03-09 | 1983-03-09 | 集積回路ソケツト積重ね実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3854183A JPS59163842A (ja) | 1983-03-09 | 1983-03-09 | 集積回路ソケツト積重ね実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59163842A true JPS59163842A (ja) | 1984-09-14 |
Family
ID=12528141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3854183A Pending JPS59163842A (ja) | 1983-03-09 | 1983-03-09 | 集積回路ソケツト積重ね実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163842A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419153A2 (en) * | 1989-09-19 | 1991-03-27 | Gennum Corporation | Electrical component connection and combinations of electrical components for a hearing aid |
| US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
| KR100817054B1 (ko) | 2006-07-13 | 2008-03-26 | 삼성전자주식회사 | 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드 |
-
1983
- 1983-03-09 JP JP3854183A patent/JPS59163842A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419153A2 (en) * | 1989-09-19 | 1991-03-27 | Gennum Corporation | Electrical component connection and combinations of electrical components for a hearing aid |
| US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
| KR100817054B1 (ko) | 2006-07-13 | 2008-03-26 | 삼성전자주식회사 | 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760335A (en) | Large scale integrated circuit test system | |
| JPH0784115B2 (ja) | 半導体装置カ−ド | |
| JPH08228059A (ja) | 回路モジュールの実装装置およびこの回路モジュールを有する電子機器 | |
| JPS59163842A (ja) | 集積回路ソケツト積重ね実装構造 | |
| JP2000269667A (ja) | 電気接続箱 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPS59175150A (ja) | 電子部品の取付構造 | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JP2723514B2 (ja) | 半導体装置 | |
| JPH034471A (ja) | 電子部品実装可能ｉｃソケット | |
| JPH0587869U (ja) | 電子部品 | |
| JPS58131638U (ja) | 混成集積回路装置 | |
| JP2765384B2 (ja) | メモリ用ソケット | |
| JPH0277189A (ja) | 電子回路パッケージ | |
| JPH0217501Y2 (ja) | ||
| JPH04328849A (ja) | 半導体装置用パッケージ | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH04249078A (ja) | 印刷配線板の接続端子装置 | |
| JPH07120842B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPS60194345U (ja) | 半導体装置 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPS63278295A (ja) | 表面実装用パッケ−ジ | |
| JPS58159359A (ja) | 集積回路用チツプケ−ス | |
| JPH0778927A (ja) | 電子部品搭載用基板及びリードフレーム | |
| JPH05190765A (ja) | 半導体装置 |