JP2723514B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2723514B2 JP2723514B2 JP62081519A JP8151987A JP2723514B2 JP 2723514 B2 JP2723514 B2 JP 2723514B2 JP 62081519 A JP62081519 A JP 62081519A JP 8151987 A JP8151987 A JP 8151987A JP 2723514 B2 JP2723514 B2 JP 2723514B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- printed wiring
- lead
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に内部回路に接続され
ていないリードを有する半導体装置に関する。 〔従来の技術〕 一般に、半導体装置においては、リードの数は内部回
路以外にパッケージの大きさや形状等により決定される
が、内部回路に非導通なリードが存在する場合がある。 従来、この種の半導体装置のリードは他の内部回路に
接続されているリードと同様の形状となっている。ま
た、このようなリードが複数本存在する場合は互いにも
非導通となっている。 かかる半導体装置をプリント配線基板に実装する際
は、プリント配線の構造が実装された半導体装置を横切
らない様に配線基板にスルーホールを開けて裏面へ配線
している。 〔発明が解決しようとする問題点〕 上述した従来の半導体装置は、このような裏面配線に
より構造が複雑になるという欠点がある。また、樹脂材
料を用いた配線基板にスルーホールを開けた場合、熱的
ストレスによりスルーホール内壁にクラックが入ったり
するという欠点がある。 本発明の目的は、かかるプリント配線構造を簡単にす
るとともに、配線基板のスルーホール内壁にクラックが
入ることも防止した半導体装置を提供することにある。 〔問題点を解決するための手段〕 本発明の半導体装置は、内部回路に非導通な複数のリ
ード対のリード同士を前記リード対毎に半導体パッケー
ジ表面上で電気的に相互接続するとともに該接続された
リードをプリント配線に接続し、前記半導体パッケージ
表面上で前記リード対の前記リード間に回路部品を接続
するものである。 すなわち、本発明は電気的に半導体装置としての働き
に全く寄与しなかったリード，要するに内部回路に非導
通なリードをプリント配線基板に実装する際にプリント
配線の一部として使用するものである。 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。 第１図は本発明の第一の実施例を説明するための半導
体装置の実装断面図である。 第１図に示すように、半導体装置１をプリント配線基
板10に実装する際、内部回路に非導通なリード２および
３を半導体装置１の下側で接続し、この状態で本来接続
されるべきプリント配線６および７上に搭載する。この
リード2,3とプリント配線6,7を夫々はんだで接続するこ
とにより、プリント配線6,7間を接続することが出来、
半導体装置１に妨げられることがない。また、かかるリ
ード2,3を基板10にもうけたスルーホールに入れる必要
がないため、基板10内にクラックが発生することもな
い。 また、第２図は本発明の第二の実施例を説明するため
の半導体装置の実装斜視図である。 第２図に示すように、プリント配線基板10に搭載され
る半導体装置１は内部回路に非導通なリード2,3,4,5が
半導体装置１の上表面で折り曲げ接続されている。この
折り曲げられた非導通リード2,3,4,5はプリント配線6,
7,8,9上に置かれる。また、11は両リード対間に接続さ
れたコンデンサである。 この第二の実施例ではプリント配線6,7はリード2,3を
通して導通し、プリント配線8,9はリード4,5を通して導
通される。この例においては、半導体装置１の表面がプ
リント配線の一部として使用されるため、上述のとおり
コンデンサ11をリード2,3及び4,5間に実装することも必
要に応じて可能となり、プリント基板10の面積の節約が
出来るという利点もある。 〔発明の効果〕 以上説明したように、本発明は内部回路に非導通なリ
ード相互を接続することにより、プリント配線基板に実
装する際に、半導体ICを横切るプリント配線と接続しそ
の一部として使い、プリント配線構造を簡単にすること
ができる効果がある。また、プリント配線基板にあきリ
ード用のスルーホールを設けないで済むので、スルーホ
ール内壁にクラックが入ることも防止できる効果があ
る。
ていないリードを有する半導体装置に関する。 〔従来の技術〕 一般に、半導体装置においては、リードの数は内部回
路以外にパッケージの大きさや形状等により決定される
が、内部回路に非導通なリードが存在する場合がある。 従来、この種の半導体装置のリードは他の内部回路に
接続されているリードと同様の形状となっている。ま
た、このようなリードが複数本存在する場合は互いにも
非導通となっている。 かかる半導体装置をプリント配線基板に実装する際
は、プリント配線の構造が実装された半導体装置を横切
らない様に配線基板にスルーホールを開けて裏面へ配線
している。 〔発明が解決しようとする問題点〕 上述した従来の半導体装置は、このような裏面配線に
より構造が複雑になるという欠点がある。また、樹脂材
料を用いた配線基板にスルーホールを開けた場合、熱的
ストレスによりスルーホール内壁にクラックが入ったり
するという欠点がある。 本発明の目的は、かかるプリント配線構造を簡単にす
るとともに、配線基板のスルーホール内壁にクラックが
入ることも防止した半導体装置を提供することにある。 〔問題点を解決するための手段〕 本発明の半導体装置は、内部回路に非導通な複数のリ
ード対のリード同士を前記リード対毎に半導体パッケー
ジ表面上で電気的に相互接続するとともに該接続された
リードをプリント配線に接続し、前記半導体パッケージ
表面上で前記リード対の前記リード間に回路部品を接続
するものである。 すなわち、本発明は電気的に半導体装置としての働き
に全く寄与しなかったリード，要するに内部回路に非導
通なリードをプリント配線基板に実装する際にプリント
配線の一部として使用するものである。 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。 第１図は本発明の第一の実施例を説明するための半導
体装置の実装断面図である。 第１図に示すように、半導体装置１をプリント配線基
板10に実装する際、内部回路に非導通なリード２および
３を半導体装置１の下側で接続し、この状態で本来接続
されるべきプリント配線６および７上に搭載する。この
リード2,3とプリント配線6,7を夫々はんだで接続するこ
とにより、プリント配線6,7間を接続することが出来、
半導体装置１に妨げられることがない。また、かかるリ
ード2,3を基板10にもうけたスルーホールに入れる必要
がないため、基板10内にクラックが発生することもな
い。 また、第２図は本発明の第二の実施例を説明するため
の半導体装置の実装斜視図である。 第２図に示すように、プリント配線基板10に搭載され
る半導体装置１は内部回路に非導通なリード2,3,4,5が
半導体装置１の上表面で折り曲げ接続されている。この
折り曲げられた非導通リード2,3,4,5はプリント配線6,
7,8,9上に置かれる。また、11は両リード対間に接続さ
れたコンデンサである。 この第二の実施例ではプリント配線6,7はリード2,3を
通して導通し、プリント配線8,9はリード4,5を通して導
通される。この例においては、半導体装置１の表面がプ
リント配線の一部として使用されるため、上述のとおり
コンデンサ11をリード2,3及び4,5間に実装することも必
要に応じて可能となり、プリント基板10の面積の節約が
出来るという利点もある。 〔発明の効果〕 以上説明したように、本発明は内部回路に非導通なリ
ード相互を接続することにより、プリント配線基板に実
装する際に、半導体ICを横切るプリント配線と接続しそ
の一部として使い、プリント配線構造を簡単にすること
ができる効果がある。また、プリント配線基板にあきリ
ード用のスルーホールを設けないで済むので、スルーホ
ール内壁にクラックが入ることも防止できる効果があ
る。
【図面の簡単な説明】
第１図は本発明の第一の実施例を説明するための半導体
装置の断面図、第２図は本発明の第二の実施例を説明す
るための半導体装置の実装斜視図である。 １…半導体装置、２〜５…内部回路に非導通なリード、
６〜９…プリント配線、10…プリント配線基板、11…コ
ンデンサ。
装置の断面図、第２図は本発明の第二の実施例を説明す
るための半導体装置の実装斜視図である。 １…半導体装置、２〜５…内部回路に非導通なリード、
６〜９…プリント配線、10…プリント配線基板、11…コ
ンデンサ。
Claims (1)
- (57)【特許請求の範囲】 １．内部回路に非導通な複数のリード対のリード同士を
前記リード対毎に半導体パッケージ表面上で電気的に相
互接続するとともに該接続されたリードをプリント配線
に接続し、前記半導体パッケージ表面上で前記リード対
の前記リード間に回路部品を接続したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081519A JP2723514B2 (ja) | 1987-04-01 | 1987-04-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081519A JP2723514B2 (ja) | 1987-04-01 | 1987-04-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63246858A JPS63246858A (ja) | 1988-10-13 |
| JP2723514B2 true JP2723514B2 (ja) | 1998-03-09 |
Family
ID=13748592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62081519A Expired - Lifetime JP2723514B2 (ja) | 1987-04-01 | 1987-04-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723514B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777290B2 (ja) * | 1990-11-24 | 1995-08-16 | 株式会社メルコ | 電子回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5298363U (ja) * | 1976-01-21 | 1977-07-25 | ||
| JPS5832656U (ja) * | 1981-08-28 | 1983-03-03 | 日立電子株式会社 | 集積回路装置 |
-
1987
- 1987-04-01 JP JP62081519A patent/JP2723514B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63246858A (ja) | 1988-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074816B1 (en) | High terminal count integrated circuit device package | |
| US4951124A (en) | Semiconductor device | |
| JPH0341752A (ja) | Ｉｃチップ・キャリアパッケージ | |
| JP3247634B2 (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JP2723514B2 (ja) | 半導体装置 | |
| JP2866465B2 (ja) | 電子部品 | |
| KR100735838B1 (ko) | 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 | |
| JPH0555719A (ja) | 回路基板装置 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPH03228356A (ja) | Ｉｃパッケージ | |
| JPS6020932Y2 (ja) | 半導体装置 | |
| JPH0714030B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPH0332093A (ja) | 半導体装置 | |
| JPS59163842A (ja) | 集積回路ソケツト積重ね実装構造 | |
| JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPH0712108B2 (ja) | 表面実装部品用アダプタ付パツケ−ジ | |
| JPH1197571A (ja) | 変換基板及び半導体装置 | |
| JPH0677351A (ja) | 半導体実装基板 | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPS59117254A (ja) | 電子回路モジユ−ル組立体 |