JPH0332093A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0332093A JPH0332093A JP16757489A JP16757489A JPH0332093A JP H0332093 A JPH0332093 A JP H0332093A JP 16757489 A JP16757489 A JP 16757489A JP 16757489 A JP16757489 A JP 16757489A JP H0332093 A JPH0332093 A JP H0332093A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- semiconductor package
- lands
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000003491 array Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プリント基板に半導体素子を表面実装した
半導体装置に関するものである。
半導体装置に関するものである。
第５図〜第７図は従来のこの種半導体装置を示す図で、
図において、１はランド１１とスルーホール１２が形成
されたガラス布基材エポキシ樹脂銅張積層板等のプリン
ト基板、２はランド１１に接続された配線、３はリード
６１３１がはんだ４によってランド１１に取付けられた
半導体パッケージである。
図において、１はランド１１とスルーホール１２が形成
されたガラス布基材エポキシ樹脂銅張積層板等のプリン
ト基板、２はランド１１に接続された配線、３はリード
６１３１がはんだ４によってランド１１に取付けられた
半導体パッケージである。
この従来のものでは、基板１に設けられたランドＵに半
導体パッケージ３の外部端子として設けられたリード線
３１をはんだ付けして、半導体パッケージ３と基板１を
接続する。
導体パッケージ３の外部端子として設けられたリード線
３１をはんだ付けして、半導体パッケージ３と基板１を
接続する。
さらに、スルーホール１２とリード線２を介して内部配
線や、両面実装に対して内部および表裏の接続を行う。
線や、両面実装に対して内部および表裏の接続を行う。
この従来の半導体装置は以上のように構成されているの
で、半導体パッケージと基板の熱膨張率の違いにより、
温度サイクル試験などではんだ付部に応力が発生し、ク
ラックが入り、電気的特性不良が発生するという問題が
あった。
で、半導体パッケージと基板の熱膨張率の違いにより、
温度サイクル試験などではんだ付部に応力が発生し、ク
ラックが入り、電気的特性不良が発生するという問題が
あった。
この発明はこのような課題を解消するためになされたも
ので、温度変化によるはんだ付部の応力を吸収可能な半
導体装置を得ることを目的とする。
ので、温度変化によるはんだ付部の応力を吸収可能な半
導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体パッケージの相対
向する側部に設けられたリード線が夫々取付けられるラ
ンドを相対向して配置した基板において、相対向するラ
ンド間に互いに近接して少なくとも一列のスルーホール
を設けたものである。
向する側部に設けられたリード線が夫々取付けられるラ
ンドを相対向して配置した基板において、相対向するラ
ンド間に互いに近接して少なくとも一列のスルーホール
を設けたものである。
この発明における基板には、互いに近接して少なくとも
一列のスルーホールが形成されているので、各種試験等
で発生する応力が吸収され、半導体装置の特性が安定す
る。
一列のスルーホールが形成されているので、各種試験等
で発生する応力が吸収され、半導体装置の特性が安定す
る。
以下この発明の一実施例を第１図〜第３図にもとづいて
説明する。即ち、第１図〜第３図において、１３は基板
１に形成され、スルーホール１２と同様の径を有し、且
つ相対向するランド列間にランド列方向に複数個並べて
配置されたダミースルーホールである。
説明する。即ち、第１図〜第３図において、１３は基板
１に形成され、スルーホール１２と同様の径を有し、且
つ相対向するランド列間にランド列方向に複数個並べて
配置されたダミースルーホールである。
なおその他の構成は第５図〜第７図に示すものと同様で
あるので説明を省略する。
あるので説明を省略する。
このように構成されたものでは、基板上の相対向するラ
ンド列間に連続してダミースルーホールを設けたので、
温度サイクル等の温度差によって発生する応力を減少さ
せ、高信頼の半導体装置を得ることができる。しかもダ
ミーのスルーホールは他のスルーホールと同じ径のもの
を用いるため、余分な工程を必要としない、なお、対向
するランド間であれば、ダミースルーホールを多数列設
けてもよい、また、この実施例では、スルーホールはダ
ミーのものとしたが、第４図に示すように通常のスルー
ホールと同様に、他のランドおよび表裏の導通に使用す
るスルーホール１４としてもよい。
ンド列間に連続してダミースルーホールを設けたので、
温度サイクル等の温度差によって発生する応力を減少さ
せ、高信頼の半導体装置を得ることができる。しかもダ
ミーのスルーホールは他のスルーホールと同じ径のもの
を用いるため、余分な工程を必要としない、なお、対向
するランド間であれば、ダミースルーホールを多数列設
けてもよい、また、この実施例では、スルーホールはダ
ミーのものとしたが、第４図に示すように通常のスルー
ホールと同様に、他のランドおよび表裏の導通に使用す
るスルーホール１４としてもよい。
さらにスルーホール表面のメツキは何メツキでもよく、
ダミーの場合はメツキしなくてもよい。
ダミーの場合はメツキしなくてもよい。
上記のようにこの発明による半導体装置は、半導体パッ
ケージのリード線が取付けられる基板の相対向するラン
ド間に互いに近接して少なくとも一列のスルーホールを
配設したので、基板と半導体パッケージ熱膨張係数の差
によって生じる応力が吸収され、特性が安定する。
ケージのリード線が取付けられる基板の相対向するラン
ド間に互いに近接して少なくとも一列のスルーホールを
配設したので、基板と半導体パッケージ熱膨張係数の差
によって生じる応力が吸収され、特性が安定する。
第１図〜第３図はこの発明の一実施例を示す図で、第１
図は要部平面図、第２図は平面図、第３図は第２図１−
１線断面図、第４図はこの発明の他の実施例を示す要部
平面図、第５図〜第７図は従来のこの種半導体装置を示
す図で、第５図は要部平面図、第６図は平面図、第７図
は第６図■■線断面図である。 図中、１は基板、１１はランド、１２．１４はスルーホ
ール、１３はダミースルーホール、２は配線、３は半導
体パッケージ、３１はリード、４ははんだである。 なお、図中同一符号は同−又は相当部分を示す。
図は要部平面図、第２図は平面図、第３図は第２図１−
１線断面図、第４図はこの発明の他の実施例を示す要部
平面図、第５図〜第７図は従来のこの種半導体装置を示
す図で、第５図は要部平面図、第６図は平面図、第７図
は第６図■■線断面図である。 図中、１は基板、１１はランド、１２．１４はスルーホ
ール、１３はダミースルーホール、２は配線、３は半導
体パッケージ、３１はリード、４ははんだである。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 相対向する側部にリード線を有する半導体パッケージ
、この半導体パッケージの各リード線が取付けられるラ
ンドが相対向して配置された基板、この基板上の相対向
するランド間に互いに近接して少なくとも１列配置され
た複数個のスルーホールを備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16757489A JPH0332093A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16757489A JPH0332093A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332093A true JPH0332093A (ja) | 1991-02-12 |
Family
ID=15852269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16757489A Pending JPH0332093A (ja) | 1989-06-29 | 1989-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563953U (ja) * | 1992-02-10 | 1993-08-24 | いすゞ自動車株式会社 | 車載用コントローラ |
-
1989
- 1989-06-29 JP JP16757489A patent/JPH0332093A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563953U (ja) * | 1992-02-10 | 1993-08-24 | いすゞ自動車株式会社 | 車載用コントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| JPS62264647A (ja) | チツプキヤリヤを用いた集積回路ボ−ド，及び該集積回路ボ−ドを製作する方法 | |
| US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
| JP2568748B2 (ja) | 半導体装置 | |
| US5723901A (en) | Stacked semiconductor device having peripheral through holes | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| JPH0332093A (ja) | 半導体装置 | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| KR100735838B1 (ko) | 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 | |
| KR100195505B1 (ko) | 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법 | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JP2723514B2 (ja) | 半導体装置 | |
| JPS62134945A (ja) | モ−ルドトランジスタ | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| KR19980030136A (ko) | 시간대 배선율을 높일 수 있는 인쇄 회로 기판 | |
| JPH0249731Y2 (ja) | ||
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPS6225444A (ja) | 連続配線基板 | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| JPH0710969U (ja) | プリント基板 | |
| JPH1074861A (ja) | 半導体装置 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPS6318688A (ja) | セラミツクパツケ−ジ |