KR100195505B1 - 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법 - Google Patents

탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법 Download PDF

Info

Publication number
KR100195505B1
KR100195505B1 KR1019960040934A KR19960040934A KR100195505B1 KR 100195505 B1 KR100195505 B1 KR 100195505B1 KR 1019960040934 A KR1019960040934 A KR 1019960040934A KR 19960040934 A KR19960040934 A KR 19960040934A KR 100195505 B1 KR100195505 B1 KR 100195505B1
Authority
KR
South Korea
Prior art keywords
opening
printed circuit
semiconductor chip
circuit board
tab tape
Prior art date
Application number
KR1019960040934A
Other languages
English (en)
Other versions
KR19980021920A (ko
Inventor
김세일
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960040934A priority Critical patent/KR100195505B1/ko
Publication of KR19980021920A publication Critical patent/KR19980021920A/ko
Application granted granted Critical
Publication of KR100195505B1 publication Critical patent/KR100195505B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법에 관한 것으로, 회로 배선이 미리 패터닝된 탭 테이프의 상·하면에 인쇄회로기판이 접착됨으로써, 종래에 많은 입·출력 단자를 얻기 위해 다층의 인쇄회로기판 사용에 의한 반도체 칩 패키지의 두께가 두꺼워지는 문제점을 극복할 수 있다.
그리고, 탭 테이프의 전도성 패드들과 인쇄회로기판의 랜드 패턴들을 관통하여 형성된 전도성 구멍을 통한 칩과 외부 접속 단자가 전기적으로 연결됨으로써, 칩과 외부 접속 단자와의 접속 거리가 최소화되어 종래의 다층의 인쇄회로기판에 형성된 전도성 구멍을 통한 접속 거리가 길어져 발생되었던 저항과 같은 전기적 문제점이 극복 될 수 있다.
또한, 종래의 와이어 본딩에 의한 접속 방식보다는 탭 기술에 의한 칩의 본딩 패드와 탭리드의 직접적인 본딩 방식이 접속 거리가 짧기 때문에 전기적 특성이 우수한 특징을 갖는다.

Description

탭(TAB) 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법
본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 탭 테이프 상·하면에 인쇄회로기판이 접착되어 있으며, 탭 리드들과 외부 접속 단자가 전도성 구멍에 의해 전기적으로 연결된 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법에 관한 것이다.
탭(TAB; tape automated bonding)은 반도체 칩 단위에서의 상호 접속 기술의 하나로서, 통상적인 와이어 본딩과 비교된다.
즉, 와이어 본딩은 리드 프레임을 매개로 하여 칩의 본딩 패드들과 리드 프레임의 각 리드들이 금속 와이어로서 개별적으로 접속되는 방식인데 반하여, 탭은 미리 패터닝된 탭 테이프를 사용하여 본딩 패드와 탭 리드들을 일괄적으로 본딩할 수 있는 장점을 가진다.
그리고, 이와 같은 탭 방식은 박막 트랜지스터(thin flim transister;TFT) 액정 표시(liquid crystal display) 드라이버(driver)를 비롯한 여러 반도체 제품에 사용되고 있다.
도 1은 일반적인 탭 리드와 반도체 칩이 내부 리드 본딩된 상태를 나타내는 사시도이고, 도 2는 도 1의 A-A'선 단면도이다.
도 1 및 도 2를 참조하면, 일반적인 탭 테이프(9)는 절연성 접착 테이프(2) 상에 일단의 탭 리드들(4)이 패터닝되어 있고, 상기 절연성 접착 테이프(2)의 중앙부에는 상기 탭 리드들(4)과 반도체 칩(1)과의 전기 접속이 이루어지기 위하여 개구부(7;開口部)가 형성되어 있다.
그리고, 상기 개구부(7) 주위에는 네 개 또는 두 개의 윈도우(6)가 형성되어 있으며, 상기 탭 리드들(4)이 상기 윈도우(6)를 가로질러 상기 개구부(7) 안쪽까지 연장되어 있다.
여기서, 상기 윈도우(6)는 상기 개구부(7)와 마찬가지로 상기 절연성 접착 테이프(2)가 관통된 형상을 일컬으며, 상기 탭 리드들(4)이 인쇄회로기판과 같은 외부의 기판에 물리적·전기적으로 접착·접속되기 위한 창구(窓口)이다.
그리고, 상기 개구부(7) 안쪽으로 연장된 탭 리드들(4)을 내부 리드, 상기 윈도우를 가로지르는 탭 리드들(4)을 외부 리드라 한다.
상기 절연성 접착 테이프(2)의 양쪽 측면에는 다수 개의 스프라켓 홀(8)이 형성되어 있어서, 상기 탭 테이프(9)가 릴 형태로 자동 공급될 수 있게 한다.
그리고, 상기 절연성 접착 테이프(2)는 통상적으로 절연성 폴리이미드와 같은 플라스틱 수지 계열이며, 상기 탭 리드(4)는 통상적인 리드 프레임과 같은 구리 합금 종류이다.
이상과 같이 탭 리드(4)가 패터닝된 구조를 가지는 상기 탭 테이프(9)는 개구부(7)를 통하여 반도체 칩(1)과 전기적으로 접속된다.
그리고, 상기 반도체 칩(1)은 그 상면에 복수 개의 본딩 패드들(3)이 형성·배열되어 있으며, 그 본딩 패드(3) 상에는 범프(5)가 형성되어 있다.
상기 개구부(7) 안쪽으로 연장·형성되어 있는 탭 리드들(4), 즉 내부 리드들 밑에 반도체 칩(1)이 위치되고, 상기 내부 리드들과 범프(5)가 정렬을 이룬 다음 열 압착과 같은 방법으로 동시에 본딩된다.
이를 내부 리드 본딩(inner lead bonding;ILB)이라 한다.
그리고, 나서 마찬가지의 방식으로 상기 탭 리드(4)의 외부 리드 부분이 외부 기판과 상기 윈도우(6)를 통하여 물리적·전기적으로 접착·접속된다.
이를 외부 리드 본딩(outer lead bonding;OLB)이라 한다.
도 1은 내부 리드 본딩이 완료되고 외부 리드 본딩이 이루어지기 전의 형상이다.
도 3은 종래 기술의 실시예에 의한 볼 그리드 어레이 패키지의 단면도이고, 도 4는 도 3에서 솔더 볼 대신에 핀이 접착된 상태를 나타내는 핀 그리드 어레이 패키지를 나타내는 단면도이다.
도 3 및 도 4를 참조하면, 종래 기술에 의한 반도체 칩 패키지(200,300)는 히트 싱크(30) 상면에 인쇄회로기판(20)이 접착되어 있으며, 그 인쇄회로기판(20)의 내부에 다층으로 회로 패턴들(27)이 형성되어 있고 중심부에 칩(10)이 실장될 수 있는 개구부가 형성되어 있다.
그리고, 상기 인쇄회로기판(20)은 그 상부면에서부터 삼 단으로 단차부가 형성되어 있다.
상기 인쇄회로기판(20)의 개구부를 통해서 칩(10)의 하부면이 상기 히트 싱크(30)의 상부면에 접착제(70)에 의해 접착되어 있으며, 그 칩(10)의 상면에 형성된 복수개의 본딩 패드들(12)은 상기 인쇄회로기판(20)의 단차부들에 형성된 랜드 패턴들(29)과 각기 본딩 와이어(60)에 의해 전기적으로 연결된 구조를 갖는다.
여기서, 상기 랜드 패턴들(29)이 형성된 단차부는 상기 인쇄회로기판(20)의 하부면에서 일 단 및 이 단의 단차부에 형성되어 있다.
그리고, 상기 랜드 패턴들(29)과 회로 패턴들(27)이 전기적으로 연결되어 있으며, 상기 회로 패턴들(27)은 전도성 구멍(23)과 전기적으로 연결되어 있으며, 상기 전도성 구멍(23)과 전기적으로 연결된 솔더 패드들(도시 안됨)이 상기 인쇄회로기판(20)의 상부면에 형성되어 있다.
그리고, 상기 인쇄회로기판(20)의 상부면에 형성된 회로 패턴들(27)을 보호하기 위해서 솔더 레지스트(25)가 상기 솔더 패드를 제외한 영역에 도포 되어 있다.
여기서, 반도체 칩(10)과 외부 장치와의 전기적 연결을 위하여 외부 접속 단자(50,55)가 그 인쇄회로기판(20)의 상부면상의 솔더 패드에 부착된다.
그리고, 상기 반도체 칩(10)과 본딩 와이어(60)를 외부의 환경으로부터 보호하기 위하여 상기 인쇄회로기판(20)의 개구부에 포팅재(80)가 포팅되어 있으며, 덮개(40)가 상기 인쇄회로기판(20)의 삼 단의 단차부에 접착제(75)에 의해 접착된 구조를 갖는다.
여기서, 도 3에서는 솔더 패드에 솔더 볼(50)이 부착되어 있으며, 도 4에서는 상기 솔더 패드에 핀(55)이 부착된 구조를 갖는다.
상기와 같은 구조를 갖는 반도체 칩 패키지는 많은 입·출력 단자수를 갖기 위하여 다층의 회로 패턴들이 형성된 인쇄회로기판의 사용에 의한 반도체 칩 패키지의 경박단소화(輕薄短小化)에 어려움이 있으며, 다층 구조에서는 전도성 구멍을 통한 전기적 접속 거리가 길어져 전기적 특성면에서 불리하다.
따라서, 본 발명의 목적은 회로 배선이 미리 패터닝된 탭 테이프의 상·하면에 인쇄회로기판이 접착됨으로써, 반도체 칩 패키지의 경박단소화를 이룰 수 있으며, 전도성 구멍을 통한 접속거리가 최소화될 수 있는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법을 제공하는데 있다.
도 1은 일반적인 탭 리드와 반도체 칩이 내부 리드 본딩된 상태를 나타내는 사시도
도 2는 도 1의 A-A'선 단면도
도 3은 종래 기술의 실시예에 의한 볼 그리드 어레이 패키지의 단면도
도 4는 도 3에서 솔더 볼 대신에 핀이 접착된 상태를 나타내는 핀 그리드 어레이 패키지를 나타내는 단면도
도 5는 본 발명에 의한 탭 테이프 상·하부면에 인쇄회로기판이 접착된 상태를 나타내는 결합 사시도
도 6은 B-B'선 단면도
도 7은 도 6에서 전도성 구멍이 형성된 상태를 나타내는 단면도
도 8은 도 7에서 탭 리드와 반도체 칩이 내부 리드 본딩 되어 봉지된 상태를 나타내는 단면도
도 9는 도 8에서 전도성 구멍에 솔더 볼이 접착된 상태를 나타내는 단면도
도 10은 도 8에서 전도성 구멍에 핀이 접착된 상태를 나타내는 단면도
* 도면의 주요 부분에 대한 부호의 설명
1,10,110 : 반도체 칩 2,178 : 절연성 접착 테이프
5,115 : 범프 20,120 : 인쇄회로기판
23,123 : 전도성 구멍 27,127 : 회로 패턴
30,130 : 히트 싱크 40,140 : 덮개
50,150 : 솔더 볼 55,155 : 핀
70,73,75,170 : 접착제 173,177 : 비전도성 양면 접착 테이프
상기 목적을 달성하기 위하여, 복수개의 본딩 패드를 갖는 반도체 칩과; 중심부에 상기 반도체 칩이 삽입될 수 있는 개구부를 갖는 절연성 접착 테이프와, 그 절연성 접착 테이프의 상면과 개구부에 연장되어 형성되어 있으며, 상기 복수개의 본딩 패드들과 각기 대응되어 전기적 연결된 복수개의 내부리드들 및 상기 내부 리드들과 각기 대응되는 전도성 패드들을 전기적으로 연결하는 회로 패턴들을 갖는 탭 테이프와; 상기 탭 테이프의 개구부에 대응되게 개구부가 형성되어 있으며, 상기 탭 테이프의 전도성 패드들과 각기 대응되게 랜드 패턴들이 형성되어 있으며, 상기 탭 테이프의 상·하면에 접착된 인쇄회로기판과; 상기 반도체 칩과 내부리드를 보호하기 위해 상기 상부 인쇄회로기판의 개구부를 덮는 덮개; 및 상기 탭 테이프의 전도성 패드들과 각기 대응되는 상기 인쇄회로기판의 랜드 패턴들이 관통되어 전도성 구멍이 형성되어 있으며, 상기 전도성 구멍들에 부착된 외부 접속 단자들;을 포함하는 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지를 제공한다.
상기 다른 목적을 달성하기 위하여, 상면에 반도체 칩이 삽입될 수 있는 개구부가 형성된 절연성 접착 테이프와, 그 절연성 접착 테이프의 상면과 개구부에 연장되어 형성된 내부 리드들과, 상기 내부 리드들과 각기 대응되는 전도성 패드들을 전기적으로 연결하는 회로 패턴들이 형성된 탭 테이프가 구비되는 단계와; 상기 탭 테이프 개구부에 대응되게 개구부가 형성되어 있고, 상기 탭 테이프의 전도성 패드들에 각기 대응되는 랜드 패턴들이 형성된 인쇄회로기판이 상기 탭 테이프의 개구부에 대응되게 상·하면에 접착되는 단계와; 복수개의 본딩 패드들을 갖는 칩이 상기 탭 테이프의 개구부을 통해서 상기 내부리드들과 일괄적으로 본딩(gang bonding)되는 단계와; 상기 인쇄회로기판의 랜드 패드들과 각기 대응되는 탭 테이프의 전도성 패드들에 전도성 구멍이 형성되는 단계와; 상기 전도성 구멍들에 외부 접속 단자가 부착되는 단계; 및 상기 칩과 내부리드를 보호하기 위해 상기 상부 인쇄회로기판의 개구부에 덮개를 덮는 단계;를 포함하는 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 제조 방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 5는 본 발명에 의한 탭 테이프 상·하부면에 인쇄회로기판이 접착된 상태를 나타내는 결합 사시도이고, 도 6은 B-B'선 단면도이다.
도 5 및 도 6을 참조하면, 본 발명에서 사용되는 탭 테이프(175)는 절연성 접착 테이프인 절연성 폴리 이미드 테이프(178)의 중심부에 반도체 칩이 실장될 수 있는 개구부(176)가 형성되어 있으며, 그 개구부(176)를 중심으로 탭 리드의 내부리드들(127)이 그 실장될 반도체 칩의 본딩패드들의 위치까지 연장·형성되어 있다.
그리고, 종래의 절연성 폴리이미드 테이프의 개구부의 주위에 형성된 윈도우가 본 발명에 사용된 절연성 폴리이미드 테이프(178)에는 형성되지 않는다.
여기서, 상기 탭 리드들은 내부 리드들(127)과, 그들에 각기 대응되는 회로 패턴들(174, 패터닝된 회로 패선을 회로 패턴이라 함)과 전기적으로 연결되어 있으며, 상기 회로 패턴들(174)은 전도성 구멍이 형성될 전도성 패드들(172)과 전기적으로 연결된 구조를 갖는다.
상기 탭 테이프(175) 상·하의 인쇄회로기판들(120a,120b)은 상기 탭 테이프의 개구부(176)와 대응된 위치에 개구부가 형성되어 있으며, 상기 탭 테이프의 전도성 패드들(172)과 각기 대응되는 위치에 랜드 패턴들(도시 안됨)이 형성된 구조를 갖는다.
그리고, 상기 상부 인쇄회로기판의 개구부(122)는 상기 탭 테이프의 개구부(176)보다는 작게 형성되어 있으며, 상기 하부 인쇄회로기판의 개구부(121)는 상기 탭 테이프의 개구부(176)와 동일하게 형성되어 있다.
여기서, 상기 탭 테이프(175)와 상·하의 인쇄회로기판(120a,120b)은 비전도성 양면 접착 테이프(173,177)에 의해 접착된다.
상기 비전도성 양면 접착 테이프(173,177)에도 개구부가 형성되어 있으며, 상기 비전도성 양면 접착 테이프(177)의 개구부는 상기 탭 테이프의 개구부(176)의 크기와 동일하게 형성되어 있으며, 상기 하부 인쇄회로기판의 개구부(121)와 동일하게 형성된다.
좀더 상세히 언급하면, 상기 비전도성 양면 접착 테이프(173)의 개구부의 크기가 상기 탭 테이프의 개구부(176)의 크기와 동일하게 형성하는 이유는, 상기 탭 테이프의 개구부(176)가 상기 하부 인쇄회로기판의 개구부(121)의 일치되게 접착되어 상기 탭 테이프의 개구부(176) 부분의 처짐을 방지할 수 있으며, 상기 개구부들(121,176)을 통한 반도체 칩의 실장이 가능하게 하기 위해서이다.
그리고, 상기 절연성 양면 접착 테이프(177)의 개구부의 크기를 상기 상부 인쇄회로기판의 개구부(122) 보다는 작게 형성하는 이유는, 실장될 반도체 칩과 내부리드(127)를 보호하기 위해서 사용되는 덮개를 상기 절연성 양면 접착 테이프(177)의 상면에 접착시키기 위해서이다.
도 7은 도 6에서 전도성 구멍이 형성된 상태를 나타내는 단면도이고, 도 8은 도 7에서 내부 리드와 반도체 칩이 내부 리드 본딩되어 봉지된 상태를 나타내는 단면도이다.
도 5 내지 도 8을 참조하면, 탭 테이프(175)의 상·하면에 인쇄회로기판(120a,120b)이 접착된 상태에서 드릴(drill)을 이용하여 상기 인쇄회로기판(120a,120b)의 랜드 패턴들과 그들에 각기 대응되는 탭 테이프의 전도성 패드들(172)을 관통하는 관통 구멍(123)을 형성하고, 상기 관통 구멍(123)을 무전해 도금시킴으로써 전도성 구멍(123)이 형성된다.
여기서, 상기 전도성 구멍(123)은 반도체 칩의 본딩 패드들(112)과 외부 접속 단자, 예를 들면 솔더 볼, 핀 또는 금속 범프를 전기적으로 연결하는 역할을 하게 된다.
그리고, 상기 전도성 구멍(123)의 크기는 상기 탭 테이프의 전도성 패드(172)의 크기 보다는 작게 형성된다.
만약 전도성 구멍(123)의 크기가 상기 탭 테이프의 전도성 패드(172)의 크기보다 크게 형성될 경우, 상기 전도성 구멍(123)이 형성될 때 상기 전도성 패드(172)에 근접한 상기 회로 패턴들(174)이 손상될 우려가 있기 때문이다.
그리고, 상기 반도체 칩(110)은 그 상면에 복수 개의 본딩 패드들(112)이 형성·배열되어 있으며, 그 본딩 패드(112) 상에는 범프(115)가 형성되어 있다.
상기 탭 테이프의 개구부(176) 안쪽으로 연장·형성되어 있는 내부 리드들(127) 밑에 상기 반도체 칩(110)이 위치되고, 상기 내부 리드들(127)과 범프(115)가 정렬을 이룬 다음 열 압착과 같은 방법으로 동시에 본딩된다.
그리고, 상기 반도체 칩(110)과 탭 테이프의 내부리드(127)를 보호하기 위해 상기 상부 인쇄회로기판의 개구부(122)의 형상에 맞게 제조된 덮개(140)가 접착되어 있다.
그리고, 상기 반도체 칩 패키지에서 발생되는 열을 외부로 효과적으로 방출시키기 위해서 상기 하부 인쇄회로기판 개구부(121)의 하부면에 히트 싱크(130)가 부착된 구조를 갖는다.
여기서, 상기 상부 인쇄회로기판(120a)의 랜드 패턴들에 형성된 전도성 구멍(123)에 외부 접속 단자가 부착된다.
도 9는 도 8에서 전도성 구멍에 솔더 볼이 접착된 상태를 나타내는 단면도이고,도 10은 도 8에서 전도성 구멍에 핀이 접착된 상태를 나타내는 단면도이다.
도 9 및 도 10을 참조하면, 본 발명에 의한 반도체 칩 패키지(400,500)는 상부 인쇄회로기판의 랜드 패턴들에 형성된 전도성 구멍(123)에 외부 접속 단자(150,155)가 부착된 구조를 갖는다.
도 9에서는 상기 외부 접속 단자(155)로 솔더 볼이 부착되어 있으며, 도 10에서는 외부 접속 단자로 핀(155)이 부착된 구조를 갖는다.
따라서, 본 발명의 구조를 따르면, 내부 리드 및 회로 배선이 미리 패터닝된 탭 테이프의 상·하면에 인쇄회로기판이 접착됨으로써, 종래에 많은 입·출력 단자를 얻기 위해 다층의 인쇄회로기판 사용에 의한 반도체 칩 패키지의 두께가 두꺼워지는 문제점을 극복할 수 있다.
그리고, 전도성 구멍을 통한 칩과 외부 접속 단자와의 접속 거리가 최소화되어 종래의 다층의 인쇄회로기판에 형성된 전도성 구멍을 통한 접속 거리가 길어져 발생되었던 저항과 같은 전기적 특성 문제점이 극복 될 수 있다.
또한, 종래의 와이어 본딩에 의한 접속 방식보다는 탭 기술에 의한 칩의 본딩 패드와 내부 리드의 직접적인 본딩 방식이 접속 거리가 짧기 때문에 전기적 특성이 우수한 이점(利點)이 있다.

Claims (12)

  1. 복수개의 본딩 패드를 갖는 반도체 칩과 중심부에 상기 반도체 칩이 삽입될 수 있는 개구부를 갖는 절연성 접착 테이프와, 그 절연성 접착 테이프의 상면과 개구부에 연장되어 형성되어 있으며, 상기 복수개의 본딩 패드들과 각기 대응되어 전기적 연결된 복수개의 내부리드들과, 상기 내부 리드들과 각기 대응되는 전도성 패드들을 전기적으로 연결하는 회로 패턴들을 갖는 탭 테이프와 상기 탭 테이프의 개구부에 대응되게 개구부가 형성되어 있으며, 상기 탭 테이프의 전도성 패드들과 각기 대응되게 랜드 패턴들이 형성되어 있으며, 상기 탭 테이프의 상·하면에 접착된 인쇄회로기판과 상기 반도체 칩과 내부리드를 보호하기 위해 상기 상부 인쇄회로기판의 개구부를 덮는 덮개 및 상기 탭 테이프의 전도성 패드들과 각기 대응되는 상기 인쇄회로기판의 랜드 패턴들이 관통되어 전도성 구멍이 형성되어 있으며, 상기 전도성 구멍들에 부착된 외부 접속 단자들을 포함하는 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 외부 접속 단자가 솔더 볼인 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지.
  3. 제 1항에 있어서, 상기 외부 접속 단자가 핀인 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지.
  4. 제 1항에 있어서, 상기 탭 테이프의 전도성 패드의 크기가 상기 전도성 구멍의 크기보다 크게 형성된 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지.
  5. 제 1항에 있어서, 상기 상부 인쇄회로기판의 개구부의 크기가 상기 탭 테이프의 개구부의 크기보다 큰 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지.
  6. 제 1항에 있어서, 상기 칩의 하부면에 히트 싱크가 접착된 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지.
  7. 상면에 반도체 칩이 삽입될 수 있는 개구부가 형성된 절연성 접착 테이프와, 그 절연성 접착 테이프의 상면과 개구부에 연장되어 형성된 내부 리드들과, 상기 내부 리드들과 각기 대응되는 전도성 패드들을 전기적으로 연결하는 회로 패턴들이 형성된 탭 테이프가 구비되는 단계와 상기 탭 테이프 개구부에 대응되게 개구부가 형성되어 있고, 상기 탭 테이프의 전도성 패드들에 각기 대응되는 랜드 패턴들이 형성된 인쇄회로기판이 상기 탭 테이프의 개구부에 대응되게 상·하면에 접착되는 단계와 복수개의 본딩 패드들을 갖는 칩이 상기 탭 테이프의 개구부을 통해서 상기 내부리드들과 일괄적으로 본딩(gang bonding)되는 단계와 상기 인쇄회로기판의 랜드 패드들과 각기 대응되는 탭 테이프의 전도성 패드들에 전도성 구멍이 형성되는 단계와 상기 전도성 구멍들에 외부 접속 단자가 부착되는 단계 및 상기 칩과 내부리드를 보호하기 위해 상기 상부 인쇄회로기판의 개구부에 덮개를 덮는 단계를 포함하는 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 제조 방법.
  8. 제 7항에 있어서, 상기 외부 접속 단자로 솔더 볼이 부착되는 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 제조 방법.
  9. 제 7항에 있어서, 상기 외부 접속 단자로 핀이 부착되는 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 제조 방법.
  10. 제 7항에 있어서, 상기 전도성 구멍이 무전해 도금에 의해 형성된 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 제조 방법.
  11. 제 7항에 있어서, 상기 상부 인쇄회로기판의 개구부가 탭 테이프의 개구부보다 크게 형성된 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 제조 방법.
  12. 제 7항에 있어서, 상기 반도체 칩의 하부면에 히트 싱크가 부착되는 단계를 더 포함하는 것을 특징으로 하는 탭 테이프의 상·하면에 인쇄회로기판이 접착된 반도체 칩 패키지 제조 방법.
KR1019960040934A 1996-09-19 1996-09-19 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법 KR100195505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960040934A KR100195505B1 (ko) 1996-09-19 1996-09-19 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960040934A KR100195505B1 (ko) 1996-09-19 1996-09-19 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법

Publications (2)

Publication Number Publication Date
KR19980021920A KR19980021920A (ko) 1998-06-25
KR100195505B1 true KR100195505B1 (ko) 1999-06-15

Family

ID=19474443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960040934A KR100195505B1 (ko) 1996-09-19 1996-09-19 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100195505B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793856B1 (ko) * 2007-02-27 2008-01-10 한국기계연구원 조립식 전자회로
CN110473794B (zh) * 2019-07-23 2024-08-27 中国科学技术大学 可扩展的量子芯片封装盒结构及其制作方法

Also Published As

Publication number Publication date
KR19980021920A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
KR100426825B1 (ko) 반도체 장치
US5886876A (en) Surface-mounted semiconductor package and its manufacturing method
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5784264A (en) MCM (Multi Chip Module) carrier with external connection teminals BGA (Ball Grid Array) type matrix array form
KR930010086B1 (ko) 반도체 집적회로장치
US7372131B2 (en) Routing element for use in semiconductor device assemblies
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
KR0127678B1 (ko) 반도체 장치 및 그 제조방법
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JPH0992752A (ja) 半導体装置
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
JPH09283695A (ja) 半導体実装構造
US5787575A (en) Method for plating a bond finger of an intergrated circuit package
JP3063846B2 (ja) 半導体装置
US5362984A (en) Semiconductor device with jumping wire
US6403895B1 (en) Wiring substance and semiconductor
CN111699759A (zh) 柔性电路板及包括其的电子装置
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
US5977617A (en) Semiconductor device having multilayer film carrier
KR100195505B1 (ko) 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
JPH0645763A (ja) 印刷配線板
JP3279765B2 (ja) セラミックパッケージ
KR100247909B1 (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee