KR0127678B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법

Info

Publication number
KR0127678B1
KR0127678B1 KR1019880011804A KR880011084A KR0127678B1 KR 0127678 B1 KR0127678 B1 KR 0127678B1 KR 1019880011804 A KR1019880011804 A KR 1019880011804A KR 880011084 A KR880011084 A KR 880011084A KR 0127678 B1 KR0127678 B1 KR 0127678B1
Authority
KR
South Korea
Prior art keywords
sheet
tape
memory
chips
semiconductor device
Prior art date
Application number
KR1019880011804A
Other languages
English (en)
Other versions
KR890017031A (ko
Inventor
류우따로우 아라까와
스나오 후꾸다께
Original Assignee
나가이 아쯔시
히다찌마구세루 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나가이 아쯔시, 히다찌마구세루 가부시기가이샤 filed Critical 나가이 아쯔시
Publication of KR890017031A publication Critical patent/KR890017031A/ko
Application granted granted Critical
Publication of KR0127678B1 publication Critical patent/KR0127678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cutting Tools, Boring Holders, And Turrets (AREA)

Abstract

내용없음

Description

반도체 장치 및 그 제조방법
제1도는 본 발명에 의한 반도체 장치의 1실시예를 도시한 평면도.
제2도는 제1도의 단면도.
제3도는 제2도에 있어서 IC를 실장한 경우의 단면도.
제4도는 프린트기판에 제3도의 IC를 실장한 모듈을 프린트기판에 실장한 경우의 단면도.
제5도(a) 및 제5도(b)는 각각 TAB법으로 실장된 IC를 도시한 단면도 및 캐리어테이프를 포함시킨 평면도.
제6도는 제5도의 IC를 프린트기판에 실장한 종래의 실장상태를 도시한 단면도.
제7도는 종래의 반도체 장치의 프린트기판에 실장한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 폴리이미드 테이프 2 : 스프로킷 홀
5 : 리이드단자용 구멍 6 : 시이트모듈
7,16 : 스루홀 8 : IC칩
9,51,52 : 리이드단자 10 : Au 범프
11 : 봉지수지 12 : 지지테이프
13 : 외부리이드 본딩부 14 : 본딩단자
15 : 프린트기판 53,54,55,56,57,58 : 접속단자
본 발명은 반도체 장치에 관한 것으로서 더욱 상세하게는 TAB법(테이프 오토본딩법)에 의해 무선(wire less)본딩해서 조립한 IC칩을 이용한 소형이고 또한 고밀도 실장을 실현할 수 있는 반도체 장치의 개량에관한 것이다.
종래의 TAB법에 의해 조립되는 반도체 장치는 제5도(a), 제5도(b)에 도시한 바와 같이 테이프형상 막에 형성된 리이드단자(9)와 CI칩(8)의 Al 전극상에 있는 Au 범프(10)을 열압착으로 접합하고, IC칩(8)의 능동면을 봉지수지(11)에 의해 자기테이프(12)과 접촉시키거나 또는 이것을 덮어서 보지하는 것이다.
이렇게 해서 테이프캐리어(20)에 탑재된 메모리 IC칩(19)는 제5도(a) 의 X-X', Y-Y'부에 있어서 테이프캐피어(20)에 절단되어 분리되고 리이드단자(9)가 적당히 성형되어 제6도의 프린트기판(15)에 본딩되는것에 의해 기판상에 탑재되어 실장된다.
그러나, 제6도에 도시한 바와같은 구조에서는 통상 프린트기판(15)의 한쪽에는 IC 1층밖에 실장할 수가 없다. 이것에 다수개의 CI를 실장하게 되면, 그 배선이 복잡하게 될 뿐만 아니라 프린트기판(15)의 충수도 그것에 대응해서 많아지게 된다. 또 이와같은 프린트기판(15)와 메모리 IC칩(19)로 이루어지는 모듈전체의 메모리용량을 증가시키게 되면, 디바이스의 용량(면적)이 동일하면 메모리 IC칩(19)의 탑재수를 증가시키는것밖에 방법이 없다.
그 결과 기판상에서의 메모리 IC칩(19)의 점유면적이 증대해서 소형화 및 대용량화하는 것이 곤란하게된다. 또한 각 도면중(13)은 외부리이드 본딩부이고 (14)는 본딩단자 (16)는 스루홀이다.
본 발명의 목적은 이와같은 종래제품이 갖고 있는 프린트기판의 한쪽면에 IC칩을 1층밖에 탑재할 수 없어 다수개 탑재시에 배선패턴이 복잡하고 기판이 다층으로 됨과 동시에 실장면적이 증대한다는 결점을 해소하여 소형이고 또한 고밀도 실장이 가능한 반도체 장치 및 그 제조방법을 제공하는 것이다.
이와같은 목적을 달성하기 위한 본 발명은 반도체 장치에 있어서의 수단은 여러개의 접속단자 및 이들 여러개의 집속단자중의 적어도 1개의 접속단자에 접속된 리이드단자를 갖는 시이트와 접속단자에 거의 외부리이드가 본딩되어 시이트 상에 탑재된 테이프 오토본딩법에 의한 여러개의 IC칩을 구비하는 시이트모듈을 상기 리이드단자를 거쳐서 기판의 단자에 접속하는 것이다.
또 이와같은 반도체 장치의 제조방법의 발명으로서는 테이프의 양면에 금속을 피복하고, 표면과 이면이 도통하는 스루홀을 형성하고 에칭에 의해 스루홀에 접속되도록 여러개의 접속단자를 형성하고 또한 이들여러개의 접속단자중의 적어도 1개에 접속되도록 리이드단자를 형성하며, 이들 접속단자 및 리이드단자 이외의 부분을 절연처리하고 절연처리하지 않은 부분에 금속을 피복하는 공정, 테이프오토본딩법에 의해 조립된 여러개의 IC칩을 접속단자에 그의 외부리이드를 본딩해서 테이프에 탑재하고 모듈부분을 형성하는 공정 및 이 모듈부분을 테이프에 분리하고 리이드단자를 기판의 단자에 접속해서 기판에 탑재하는 공정을 구비하는 것이다.
예를 들면, 폴리이미드 등의 두께 100㎛정도의 테이프에 접착제를 사용해서 금속박을 양면에 라미네이트하고, 다음에 표면과 이면이 도통하는 위치에 구멍을 뚫어서 도금을 실행하고 스루홀을 완성시켜 포토에칭에 의해 양면에 접속단자, 리이드단자, 배선패턴을 완성시키고, 다음에 금속박으로 형성한 접속단자, 리이드단자 부분 이외를 두께 20㎛정도의 레지스트에 의해 절연처리를 실행하고, 절연처리 부분 이외에 Au또는 Sn ,PbSn 등의 층을 도금에 의해 형성하여 긴 테이프를 제조한다.
한편, TAB법에 의해 내부리이드 본딩된 IC칩을 상기 긴 테이프의 양면에 여러개 외부리이드 본딩해서 여러개의 IC칩을 탑재한 테이프모듈을 외부리이드 본딩한다. 이렇게 하는 것에 의해, 프린트기판의 한쪽면에 IC칩을 다층 실장한 반도체 장치를 완성시킬 수가 있다.
이와같이, 일단 테이프 등의 막 또는 시이트를 기판으로 해서 여러개의 IC칩을 실장한 모듈을 형성해두고 이 모듈을 기판에 실장하도록 하면, 기판상에 많은 IC칩을 고밀도로 실장할 수 있고 그 실장공정도 간단하게 된다.
또한, 모듈 자체에 배선을 할 수 있으므로, 기판측의 배선도가 간단하게 된다.이하, 본 발명의 1실시예에 대해서 도면을 참조해서 상세하게 설명한다.
제1도는 본 발명에 의한 반도체 장치의 1실시예를 도시한 평면도이고, 제2도는 그의 단면도, 제3도는 제2도에 있어서 IC칩을 실장한 경우의 단면도, 제4도는 제3도의 IC칩을 실장한 모듈을 프린트기판에 실장한경우의 단면도이다. 또한 각 도면에 있어서 동등한 것은 동일부호로 나타낸다.
제1도에 있어서(1)은 TAB법에서 사용하는 폴리이미드, 유리에폭시 수지 등의 두께 18μm∼125μm 정도의 플렉시블 테이프로서 이 플렉시블 테이프(1)에는 테이프 송출용 스프로킷 홀(2)와 펀칭용 구멍(3) 그리고 리이드단자(51)(52)의 하측에 위치하는 테이프에서 분리하기 위한 구멍(5)가 마련되어 있다.
(51),(51),…,(52),(52),…은 리이드단자이고, (53),(53),… ,(54),(54),…,(55),(55),…,(56}(56),…,(57),(57),…,(58),(58),… 은 각각 탑재되는 IC칩에 대한 접속단자이다. 이들 접속단자(53),(54),(55),(56),(57),(58)은 플렉시블 테이프(1)의 표면 및 이면의 대응하는 위치에 각각 마련되어 있다. (61),(61)… 은 각 리이드단자(51),(51) 과 각 접속단자(53),(53)…사이를 각각 접속하는 배선패턴이고, (62),(62)… 는 각 접속단자(55),(55),… 와 접속단자(56),(56),…사이를 각각 접속하는 배선패턴이며. 이들은 플렉시블 테이프(1)의 표면 및 이면의 대응하는 위치에 각각 마련되어 있다. 또 (63)(63),…은 각 리이드단자(52),(52),… 와 각 스루홀(7) 사이를 각각 접속하는 배선패턴이다.
이들 접속단자(53),(54),(55),(56),(57),(58)은 제2도에 도시한 바와 같이 스루홀(7) 이들 표면 및 이면의 단자 사이에 플레시블 테이프(1)을 관통해서 각각 형성되어 있고, 표리에 마련된 대응하는 각 접속단자가 각각 스루홀(7),(7),… 을 거쳐서 상호 접속되어 있다. 또한 리이드단자(52)측은 스루홀(7)을 거쳐서 이면측의 접속단지와 도통하고 있다.
이와같은 플렉시블 테이프(1)는 폴리이미드 유리에폭시수지 등의 두께 18~125㎛정도의 플렉시블 테이프에 스프루킷 홀(2) 펀칭용 구멍(3) 리이드단자(51),(52)의 하측에 위치하는 테이프에서 분리하기 위한 구멍(5) 등의 각 구멍을 펀칭하고 양면에 두께 20㎛∼35㎛의 Cu박을 접착제를 사용해서 라미네이트한다. 다음에 표면과 이면이 도통하는 위치에 구멍(스루홀)을 뚫어 도금을 실행하고, 스루홀(7)을 완성시키서 포토 에칭에 의해 그의 한쪽면에 리이드단자(51),(52)를, 그의 양면에 접속단자(53),(54),(55),(56),(57),(58) 및 배선패턴(61),(62),(63)을 형성하고 다음에 금속박으로 형성한 접속단자 리이드단자 부분 이외를 두께 20㎛정도의 레지스트에 의해 절연처리를 실행하고, 절연처리를 실행하지 않은 부분에 Au 또는 Sn, PbSn층을 도금에 형성한다. 이 플렉시블 테이프(1)은 길어서 이와같은 작업이 연속해서 실행되어 간다.
다음에, 이 테이프캐리어에 TAB법에 의해 내부리이드 본딩되고, 내부리이드의 본딩면이 봉지수지(11)에 의해 피복된 다른 테이프캐리어에 탑재되어 있는 동일 형식의 메모리 IC칩(19)(제5도(b)참조)를 소정 갯수 예를 들면 2개∼4개를 잘라내고 각각을 플렉시블 테이프(1)의 양면에 외부리이드 본딩한다. 이 상태를 도시한 것이 제3도이다.
제3도에 있어서 여러개의 메모리 IC칩(19)는 표면측의 메모리 IC칩(19)의 리이드단자(9)와 IC칩(8)의 관계가 이면측에서는 역전되어 있다. 즉, 리이드단자(9)의 접속상태가 표리에서 상하 역방향으로 되어 있다.
이 경우의 각 메모리 IC칩(19)의 플렉시블 테이프(1)의 접속단자로의 접합방법으로서는 폴리이미드 테이프의 경우에는 그의 내열온도 400℃이하에 있어서 Au-Sn, PbSn 접합 또는 도전 접착막을 사용한 접합을실행하면 좋다.
이와같이 해서, 2∼4개의 메모리 IC칩의 연속으로 이루어지는 플렉시블 테이프(1)에서 2∼4개의 메모리 IC칩을 탑재한 시이트모듈(6)을 리이드단자(51), (52)의 소정의 위치 즉, 제3도의 A-A'에 있어서 순차 절단해서 분리하여 시이트모듈(6)을 얻고, 이것을 제4도의 프린트기판(15)의 본딩단자(14)의 소정 위치에 다시 외부리이드 본딩한다. 이렇게 해서, 프린트 기판(15)의 한쪽에 있어서 다층으로 메모리 IC칩(19)를 실장한 고밀도 실장기판이 완성된다. 또 이와같이 다수개의 메모리 IC칩(19)를 실장해도 시이트모듈(6)에 패턴배선을 마련하고 있으므로 이 패턴배선에 의해 프린트기판의 패턴배선을 간략화할 수 있다. 그 결과 이와 같이 상측에 2층 배선의 프린트기판 상태로 되더라도 배선이 복잡하게 되지 않는다. 따라서, 기판(15) 자체를 2층으로 하는 것도 용이하다.
제4도는 긴 플렉시블 테이프(1)에 8개의 메모리 IC칩(19)를 양쪽면에 4개씩 외부리이드 본딩한 예이지만, 이 갯수는 2개 또는 6개라도 좋고 그 수는 자유롭게 설정할 수가 있다. 제4도의 기판도 표리에 4개의 시이트모듈(6)을 탑재하고 있지만, 이것도 그 수에 한정되는 것은 아니다.
또한, 프리트기판(15)에는 스루홀(7)에 대응하는 스루홀(16)이 형성되고 그의 표면 및 이면에 마련된 본딩단자(14)는 이 스루홀(16)을 거쳐서 접속되어 있다. 또, 리이드단자(51),(52)의 각 단자가 각각 본딩단자(14)이 각 단자와 접합되어 있지만 리이드단자(51),(52)에 대해서 반대측의 시이트모듈(6)의 끝부는 접착수지층(17)에 의해 접착고정되어 있다.
그런데, 상하 시이트모듈(6)중의 한쪽의 선택 및 모듈에 있어서의 상하 메모리 IC칩의 선택은 예를 들면 특정의 다른 위치에 있는 2개의 단자를 내부에서 상하중의 한쪽만을 접속해 두고 다른쪽에는 접속되어 있지 않도록 해 두면 좋고 이들 단자의 한쪽을 선택하는 것에 의해 실현할 수가 있다. 또 경면(대칭)관계에 있지 않은 리이드단자를 각각 1개만 마련해 두고 이것을 선택단자로 해도 좋다.
이렇게 하는 것에 의해 프린트기판의 한쪽면에 IC칩을 다충 실장한 반도체 장치가 완성된다.
또한 이 실시예에서는 제1도에서 알 수 있는 바와 같이 시이트모듈(6)의 리이드단자(51)(52)를 1변측에만 배치하고 있지만 이것을 임의의 2변 방향에 형성해도 좋고, 이 경우에는 프린트기판(15)로의 외부리이드 본딩이 더욱 간단하게 된다.
이상 설명한 실시예에서는 테이프를 사용해서 소정길이의 막상에 메모리 IC칩을 여러개 탑재해서 테이프모듈을 형성하고 있지만 메모리 IC칩을 여러개 탑재하는 것은 막에 한정되는 것은 아니고 소위 1매의 시이트형상의 부재에 메모리 IC칩을 여러개 탑재해도 좋으며 테이프이던가 막이던가 하는 것은 문제로 되지 않는다.
또한, 탑재하는 IC칩은 메모리 IC칩에 한정되는 것은 아니며, 반드시 양면에 탑재할 필요는 없다. 또 막상에 형성한 접속단자끼리를 패턴으로 배선하지 않아도 좋다.
이상 설명한 바와 같이, 본 발명에 있어서는 TAB법에 의해 접합된 IC칩을 다른 캐리어테이프에 외부리이드 본딩하는 구성을 취하고 있으므로 이 IC칩을 여러개 탑재한 시이트형상의 모듈을 작성할 수 있고, 이것을 또 프린트기판에 접합하는 것에 의해 종래와 동일한 면적에 있어서 더욱 고밀도 실장이 가능하게 되고 소형이고 또한 대용량인 메모리 디바이스를 용이하게 제조할 수가 있다.
또, 시이트형상의 모듈상에 패턴배선을 하도록 하면, 프린트기판에서의 패턴배선의 간소화가 도모되고, 다층기판화하기 쉽다.

Claims (9)

  1. 시이트모듈을 기판의 단자에 접속하는 반도체장치로서, 상기 시이트모듈은 여러개의 접속단자 및 이여러개의 접속단자중의 적어도 1개에 접속된 리이드단자를 갖는 시이트와 상기 접속단자에 그의 외부리이드가 본딩되어 상기 시이트상에 탑재된 IC 칩을 포함하고, 상기 시이트모듈은 상기 리이드단자를 거쳐서상기 기판의 단자에 접속되고, 상기 본딩은 테이프 오토본딩법에 의해 실행되는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 IC칩은 메모리 IC칩이고, 상기 여러개의 접속단자중의 몇개가 시이트에 형성된 배선패턴에 의해 접속되어 있고 여러개의 상기 메모리 IC칩은 시이트의 표면과 이면에 타재되고 표면과 이면의 대응하는 접속단자가 스루홀에 의해 접속되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 여러개의 IC칩은 모두 동일 형식의 메모리 IC칩이고 상기 여러개의 메모리 IC칩은 시이트를 거쳐서 상하로 겹치도록 시이트의 표면과 이면에 각각 1단씩 상하 1쌍의 메모리 IC칩이 동일방향을 향하도록 탑재되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 시이트에 탑재되는 상기 여러개의 메모리 IC칩은 4개이상의 짝수인 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 시이트에 탑재되는 여러개의 메모리 IC칩은 내부리이드의 본딩면이 수지로 피복되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 시이트는 테이프에서 분리된 막인 것을 특징으로 하는 반도체 장치.
  7. 제3항에 있어서 상기 시이트는 폴리이미드 또는 유리에폭시 수지의 두께 18㎛∼24㎛의 플렉시블테이프인 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서, 상기 여러개의 시이트모듈은 기판의 표면과 이면에 탑재되고 표면과 이면의 대응하는 단자가 스루홀에 의해 접속되어 있는 것을 특징으로 하는 반도체 장치.
  9. 테이프 양면에 급속을 피복하고 표면과 이면이 도통하는 스루홀을 형성하고 에칭에 의해 상기 스루홀에 접속되도록 여러개의 접속단자를 형성하고 또한 이들 여러개의 접속단자중의 적어도 1개에 접속되도록리이드단자를 형성하며 이들 접속단자 및 리이드단자 이외의 부분을 절연처리하는 절연처리하지 않은부분에 금속을 피복하는 공정 테이프 오토본딩딩법에 의해 조립된 여러개의 IC칩을 상기 접속단자에 그의 외부리이드를 본딩해서 상기 테이프에 탑재하고 모듈부분을 형성하는 공정 및 이 모듈부분을 상기 테이프에서 분리하고 상기 리이드단자를 기판의 단자에 접속해서 상기 기판에 탑재하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019880011804A 1987-09-21 1988-08-31 반도체 장치 및 그 제조방법 KR0127678B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62236891A JPS6480032A (en) 1987-09-21 1987-09-21 Semiconductor device and manufacture thereof
JP62-236891 1987-09-21
FR88440036.7 1988-05-06

Publications (2)

Publication Number Publication Date
KR890017031A KR890017031A (ko) 1989-12-14
KR0127678B1 true KR0127678B1 (ko) 1998-04-03

Family

ID=17007302

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019880011804A KR0127678B1 (ko) 1987-09-21 1988-08-31 반도체 장치 및 그 제조방법
KR1019880011804A KR890005830A (ko) 1987-09-21 1988-09-13 반도체 장치 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019880011804A KR890005830A (ko) 1987-09-21 1988-09-13 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5061990A (ko)
JP (1) JPS6480032A (ko)
KR (2) KR0127678B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227664A (en) * 1988-02-26 1993-07-13 Hitachi, Ltd. Semiconductor device having particular mounting arrangement
US5159433A (en) * 1989-04-20 1992-10-27 Sanyo Electric Co., Ltd. Hybrid integrated circuit device having a particular casing structure
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
US5280193A (en) * 1992-05-04 1994-01-18 Lin Paul T Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JPH0679990A (ja) * 1992-09-04 1994-03-22 Mitsubishi Electric Corp Ｉｃメモリカード
US5409863A (en) * 1993-02-19 1995-04-25 Lsi Logic Corporation Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die
FR2706222B1 (fr) * 1993-06-08 1995-07-13 Alcatel Espace Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation.
KR950034708A (ko) * 1994-05-12 1995-12-28 윌리엄 이. 힐러 인쇄 회로 기판의 양면에 설치된 수직 패키지
JPH09214097A (ja) * 1996-02-06 1997-08-15 Toshiba Corp プリント回路基板
KR100203934B1 (ko) * 1996-02-17 1999-06-15 윤종용 패턴닝된 리드프레임을 이용한 멀티 칩 패키지
KR100192180B1 (ko) * 1996-03-06 1999-06-15 김영환 멀티-레이어 버텀 리드 패키지
US5990549A (en) * 1998-02-06 1999-11-23 Intel Corporation Thermal bus bar design for an electronic cartridge
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
EP1378152A4 (en) * 2001-03-14 2006-02-01 Legacy Electronics Inc METHOD AND DEVICE FOR PREPARING A PCB WITH A THREE-DIMENSIONAL ARRAY OF SEMICONDUCTOR CHIPS USED ON THE SURFACE
US7435097B2 (en) * 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
KR100826982B1 (ko) * 2006-12-29 2008-05-02 주식회사 하이닉스반도체 메모리 모듈
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
TWI647581B (zh) * 2017-11-22 2019-01-11 緯創資通股份有限公司 電路板以及佈局結構

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949224A (en) * 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4761881A (en) * 1986-09-15 1988-08-09 International Business Machines Corporation Single step solder process

Also Published As

Publication number Publication date
KR890017031A (ko) 1989-12-14
JPS6480032A (en) 1989-03-24
US5061990A (en) 1991-10-29
KR890005830A (ko) 1989-05-17

Similar Documents

Publication Publication Date Title
KR0127678B1 (ko) 반도체 장치 및 그 제조방법
KR970003913B1 (ko) 반도체 기억 장치의 실장 방법
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
KR970008356B1 (ko) 반도체장치
US6208521B1 (en) Film carrier and laminate type mounting structure using same
KR100206893B1 (ko) 반도체 패키지 및 그 제조방법
US7372131B2 (en) Routing element for use in semiconductor device assemblies
KR900008665B1 (ko) 반도체장치의 제조방법
US6693346B2 (en) Semiconductor memory module having double-sided stacked memory chip layout
US5367435A (en) Electronic package structure and method of making same
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
JPS62584B2 (ko)
KR890011064A (ko) 반도체장치 및 그 제조방법
KR980006157A (ko) 반도체패키지의 구조 및 제조방법
US4933810A (en) Integrated circuit interconnector
US6403895B1 (en) Wiring substance and semiconductor
US4538143A (en) Light-emitting diode displayer
JPH0831868A (ja) Ｂｇａ型半導体装置
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR100774894B1 (ko) 반도체 장치
JPH02164096A (ja) 多層電子回路基板とその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
KR100195505B1 (ko) 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법
US6433415B2 (en) Assembly of plurality of semiconductor devices

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid