TWI647581B - 電路板以及佈局結構 - Google Patents

電路板以及佈局結構 Download PDF

Info

Publication number
TWI647581B
TWI647581B TW106140429A TW106140429A TWI647581B TW I647581 B TWI647581 B TW I647581B TW 106140429 A TW106140429 A TW 106140429A TW 106140429 A TW106140429 A TW 106140429A TW I647581 B TWI647581 B TW I647581B
Authority
TW
Taiwan
Prior art keywords
layout structure
circuit board
outer guide
wires
item
Prior art date
Application number
TW106140429A
Other languages
English (en)
Other versions
TW201926088A (zh
Inventor
王昶竣
許舒凱
Original Assignee
緯創資通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯創資通股份有限公司 filed Critical 緯創資通股份有限公司
Priority to TW106140429A priority Critical patent/TWI647581B/zh
Priority to CN201711318577.7A priority patent/CN109817613B/zh
Priority to US15/917,864 priority patent/US10412831B2/en
Application granted granted Critical
Publication of TWI647581B publication Critical patent/TWI647581B/zh
Publication of TW201926088A publication Critical patent/TW201926088A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09445—Pads for connections not located at the edge of the PCB, e.g. for flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Telephone Set Structure (AREA)

Abstract

一種電路板以及佈局結構。佈局結構包括多數個晶片承載區、多數個層內導線連接墊以及多數條外引導線。晶片承載區用以分別承載多數個晶片。層內導線連接墊配置在佈局結構的邊緣上。外引導線配置在層內導線連接墊與晶片承載區間。其中，佈局結構配置在至少一電路板上，並透過外引導線連接至少一第一電路板的多數條導線，且外引導線與至少一電路板的導線共用至少一金屬層來形成。

Description

電路板以及佈局結構
本發明是有關於一種電路板以及佈局結構，且特別是有關於一種虛擬的模組系統（virtual System On Module, vSOM）的電路板的佈局結構。
請參照圖1，圖1繪示習知技術的模組系統（System On Module, SOM）的架構圖。為整合多個晶片於單一模組中，習知技術透過載板110以承載晶片111、112，並透過在載板110進行晶片111、112在模組內以及對模組外的導線的佈局。在應用時，載板110可透過連接器或是表面貼焊技術（Surface Mount Technology, SMT）來配置在電路板120的表面，並使晶片111、112可與電路板120上的電子元件，產生電性連接的效果。
在這類型的模組系統100中，為了容置模組系統100，電子裝置設置較大的空間，對於電子裝置的薄型化設計的要求，無異是一種挑戰。
本發明提供一種佈局結構，可減低電子裝置所需要的認證費用。
本發明的佈局結構包括多數個晶片承載區、多數個層內導線連接墊以及多數條外引導線。晶片承載區用以分別承載多數個晶片。層內導線連接墊配置在佈局結構的邊緣上。外引導線配置在層內導線連接墊與晶片承載區間。其中，佈局結構配置在至少一第一電路板上，並透過外引導線連接至少一第一電路板的多數條導線。且外引導線與至少一第一電路板的導線共用至少一第一金屬層來形成。
在本發明的一實施例中，上述的佈局結構更包括多數條內部導線。內部導線配置在晶片承載區間，其中，佈局結構具有一分佈範圍，晶片承載區、內部導線均完整設置在分佈範圍內。
在本發明的一實施例中，上述的層內導線連接墊設置在分佈範圍的邊緣上。
在本發明的一實施例中，上述的層內導線連接墊對應多數種信號種類來被區分為多數個連接點群組。連接點群組分別被配置在佈局結構的邊緣的多數個區域中。
在本發明的一實施例中，上述的各外引導線為行動產業處理器介面（Mobile Industry Processor Interface, MIPI）導線、通用輸入輸出（General Purpose Input Output, GPIO）介面導線、射頻（Radio Frequency, RF）信號輸入輸出導線或串列傳輸介面導線。
在本發明的一實施例中，上述的各外引導線為行動產業處理器介面導線或通用輸入輸出介面導線時，各外引導線在分佈範圍內以正交接面方式進行佈局。
在本發明的一實施例中，上述的各外引導線沿第一方向延伸以連接至對應的層內導線連接墊，對應的層內導線連接墊對應的邊緣沿一第二方向延伸，第一方向與第二方向實質上正交。
在本發明的一實施例中，上述的各外引導線通過佈局結構的分佈範圍的邊緣次數不大於1。
在本發明的一實施例中，上述的各晶片承載區用以承載中央處理器晶片、電源管理晶片、射頻信號處理晶片或記憶體晶片。
在本發明的一實施例中，上述的內部導線包括多數條電壓軌線以及至少一關鍵路徑導線，其中，電壓軌線用以提供電源電壓至晶片承載區。
在本發明的一實施例中，佈局結構更用以配置在至少一第二電路板上，至少一第一電路板與至少一第二電路板不相同。其中，佈局結構透過外引導線連接至少一第二電路板的多數條導線。外引導線與至少一第二電路板的導線共用至少一第二金屬層以進行佈局。
在本發明的一實施例中，佈局結構在至少一第一電路板上的分佈範圍與在至少一第二電路板上的分佈範圍相同。
一種電路板包括多數條導線以及至少一佈局結構。佈局結構包括多數個晶片承載區、多數個層內導線連接墊以及多數條外引導線。晶片承載區用以分別承載多數個晶片。層內導線連接墊配置在佈局結構的邊緣上。外引導線配置在層內導線連接墊與晶片承載區間。其中，佈局結構配置電路板上，並透過外引導線連接電路板的導線，外引導線與電路板的導線共用至少一第一金屬層來形成。
基於上述，本發明提供一種電路板及佈局結構，並使所述的佈局結構形成一個虛擬模組系統。所述的佈局結構上配置晶片承載區、內部導線、層內導線連接墊以及外引導線。透過使外引導線與電路板的導線共用相同的金屬層以進行佈局，並使外引導線與電路板的導線相互連接。在不增加電路板高度的條件下，使虛擬模組系統可以被設置在多種不同類型的電路板上，降低設計成本。並且，在電路板進行認證時，可不需對虛擬模組系統的部分進行重覆認證，減低認證所需的成本及時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖2，圖2繪示本發明一實施例的佈局結構的示意圖。佈局結構200包括晶片承載區201-203、內部導線IL1-IL6、外引導線OL1-OL15以及層內導線連接墊（inner layer connection pads）VPD1-VPD15。佈局結構200具有分布範圍RG。其中，晶片承載區201-203以及內部導線IL1-IL6完整設置在分布範圍RG內。層內導線連接墊VPD1-VPD15則可設置在分布範圍RG的邊緣上。外引導線OL1-OL15則分別設置於層內導線連接墊VPD1-VPD15以及晶片承載區201-203間。其中，層內導線連接墊VPD1-VPD15用以做為虛設連接墊，並做為佈局結構200設置外引導線OL1-OL15的參考連接墊。
進一步來說明，晶片承載區201-203用以分別承載多個晶片。在本發明實施例中，各晶片承載區201-203可用以承載中央處理器晶片（Central Processing Unit, CPU）、電源管理晶片（Power Management Integrated Circuit, PMIC）、射頻（Radio Frequency, RF）信號處理晶片或記憶體晶片。其中，射頻信號處理晶片可以是射頻信號傳收器（transciever）晶片或射頻信號前端（front end, FE）電路晶片。記憶體晶片則可以是任意形式的記憶體電路晶片，也可以是內嵌式多媒體卡晶片。
內部導線IL1-IL6用以做為晶片承載區201-203上分別承載的晶片彼此間的信號及/或電源的傳輸導線。在本實施例中，內部導線IL1、IL2耦接在晶片承載區201以及202間，內部導線IL3-IL5耦接在晶片承載區201以及203間，而內部導線IL6則耦接在晶片承載區202以及203間。
在另一方面，外引導線OL1-OL15外以做為晶片承載區201-203上分別承載的晶片，與佈局結構200外部的電子元件進行信號及/或電源傳輸的傳輸導線。其中，外引導線OL1-OL15分別透過層內導線連接墊VPD1-VPD15以與佈局結構200外部的電子元件進行電性連接。
值得注意的，在此請同時參照圖2以及圖3A，其中，圖3A繪示本發明實施例的佈局結構200與電路板的配置關係示意圖。在圖3A中，佈局結構200用以設置在電路板310上，並且，佈局結構200透過外引導線OL1-OL15連接至所述的電路板310。其中，佈局結構200的外引導線OL1-OL15分別與電路板310上的多數條導線CW1-CW15連接。重點在於，外引導線OL1-OL15與電路板310的導線CW1-CW15是共用相同的一層或多層的金屬層來進行佈局。
也就是說，在本實施例中，外引導線OL1-OL15與電路板310的導線CW1-CW15是透過電路板310上的一層或多層的金屬層來形成的，並非透過連接器或焊接的方式來進行連接。而本實施例的佈局結構200則是以虛擬模組系統（virtual System On Module, vSOM）的方式，透過佈局在電路板310上來形成，並不會造成電路板310產生額外的高度（厚度）上的增加。而本發明圖3A的實施例的剖面圖則可以如圖3B所繪示的本發明實施例的佈局結構的剖面示意圖。除了佈局結構200上所承載晶片CHIP1以及CHIP2的高度外，佈局結構200等效於嵌入於電路板310中，不會造成額外的高度增加。
附帶一提的，基於佈局結構200是透過佈局在電路板310上來形成，佈局結構200中的晶片承載區201-203以及內部導線IL1-IL6也可以透過電路板310所提供的一或多層的金屬層來形成。
請重新參照圖2，在實際的設計上，設計者可以依據佈局結構200的設計需求，來在佈局結構200設置晶片承載區201-203至合適的位置，並使層內導線連接墊VPD1-VPD15設置在分布範圍RG的邊緣的合適的位置上。接著，設計者可設置內部導線IL1-IL6以連接在晶片承載區201-203間，並設置外引導線OL1-OL15在層內導線連接墊VPD1-VPD15與晶片承載區201-203間。
設置完成的佈局結構200可以應用在多種不同的產品中。也就是說，設置完成的佈局結構200可以被配置在多種不同型式或相同型式的電路板上。在圖3A的繪示中，當佈局結構200被設置在電路板310上時，設計者僅需使電路板310的導線CW1-CW15分別連接至對應的層內導線連接墊VPD1-VPD15即可，無需更動佈局結構200內的佈局架構，有效簡化設計上的複雜程度。
關於本發明實施例中的佈局結構200的佈局規則，請參見圖4A以及圖4B，圖4A以及圖4B分別繪示本發明實施例的佈局結構的內部導線以及外引導線的配置方法。在圖4A中，佈局結構401上承載中央處理晶片410、內嵌式多媒體卡晶片420、電源管理晶片430以及記憶體晶片440。中央處理晶片410與內嵌式多媒體卡晶片420間透過內部導線IL41-IL43相互連接，並進行彼此間的資訊或電源的傳輸動作。中央處理晶片410與記憶體晶片4400間透過內部導線IL44-IL45相互連接，並進行彼此間的資訊或電源的傳輸動作。內嵌式多媒體卡晶片420與電源管理晶片430間則透過內部導線IL46相互連接，並進行彼此間的資訊或電源的傳輸動作。
在此請注意，上述的內部導線IL41-IL46均需完整的佈局在佈局結構401的分佈範圍RG中。而以內部導線IL47為範例，連接於中央處理晶片410與電源管理晶片430間的內部導線IL47，有一部分被佈局於佈局結構401的分佈範圍RG外，是不符合規定的內部導線。並且，佈局結構401所承載的晶片間的電壓軌線以及關鍵路徑（critical path）導線，都可透過內部導線的方式來佈局，以確保信號以及電源的傳輸品質。
另外，關於外引導線的佈局規則，本發明實施例的外引導線必須遵守單進單出的原則。在圖4B中，佈局結構402上承載多個晶片450-480，晶片450透過外引導線OL41以及OL42以與外部進行信號及電源傳輸的動作。其中，外引導線OL41以及OL42在離開佈局結構402的分布範圍RG後，又有部分線路的佈局回到佈局結構402的分布範圍RG內，是不符合規定的做法。
另外，如晶片460所耦接的外引導線OLA3以及OLA4，其中，外引導線OLA3以及OLA4分別用以傳送信號及電源。且外引導線OLA3以及OLA4對於佈局結構402的分布範圍RG，是依據單進單出的方式進行佈局。外引導線OLA3以及OLA4為符合規定的外引導線。
也就是說，本發明實施例的佈局結構401的外引導線通過佈局結構401的分佈範圍RG的邊緣次數不大於1。
在另一方面，外引導線OLA3以及OLA4的延伸方向D1，與外引導線OLA3以及OLA4所連接的層內導線連接墊對應的邊緣的延伸方向D2，實質上是相互正交的。
另外，在圖4B中，例如晶片460所連接的外引導線OLA3-OLA5為行動產業處理器介面導線時，外引導線OLA3-OLA5在佈局結構402的分佈範圍RG內可以正交接面方式進行佈局。若晶片470連接的外引導線OLA6-OLA8為通用輸入輸出介面導線，外引導線OLA6-OLA8在佈局結構402的分佈範圍RG內，同樣可以正交接面方式進行佈局。
以下請參照圖5，圖5繪示本發明實施例的佈局結構的層內導線連接墊的示意圖。本發明實施例的佈局結構的層內導線連接墊設置在分佈範圍的邊緣上。以佈局結構的分佈範圍具有4個邊緣為範例，其中4個邊緣分別具有剖面結構510-540。其中，層內導線連接墊可對應多數種信號種類被區分為多數個連接點群組511、521、531、532及541。在本實施例中，連接點群組511配置在分佈範圍的剖面結構510上，連接點群組521配置在分佈範圍的剖面結構520上，連接點群組531、532分別被配置在分佈範圍的剖面結構530的兩個側邊，連接點群組541則配置在分佈範圍的剖面結構540上。其中，連接點群組511對應連接的外引導線可以為傳輸顯示裝置的顯示資料的行動產業處理器介面的傳輸導線；連接點群組521對應連接的外引導線可以為串列傳輸介面（例如通用串列匯流排（Universal Serial Bus, USB））的傳輸導線；連接點群組531對應連接的外引導線可以為射頻信號輸入輸出的傳輸導線；連接點群組532對應連接的外引導線可以為通用輸入輸出介面的傳輸導線；連接點群組541對應連接的外引導線則可以為攝像裝置（例如為照相機、攝影機）的行動產業處理器介面的傳輸導線。
透過上述的分類方式，外引導線上傳輸的信號（或電源），受到不同種類的信號（或電源）的干擾狀態可以有效的被降低，確保外引導線上傳輸的信號（或電源）的品質。
值得注意的，層內導線連接墊可以分別設置在不同的金屬層上，此些金屬層分別對應所連接的電路板所提供的多個金屬層。
請參照圖6，圖6繪示本發明實施例的佈局結構的一應用方式的示意圖。本發明實施例的虛擬模組系統的佈局結構610可以被設置在相同類型的多個電路板上，也可以被設置在不同類型的多個電路板上。在圖6中，佈局結構610可以被設置在電路板620上，也可以被設置在電路板630上，其中，電路板620以及電路板630，是不相同的電路板，且設置在電路板620的佈局結構610以及設置在電路板630的佈局結構610是完全相同的，並且具有相同大小的分佈範圍。
值得注意的，基於在電路板620、630中的佈局結構610是相同的，在佈局結構610以完成認證的前提下，當電路板620、630執行認證動作時，不需針對完整的電路板進行認證。如此一來，可降低認證所需要的費用，並可減低認證所需的時間。
請參照圖7，圖7繪示本發明實施例的佈局結構的另一應用方式的示意圖。在圖7中，單一電路板710上可設置多個本發明實施例的虛擬模組系統的佈局結構720-740。其中，佈局結構730與740可以是相同的，佈局結構720與730則可以是不相同的。也就是說，在同一電路板710上可透過設置多個相同或不相同的虛擬模組系統的佈局結構720-740，以簡化電路板710佈局的複雜度。
綜上所述，本發明提供虛擬模組系統的佈局結構，透過將虛擬模組系統的佈局結構佈局在所應用的電路板上，不影響電路板的高度。並且，透過虛擬模組系統的佈局結構的設置，電子裝置的電路板的設計複雜度可以減低，並且，針對電路板所進行的認證費用以及認證時間也可以減低。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
110‧‧‧載板
111、112‧‧‧晶片
200、401、402、610、720-740‧‧‧佈局結構
201-203‧‧‧晶片承載區
IL1-IL6、IL41-IL46‧‧‧內部導線
OL1-OL15、OL41、OL42、OLA3-OLA8‧‧‧外引導線
VPD1-VPD15‧‧‧層內導線連接墊
310、620、630、710‧‧‧電路板
CW1-CW15‧‧‧導線
CHIP1、CHIP2、450-480‧‧‧晶片
RG‧‧‧分布範圍
410‧‧‧中央處理晶片
420‧‧‧內嵌式多媒體卡晶片
430‧‧‧電源管理晶片
440‧‧‧記憶體晶片
D1、D2‧‧‧延伸方向
510-540‧‧‧剖面結構
511、521、531、532、541‧‧‧連接點群組
圖1繪示習知技術的模組系統（System On Module, SOM）的架構圖。 圖2繪示本發明一實施例的佈局結構的示意圖。 圖3A繪示本發明實施例的佈局結構200與電路板的配置關係示意圖。 圖3B繪示的本發明實施例的佈局結構的剖面示意圖。 圖4A以及圖4B分別繪示本發明實施例的佈局結構的內部導線以及外引導線的配置方法。 圖5繪示本發明實施例的佈局結構的層內導線連接墊的示意圖。 圖6繪示本發明實施例的佈局結構的一應用方式的示意圖。 圖7繪示本發明實施例的佈局結構的另一應用方式的示意圖。

Claims (20)

  1. 一種佈局結構，包括： 多數個晶片承載區，用以分別承載多數個晶片； 多數個層內導線連接墊，配置在該佈局結構的邊緣上；以及 多數條外引導線，配置在該些層內導線連接墊與該些晶片承載區間， 其中，該佈局結構配置在至少一第一電路板上，並透過該些外引導線連接該至少一第一電路板的多數條導線，該些外引導線與該至少一第一電路板的該些導線共用至少一第一金屬層來形成。
  2. 如申請專利範圍第1項所述的佈局結構，更包括多數條內部導線，配置在該些晶片承載區間，其中該佈局結構具有一分佈範圍，該些晶片承載區、該些內部導線均完整設置在該分佈範圍內。
  3. 如申請專利範圍第2項所述的佈局結構，其中該些層內導線連接墊設置在該分佈範圍的該邊緣上。
  4. 如申請專利範圍第3項所述的佈局結構，其中該些層內導線連接墊對應多數種信號種類被區分為多數個連接點群組，該些連接點群組分別被配置在該邊緣的多數個區域中。
  5. 如申請專利範圍第2項所述的佈局結構，其中該些內部導線包括多數條電壓軌線以及至少一關鍵路徑導線，其中，該些電壓軌線用以提供電源電壓至該些晶片承載區。
  6. 如申請專利範圍第2項所述的佈局結構，其中各該外引導線為行動產業處理器介面導線、通用輸入輸出介面導線、射頻信號輸入輸出導線或串列傳輸介面導線。
  7. 如申請專利範圍第6項所述的佈局結構，其中當各該外引導線為該行動產業處理器介面導線或該通用輸入輸出介面導線時，各該外引導線在該分佈範圍內以正交接面方式進行佈局。
  8. 如申請專利範圍第1項所述的佈局結構，其中各該外引導線沿一第一方向延伸以連接至對應的層內導線連接墊，該對應的層內導線連接墊對應的邊緣沿一第二方向延伸，該第一方向與該第二方向實質上正交。
  9. 如申請專利範圍第2項所述的佈局結構，其中各該外引導線通過該佈局結構的該分佈範圍的邊緣次數不大於1。
  10. 如申請專利範圍第1項所述的佈局結構，其中各該晶片承載區用以承載中央處理器晶片、電源管理晶片、射頻信號處理晶片或記憶體晶片。
  11. 如申請專利範圍第1項所述的佈局結構，其中該佈局結構更用以配置在至少一第二電路板上，該至少一第一電路板與該至少一第二電路板不相同， 其中，該佈局結構透過該些外引導線連接該至少一第二電路板的多數條導線，該些外引導線與該至少一第二電路板的該些導線共用至少一第二金屬層以進行佈局。
  12. 如申請專利範圍第11項所述的佈局結構，其中該佈局結構在該至少一第一電路板上的分佈範圍與在該至少一第二電路板上的分佈範圍相同。
  13. 一種電路板，包括： 多數條導線；以及 至少一佈局結構，包括： 多數個晶片承載區，用以分別承載多數個晶片； 多數個層內導線連接墊，配置在該佈局結構的邊緣上；以及 多數條外引導線，配置在該些層內導線連接墊與該些晶片承載區間， 其中，該佈局結構配置該電路板上，並透過該些外引導線連接該電路板的該些導線，該些外引導線與該電路板的該些導線共用至少一第一金屬層來形成。
  14. 如申請專利範圍第13項所述的電路板，其中該佈局結構更包括多數條內部導線，該些內部導線配置在該些晶片承載區間，其中該佈局結構具有一分佈範圍，該些晶片承載區、該些內部導線均完整設置在該分佈範圍內。
  15. 如申請專利範圍第14項所述的電路板，其中該些層內導線連接墊設置在該分佈範圍的該邊緣上。
  16. 如申請專利範圍第15項所述的電路板，其中該些層內導線連接墊對應多數種信號種類被區分為多數個連接點群組，該些連接點群組分別被配置在該邊緣的多數個區域中。
  17. 如申請專利範圍第14項所述的電路板，其中該些內部導線包括多數條電壓軌線以及至少一關鍵路徑導線，其中，該些電壓軌線用以提供電源電壓至該些晶片承載區。
  18. 如申請專利範圍第14項所述的電路板，其中當各該外引導線為該行動產業處理器介面導線或該通用輸入輸出介面導線時，各該外引導線在該分佈範圍內以正交接面方式進行佈局。
  19. 如申請專利範圍第13項所述的電路板，其中各該外引導線沿一第一方向延伸以連接至對應的層內導線連接墊，該對應的層內導線連接墊對應的邊緣沿一第二方向延伸，該第一方向與該第二方向實質上正交。
  20. 如申請專利範圍第14項所述的電路板，其中各該外引導線通過該佈局結構的該分佈範圍的邊緣次數不大於1。
TW106140429A 2017-11-22 2017-11-22 電路板以及佈局結構 TWI647581B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106140429A TWI647581B (zh) 2017-11-22 2017-11-22 電路板以及佈局結構
CN201711318577.7A CN109817613B (zh) 2017-11-22 2017-12-12 电路板以及布局结构
US15/917,864 US10412831B2 (en) 2017-11-22 2018-03-12 Circuit board and layout structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106140429A TWI647581B (zh) 2017-11-22 2017-11-22 電路板以及佈局結構

Publications (2)

Publication Number Publication Date
TWI647581B true TWI647581B (zh) 2019-01-11
TW201926088A TW201926088A (zh) 2019-07-01

Family

ID=65803839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140429A TWI647581B (zh) 2017-11-22 2017-11-22 電路板以及佈局結構

Country Status (3)

Country Link
US (1) US10412831B2 (zh)
CN (1) CN109817613B (zh)
TW (1) TWI647581B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200616185A (en) * 2004-11-10 2006-05-16 Phoenix Prec Technology Corp Heat sink structure for embedding chips and method for fabricating the same
CN100508145C (zh) * 2004-04-09 2009-07-01 相互股份有限公司 芯片埋入式模组化电路板
US20120281375A1 (en) * 2008-04-04 2012-11-08 Phoenix Precision Technology Corporation Circuit board having semiconductor chip embedded therein
TW201308548A (zh) * 2011-08-15 2013-02-16 Powertech Technology Inc 小基板多晶片記憶體封裝構造

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220917A (en) * 1978-07-31 1980-09-02 International Business Machines Corporation Test circuitry for module interconnection network
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
JPS6480032A (en) * 1987-09-21 1989-03-24 Hitachi Maxell Semiconductor device and manufacture thereof
US5122475A (en) * 1988-09-30 1992-06-16 Harris Corporation Method of making a high speed, high density semiconductor memory package with chip level repairability
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US5177863A (en) * 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
WO2004100260A1 (ja) * 1995-05-19 2004-11-18 Kouta Noda 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US9460993B2 (en) * 2012-02-21 2016-10-04 Robert C. Shelsky Interposer with signal-conditioned edge probe points
US9831144B2 (en) * 2013-08-28 2017-11-28 Qubeicon Ltd. Semiconductor die and package jigsaw submount

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100508145C (zh) * 2004-04-09 2009-07-01 相互股份有限公司 芯片埋入式模组化电路板
TW200616185A (en) * 2004-11-10 2006-05-16 Phoenix Prec Technology Corp Heat sink structure for embedding chips and method for fabricating the same
US20120281375A1 (en) * 2008-04-04 2012-11-08 Phoenix Precision Technology Corporation Circuit board having semiconductor chip embedded therein
TW201308548A (zh) * 2011-08-15 2013-02-16 Powertech Technology Inc 小基板多晶片記憶體封裝構造

Also Published As

Publication number Publication date
CN109817613B (zh) 2021-07-23
US10412831B2 (en) 2019-09-10
TW201926088A (zh) 2019-07-01
US20190159340A1 (en) 2019-05-23
CN109817613A (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
CN106206539B (zh) 互连布线配置
US8143966B2 (en) Coupling cancellation scheme
US8347017B2 (en) Integrated circuits for accessing USB device via USB 3.0 receptacle
US20150373827A1 (en) Chip Heat Dissipation Structure and Terminal Device
JP2009038112A (ja) プリント配線板構造および電子機器
US9691437B2 (en) Compact microelectronic assembly having reduced spacing between controller and memory packages
US20040061223A1 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
TWI647581B (zh) 電路板以及佈局結構
WO2023019824A1 (zh) 一种基板及其封装结构
CN105636338A (zh) 柔性电路板走线结构及移动终端
US9245828B2 (en) High speed signal conditioning package
KR20160067571A (ko) 인쇄회로기판
US20120098125A1 (en) Integrated circuit package and physical layer interface arrangement
CN112151506A (zh) 电子封装结构及其晶片
TWI586231B (zh) 電源及訊號延伸器及電路板
KR101886723B1 (ko) 접지 라우팅 장치 및 방법
US8912656B2 (en) Integrated circuit package and physical layer interface arrangement
TW201811121A (zh) 靜電放電保護裝置及靜電放電的保護方法
US11742277B2 (en) Packaged integrated device having memory buffer integrated circuit asymmetrically positioned on substrate
TWI733171B (zh) 積體電路
CN114666972A (zh) 多种电介质印刷电路板
JP2012146979A (ja) 集積回路内における、インターフェースデバイスの面積効率の良い配列
KR20170057563A (ko) 인터페이스 보드
TWM503057U (zh) 電路板模組及線路基板
TW201622501A (zh) 電路板模組及線路基板