CN106206539B - 互连布线配置 - Google Patents

互连布线配置 Download PDF

Info

Publication number
CN106206539B
CN106206539B CN201510512709.4A CN201510512709A CN106206539B CN 106206539 B CN106206539 B CN 106206539B CN 201510512709 A CN201510512709 A CN 201510512709A CN 106206539 B CN106206539 B CN 106206539B
Authority
CN
China
Prior art keywords
trace
wiring layer
width
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510512709.4A
Other languages
English (en)
Other versions
CN106206539A (zh
Inventor
钱治国
K·艾京
D-W·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106206539A publication Critical patent/CN106206539A/zh
Application granted granted Critical
Publication of CN106206539B publication Critical patent/CN106206539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本公开内容的实施例涉及互连布线配置及相关技术。在一个实施例中，提供了一种装置，包括：基板；第一布线层，所述第一布线层被设置在基板上并具有第一多条迹线；以及第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，第一多条迹线中的第一迹线的宽度大于第二多条迹线中的第二迹线的宽度。可以说明和/或要求保护其他实施例。

Description

互连布线配置
技术领域
本公开内容的实施例总体上涉及集成电路(IC)组件的领域，具体而言，涉及互连布线配置及相关技术。
背景技术
推动诸如管芯之类的集成电路(IC)组件的微型化已经创建了在封装组件中的管芯之间提供密集的互连部这样的类似的推动。例如，涌现了诸如嵌入式多管芯互连桥接(EMIB)技术的中介层和桥，以在管芯或其他电气组件之间提供密集的互连布线。这种中介层和桥可以利用半导体处理(例如CMOS)技术来构成密集的互连布线部件。但这种互连布线部件会是非常有损耗和电容性的，这可以导致信号上升时间随布线长度按平方减小，并降低功率效率。例如，在一些情况下，每0.16皮法(pF)电容可以将功率效率降低多达每比特0.1皮焦耳(pJ/b)。尽管较厚的电介质材料和较低的介电常数可以有助于减轻这个效应，但这种对现有处理情形的改变是有风险的和/或代价高的。需要减小互连的电容和时间常数以实现较高信号传输速率和功率效率的其他技术。在中介层和桥中进行布线配置可以基于用于面向制造的设计(DFM)的版图设计规则，其可以促进制造并提高产量。
附图说明
通过以下结合附图的详细说明会易于理解实施例。为了便于说明，相似的参考标记标明相似的结构要素。在附图的图例中示例性而非限制性地示出了实施例。
图1示意性地示出了根据一些实施例的示例性集成电路(IC)封装组件的横截面侧视图。
图2示意性地示出了根据一些实施例的布线配置的横截面侧视图。
图3示意性地示出了根据一些实施例的图2的布线配置的接地面布置的横截面顶视图。
图4示意性地示出了根据一些实施例的另一个布线配置的横截面侧视图。
图5示意性地示出了根据一些实施例的又一个布线配置的横截面侧视图。
图6示意性地示出了根据一些实施例的用于制造布线结构的方法的流程图。
图7示意性地示出了根据一些实施例的包括本文所描述的IC封装组件的计算设备。
具体实施方式
本公开内容的实施例说明了互连布线配置及相关技术。在以下说明中，将使用本领域技术人员通常用于向本领域中其他技术人员表达其工作的主旨的术语来说明示例性实现方式的多个方面。但对于本领域技术人员来说，显然，本公开内容的实施例的实践可以仅借助部分所述的方面。为了解释，阐述了特定数量、材料和配置以便提供对示例性实现方式的透彻理解。但对于本领域技术人员来说，显然，本公开内容的实施例的实践可以无需这些特定细节。在其他实例中，省略或简化了公知的特征，以避免使得示例性实现方式模糊不清。
在以下的详细说明中参考了附图，附图构成说明的一部分，其中，相似的参考标记在通篇中标明相似的部分，在附图中示例性地显示了可以实践本公开内容的主题的实施例。会理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，可以做出结构或逻辑变化。因此，以下的详细说明不应视为限制性意义的，实施例的范围由所附权利要求书及其等效替代来限定。
对于本公开内容，短语“A和/或B”表示(A)、(B)或(A和B)。对于本公开内容，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本说明可以使用基于透视的说明，例如顶/底、进/出、上/下等。这种说明仅仅用于便于论述，并非旨在将文本所述实施例的应用限定为任何特定方向。
说明可以使用短语“在实施例中”或“在实施例中”，其每一个都可以指代一个或多个相同或不同实施例。而且，如相对于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
本文可以使用术语“与……耦合”连同其派生词。“耦合”可以表示以下的一个或多个。“耦合”可以表示两个或多个元件直接物理或电接触。但“耦合”也可以表示两个或多个元件彼此间接接触，但仍彼此协作或相互作用，可以表示一个或多个其他元件耦合或连接在表述为彼此耦合在一起的元件之间。术语“直接耦合”可以表示两个或多个元件直接接触。
在多个实施例中，短语“形成、沉积或设置在第二部件上的第一部件”可以表示在第二部件之上形成、沉积或设置第一部件，至少一部分第一部件可以与至少一部分第二部件直接接触(例如直接物理和/或电接触或者间接接触(例如在第一部件与第二部件之间具有一个或多个其他部件)。
本文使用的术语“模块“可以指代部分的或包括专用集成电路(ASIC)、电子电路、芯片上系统(SoC)、执行一个或多个软件或固件程序的处理器(共享的、专用的或分组的)、和/或存储器(共享的、专用的或分组的)、组合逻辑电路、和/或提供所述功能的其他适合的组件。
图1示意性地示出了根据一些实施例的示例性集成电路(IC)封装组件(下文中称为“封装组件100)的横截面侧视图。根据多个实施例，封装组件100可以包括管芯102a、102b，使用第一级互连(FLI)结构103a与封装基板104耦合，第一级互连(FLI)结构103a例如是凸块、柱或其他管芯级互连结构。封装基板104可以使用第二级互连(SLI)结构与电路板106耦合，第二级互连(SLI)结构例如是焊球108或其他适合的封装级互连结构。在所示的实施例中，管芯102a、102b以倒装芯片结构安装在封装基板104上。在其他实施例中，可以使用其他适合的技术或结构来将管芯与封装基板104耦合。
在一些实施例中，封装基板104可以包括一个或多个布线结构103b(例如，导电迹线、过孔等)，以便通过包括在封装基板104的第一侧S1与第二侧S2之间的封装基板104传输管芯102a、102b的电信号。一个或多个布线结构103b可以由任何适合的导电材料构成，例如包括如铜的金属。在一些实施例中，一个或多个布线结构103b可以被配置为在管芯102a、102b的一个或两个与封装基板104之外的例如电路板106的电器件之间传输电信号。
在一些实施例中，桥互连结构(下文中称为“桥105”)可以嵌入到封装基板104中，并被配置为在管芯102a、102b之间传输电信号。例如，在一些实施例中，管芯102a、102b的每一个都可以使用FLI结构103a和/或布线结构103b与桥105耦合，FLI结构103a和/或布线结构103b与桥105的管芯触点105a耦合。例如，管芯触点105a可以包括在桥105的表面上的焊盘或迹线。
桥105可以包括一个或多个布线层105b，其具有高密度电布线部件，例如设置在管芯触点105a之间的迹线或其他适合的部件，其通过桥105在管芯102a、102b之间为电信号提供电通路。例如，一个或多个布线层105b可以结合图2-5所述的实施例一致。桥105可以为电信号提供通路，电信号例如是与管芯102a、102b的操作相关的输入/输出(I/O)信号和/或电源/接地。在一些实施例中，管芯102a、102b之一可以是处理器，例如中央处理单元(CPU)，管芯102a、102b的另一个可以是存储器。在其他实施例中，管芯102a或102b可以包括或者是部分的处理器、存储器、芯片上系统(SoC)或ASIC，或者可以被配置为执行另一个适合的功能。桥105可以由各种适合材料构成，例如包括半导体材料或玻璃。在一个实施例中，桥105可以由硅构成，且可以是管芯形式的。跨过桥105从A到B的虚线可以表示横截面部分，其在图2-5的布线配置中更详细示出并说明。
在一些实施例中，封装基板104可以由电绝缘材料104a构成。在一些实施例中，电绝缘材料104a可以包括一个或多个内建层的材料(例如基于环氧树脂的材料)，其至少部分地包封桥105。在一些实施例中，设置在桥105与封装基板104的第一侧S1之间的电绝缘材料104a是封装基板104的电绝缘层(例如内建层)。在一些实施例中，各种基板104是基于环氧树脂的叠层基板，具有芯和/或内建层，例如Ajinomoto内建膜(ABF)基板。在其他实施例中，电绝缘材料104a可以包括其他适合的材料。
相比于所描述的示例，封装基板104可以包括更多或更少的布线结构103b。在一些实施例中，例如模塑料或底层填料(未示出)的电绝缘材料可以至少部分地包封管芯102a和/或FLI 103a的一部分。
电路板106可以是印刷电路板(PCB)，由诸如环氧树脂叠层的电绝缘材料构成。例如，电路板106可以包括电绝缘层，由以下材料构成，例如聚四氟乙烯、诸如阻燃剂4(FR-4)、FR-1的酚醛棉纸材料、诸如CEM-1或CEM-3的棉纸和环氧树脂材料、或者使用环氧树脂预浸材料层压在一起的玻璃织物材料。可以通过电绝缘层形成诸如迹线、沟槽、过孔等的结构，以通过电路板106传输管芯102a、102b的电信号。在其他实施例中，电路板106可以由其他适合的材料构成。在一些实施例中，电路板106是母板(例如图7的母板702)。
封装互连件(例如可以设置在球栅阵列(BGA)结构中的诸如焊球108之类的封装互连件)可以耦合到封装基板104的第二侧S2上的一个或多个焊盘110以及电路板106上的一个或多个焊盘110，如可见的，用以构成相应的焊接点，其被配置为在封装基板104与电路板106之间进一步传输管芯102a、102b的电信号。焊盘可以由任何适合的材料构成，例如金属，例如包括镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)或其组合。在其他实施例中，可以使用其他适合的技术将封装基板104与电路板106物理和/或电耦合。例如，在一些实施例中，封装互连件可以包括连接盘网格阵列(LGA)结构或其他适合的结构。
图2示意性地示出了根据一些实施例的布线配置200的横截面侧视图。在一些实施例中，布线配置200可以表示由图1中的虚线AB所示的桥105的横截面部分。布线配置200或结构可以包括形成于基板202上的桥105的基板202或多个布线层(例如布线层210、212、214和216)。在一些实施例中，基板202可以由半导体材料构成，例如硅或玻璃。在其他实施例中，基板202可以由其他适合的材料构成。
布线层210、212、214和216可以使用例如半导体制造技术形成于基板上。例如，在一些实施例中，布线层210、212、214和216可以包括使用例如薄膜沉积、蚀刻和/或光刻工艺的互补金属氧化物半导体(CMOS)制造技术形成的布线结构(例如沟槽和/或过孔)，以形成高密度布线结构。该技术可以类似于用于在管芯上制造后端互连布线(例如沟槽和/或过孔)的技术。布线层210、212、214和216可以设置在电绝缘材料204中，例如氧化硅(SiO2)或其他公知的电介质材料。在一些实施例中，布线层210、212、214和216可以分别称为金属1(MT1)层、金属2(MT2)层、金属3(MT3)层、金属4(MT4)层。
根据多个实施例，布线层210、212、214和216中的每一个都可以被配置为使用彼此平行延伸的导电线路(例如迹线206、209)跨桥105在共同的方向(例如进出图2的纸面)上传输电信号。例如，导电吸纳林科院包括被配置为传输接地连接的接地迹线206和被配置为传输管芯的I/O信号的信号迹线209，。布线配置200可以进一步包括虚设迹线208，其被配置为根本不传输任何电信号(例如不电连接到地和/或I/O信号)。可以形成虚设迹线以提供有利于制造的材料(例如金属)密度。迹线206、208、209可以由导电材料构成，例如金属。在一个实施例中，迹线206、208、209由铜构成。
在示出的实施例中，如图所示，具有多条迹线的第一布线层210可以形成于基板202上，具有多条迹线的第二布线层212可以形成于第一布线层210上。如图所示，第一布线层210可以包括被设置为交替布置的接地迹线206和虚设迹线208。第一布线层210中的接地迹线206的宽度W1可以大于第一布线层210中的虚设迹线208的宽度W2。
如图所示，第二布线层212可以包括被设置为交替布置的接地迹线206和信号迹线209，以使得第二布线层212中的接地迹线206被直接设置在第一布线层210中的接地迹线206上方且邻近接地迹线206。即，第一布线层210与第二布线层212的接地迹线206可以在迹线的相同列(例如列C1)中垂直对齐，而第一布线层210的虚设迹线208和第二布线层212的信号迹线可以在迹线的相同列(例如列C2)中垂直对齐。如图所示，第一布线层210的单条接地迹线206可以被直接设置在第二布线层212的单条接地迹线206与基板202之间。
如图所示，信号迹线209的宽度W3可以大于第二布线层212中的接地迹线206的宽度W4。在一些实施例中，宽度W1和W3可以相同，宽度W2和W4可以相同。在一些实施例中，宽度W1和W3的范围可以从1微米到3微米，宽度W2和W4的范围可以从0.5微米到1微米。在一些实施例中，宽度W1或W3可以是宽度W2或W4的1.5倍或更大。在一些实施例中，虚设迹线208可以在相同布线层中(例如第一布线层210和第三布线层214)被设置为直接相邻于接地迹线206，信号迹线209可以在相同布线层中(例如第二布线层212和第四布线层216)被设置为直接相邻于接地迹线206。
在一些实施例中，其他布线层可以形成于第一布线层210和第二布线层212上。例如，在所示的实施例中，第三布线层214可以形成于第二布线层212上，第四布线层216可以形成于第三布线层214上。第三布线层214可以具有接地迹线206和虚设迹线208，被设置为与结合第一布线层210中的相对应迹线所述和所示的类似的配置，第四布线层216可以具有接地迹线206和信号迹线209，被设置为与结合第二布线层212中的相对应迹线所述和所示的类似的配置。
布线配置200可以提供多种益处，例如包括改进的电气性能，同时仍提供高密度的布线。例如，信号迹线209可以不设置在第一布线层210中，以增大在基板202与信号迹线209之间的距离。例如，在基板202由具有高介电常数的块状硅构成的情况下，省略第一布线层210中的信号迹线209可以避免起因于基板202的较高电容。因而，第二布线层212可以为信号迹线209提供较低的电容环境。虚设迹线208可以有效地增大信号迹线209到地的距离，因而可以减小信号迹线209到地的电容。可以按照希望的电阻和/或电容来设计在信号迹线209与接地迹线206之间的宽度与间距。例如，较宽的宽度(或较小的间距)可以减小电阻并增大电容，而较小的宽度(或较宽的间距)可以减小电容并增大电阻。第二布线层212和第四布线层216中的接地迹线206可以具有宽度W4，将其设计为满足最小迹线宽度设计规则和/或提供最小金属密度以利于制造。虚设迹线208和/或接地迹线206的较窄宽度W2、W4可以允许相邻迹线在相同布线层或不同布线层内更接近的设置。第一布线层210和第三布线层214中的虚设迹线208可以提供金属密度，其相对于不包括虚设迹线的配置而言促进了使用半导体处理技术制造。虚设迹线208可以是电浮动的(例如非电连接的)，这可以减小相邻信号迹线209的电容。
在一些实施例中，布线配置200可以被用在四层嵌入式多管芯互连桥接(EMIB)中，具有每毫米300条输入/输出迹线(IO)(例如信号迹线209)(IO/mm)的布线密度。在其他实施例中，布线配置200可以在其他适合的互连应用中实施，例如包括用于有源管芯的布线(例如互连层在管芯的有源器件层上的部分)或者另一类中介层。在其他实施例中，相比较于示出的示例，布线配置200可以包括更多或更少的布线层。
在一些实施例中，布线配置200可以包括被设置在相同列(例如列C1或列C2)中的相邻接地迹线206之间的一个或多个过孔213。过孔213可以将接地迹线206电耦合在一起以构成网格结构。在一个实施例中，在相同布线层中的相邻接地迹线206之间的间距可以约为6.88微米，以便提供促进使用半导体处理技术的布线配置200的制造的过孔213的密度。
在一些实施例中，迹线206、208、209在垂直方向上的厚度可以约为1.4微米，过孔213的厚度约为0.6微米。在其他实施例中，迹线206、208、209或过孔213可以具有其他适合的厚度。在一个实施例中，相比于传统微波传输带/带状线配置，布线配置200可以实现多约5％的眼图余量，这可以等价于布线长度增加约1mm。
图3示意性地示出了根据一些实施例的图2的布线配置200的接地面布置300的横截面顶视图。接地面布置300例如可以表示图2的第一布线层210或第三布线层214的横截面顶视图。在一些实施例中，图2的布线配置200的横截面侧视图可以包括图3的接地面布置300沿从C到D的虚线的横截面图。
根据多个实施例，接地面布置300可以包括由接地迹线206构成的网格结构，接地迹线206在图2的纸面上在纵向上从左到右延伸并由导电线206a电耦合在一起，导电线206a垂直于接地迹线206延伸并构成横向接地连接。导电线206a可以包括金属部件，例如沟槽，其在用于构成接地迹线206的相同制造过程中形成。
如图所示，虚设迹线208可以设置在相邻接地迹线206之间以及相邻导电线206a之间。在一些实施例中，每一条虚设迹线208都可以包封在电绝缘材料204中，例如SiO2或其他电介质材料。虚设迹线208可以在纵向上延伸，如图所示。在一些实施例中，单条虚设迹线208在纵向上的长度约为50微米。在其他实施例中，虚设迹线208可以具有其他适合的尺寸。
图4示意性地示出了根据一些实施例的另一个布线配置400的横截面侧视图。图4的布线配置400可以示出图2的布线配置200，其中，图2的第一布线层210与图2的第二布线层212转换。在一些实施例中，如图所示，布线配置400可以提供迹线206、208、209在第三布线层214和第四布线层216中的布置，其是迹线206、208、209在第一布线层210和第二布线层212中的布置的镜像。
在一些实施例中，第一布线层210可以包括被设置为交替布置的接地迹线206和信号迹线209。接地迹线206可以在第一布线层210和第四布线层216中被设置为直接相邻于信号迹线209。第一布线层210中的接地迹线206的宽度W4小于信号迹线209的宽度W3。
第二布线层212可以包括被设置为交替布置的接地迹线206和虚设迹线208，以使得在每一个布线层中的接地迹线206共用相同的列(例如列C1)，每一个布线层中的信号迹线209和虚设迹线208共用相同的列(例如列C2)。接地迹线206在第二布线层212和第三布线层214中可以被设置为直接相邻于虚设迹线208。
在一些实施例中，第一布线层210和第四布线层216可以具有对迹线206、208的相同布置。第二布线层212和第三布线层214可以具有相同的迹线206、208设置。在一些实施例中，在第二布线层212和第三布线层214中具有宽度W1的接地迹线206可以被设置为彼此直接相邻，在第二布线层212和第三布线层214中具有宽度W2的虚设迹线208可以被设置为彼此直接相邻，如图所示。布线配置400可以减小相同列中的两个信号之间的串扰，通过将它们相对于布线配置300在垂直方向上更加远离的方式来实施。
图5示意性地示出了根据一些实施例的又一个布线配置500的横截面侧视图。根据多个实施例，如图所示，在布线配置500中，第一布线层210、第二布线层212、第三布线层214和第四布线层216中的每一个都可以具有接地迹线206与信号迹线209的相同的交替配置。
在一些实施例中，如图所示，布置接地迹线206和信号迹线209以便构成相应的接地迹线206的列(例如列C1)和信号迹线209的列(例如列C2)。在一些实施例中，接地迹线206的宽度W1可以大于信号迹线209的宽度W2。
在一些实施例中，如图所示，布线层210、212、214和216中的接地迹线206可以使用过孔213耦合在一起。在一些实施例中，在不同布线层中信号迹线209的对可以使用过孔213耦合在一起。例如，在所示的实施例中，第一布线层210中的信号迹线209借助过孔213与第二布线层212中直接相邻的信号迹线209电耦合，以跨第一布线层210和第二布线层212传输相同的信号。类似地，第三布线层214中的信号迹线借助过孔213与第四布线层216中直接相邻的信号迹线209电耦合，以跨第三布线层214和第四布线层216传输相同的信号。
根据多个实施例，第一布线层210中的接地迹线206被直接设置在位于第二布线层212、第三布线层214和第四布线层216中相同列(例如列C1)内的任意接地迹线206与基板202之间。根据多个实施例，第一布线层210中的信号迹线209直接设置在位于第二布线层212、第三布线层214和第四布线层216中相同列(例如列C1)内的任意信号迹线209与基板202之间。布线配置500可以利用用于相同信号的两条平行迹线，这可以增加冗余度，以使得即使在制造中一条迹线断裂时信号仍起作用，这可以改进包括布线配置500的产品的产量。
在一些实施例中，相比较于例示的示例，布线配置200、400或500可以包括更多或更少的布线层。在一些实施例中，布线配置200、400或500可以在相同互连组件上适当地组合在一起或者与其他布线配置组合。
图6示意性地示出了根据一些实施例的用于制造布线结构(例如图2、4或5的布线配置200、400或500)的方法600的流程图。方法600可以与结合图1-5所述的实施例一致，反之亦然。
在602，方法600可以包括提供基板(例如基板202)。基板例如可以包括半导体材料，例如硅或玻璃或其他适合的材料。在一些实施例中，可以按照公知的半导体制造技术(例如CMOS技术)处理基板以产生互连电路。
在604，方法600可以包括在基板上形成第一布线层(例如图2、4或5的第一布线层210)，第一布线层具有第一多条迹线(例如图2的迹线206、208，图4的迹线206、209，或图5的迹线206、209)。第一布线层的形成可以使用诸如薄膜沉积的半导体制造技术，以在基板上沉积电绝缘材料层(例如图2、3、4或5的电绝缘材料204)，和图案化工艺，例如光刻和/或蚀刻，以选择性地去除电绝缘材料用于金属的沉积的部分，以形成多条迹线。作为图案化工艺的部分，通过为迹线使用具有不同尺寸的掩模可以实现迹线的不同宽度(例如图2、4或5的宽度W1、W2、W3或W4)。
在606，方法可以包括在第一布线层上并直接相邻于第一布线层形成第二布线层(例如图2、4或5的第二布线层212)，第二布线层具有第二多条迹线(例如图2的迹线206、209，图4的迹线208、209，或图5的迹线206、209)，其中，第一多条迹线的第一迹线的宽度大于第二多条迹线的第二迹线的宽度。例如，在各图2、4或5的配置200、400或500的每一个中，第一布线层中的至少一条迹线大宽度大于第二布线层中的迹线的宽度。可以形成第一和第二布线层中的迹线以提供结合图2、4或5所描述的配置200、400或500。
可以根据结合第一布线层所描述的技术来形成第二布线层。在一些实施例中，形成第二布线层可以包括形成一个或多个过孔(例如图2、4和/或5的过孔213，或者图5的过孔213)，与将第二布线层的迹线与第一布线层的迹线电耦合。在一些实施例中，一些布线层的过孔和迹线可以作为双镶嵌工艺的部分一起形成，或者它们可以按照传统技术借助单独的图案化和填充工艺独立地形成。
在608，方法600可以包括在第二布线层上形成另外的布线层。例如，可以按照结合第一和第二布线层所述的技术，在第一和第二布线层上形成第三和第四布线层(例如图2、4或5的第三和第四布线层214和216)。在一些实施例中，在制造后可以相当大地减薄基板，以利于嵌入到IC封装组件中。按照最有助于理解所要求的主题的方式，将不同操作说明为依次的多个分离的操作。但说明的顺序不应解释为暗示这些操作必须是顺序相关的。
本公开内容的实施可以如所希望的在使用任何适合的硬件和/或软件来配置的系统中实施。图7示意性地示出了根据一些实施例的包括本文所述IC封装组件(例如图1的IC封装组件100或桥105)的计算设备。计算设备700可以容纳板，例如母板702(例如在外壳708中)。母板702可以包括多个组件，包括但不限于，处理器704和至少一个通信芯片706。处理器704可以物理且电耦合到母板702。在一些实现方式中，至少一个通信芯片706也可以物理且电耦合到母板702。在进一步的实现方式中，通信芯片706可以是处理器704的一部分。
计算设备700可以取决于其应用而包括其他部件，这些部件可以物理耦合以及电耦合到母板702，或者可以不物理耦合以及电耦合到母板702。这些其他组件包括但不限于，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如只读存储器(ROM))、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、指南针、盖格计数器、加速度计、陀螺仪、扬声器、相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字多用途盘(DVD)等等)。
通信芯片706可以实现无线通信，用于往来于计算设备700传送数据。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片706可以实施多个无线标准或协议中的任意一个，包括但不限于，包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE802.16-2005修正版)的电气和电子工程师协会(IEEE)标准、长期演进(LTE)项目连同任何修正、更新和/或修订版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE 802.16兼容宽带无线接入(BWA)网络通常称为WiMAX网络，是代表微波存取全球互通的缩写，它是用于通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片706可以按照全球移动通信系统(GPS)、通用分组无线业务(GPRS)、通用移动通讯系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络操作。通信芯片706可以按照增强数据率的GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网(UTRAN)或演进UTRAN(E-UTRAN)操作。通信芯片706可以按照码分多址(CDMA)、时分多址(TDMA)、数字增强无线电信(DECT)、演进数据最优化(Ev-DO)、其派生物以及被指定为3G、4G、5G及之后的任何其他无线协议操作。在其他实施例中，通信芯片706可以按照其他无线协议操作。
计算设备700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于近距离无线通信，例如Wi-Fi和蓝牙，第二通信芯片706可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
如本文所描述的，计算设备700的处理器704被封装在IC组件(例如图1中的IC封装组件100)中和/或与桥(例如图1中的桥105)耦合。例如，简单参考图1和图7，图1的电路板106可以是母板702，处理器704可以是管芯102a，安装在图1的封装基板104或嵌入其中，并与具有本文所述的布线配置(例如图2、4或5的布线配置200、400或500)的桥105耦合。桥105在嵌入到封装基板104之前可以减薄，以便减小产品厚度和/或改进电气性能。封装基板104和母板702可以使用诸如焊球108的封装级互连耦合在一起。根据本文所述的实施例，可以实施其他适合的配置。术语“处理器”可以指代任何设备或设备的部分，其处理来自寄存器和/或存储器的电子数据，将该电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。
如本文所描述的，通信芯片706还可以包括管芯，该管芯可以被封装在IC组件(例如图1中的IC封装组件100)内和/或与桥(例如图1的桥105)耦合。在进一步的实现方式中，容纳在计算设备700中的另一个组件(例如存储器件或其他集成电路器件)可以包括封装在如本文所述的IC组件(例如图1的IC封装组件100)内和/或与桥(例如图1的桥105)耦合的管芯。
在多个实现方式中，计算设备700可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在一些实施例中，计算设备700可以是移动计算设备。在进一步的实现方式中，计算设备700可以是处理数据的任何其他电子设备。
示例
根据多个实施例，本公开内容说明了一种装置。装置的示例1可以包括：基板；第一布线层，所述第一布线层被设置在基板上并具有第一多条迹线；以及第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，第一多条迹线中的第一迹线的宽度大于第二多条迹线中的第二迹线的宽度。示例2可以包括示例1的装置，其中，所述第一迹线被设置为直接位于所述第二迹线与所述基板之间。示例3可以包括示例2的装置，其中，所述第一迹线借助过孔与所述第二迹线耦合。示例4可以包括示例2的装置，其中，所述第一迹线和所述第二迹线是接地迹线。示例5可以包括示例4的装置，其中，所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度，所述第三迹线直接相邻于所述第一迹线，所述第四迹线直接相邻于所述第二迹线。示例6可以包括示例5的装置，其中，所述第三迹线是虚设迹线，所述第四迹线是信号迹线。示例7可以包括示例2的装置，其中，所述第一迹线是信号迹线，所述第二迹线是虚设迹线。示例8可以包括示例7的装置，其中，所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度，所述第三迹线直接相邻于所述第一迹线，所述第四迹线直接相邻于所述第二迹线，所述第三迹线和第四迹线是电耦合在一起的接地迹线。示例9可以包括示例1的装置，其中，所述第一多条迹线包括第三迹线，所述第二多条迹线包括第四迹线，所述第三迹线被设置为直接位于所述第二迹线与半导体基板之间，所述第一迹线被设置为直接位于所述第四迹线与半导体基板之间。示例10可以包括示例9的装置，其中，所述第二迹线与所述第三迹线是具有相同宽度的信号迹线，所述第一迹线与所述第四迹线是具有相同宽度的接地迹线。示例11可以包括示例10的装置，其中，所述第二迹线与所述第三迹线电耦合在一起，以跨所述第一布线层和第二布线层传输相同的信号。
根据多个实施例，本公开内容说明了一种方法。方法的示例12可以包括：提供基板；在基板上形成第一布线层，所述第一布线层具有第一多条迹线；以及在所述第一布线层上并直接相邻于所述第一布线层形成第二布线层，所述第二布线层具有第二多条迹线，其中，第一多条迹线中的第一迹线的宽度大于第二多条迹线中的第二迹线的宽度。示例13可以包括示例12的方法，其中，形成第二布线层包括形成第二迹线，以使得所述第一迹线被设置为直接位于所述第二迹线与所述基板之间。示例14可以包括示例12的方法，进一步包括通过形成过孔来将所述第一迹线与所述第二迹线耦合。示例15可以包括示例12的方法，其中，所述第一迹线和所述第二迹线是接地迹线。示例16可以包括权利要求15的方法，其中，所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度，所述第三迹线直接相邻于所述第一迹线，所述第四迹线直接相邻于所述第二迹线。示例17可以包括权利要求16的方法，其中，所述第三迹线是虚设迹线，所述第四迹线是信号迹线。示例18可以包括权利要求13的方法，其中，所述第一迹线是信号迹线，所述第二迹线是虚设迹线。示例19可以包括权利要求18的方法，其中，所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度，所述第三迹线直接相邻于所述第一迹线，所述第四迹线直接相邻于所述第二迹线，所述第三迹线和第四迹线是电耦合在一起的接地迹线。示例20可以包括权利要求18的方法，其中，所述第一多条迹线包括第三迹线，所述第二多条迹线包括第四迹线，所述第三迹线被设置为直接位于所述第二迹线与半导体基板之间，所述第一迹线被设置为直接位于所述第四迹线与半导体基板之间。
根据多个实施例，本公开内容说明了一种封装组件，包括：封装基板和嵌入在所述封装基板中的桥互连件，所述桥件互连包括：基板；第一布线层，所述第一布线层被设置在基板上并具有第一多条迹线；以及第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，第一多条迹线中的第一迹线的宽度大于第二多条迹线中的第二迹线的宽度。示例22可以包括权利要求21的封装组件，进一步包括：第一管芯，所述第一管芯与所述桥互连件电耦合；以及第二管芯，所述第二管芯与所述桥互连件电耦合，其中，所述第一布线层和第二布线层的至少其中之一被配置为在所述第一管芯与第二管芯之间传输电信号。
多个实施例可以包括上述实施例的任何适合的组合，上述实施例包括以结合形式(和)以上的说明的实施例的替换形式(或)替换实施例(例如“和”可以是“和/或”)。而且，一些实施例可以包括一个或多个制造品(例如非暂时性计算机可读介质)，具有存储于其上的指令，当被执行时，所述指令导致任意上述实施例的操作。此外，一些实施例可以包括具有用于实施上述实施例的多个操作的任何适合模块的装置或系统。
例示实现方式的以上说明(包括摘要中所述的)并非旨在穷举或者将本公开内容的实施例局限于所公开的确切形式。尽管出于说明性目的在此说明了特定实现方式和示例，但本领域技术人员会认识到在本公开内容的范围内多个等同变型也是可能的。
可以按照以上的详细说明来对本公开内容的实施例做出这些变型。以下权利要求书中所用的术语不应解释为将本公开内容的多个实施例局限于在说明书和权利要求书中所公开的特定实现方式。相反，该范围由以下的权利要求书来确定，其应按照权利要求解释的既定原则来解释。

Claims (12)

1.一种集成电路装置，包括：
基板；
第一布线层，所述第一布线层被设置在所述基板上并具有第一多条迹线；以及
第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，所述第一多条迹线中的第一迹线的宽度大于所述第二多条迹线中的第二迹线的宽度，所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度，所述第一迹线和所述第二迹线是接地迹线，所述第三迹线是虚设迹线，并且所述第四迹线是信号迹线。
2.根据权利要求1所述的集成电路装置，其中，所述第一迹线被设置为直接位于所述第二迹线与所述基板之间。
3.根据权利要求2所述的集成电路装置，其中，所述第一迹线通过过孔与所述第二迹线耦合。
4.根据权利要求1所述的集成电路装置，其中：
在所述第一布线层中所述第三迹线直接相邻于所述第一迹线；并且
在所述第二布线层中所述第四迹线直接相邻于所述第二迹线。
5.根据权利要求1所述的集成电路装置，其中：
所述第三迹线被设置为直接位于所述第四迹线与所述基板之间。
6.一种用于形成集成电路装置的方法，包括：
提供基板；
在所述基板上形成第一布线层，所述第一布线层具有第一多条迹线；以及
在所述第一布线层上并且直接相邻于所述第一布线层形成第二布线层，所述第二布线层具有第二多条迹线，其中，所述第一多条迹线中的第一迹线的宽度大于所述第二多条迹线中的第二迹线的宽度，所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度，所述第一迹线和所述第二迹线是接地迹线，所述第三迹线是虚设迹线，并且所述第四迹线是信号迹线。
7.根据权利要求6所述的方法，其中，形成所述第二布线层包括形成所述第二迹线，以便将所述第一迹线设置为直接位于所述第二迹线与所述基板之间。
8.根据权利要求6所述的方法，进一步包括通过形成过孔来将所述第一迹线与所述第二迹线进行耦合。
9.根据权利要求6所述的方法，其中：
在所述第一布线层中所述第三迹线直接相邻于所述第一迹线；并且
在所述第二布线层中所述第四迹线直接相邻于所述第二迹线。
10.根据权利要求6所述的方法，其中：
所述第三迹线被设置为直接位于所述第四迹线与所述基板之间。
11.一种封装组件，包括：
封装基板；以及
嵌入在所述封装基板中的桥互连件，所述桥互连件包括：
基板，
第一布线层，所述第一布线层被设置在所述基板上并具有第一多条迹线，以及
第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，所述第一多条迹线中的第一迹线的宽度大于所述第二多条迹线中的第二迹线的宽度，所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度，所述第一迹线和所述第二迹线是接地迹线，所述第三迹线是虚设迹线，并且所述第四迹线是信号迹线。
12.根据权利要求11所述的封装组件，进一步包括：
第一管芯，所述第一管芯与所述桥互连件电耦合；以及
第二管芯，所述第二管芯与所述桥互连件电耦合，其中，所述第一布线层和所述第二布线层的至少其中之一被配置为在所述第一管芯与所述第二管芯之间传输电信号。
CN201510512709.4A 2014-09-19 2015-08-19 互连布线配置 Active CN106206539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/491,693 2014-09-19
US14/491,693 US9542522B2 (en) 2014-09-19 2014-09-19 Interconnect routing configurations and associated techniques

Publications (2)

Publication Number Publication Date
CN106206539A CN106206539A (zh) 2016-12-07
CN106206539B true CN106206539B (zh) 2019-10-22

Family

ID=55525979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510512709.4A Active CN106206539B (zh) 2014-09-19 2015-08-19 互连布线配置

Country Status (5)

Country Link
US (2) US9542522B2 (zh)
JP (1) JP6067802B2 (zh)
KR (1) KR101754630B1 (zh)
CN (1) CN106206539B (zh)
TW (1) TWI600114B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
US9443824B1 (en) * 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US10438881B2 (en) * 2015-10-29 2019-10-08 Marvell World Trade Ltd. Packaging arrangements including high density interconnect bridge
KR101966328B1 (ko) * 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US10276403B2 (en) * 2016-06-15 2019-04-30 Avago Technologies International Sales Pe. Limited High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
US10170428B2 (en) * 2016-06-29 2019-01-01 Intel Corporation Cavity generation for embedded interconnect bridges utilizing temporary structures
WO2018063197A1 (en) * 2016-09-28 2018-04-05 Henning Braunisch Interconnector with bundled interconnects
US10833052B2 (en) * 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods
US11277922B2 (en) 2016-10-06 2022-03-15 Advanced Micro Devices, Inc. Circuit board with bridge chiplets
US9773753B1 (en) * 2016-11-18 2017-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor devices and methods of manufacturing the same
US10109616B2 (en) * 2016-12-22 2018-10-23 Intel Corporation High bandwidth, low profile multi-die package
US11222847B2 (en) 2016-12-28 2022-01-11 Intel Corporation Enabling long interconnect bridges
CN115188729A (zh) * 2016-12-29 2022-10-14 英特尔公司 用于系统级封装设备的与铜柱连接的裸管芯智能桥
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10217719B2 (en) * 2017-04-06 2019-02-26 Micron Technology, Inc. Semiconductor device assemblies with molded support substrates
CN110915314B (zh) * 2017-05-15 2021-08-13 申泰公司 具有共同化接地板的印刷电路板
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US10515178B2 (en) * 2017-08-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Merged pillar structures and method of generating layout diagram of same
DE112017008031T5 (de) * 2017-09-13 2020-07-02 Intel Corporation Aktive silizium-brücke
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US10163798B1 (en) 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
TWI670824B (zh) 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10593628B2 (en) * 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10593620B2 (en) 2018-04-27 2020-03-17 Advanced Micro Devices, Inc. Fan-out package with multi-layer redistribution layer structure
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
TWI662676B (zh) 2018-08-31 2019-06-11 欣興電子股份有限公司 具有內埋基板的線路載板及其製作方法與晶片封裝結構
US10770398B2 (en) * 2018-11-05 2020-09-08 Micron Technology, Inc. Graphics processing unit and high bandwidth memory integration using integrated interface and silicon interposer
US10756019B1 (en) * 2018-11-27 2020-08-25 Xilinx, Inc. Systems providing interposer structures
US11264332B2 (en) 2018-11-28 2022-03-01 Micron Technology, Inc. Interposers for microelectronic devices
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
US11282761B2 (en) * 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
US20200395300A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Substrateless double-sided embedded multi-die interconnect bridge
US11133256B2 (en) 2019-06-20 2021-09-28 Intel Corporation Embedded bridge substrate having an integral device
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11367628B2 (en) 2019-07-16 2022-06-21 Advanced Micro Devices, Inc. Molded chip package with anchor structures
DE102020115288A1 (de) * 2019-08-08 2021-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und herstellungsverfahren
US11569172B2 (en) 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11742301B2 (en) 2019-08-19 2023-08-29 Advanced Micro Devices, Inc. Fan-out package with reinforcing rivets
TW202111907A (zh) 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
US11270992B2 (en) 2019-11-05 2022-03-08 Samsung Electronics Co., Ltd. Semiconductor devices
US20210296225A1 (en) * 2020-03-23 2021-09-23 Intel Corporation Structural elements for application specific electronic device packages
US11302643B2 (en) 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
US11233009B2 (en) 2020-03-27 2022-01-25 Intel Corporation Embedded multi-die interconnect bridge having a molded region with through-mold vias
WO2021244530A1 (zh) * 2020-06-02 2021-12-09 苏州旭创科技有限公司 一种电路板组件及组装方法和光模块
US11302645B2 (en) * 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
CN113257782B (zh) * 2021-07-14 2021-10-01 北京壁仞科技开发有限公司 半导体封装结构及封装方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
CN1612323A (zh) * 2003-10-28 2005-05-04 株式会社东芝 半导体集成电路的布线设计方法以及半导体集成电路
CN1728380A (zh) * 2004-07-26 2006-02-01 恩益禧电子股份有限公司 半导体器件
CN1835229A (zh) * 2005-03-16 2006-09-20 索尼株式会社 半导体器件和制造半导体器件的方法
CN101304024A (zh) * 2007-05-10 2008-11-12 东部高科股份有限公司 半导体器件及其制造方法
CN102460690A (zh) * 2009-06-24 2012-05-16 英特尔公司 多芯片封装和在其中提供管芯到管芯互连的方法
CN103270586A (zh) * 2010-12-22 2013-08-28 英特尔公司 具有含多个垂直嵌入管芯的衬底的多芯片封装以及形成所述封装的工艺
CN103579096A (zh) * 2012-08-07 2014-02-12 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089850B2 (ja) * 2003-11-25 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
JP5479227B2 (ja) 2010-05-28 2014-04-23 株式会社東芝 半導体装置
US20120007211A1 (en) * 2010-07-06 2012-01-12 Aleksandar Aleksov In-street die-to-die interconnects
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
JP2015220291A (ja) * 2014-05-15 2015-12-07 株式会社ソシオネクスト 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
CN1612323A (zh) * 2003-10-28 2005-05-04 株式会社东芝 半导体集成电路的布线设计方法以及半导体集成电路
CN1728380A (zh) * 2004-07-26 2006-02-01 恩益禧电子股份有限公司 半导体器件
CN1835229A (zh) * 2005-03-16 2006-09-20 索尼株式会社 半导体器件和制造半导体器件的方法
CN101304024A (zh) * 2007-05-10 2008-11-12 东部高科股份有限公司 半导体器件及其制造方法
CN102460690A (zh) * 2009-06-24 2012-05-16 英特尔公司 多芯片封装和在其中提供管芯到管芯互连的方法
CN103270586A (zh) * 2010-12-22 2013-08-28 英特尔公司 具有含多个垂直嵌入管芯的衬底的多芯片封装以及形成所述封装的工艺
CN103579096A (zh) * 2012-08-07 2014-02-12 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201618232A (zh) 2016-05-16
CN106206539A (zh) 2016-12-07
TWI600114B (zh) 2017-09-21
US20170040264A1 (en) 2017-02-09
JP2016063218A (ja) 2016-04-25
KR101754630B1 (ko) 2017-07-07
US10283453B2 (en) 2019-05-07
US20160085899A1 (en) 2016-03-24
US9542522B2 (en) 2017-01-10
KR20160034184A (ko) 2016-03-29
JP6067802B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
CN106206539B (zh) 互连布线配置
US11901280B2 (en) Ground via clustering for crosstalk mitigation
CN104124229B (zh) 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底
JP4811055B2 (ja) 非対称平面アンテナ、その製造方法及び信号処理ユニット
TWI705548B (zh) 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術
CN104602449B (zh) 用于毫米波电路板的系统和方法
TWI585921B (zh) 用於串擾緩和之接地通孔叢集技術
US20230119525A1 (en) Package substrate with power delivery network
JP2007207933A (ja) 半導体装置
TWI647581B (zh) 電路板以及佈局結構
CN114666972A (zh) 多种电介质印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant