CN1728380A

CN1728380A - 半导体器件

Info

Publication number: CN1728380A
Application number: CNA2005100849828A
Authority: CN
Inventors: 井口学; 竹胁利至
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-07-26
Filing date: 2005-07-26
Publication date: 2006-02-01
Anticipated expiration: 2025-07-26
Also published as: US7358609B2; JP2006041114A; US20060017167A1; JP4191110B2; CN1728380B

Abstract

本发明的目的是提供一种具有这种结构的半导体器件，可以用更高的成品率制造。半导体器件1包括在半导体衬底10上的局部互连层14(第一互连层)和局部互连层14上的球形互连层18(第二互连层)。局部互连层14和球形互连层18分别包括局部互连24(第一互连)和球形互连28(第二互连)，以及球形互连28比局部互连24更厚。局部互连层14和球形互连层18也分别具有虚拟互连34(第一虚拟互连)和虚拟互连38(第二虚拟互连)。虚拟互连34比虚拟互连38更窄。

Description

半导体器件

本申请基于日本专利申请号2004-217443，在此引入其内容作为参考。

技术领域

本发明涉及半导体器件。

背景技术

例如，在日本专利特许-公开号2002-231815和2004-39951中描述了常规半导体器件。在这些参考文献中描述的半导体器件中，在互连层中，与公共互连一起形成虚拟互连。为互连层中局部均匀数据率形成虚拟互连。这里，数据率指互连层中互连的面积比率。均匀的数据率可以增加在形成互连中掩埋的Cu厚度的均匀性，以及在后续CMP(化学机械抛光)中提供具有更高平坦度的Cu互连。

具有多层互连结构的某些半导体器件在每个互连层中具有虚拟互连。对于这种半导体器件，在所有互连层当中，在技术上通常使用具有与用于球形互连的互连规则一致宽度的虚拟互连，以便减小用于绘制掩模的EB数据的数据量(电子束曝光数据)。换句话说，通过在其宽度较大的所有互连层中使用具有相等尺寸的虚拟互连减小EB数据量的增加。

但是，在成品率方面，在具有上述结构的常规半导体器件中尚有改进余地。在进行强烈的研究之后，我们发现常规半导体器件中的成品率减小的原因。具体，尽管与球形互连相比，局部互连具有较小宽度和较小厚度，但是在常规半导体器件中，在局部互连附近布置具有与用于球形互连的互连规则一致尺寸的虚拟互连。

因此，在用于制造半导体器件的工艺中，在刻蚀用于局部互连的沟槽过程中，在接近虚拟互连的区域和不接近虚拟互连的区域之间的沟槽的宽度和厚度可能是不均匀。在接近虚拟互连的区域和不接近虚拟互连的区域之间存在大的刻蚀速率差异。因为在接近虚拟互连的区域中，用于虚拟互连的沟槽消耗大量的刻蚀剂。

最近，随着局部互连的厚度变得更薄，上述不均匀度的影响变得显著，且因此随着半导体器件的成品率减小这些可能是显然的。

发明内容

为了解决上述问题，提供一种半导体器件，包括具有在半导体衬底上的第一互连和第一虚拟互连的第一互连层，以及具有在第一互连层上的第二互连和第二虚拟互连的第二互连层，其中第一互连比第二互连更薄，以及第一虚拟互连的最大宽度小于第二虚拟互连的最小宽度。

在该半导体器件中，根据每个互连层中的互连的厚度，为每个互连层适当地决定虚拟互连的宽度。具体地，在包括具有较小厚度的第一互连的第一互连层中第一虚拟互连的宽度较小，而在包括具有较大厚度的第二互连层的第二虚拟互连中第一虚拟互连的宽度较大。因此，在用于制造半导体器件的工艺中，在刻蚀过程中，可以最小化用于第一互连的沟槽的宽度和深度的变化，因此，可以提供一种具有这种结构的半导体器件，它可以以更高的成品率制造。

互连包括除互连层中的虚拟互连之外的所有互连，不包括焊盘。当虚拟互连的平面形状是矩形时，虚拟互连的宽度定义为窄侧边的长度(具体，在正方形情况下定义为一侧的长度)，以及当其形状是椭圆形时虚拟互连的宽度定义为其短轴的长度(具体，在圆形的情况下定义为直径)。虚拟互连的“最大”和“最小”宽度表示当每个互连层中的虚拟互连的宽度变化时，其尺寸定义为最大和最小宽度。

第一虚拟互连的宽度可以在第一互连的最小宽度至最大宽度的范围内，包括第一互连的最小宽度和最大宽度，而第二虚拟互连的宽度可以在第二互连的最小宽度至最大宽度的范围内，包括第二互连的最小宽度和最大宽度。这里，根据每个互连层中的互连宽度适当地调整虚拟互连的宽度，导致更可靠的减小上述变化。

假定第二虚拟互连的最大高宽比是1，那么第一虚拟互连的最小高宽比可以是0.5至10，包括0.5和10。在此使用的“高宽比”定义为虚拟互连的厚度除以其宽度计算的值。因此，由于互连层之间的虚拟互连的高宽比的差异是小的，因此可以在任意互连层中容易地制备具有希望宽度和希望厚度的虚拟互连。

在第二互连中第二虚拟互连的最小宽度可以大于最小的层间互连距离。在此，第二互连中的最小层间互连距离定义为第二互连层中的第二互连之间的最小距离。这里，在以最小互连距离分离的相邻第二互连之间可以防止第二虚拟互连进入，以及可以最小化第二互连层中的杂散电容的增加。本发明提供一种具有这种结构的半导体器件，它可以以更高的成品率制造。

附图说明

从下面结合附图的详细说明将使本发明的上述及其他目的、优点和特点更明显，其中：

图1是说明根据本发明的半导体器件的实施例的剖面图。

图2A和2B分别示出了第一互连层和第二互连层的平面图。

图3A和3B说明根据在此的比较例子的半导体器件的结构。

在这些图中，标记具有以下含义：

1：半导体器件，

10：半导体衬底，

12：电路-形成层，

14：局部互连层(第一互连层)，

16：半球形互连层，

18：球形互连层(第二互连层)，

24：局部互连(第一互连层)，

26：半球形互连层，

28：球形互连层(第二互连层)，

34：虚拟互连(第一虚拟互连)，以及

38：虚拟互连(第二虚拟互连)。

具体实施方式

现在将参考说明性实施例描述发明。所属领域的技术人员将认识到使用本发明的教导可以完成许多选择性实施例，以及本发明不局限于为说明性目的而说明的实施例。在描述图中，相同的元件具有相同的标记，其描述不被重复。

图1是说明根据本发明的半导体器件的实施例的剖面图。半导体器件1包括半导体衬底10、电路-形成层12、局部互连层14(第一互连层)、半球形互连层16以及球形互连层18(第二互连层)。半导体衬底10可以是，例如硅衬底或化合物半导体衬底。在半导体衬底10上形成电路形成层12。电路形成层12包括，例如晶体管的栅电极(未示出)。

在电路形成层12上，依次有局部互连层14、半球形互连层16和球形互连层18。局部互连层14具体由五个局部互连层14a至14e构成。层14a至14e的每一个包括局部互连24(第一互连)。局部互连层14a中的互连24具体称为第一金属。

半球形互连层16由两个半球形互连层16a，16b构成。层16a，16b的每一个包括半球形互连26。这里，半球形互连26比局部互连24更厚。球形互连层18由两个球形互连层18a，18b构成。层18a，18b的每一个包括球形互连28(第二互连)。这里，球形互连28比半球形互连26更厚，且因此比局部互连24更厚。局部互连24具有约200nm的厚度。半球形互连26具有约300nm的厚度。球形互连28具有约1.20μm的厚度。

在图1中，未示出在互连之间或互连和器件之间电连接的接触。

图2A示出了局部互连层14的平面图，以及图2B示出了球形互连层18的平面图。在这些图中，以相同的比例示出了局部互连层14和球形互连层18。如由这些图之间的比较可以明显看出，局部互连24的宽度比球形互连28的宽度更窄

图2A中的距离d1是局部互连层14中的局部互连24之间的距离的最小值，即，局部互连24的最小互连距离。同样，图2B中的距离d2是球形互连28的最小互连距离。局部互连24的最小距离d1小于球形互连28的最小互连d2。例如，距离d1约100nm，而距离d2，例如约1.0μm。

局部互连层14和球形互连层18分别包括虚拟互连34(第一虚拟互连)和虚拟互连38(第二虚拟互连)。与实际上用作施加信号电压或电源电压的互连的局部互连24和球形互连28相反，这些虚拟互连34，38分别是为调整局部互连层14和球形互连层18中的局部数据率而形成的导体图形。虚拟互连34，38未连接到任何电路器件和外部互连。可以通过与局部互连24相同的工艺形成虚拟互连34，以及虚拟互连34设计成具有与局部互连24基本上相同的厚度。同样，可以通过与用于球形互连28相同工艺形成虚拟互连38，以及虚拟互连38设计成具有与球形互连28基本上相同的厚度。

例如，可以通过刻蚀形成沟槽，通过溅射在沟槽上淀积籽晶(dispoisting a seed)，通过电镀用金属如Cu填充沟槽然后通过CMP抛光金属形成这些互连。这里，用金属填充可能受CVD影响。该填充可以在通过CVD淀积籽晶之后进行。

由图2A和2B之间的比较可以明显看出，虚拟互连34的宽度小于虚拟互连38的宽度。在该实施例中，两个虚拟互连34，38都具有正方形平面形状，以及它们的宽度定义为正方形中的一侧的长度。可以根据局部互连规则的发展适当地决定虚拟互连34的特定宽度。随着发展继续向前，虚拟互连34的宽度可以被缩小(减小)。虚拟互连34的宽度是，例如约0.3μm。虚拟互连38的宽度是，例如约3.0μm。

虚拟互连34具有在局部互连24的最小宽度至局部互连24的最大宽度范围内的宽度，包括局部互连24的最小宽度和局部互连24的最大宽度。同样，虚拟互连38具有在球形互连28的最小宽度至球形互连28的最大宽度范围内的宽度，包括球形互连28的最小宽度和球形互连28的最大宽度。图2A和2B分别示出了具有最小宽度的局部互连24和球形互连28。实际上，在局部互连层14中局部互连24的宽度变化，以及具有最大宽度的局部互连24具有大于虚拟互连34的宽度的互连宽度。同样，在球形互连层18中球形互连28的宽度变化，以及具有最大宽度的球形互连28具有大于虚拟互连38的宽度的互连宽度。在球形互连28中虚拟互连38的宽度大于上述最小互连距离d2。

在该实施例中，假定虚拟互连的高宽比(虚拟互连的宽度除以其宽度计算的值)是1，虚拟互连34的高宽比是0.5至10，包含0.5和10。

半球形互连层16(参见，图1)也包括未示出的虚拟互连(下面，方便地称为“虚拟互连36”)。虚拟互连36的宽度小于虚拟互连38的宽度，以及小于虚拟互连38的宽度。此外，虚拟互连36的宽度在半球形互连26的最小宽度至最大宽度范围之内，包括半球形互连26的最小宽度和最大宽度。此外，假定虚拟互连38的高宽比是1，那么虚拟互连的高宽比36是0.5至10，包含0.5和10。此外，在半球形互连层16中，虚拟互连36的宽度大于半球形互连26的最小互连距离。

接下来，将描述半导体器件1的效果。在半导体器件1中的互连层14，16和18中，分别根据互连层14，16和18中的互连24，26和28的厚度适当地决定虚拟互连34，36和38的宽度。例如，在局部互连层14中，虚拟互连34的宽度较小，而在球形互连层18中，虚拟互连38的宽度较大。因此，在用于制造半导体器件1的工艺中的刻蚀步骤中，局部互连层14的宽度和沟槽深度的变化可以被最小化。因此，可以提供一种具有这种结构的半导体器件1，它可以以更高的成品率制造。

在该实施例中，形成半球形互连层16，以及半球形互连层16中的虚拟互连36的宽度小于虚拟互连38的宽度。因此，在用于半球形互连26的沟槽的刻蚀中，其宽度和深度的变化也可以被最小化。但是，在半导体器件1中形成半球形互连层16是没有必要的。尽管该实施例说明具有五层结构的局部互连层14，但是局部互连层14可以具有包括单层的任意数目的层。球形互连层18也可以具有包括单层的任意数目的层。

在局部互连层14中虚拟互连34的宽度没有必要是恒定的。对虚拟互连36和38来说是它也正确的。当每个虚拟互连34和38非恒定时，虚拟互连34的最大宽度小于虚拟互连38的最小宽度是可接受的。

日本专利特许-公开号2002-231815和2004-39951公开了一种半导体器件，其中在相同的互连层内形成具有不同尺寸的多种类型的虚拟互连。具体，日本专利特许-公开号2002-231815中的半导体器件具有多层互连结构。但是，这些出版物没有描述当在局部互连层中形成具有与用于球形互连的互连规则一致尺寸的虚拟互连时，在形成用于局部互连的沟槽过程中它可能引起刻蚀变化的问题。因此，它们没有描述或暗示在每个互连层中布置具有适当尺寸的虚拟互连的半导体器件1的结构。因此，考虑到现有技术中的公共技术，在球形互连中的所有互连层上形成具有相同尺寸的虚拟互连，具体地与互连规则一致的尺寸。

由于这种结构，在其中描述的半导体器件中，在如上所述的局部互连层中形成用于互连的沟槽中，刻蚀变化是显著的，因此对于半导体器件来说导致不适当的产品成品率。此外，在这种结构中，邻近局部互连布置的大的虚拟互连也使之难以在用于形成互连的电镀过程中控制薄膜厚度。附加地，在CMP中，大虚拟互连中的变形使之难以控制互连的厚度至希望的级别。对于常规半导体器件，这些也将引起成品率减小。

相反，基于在努力解决随局部互连的厚度的最近减小一起变得显著的问题中我们的发现，如影响半导体器件的成品率的刻蚀变化的上述问题，半导体器件1具有每个互连层包括适当尺寸的虚拟互连的结构。因此，可以提供一种半导体器件1，其中可以解决这些问题和增加产品成品率。

虚拟互连34的宽度在局部互连24的最小宽度至最大宽度范围之内，包含该最小宽度和最大宽度。虚拟互连38的宽度在球形互连28的最小宽度至最大宽度范围之内，包括球形互连28的最小宽度和最大宽度。因此，根据互连层14和18的互连宽度虚拟互连34和38的宽度分别被调整为具体固有值，以便可以进一步可靠地减小上述刻蚀变化。但是，虚拟互连34或38的宽度分别在互连24或28的最小宽度至最大宽度范围之内是没有必要的。

假定虚拟互连38的高宽比是1，那么虚拟互连34的高宽比34是0.5至10，包含0.5和10。由于互连层14和18中的虚拟互连34和38中的高宽比之间的差异是小的，可以分别在任意类型的互连层14或18中形成具有希望宽度和希望厚度的虚拟互连34或38。如上所述，虚拟互连34和38的宽度不必是恒定的，且因此它们的高宽比没有必要是恒定的。当这些高宽比不恒定时，假定虚拟互连38的最大高宽比是1，那么虚拟互连34的最小高宽比是0.5至10，包含0.5和10是可接受的。但是，虚拟互连34和38的高宽比之间的这种关系是不必要的。上述高宽比更优选是0.5至7，包含0.5和7。

虚拟互连38的宽度大于球形互连28的最小互连距离d2。因此，可以防止虚拟互连进入以最小互连距离d2分离的球形互连28之间，以及球形互连28和虚拟互连38之间的杂散电容的增加可以被最小化。当虚拟互连38的宽度不恒定时，虚拟互连38的最小宽度大于上述距离d2是可接受的。

根据发展虚拟互连34的宽度可以被缩小，以增加局部互连层14中的局部数据率的均匀性。因此，可以进一步减小互连沟槽的刻蚀深度的变化，以及可以增加CMP过程中的抛光均匀度。此外，根据发展收缩虚拟互连34的宽度可以允许上述数据率增加。因此，互连层中的绝缘膜的比率相对减小，以便可以增加半导体器件1的机械强度。当具有较低薄膜强度的低介质-常量膜用作互连层中的绝缘膜时，这种效果是特别显著的。

如上所述，根据现有技术具有多层互连结构的半导体器件包括具有与用于所有互连层的球形互连一致尺寸的虚拟互连。为此，可以推测具有与局部互连规则一致尺寸的虚拟互连用于所有互连层的结构。

参考图3A和3B，将描述具有这种结构的半导体器件作为本发明的比较例子。图3A示出了根据比较例子的半导体器件中的局部互连层64。图3B示出了该半导体器件中的球形互连层68。在半导体器件1中，局部互连层64具有与局部互连层14相同的结构。另一方面，球形互连层68包括具有比得上局部互连层64中的虚拟互连34的尺寸的虚拟互连88。

在具有这种结构的半导体器件中，如图3B所示，虚拟互连88进入以最小互连距离d2分离的相邻球形互连28之间，导致球形互连28和虚拟互连88之间的杂散电容增加。此外，当在球形互连层68中的局部互连层64中设法形成具有适当宽度的虚拟互连88时，其高宽比太高而不能成功地形成。因此，优选对于半导体器件1中的每个互连层使用具有适当尺寸的虚拟互连代替通常使用的对于给定的互连层具有适当尺寸的虚拟互连是优选的。

在不限于上述实施例的条件下，根据本发明的半导体器件可以有各种改进。例如，尽管在上述实施例中示出了具有正方形平面形状的虚拟互连，但是除正方形之外，虚拟互连的平面形状可以是矩形。这里，虚拟互连的宽度定义为其窄边的长度。另外，该形状可以是包括圆形的椭圆，其中虚拟互连的宽度定义为短轴的长度。具体，虚拟互连的宽度定义为其直径。

很显然本发明不局限于上述实施例，在不脱离本发明的范围和精神的条件下可以进行改进和改变。

Claims

1.一种半导体器件，包括

具有在半导体衬底上的第一互连和第一虚拟互连的第一互连层，以及

具有在第一互连层上的第二互连和第二虚拟互连的第二互连层，

其中第一互连比第二互连更薄，以及第一虚拟互连的最大宽度小于第二虚拟互连的最小宽度。

2.根据权利要求1所述的半导体器件，其中

第一虚拟互连的宽度在第一互连的最小宽度至最大宽度范围之内，包括第一互连的最小宽度和最大宽度，以及

第二虚拟互连的宽度在第二互连的最小宽度至最大宽度范围之内，包括第耳互连的最小宽度和最大宽度。

3.根据权利要求1所述的半导体器件，其中假定第二虚拟互连的最大高宽比是1，那么第一虚拟互连的最小高宽比是0.5至10，包括0.5和10。

4.根据权利要求1所述的半导体器件，其中第二虚拟互连的最小宽度大于第二互连中的最小层间互连的距离。