CN1252811C - Cmos工艺中的同轴互连线的制作方法 - Google Patents

Cmos工艺中的同轴互连线的制作方法 Download PDF

Info

Publication number
CN1252811C
CN1252811C CNB008043833A CN00804383A CN1252811C CN 1252811 C CN1252811 C CN 1252811C CN B008043833 A CNB008043833 A CN B008043833A CN 00804383 A CN00804383 A CN 00804383A CN 1252811 C CN1252811 C CN 1252811C
Authority
CN
China
Prior art keywords
layer
circuit
dielectric layer
semiconductor device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008043833A
Other languages
English (en)
Other versions
CN1342331A (zh
Inventor
S·波斯拉
C·T·加布里尔
M·米舍洛夫
M·维林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1342331A publication Critical patent/CN1342331A/zh
Application granted granted Critical
Publication of CN1252811C publication Critical patent/CN1252811C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种半导体芯片上制造有集成的CMOS电路和RF电路的半导体器件及其制造方法。此方法包括制作下金属化层以及下金属化层上的下介电层。在下介电层上制作金属化线，以上介电层在金属化线上。然后在上介电层上制作上金属化层。在完成这一步骤之后，沿下介电层、金属化线和上介电层的侧面，制作氧化物间隔。最后，在氧化物间隔上制作包封金属化层，使下金属化层、上金属化层和包封金属化层确定RF线的外屏蔽层，而金属化线确定RF线的内导体。

Description

CMOS工艺中的同轴互连线的制作方法
1.发明的领域
本发明涉及到半导体器件的制造。更确切地说，本发明涉及到将射频(RF)器件和RF零件以及微波器件和微波零件集成到标准互补金属氧化物半导体(CMOS)芯片中。
2.相关技术的描述
当今的半导体器件被不断地推向满足更加严格的要求。作为采用充满市场的这一技术的器件，消费者对器件提出了更高的要求。这些要求包括更小更紧凑的功能更强的器件。
为了满足这些要求，半导体器件采用了CMOS芯片和RF芯片。这种器件包括例如需要数字CMOS电路以及RF电路二者来启动无线通信的蜂窝电话。通常，为了将数字CMOS电路以及RF电路二者集成在一个芯片上，制造厂家已经被迫采用同轴互连线来处置RF信号。
此外，同轴互连线的使用引起了其它的问题。图1A和1B分别示出了在硅衬底10上具有悬浮部分14的现有技术互连结构12的剖面图和俯视图。互连结构12包括中心导体20、绝缘介电涂层18、以及用来包封绝缘介电涂层18的外导电层。互连结构12还包括二个制造成具有更大尺寸以便支持悬浮部分14的接触柱13。
应该指出的是，悬浮部分14在重力的影响下倾向于下垂。因此，对这种结构破裂之前的长度有一定的限制，这是实现这一现有技术结构的一个重要的实际问题。图1A的互连结构遇到的另一个问题是无法层叠多个互连层。举例来说，若在结构12上建立第二个互连结构，则由于在中心区域14下方缺少力学支持，而使中心区域14破裂的几率急剧增大。有关制造这种现有技术互连结构的步骤的更详细的描述，可以参考M.E.Thomas等人的论文”VLSI Multilevel Micro-Coaxial Interconnects for High Speed Divices”，FairchildResearch Center，National  Semiconductor Corporation，SantaClara，California，IEDM Tech.Dig.，p55-58(1990)。
将RF电路集成到主要为数字CMOS电路设计的芯片中的另一个缺点是，同轴线12必须集成在芯片的最上面的金属化层处。对于一个给定的芯片，这引起了对能够被用来完成RF信号处理的RF线的数目的重大限制。因此，想要在CMOS占优势的芯片上集成RF线的设计者，必须将芯片设计得更大得多，以便使所需数目的RF线能够恰当地被集成到芯片的顶部金属层。这一限制是电路设计者众所周知的，因此，常常认为采用分立的CMOS电路芯片和RF电路芯片更为有利。
如图1C所示，蜂窝电话设计者通常发现，采用CMOS芯片52来执行数字信号处理和分立的RF电路55来处理RF信号，更为实际。由于试图将RF线集成到专门为CMOS数字处理而制造的芯片上的限制，故以上做法一般较好。虽然如此，这种安排还是引起问题，其中有制造成本、功率损失、信号损失、以及额外的封装复杂性。电路50要求RF电路55和CMOS芯片52分别制造并集成在印刷电路板(PCB)51上。这增加了制造成本和制造时间。
当信号往返通信于RF电路55和CMOS芯片52时，当然有信号损失。因此，这一信号损失降低了需要数字CMOS和RF电路二者的电路执行过程的总效率。为了克服这些损失，可能需要调整信号，以便改善信号完整性。然而，这些装置的使用将恶化现有技术已经存在的封装问题。
采用RF电路55和CMOS芯片52的现有技术电路的封装效率不高，使得这种电路不可取。为了将分立的RF电路55和CMOS芯片52一起集成，需要PCB上的更大的空间，从而迫使便携式电子产品(例如蜂窝电话)封装在更大的机箱中。
考虑到上述问题，对于集成RF电路和CMOS芯片而避免现有技术问题的电路，存在着需求。这种新的电路应该容易制造，保持功率和信号强度，避免使用现有技术同轴线，且封装的空间效率更高。此外，这种电路应该能够处置高速应用，包括RF和微波应用。
发明的概述
广义地说，本发明借助于提供集成CMOS线和RF线的电路以及制造集成电路的方法，满足了这些需求。应该承认的是，本发明能够以多种方式实现，包括工艺、装置、系统、器件、或方法。以下描述本发明的几个实施方案。
在一个实施方案中，公开了一种用来制造具有CMOS线和RF线的集成芯片的方法。此方法包括制作下金属化层，然后在下金属化层上制作下介电层。在制作下介电层之后，在下介电层上制作金属化线。然后在金属化线上制作上介电层，以上金属化层制作在上介电层上。接着，沿下介电层和上介电层、金属化线、和上金属化层的侧面，制作氧化物间隔。最后，在氧化物间隔上淀积包封金属层，使下金属化层、上金属化层、和包封金属化层确定RF线的外屏蔽层，而金属化线确定同一个RF线的中心导体。
在另一个实施方案中，公开了一种衬底上制造有CMOS电路和RF电路的半导体器件。此半导体器件包括下金属化层和排列在下金属化层上的下介电层。然后在下介电层上确定金属化线。上介电层被排列在金属化线上，以上金属化层排列在上介电层上。沿下介电层和上介电层、上金属化层和金属化线的侧面确定氧化物间隔。包封层被构造成环绕氧化物间隔，使下金属化层、上金属化层、以及包封层确定RF线的外屏蔽层。金属化层确定同一个RF线的中心导体。
在又一个实施方案中，公开了一种衬底上制造有CMOS电路和RF电路的半导体器件的制造方法。制作了下导电屏蔽层，并在此屏蔽层中制作了下介电层。一旦制作了下介电层，中心导体就形成在下介电层上。随后在中心导体上制作上介电层，以上导电屏蔽层位于上介电层上。然后，上介电层与下介电层连接，使上介电层与下介电层形成介电连通。最后，上导电屏蔽层与下导电屏蔽层连接，致使形成包封上介电层与下介电层以及中心导体的外屏蔽层，从而将RF线与CMOS互连线集成在一起。
在再一个实施方案中，公开了一种衬底上制造有CMOS电路和RF电路的半导体器件的制造方法。淀积了第一氮化钛层并随后被图形化。然后在第一氮化钛层上淀积第一薄氧化层。在淀积第一薄氧化层之后，在此薄层上溅射金属以形成金属化层。在形成金属化层时，第二薄氧化层被淀积在金属化层上。一旦第二薄氧化层被淀积，第二氮化钛层就被形成在第二薄氧化层上。然后在第二氮化钛层、第二薄氧化层、金属、和第一薄氧化层上，执行腐蚀操作。接着，在第二氮化钛层和第一氮化钛层上淀积满铺的氧化物。随后对此满铺的氧化物进行腐蚀，以确定氧化物间隔。在完成腐蚀操作之后，在第一氮化钛层和第二氮化钛层以及氧化物间隔上，淀积满铺的氮化钛。最后对满铺的氮化钛进行腐蚀，以覆盖氧化物间隔。
应该承认本发明的许多优点。半导体用途现在能够在同一个芯片上集成RF零件和标准的CMOS零件，且RF零件能够被集成在芯片互连区域的任何层面上。如此一来，就不再要求设计者为了得到所希望的集成电路应用而设计和制造分立的RF芯片和CMOS芯片。作为一个进一步的优点，没有分立芯片集成造成的功率和信号损失，制造时间和成本不增加，且不需要更大的硅面积来设计简单或复杂的电路。而且，本发明能够处置各种高速应用，诸如RF、微波、以及运行于高达1GHz和以上频率的其它应用。结合附图，从下列以举例的方式说明本发明的原理的详细描述中，本发明的其它情况和优点将变得明显。
附图的简要说明
用结合附图的下列详细描述，能够容易地理解本发明。因此，相似的参考号表示相似的结构元件。
图1A示出了现有技术互连结构的剖面图。
图1B示出了现有技术互连结构的俯视图。
图1C是采用分立的RF芯片和CMOS芯片的现有技术装置的俯视图。
图2A是具有多个介电层和导电元件的半导体衬底的剖面图。
图2B示出了介电层和金属化线上的下金属化层的制作。
图2C示出了被腐蚀的金属化层上的下介电层的制作。
图2D示出了通孔中钨层栓柱的制作。
图2E示出了用来确定金属化线、上介电层、和上金属化层的腐蚀操作。
图2F除了示出氧化物间隔外，还示出了腐蚀之后的上金属化线、上介电层、金属化线、和下介电层。
图2G示出了在上金属化层、氧化物间隔、和下金属化层上的金属化层的淀积。
图2H示出了根据本发明一个实施方案制造的RF线。
图3示出了根据本发明另一实施方案的具有集成的CMOS金属化线和同轴RF线的半导体器件。
图4是提出权利要求的本发明的一个实施方案的透视图，示出了与CMOS电路集成的RF电路。
图5是根据本发明另一实施方案的将RF电路与CMOS电路集成的半导体器件的剖面图。
图6示出了具有集成的RF电路和CMOS电路的本发明的一个变通
实施方案。
优选实施方案的详细描述
公开了一种具有集成的CMOS电路和RF电路的半导体器件。在下列描述中，为了提供对本发明的透彻理解，提出了大量具体的细节。但应该理解的是，对于本技术的熟练人员，不采用这些具体细节中的某些或全部，也可以实施本发明。在其它的情况下，为了不使本发明不必要地难以理解，而没有详细地描述那些众所周知的工艺操作。
在图2A中，示出了半导体衬底100的剖面图。介电层102被制作在通常具有有源晶体管器件(未示出)的衬底100上。金属化线104a和104b被制作在介电层102上，而介电层106被制作在金属化线104a和104b上。众所周知，金属化线104a和104b可以在第一金属化层各处与其它的标准CMOS电路互连。金属化层的厚度最好约为5000，而介电层106的厚度最好约为11000。用标准的淀积技术来制作介电层102和106，并用诸如二氧化硅(SiO2)的标准介电材料来确定。图2B示出了下金属化层108的制作，最终用它来构成RF线。下金属化层108被淀积在介电层106上。下金属化层108最好是氮化钛(TiN)。但也可以使用诸如钨化钛(TiW)、钨(W)、和钽(Ta)之类的其它适当的导电材料。下金属化层108优选被淀积成厚度范围约为200-2000，约为300-1000更好，而大约500最好。
然后，用标准的光刻技术，在金属化层108上制作光刻胶掩模110。一旦在金属化层108上确定了光刻胶掩模110，就执行腐蚀操作112，以便对下金属化层108进行图形化。腐蚀操作112最好被组织成腐蚀TiN之类的金属材料，且最好在等离子体腐蚀工作室中进行腐蚀。在一个实施方案中，腐蚀工作室是可以从加州Lam ResearchCorporation of Fremont购得的Lam Research TCP 9600SETM工作室。有关示例性腐蚀操作112的更多的信息，可参考下面的表A。
                                        表A
                                     终点过腐蚀
  步骤01   步骤02   步骤03   步骤04   步骤05   步骤06
  压力(mT)   90.00   10.00   10.00   10.00   90.00   0.00
  RF-顶部(W)   0   0   450   450   0   0
  RF-底部(W)   0   0   135   135   0   0
  间隙(cm)   不适用   不适用   不适用   不适用   不适用   不适用
  BCl3(sccm)   0.0   60.0   60.0   60.0   0.0   0.0
  Cl2(sccm)   0.0   60.0   60.0   60.0   0.0   0.0
  N2(sccm)   0.0   11.0   11.0   11.0   0.0   0.0
  He夹板(T)   0.0   10.0   10.0   10.0   0.0   0.0
  完成   时间   稳定   终点   过腐蚀   时间   终点
  时间   10s   30s   25   30％   10s   s
  沟道   A
  延迟(sec)   8
  正常(sec)   2
  正常值   0
  触发(％)   90
如图2C所示，腐蚀操作112形成了下金属化层108’。图2C示出了作为薄氧化层的下介电层114的制作。下介电层114构成了RF线的部分介电材料。下介电层114被淀积在图形化的下金属化层108’上。下介电层114最好是二氧化硅(SiO2)。在此实施方案中，下介电层114被淀积成厚度范围约为500-5000，而大约1000最好。
然后，用标准光刻技术，在下介电层114上制作光刻胶掩模116。一旦在下介电层114上确定了光刻胶掩模116，就执行介质腐蚀操作118，以便对下介电层114进行图形化。在此实施例中，图形化被用来确定图2D所示的通孔。腐蚀操作118最好完全适合于腐蚀诸如SiO2的介质。
如图2D所示，腐蚀操作118形成了通孔119。图2D示出了在通孔119中钨(W)层栓柱120的制作。钨层120被淀积在下介电层114上和通孔119中。在本实施方案中，通孔119的宽度约为0.25μm。
在完成淀积之后，对钨层120进行标准的化学机械抛光(CMP)，以便清除位于介电层114上的钨层120部分。一旦完成了CMP操作，如图2E所示，就形成了钨栓柱120’。钨(W)栓柱120’能够提供金属化线与RF线之间的电连接(完成情况示于图2H中)。为了增进良好的电接触，通孔119也可以被金属胶层(未示出)衬垫。
图2E示出了用来确定金属化线122、上介电层124、和上金属化层126的腐蚀操作。金属化线122被制作在下介电层114上。金属化线122最好是含有少量铜的铝(例如AlCu)。在一个实施方案中，金属化线122的中心区域是AlCu，并被夹在二个TiN薄层之间。为简单起见，金属化线122将不示出TiN层。金属化线的厚度最好约为5000。
上介电层124被淀积在金属化线122上。上金属化层126然后被制作在上介电层124上。上金属化层126最好是TiN，而上介电层是二氧化硅。上金属化层也可以是例如钨化钛(TiW)、钨(W)、和钽(Ta)。在本实施方案中，上介电层约为500-5000，约为1000更好。此外，上金属化层126最好在大约400-4000之间，约为600-2000更好，而约为1000最好。
然后，用标准光刻技术，在上金属化层126上制作光刻胶掩模128。一旦在金属化层126上确定了光刻胶掩模128，就执行腐蚀操作130，以便对上金属化层126、上介电层124、和金属化线122进行图形化。腐蚀操作130最好将金属化层126、上介电层124、金属化线122、和下介电层114腐蚀到宽度约为0.25-100μm，约为5000-10μm更好，而约为8000最好。腐蚀操作130最好是在腐蚀工作室中进行的等离子体腐蚀操作。在一个实施方案中，腐蚀工作室是LamResearch TCP 9600SETM工作室。有关示例性腐蚀工艺130的更多的信息，可参考下面的表B。
                                   表B
                                                      TiN                      氧化物                    TiN         AlCu         TiN                    氧化物
  步骤01   步骤02   步骤03   步骤04   步骤05   步骤06   步骤07   步骤08   步骤09   步骤10   步骤11   步骤12   步骤13
  压力(mT)   90.00   10.00   10.00   30.00   30.00   10.00   10.00   10.00   10.00   30.00   30.00   90.00   0.00
  RF-顶部(W)   0   0   450   0   450   0   450   450   450   0   450   0   0
  RF-底部(W)   0   0   135   0   300   0   135   300   135   0   300   0   0
  BCl3(sccm)   0.0   60.0   60.0   0.0   0.0   60.0   60.0   60.0   75.0   0.0   0.0   00   0.0
  Cl2(sccm)   0.0   60.0   60.0   0.0   0.0   60.0   60.0   60.0   45.0   0.0   0.0   0.0   0.0
  N2(sccm)   0.0   11.0   11.0   0.0   0.0   11.0   11.0   11.0   0.0   0.0   0.0   0.0   0.0
  CF4(sccm)   0.0   0.0   0.0   30.0   30.0   0.0   0.0   0.0   0.0   30.0   30.0   0.0   0.0
  Ar(sccm)   0.0   0.0   0.0   100.0   100.0   0.0   0.0   0.0   0.0   100.0   100.0   0.0   0.0
  CHF3(sccm)   0.0   0.0   0.0   90.0   90.0   0.0   0.0   0.0   0.0   90.0   90.0   0.0   0.0
  He夹板(T)   0.0   10.0   10.0   10.0   10.0   10.0   10.0   10.0   10.0   10.0   10.0   0.0   0.0
  完成   时间   稳定   时间   稳定   时间   稳定   时间   终点   时间   稳定   时间   时间   终点
  时间   10s   30s   20s   30s   20s   30s   10s   125s   45s   30s   20s   10s   s
  沟道   A
  延迟(sec)   35
  正常(sec)   5
  正常值   0
  触发(％)   110
一旦完成腐蚀操作130，如图2F所示，就形成上金属化层126’、上介电层124’、金属化线122’、和下介电层114’。此外，在完成腐蚀操作130之后，在上金属化层126’、下金属化层108’、和介电层106上未经过图形化的氧化层(未示出)。然后对氧化层进行氧化物腐蚀操作(未示出)，以便形成氧化物间隔134。氧化物间隔134被制作在下金属化层108’的顶部，并沿下介电层114’、金属化线122’、和上介电层124’的侧面。此氧化物间隔最好在大约500-5000之间，而约为1000更好。用来制作间隔134的示例性腐蚀方法示于下面的表C。
                                          表C
  步骤1   步骤2   步骤3   步骤4   步骤5   步骤6   步骤7   步骤8
  压力(mT)   500   200   200   200   200   300   300   300
  RF(W)   0   0   590   1180   1180   0   0   0
  LoFAT Tap   3   3   3   3   3   0   0   0
  ESC(V)   2000   400   400   400   400   -1   -2000   0
  间隙(cm)   1.05   1.05   1.05   1.05   1.05   5.53   5.53   5.53
  Ar(sccm)   200   400   400   400   400   100   100   100
  CF4(sccm)   0   30   30   30   30   0   0   0
  CHF3(sccm)   0   90   90   90   90   0   0   0
  He夹板(T)   0   10   10   10   10   0   0   0
  提升机构位置   下   下   下   下   下   下   下   上
  完成   时间   稳定   时间   终点   过腐蚀   时间   时间   终点
  时间(sec)   4   30   2   23   10％   2   6   30
  沟道   D
  延迟(sec)   11
  正常(sec)   4
  触发   90％
图2G示出了淀积在上金属化层126’、氧化物间隔134、和下金属化层108’上的金属化层136。金属化层136最好是氮化钛(TiN)。金属化层136可以是例如钨化钛(TiW)、钨(W)、和钽(Ta)。而且金属化层136的厚度优选约为500-2000，而约为1000更好。在制作金属化层136之后，在金属化层136上执行腐蚀操作138。腐蚀操作138最好腐蚀诸如TiN之类的金属材料，且腐蚀操作138最好是在等离子体腐蚀工作室中进行。在一个实施方案中，腐蚀工作室是LamResearch TCP 9600SETM工作室。用来腐蚀金属化层136的示例性腐蚀方法示于下面的表D。
                                   表D
  步骤01   步骤02   步骤03   步骤06   步骤07   步骤08
  压力(mT)   90.00   10.00   10.00   10.00   90.00   0.00
  RF-顶部(W)   0   0   450   450   0   0
  RF-底部(W)   0   0   135   135   0   0
  BCl3(sccm)   0.0   60.0   60.0   75.0   0.0   0.0
  Cl2(sccm)   0.0   60.0   60.0   45.0   0.0   0.0
  N2(sccm)   0.0   11.0   11.0   0.0   0.0   0.0
  He夹板(T)   0.0   10.0   10.0   10.0   0.0   0.0
  完成   时间   稳定   终点   过腐蚀   时间   终点
  时间   10s   30s   30   10％   10s   s
  沟道   A
  延迟(sec)   12
  正常(sec)   3
  正常值   0
  触发(％)   95
在完成腐蚀操作138之后，如图2H所示，得到的RF线被确定。如图2H所示，各个RF线200被下金属化层108’、金属化层136’、和上金属化层126’确定的外屏蔽层包围。此屏蔽层确定了同轴线的外导体，而金属化线122’确定了中心导体。金属化层136’优选为大约200-2000之间，大约300-1000之间更好，而约为500最好。
应该指出的是，用标准CMOS电路类型的制造操作来制造RF线，且RF线能够被互连到诸如金属化线104b之类的其它CMOS线。当进行到金属化线104b的连接时，钨栓柱120’将确定电连接。而且，如参照图5所述，RF线能够被制造在器件的任何层面上。这比现有技术更有利，现有技术的情况下RF型零件仅仅能够制造在最上层。
图3示出了具有集成的CMOS金属化线144和同轴RF线200的半导体器件的另一个实施方案。如所示，RF线200具有钨栓柱142和120’，它们将RF线200上方的金属层上的CMOS金属化线144与RF线200下方的金属层上的CMOS金属化线互连起来。可以用参照图2A-2H的前述技术来制造本发明的这一实施方案。应该指出的是，RF线200因此能够形成到制作在各个RF线200下层和上层上的标准CMOS线的电连接。而且，虽然RF线被示为制造在同一个层上，但应该理解的是，如下面图5将要说明的那样，RF线可以被集成到互连区的任何层面。
图4是提出权利要求的本发明的一个实施方案的透视图。图4示出了与CMOS电路208电连接的RF电路202。如所示，同轴RF线200的中心导体206从同轴线200后面延伸，以形成CMOS延长线206’。CMOS延长线206’经由通孔216和218而电接触到CMOS线214和220。RF线200与位于半导体器件的各个金属层上的CMOS线214、220、和206’电连接。此外，RF线200与CMOS线210电连接。RF线200的中心导体206经由通孔212与CMOS线210连接。更具体地说，通孔212经由外导体204中的通道而接触中心导体206，并最好参考图2A-2H所述来制造。当然，也可以采用其它的通孔制造技术。
图5是根据本发明一个实施方案的半导体器件300的剖面图。半导体器件300包含金属层301、302、303和304。金属层301、302、303和304各包含RF线200和CMOS线201。如所示，RF同轴线200分散在半导体器件300的各个金属层中。如所示，通孔306提供了RF线200与CMOS线201之间的电连接。现在，与仅仅能够将RF线置于半导体器件顶部的现有技术相反，有可能将RF同轴线200集成在半导体器件各个地方。
图6示出了提出权利要求的本发明的一个变通实施方案。外屏蔽层204’把RF线200’与RF线200分开。在RF线200中，外屏蔽层204完全包围RF线200。如上所述，对于RF线200，仅仅外屏蔽层204中确定的窗口能够对通孔进行电接触。在图6中，外屏蔽层204’不完全包封RF线200’。而是，外屏蔽层204’具有位于氧化物间隔134下部处的间隙250’。RF线200’用相同于RF线200的标准CMOS制造技术来构成，但光刻胶掩模110被修正成仅仅使鼓胀的通孔被腐蚀进入下金属化层108(例如TiN层)。此外，腐蚀操作130将一直向下腐蚀并穿过下金属化层108。
应该承认的是，用来形成RF线200’的工艺操作更为合理，因此，需要的工艺操作更少。虽然RF线200’工作得很好，但容易泄露功率。因此，当集成电路应用对功率损失敏感时，RF线200更为优选。
无论在哪种情况下，应该承认的是，本发明的各个实施方案能够在单个衬底上得到CMOS电路与RF电路二者的紧凑集成。其优点是能够制造单个芯片上的整个系统。如上所述，建立组合有CMOS电路和RF电路二者的单个芯片上的系统的能力，使设计者能够制造更小更轻和更便宜的消费电子产品。特别是，这种电子产品可以包括蜂窝电话和无线通信电子产品。此外，本发明还可以用来执行诸如微波电路应用之类的RF之外的高速应用的功能。
虽然为了清晰理解的目的已经比较详细地描述了上述的发明，但显而易见，可以在所附权利要求的范围内进行某些改变和修正。因此，这些实施方案被认为是示例性的而非限制性的，且本发明不局限于此处给出的细节，而是可以在所附权利要求的范围和等效内加以修正。

Claims (21)

1.一种具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，它包含：
制作下金属化层；
在下金属化层上制作下介电层；
在下介电层上制作金属化线；
在金属化线上制作上介电层；
在上介电层上制作上金属化层；
沿下介电层、金属化线、和上介电层的侧面，制作氧化物间隔；以及
在氧化物间隔上制作包封金属化层，使下金属化层、上金属化层、和包封金属化层确定RF线的外屏蔽层，而金属化线确定RF线的内导体。
2.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，还包含：
制作穿过外屏蔽层的导电通孔。
3.权利要求2所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，还包含：
在RF线之外的层面上制作CMOS互连线，使CMOS互连与RF线的金属化线电连接。
4.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，还包含：
与所述RF线的金属化线成一整体的CMOS延长线，此CMOS延长线延伸到外屏蔽层。
5.权利要求4所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，还包含：
将CMOS延长线互连到CMOS电路网络。
6.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作下金属化层的操作还包括：
淀积氮化钛层；以及
对氮化钛层进行图形化，以确定下金属化层。
7.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作下介电层的操作还包括：
在下金属化层上淀积薄的氧化层。
8.权利要求7所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作下介电层的操作还包括：
对薄的氧化层进行通孔图形化。
9.权利要求1所述的具有制造在半导体晶片上集成的CMOS电路和RF电路的半导体器件的制作方法，其中制作金属化线的操作还包括：
在下介电层上溅射金属，以形成金属化线。
10.权利要求9所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作金属化线的操作还包括：
对金属化线进行图形化。
11.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作上介电层的操作还包括：
在金属化线上淀积薄的氧化层。
12.权利要求11所述的具有制造在半导体晶片上集成的CMOS电路和RF电路的半导体器件的制作方法，其中制作上介电层的操作还包括：
对薄的氧化层进行图形化，以形成上介电层。
13.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作上金属化层的操作还包括：
淀积氮化钛层。
14.权利要求13所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作上金属化层的操作还包括：
对氮化钛层进行图形化，以形成上金属化层。
15.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作氧化物间隔的操作还包括：
沿下介电层淀积氧化层；
沿金属化线淀积氧化层；以及
沿上介电层淀积氧化层，以形成氧化物间隔。
16.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中形成包封金属化层的操作还包括：
在上金属化层上淀积氮化钛层；
在氧化物间隔上淀积氮化钛层；
在下金属化层上淀积氮化钛层；以及
对氮化钛层进行图形化，以形成包封金属化层。
17.一种衬底上制造有CMOS电路和RF电路的半导体器件的制造方法，它包含：
制作下导电屏蔽层；
在屏蔽层中制作下介电层；
在下介电层上制作中心导体；
在中心导体上制作上介电层；
在上介电层上制作上导电屏蔽层；
将上介电层与下介电层连接，使上介电层与下介电层形成介电连通，其中所述将上介电层与下介电层连接包括沿中心导体的侧面制作氧化物间隔，使氧化物间隔连接下介电层与上介电层；以及
将上导电屏蔽层与下导电屏蔽层连接，致使形成包封上介电层与下介电层以及中心导体的外屏蔽层；
从而将RF线与CMOS互连线集成在一起。
18.根据权利要求17的衬底上制造有CMOS电路和RF电路的半导体器件的制造方法，其中的中心导体是CMOS延长线。
19.根据权利要求17的衬底上制造有CMOS电路和RF电路的半导体器件的制造方法，其中的中心导体与CMOS电路网络的金属化线电连接。
20.根据权利要求17的衬底上制造有CMOS电路和RF电路的半导体器件的制造方法，其中上导电屏蔽层与下导电屏蔽层的连接包含：
在所述下金属化层和上金属化层以及连接导电屏蔽层的氧化物间隔周围，制作金属化层。
21.一种衬底上制造有CMOS电路和RF电路的半导体器件的制造方法，它包含：
淀积第一氮化钛层；
对第一氮化钛层进行图形化；
在第一氮化钛层上淀积第一薄氧化层；
在第一薄氧化层上溅射金属，以形成金属化层；
在金属化层上淀积第二薄氧化层；
在第二氧化层上淀积第二氮化钛层；
对第二氮化钛层、第二薄氧化层、金属化层、和第一薄氧化层进行腐蚀；
在第二氮化钛层和第一氮化钛层上淀积未经过图形化的氧化物层；
对未经过图形化的氧化物层进行腐蚀，以在第二氮化钛层、第二薄氧化层和金属化层的侧面确定氧化物间隔；
在第一氮化钛层和第二氮化钛层以及氧化物间隔上，淀积未经过图形化的氮化钛层；以及
对未经过图形化的氮化钛层进行腐蚀，以覆盖氧化物间隔。
CNB008043833A 1999-10-28 2000-09-12 Cmos工艺中的同轴互连线的制作方法 Expired - Fee Related CN1252811C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/429,586 US6545338B1 (en) 1999-10-28 1999-10-28 Methods for implementing co-axial interconnect lines in a CMOS process for high speed RF and microwave applications
US09/429,586 1999-10-28

Publications (2)

Publication Number Publication Date
CN1342331A CN1342331A (zh) 2002-03-27
CN1252811C true CN1252811C (zh) 2006-04-19

Family

ID=23703869

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008043833A Expired - Fee Related CN1252811C (zh) 1999-10-28 2000-09-12 Cmos工艺中的同轴互连线的制作方法

Country Status (7)

Country Link
US (1) US6545338B1 (zh)
EP (1) EP1145313B1 (zh)
JP (1) JP2003513451A (zh)
KR (1) KR100742023B1 (zh)
CN (1) CN1252811C (zh)
DE (1) DE60030951T2 (zh)
WO (1) WO2001031706A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US7554829B2 (en) * 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6373740B1 (en) * 1999-07-30 2002-04-16 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6720245B2 (en) 2000-09-07 2004-04-13 Interuniversitair Microelektronica Centrum (Imec) Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) * 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US6900116B2 (en) * 2002-03-13 2005-05-31 Micron Technology Inc. High permeability thin films and patterned thin films to reduce noise in high speed interconnections
US6846738B2 (en) * 2002-03-13 2005-01-25 Micron Technology, Inc. High permeability composite films to reduce noise in high speed interconnects
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6800503B2 (en) * 2002-11-20 2004-10-05 International Business Machines Corporation MEMS encapsulated structure and method of making same
US7414505B2 (en) * 2003-05-13 2008-08-19 Samsung Electronics Co., Ltd. High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
US6970053B2 (en) * 2003-05-22 2005-11-29 Micron Technology, Inc. Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection
US7347473B2 (en) * 2003-10-28 2008-03-25 Ford Global Technologies, Llc Vehicle tailgate having supplemental tailgate assembly
WO2006004128A1 (ja) * 2004-07-06 2006-01-12 Tokyo Electron Limited 貫通基板およびインターポーザ、ならびに貫通基板の製造方法
US7256740B2 (en) * 2005-03-30 2007-08-14 Intel Corporation Antenna system using complementary metal oxide semiconductor techniques
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8546069B2 (en) * 2009-01-15 2013-10-01 International Business Machines Corporation Method for enhancing lithographic imaging of isolated and semi-isolated features

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196781A (ja) 1984-10-17 1986-05-15 Agency Of Ind Science & Technol 超電導集積回路用配線構造
JPS6196782A (ja) 1984-10-17 1986-05-15 Agency Of Ind Science & Technol 超電導集積回路用配線
JPH01290238A (ja) 1988-05-18 1989-11-22 Matsushita Electron Corp 半導体装置
US5233624A (en) * 1992-09-30 1993-08-03 International Business Machines Corporation Method and apparatus for an increased output for a pumped laser using a moving aperture
US5363550A (en) 1992-12-23 1994-11-15 International Business Machines Corporation Method of Fabricating a micro-coaxial wiring structure
GB2277832B (en) 1993-04-27 1997-01-15 British Aerospace Thin film multi-layer interconnect
JPH08125412A (ja) 1994-10-19 1996-05-17 Mitsubishi Electric Corp 伝送線路，及びその製造方法
US5665644A (en) 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
US5729047A (en) 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms
US5811882A (en) * 1996-09-24 1998-09-22 Philips Electronics North America Corporation On-chip shielding coaxial conductors for mixed-signal IC
KR19980044215A (ko) * 1996-12-06 1998-09-05 문정환 반도체소자의 배선구조 및 그 형성방법
DE19821726C1 (de) * 1998-05-14 1999-09-09 Texas Instruments Deutschland Ingegrierte CMOS-Schaltung für die Verwendung bei hohen Frequenzen
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration

Also Published As

Publication number Publication date
DE60030951T2 (de) 2007-07-05
EP1145313A1 (en) 2001-10-17
US6545338B1 (en) 2003-04-08
DE60030951D1 (de) 2006-11-09
CN1342331A (zh) 2002-03-27
KR20010104319A (ko) 2001-11-24
WO2001031706A1 (en) 2001-05-03
EP1145313B1 (en) 2006-09-27
JP2003513451A (ja) 2003-04-08
KR100742023B1 (ko) 2007-07-23

Similar Documents

Publication Publication Date Title
CN1252811C (zh) Cmos工艺中的同轴互连线的制作方法
CN1280874C (zh) 自对准双侧面垂直金属－绝缘体－金属电容
CN2731716Y (zh) 金属在金属上的组件以及多层次金属在金属上的组件群
US7990676B2 (en) Density-conforming vertical plate capacitors exhibiting enhanced capacitance and methods of fabricating the same
CN1113401C (zh) 集成电路中的电容器及其制造方法
CN1641871A (zh) 集成电路组件与其制造方法以及三维集成电路组件
CN1624917A (zh) 具有高品质因子的电感及其制造方法
CN1670955A (zh) 半导体器件
CN1967799A (zh) 一种具有空气间隔的集成电路的制作方法
CN1342330A (zh) Cmos工艺中的同轴互连的制作方法
JP2004128498A (ja) コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法
CN1881558A (zh) 双镶嵌结构、内连结构及其制造方法
CN1661800A (zh) 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法
CN102201391A (zh) 半导体器件及其制造方法
CN1153292C (zh) 电容器及其制造方法
JP7471305B2 (ja) 積層された導体ライン及び空隙を有する半導体チップ
CN1501492A (zh) 一种具有空气间隔的集成电路结构及其制作方法
CN105575945A (zh) 一种mom电容及其制作方法
US7112468B2 (en) Stacked multi-component integrated circuit microprocessor
US20020055243A1 (en) Gap-type metallic interconnect and method of manufacture
CN1207774C (zh) 一种半导体集成电路及其制造方法
CN1614763A (zh) 制造半导体器件的方法
US20010044199A1 (en) Semiconductor device and manufacture thereof
CN100353487C (zh) 电容的制作方法
US20040188679A1 (en) Metal line layout of an integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20190912