JPS6196782A - 超電導集積回路用配線 - Google Patents

超電導集積回路用配線

Info

Publication number
JPS6196782A
JPS6196782A JP59216439A JP21643984A JPS6196782A JP S6196782 A JPS6196782 A JP S6196782A JP 59216439 A JP59216439 A JP 59216439A JP 21643984 A JP21643984 A JP 21643984A JP S6196782 A JPS6196782 A JP S6196782A
Authority
JP
Japan
Prior art keywords
film
sio
groove
signal line
magnetic shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59216439A
Other languages
English (en)
Inventor
Mikio Hirano
幹夫 平野
Hideaki Nakane
中根　英章
Ushio Kawabe
川辺　潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59216439A priority Critical patent/JPS6196782A/ja
Publication of JPS6196782A publication Critical patent/JPS6196782A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、超電導集積回路に用いる磁気遮蔽効果を有す
る信号伝送線路に関するものである。
〔発明の背景〕
ジョセフソン接合素子は２つの超電導薄膜の間に厚さ数
ｎｍの極めて薄い絶縁膜を挟んだサンドイッチ構造ある
いは、超電導薄膜の一部を微小面積にせばめたブリッジ
構造からなり、極低温（約４Ｋ）における量子干渉効果
を利用したスイッチング素子である。それらの素子は、
従来の半導体素子に比べ、スイッチング速度は約１桁早
く、消費電力は約３桁小さいという特長があり、将来の
超音速計算機用の論理演算素子、記憶素子として期待さ
れている。それにはＬＳＩレベルに集積化した素子の開
発が不可欠である。ジョセフソン接合素子の高集積化に
伴いそれら主要素子を接続する信号線についても高密度
配線が必要となる。このため素子間に流れる信号のレベ
ルは小さくなり、また高密度に配線された信号線から発
生する磁束が近接する配線に迄及び、いわゆる配線間の
クロストークが問題になる。このため高速信号の伝送が
困難になる。このため外部雑音及び高密度信号線路から
のクロストークの低減化は超電導集積回路を開発する上
で特に重要な課題になっている。
超電導集積回路の低雑音化、低クロストーク化に関して
は５９年度信学会全国大会、講演番号３６１号［超電導
集積回路用入出カケ−プルの検討」と題する研究発表で
論じられており、信号線の上下に接地導体を設けた構造
の線路が示されている。このような構造にすることによ
り、信号線は外部の雑音から遮断されるが、隣接する配
線からのクロストークは十分に防止できない。
〔発明の目的〕
本発明は、外部雑音の低減化及び低クロストーク化を達
成するための高速信号伝播用の配線を提供することにあ
る。
〔発明の概要〕
本発明は高速信号伝播用の配線の周囲に絶縁膜を介して
磁気遮蔽層を形成し、隣接の配線で発生する磁束を遮蔽
するとともに、自己の配線で発生する磁束を外に洩らさ
ないようにすることで前記の目的を達成させるものであ
る。
〔発明の実施例〕
以下、本発明の一実施例を第１図、第２図および第３図
に従って説明する。絶縁性基板ｌ上に厚さ２０００人の
Ｎｂ膜からなるグランドプレーン２を形成する。つぎに
厚さ約５０００人のＳｉＯ膜からなるグランドプレーン
絶縁膜３を形成したのち、所望の領域のＳｉＯ膜をホト
エツチングによって除去しＳｉＯの溝４を形成する。つ
いで厚さ１０００λのＮｂ膜からなる磁気遮蔽層５を前
記ＳｉＯの溝の全面を覆い、しかもＳｉＯ膜表面の一部
に延在するように形成する。つぎに磁気遮蔽これにより
溝の内部に所望の信号線路用パターン７を形成したのち
、前記レジストステンシルの現像を再度行って、アンダ
ーカット量を増やす。つぎに同パターンを通して厚さ１
５００λのＳｉＯ膜を蒸着し信号線路絶縁膜８を形成す
る。つぎにリフトオフを行って不用のｐｂ合金膜および
ＳｉＯ膜を除去する。つぎに前記溝部のＳｉＯ膜のみが
露出するようにレジストパターンを形成したのち、プラ
ズマエツチング法により露出したＳｉＯ膜をエッチし、
グランドプレーン絶縁膜３の表面に延在した磁気遮＃層
５が現われる迄削り取る。このようにしてＳｉＯにより
前記４を埋込み、かつ溝部を平坦化処理したのち、溝部
全面を覆うように、厚さ１５００人のＮｂ膜からなる磁
気遮蔽層９を形成する。以上の方法により同軸状の薄膜
信号伝送線路を作製した。
前記方法によって作製した埋込み型の磁気遮蔽膜で囲ま
れた線幅２．０μｍ、線間隔２．０μｍ。
長さ１５０ｍｍ、’特性インピーダンス１０Ωを有する
超電導信号伝送線路に、立上り５０ｐｓの急った・ 〔発明の効果〕 本発明によれば高密度に形成された配線からの磁束の洩
れは皆無であり、これにより従来問題になっていた高速
信号線路間のクロストークも］／１００以下に低減でき
、スイッチングの誤動作がまったくなくなった。また高
速信号線路の特性インピーダンスの値も安定しており、
高周波の入出力信号波形を歪ませることなく安定に伝播
できることが明らかになった。
【図面の簡単な説明】
第１図、第２図および第３図は１本発明の一実施例にお
ける、遮蔽膜を有する埋込型の高速信号伝送線路の作製
工程を示す断面図である。 １・・・基板、２・・・グランドプレーン、３・・・グ
ランドプレーン絶縁膜、４・・・溝、５・・・遮蔽膜、
６・・・遮蔽膜絶縁層、７・・・信号伝送線路、８・・
・信号伝送線路絶縁層、９・・・遮蔽膜。

Claims (1)

    【特許請求の範囲】
  1. １、２つの超電導薄膜の間に極薄のトンネル障壁層を挟
    んだサンドイッチ構造もしくは弱接合構造からなる主要
    素子と、薄膜信号線により前記主要素子間を相互に接続
    し、しかも該信号線が絶縁層を介して磁気遮蔽板に囲ま
    れた構造の超電導集積回路において、前記磁気遮蔽板を
    設けた信号線路を層間絶縁膜中に埋込んで形成したこと
    を特徴とする超電導集積回路用配線。
JP59216439A 1984-10-17 1984-10-17 超電導集積回路用配線 Pending JPS6196782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59216439A JPS6196782A (ja) 1984-10-17 1984-10-17 超電導集積回路用配線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59216439A JPS6196782A (ja) 1984-10-17 1984-10-17 超電導集積回路用配線

Publications (1)

Publication Number Publication Date
JPS6196782A true JPS6196782A (ja) 1986-05-15

Family

ID=16688555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59216439A Pending JPS6196782A (ja) 1984-10-17 1984-10-17 超電導集積回路用配線

Country Status (1)

Country Link
JP (1) JPS6196782A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418280A (en) * 1987-07-13 1989-01-23 Sharp Kk Superconducting device
JPH077955U (ja) * 1993-07-19 1995-02-03 株式会社プリプラン・ワカ カード収容部付き折畳み式メモ帳
US5449952A (en) * 1993-06-14 1995-09-12 Sharp Kabushiki Kaisha Superconducting apparatus having dew-preventable Peltier-effect element integrated therewith
WO2001031705A1 (en) * 1999-10-28 2001-05-03 Koninklijke Philips Electronics N.V. Methods for forming co-axial interconnect in a cmos process
US6545338B1 (en) 1999-10-28 2003-04-08 Koninklijke Philips Electronics N.V. Methods for implementing co-axial interconnect lines in a CMOS process for high speed RF and microwave applications
KR100846634B1 (ko) 2007-01-30 2008-07-16 (주)노바마그네틱스 자성박막의 강자성 공명 현상을 이용한 ㎓ 주파수영역에서의 대역저지필터 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831428U (ja) * 1981-08-26 1983-03-01 日本精工株式会社 軌道案内軸受
JPS58148436A (ja) * 1982-02-26 1983-09-03 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831428U (ja) * 1981-08-26 1983-03-01 日本精工株式会社 軌道案内軸受
JPS58148436A (ja) * 1982-02-26 1983-09-03 Mitsubishi Electric Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418280A (en) * 1987-07-13 1989-01-23 Sharp Kk Superconducting device
US5449952A (en) * 1993-06-14 1995-09-12 Sharp Kabushiki Kaisha Superconducting apparatus having dew-preventable Peltier-effect element integrated therewith
JPH077955U (ja) * 1993-07-19 1995-02-03 株式会社プリプラン・ワカ カード収容部付き折畳み式メモ帳
WO2001031705A1 (en) * 1999-10-28 2001-05-03 Koninklijke Philips Electronics N.V. Methods for forming co-axial interconnect in a cmos process
US6545338B1 (en) 1999-10-28 2003-04-08 Koninklijke Philips Electronics N.V. Methods for implementing co-axial interconnect lines in a CMOS process for high speed RF and microwave applications
US6569757B1 (en) 1999-10-28 2003-05-27 Philips Electronics North America Corporation Methods for forming co-axial interconnect lines in a CMOS process for high speed applications
CN1333463C (zh) * 1999-10-28 2007-08-22 皇家菲利浦电子有限公司 Cmos工艺中的同轴互连的制作方法
KR100846634B1 (ko) 2007-01-30 2008-07-16 (주)노바마그네틱스 자성박막의 강자성 공명 현상을 이용한 ㎓ 주파수영역에서의 대역저지필터 소자

Similar Documents

Publication Publication Date Title
JP2964537B2 (ja) 半導体装置およびその製造方法
US4554567A (en) Superconductive integrated circuit incorporating a magnetically controlled interferometer
CN101071804B (zh) 半导体结构
CN105428517B (zh) 一种双通道超导连接及其制备方法
JP2000208515A (ja) 集積回路
JPS5845194B2 (ja) 超伝導集積回路およびその製法
JPS6196782A (ja) 超電導集積回路用配線
CN105702849B (zh) 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
JPH07114236B2 (ja) 配線構造の製造方法
JPH02134882A (ja) 高密度相互接続体の形成方法
JPS6196781A (ja) 超電導集積回路用配線構造
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
US3362065A (en) Method of making sandwiched magnetic thin film memory
CN114072915A (zh) 使用倾斜沉积和阴影壁的制造方法
JPS5877016A (ja) 薄膜磁気ヘツドの製造方法
WO2024111061A1 (ja) 装置および装置の製造方法
JPS61244078A (ja) 超伝導線路の作製方法
JPS6060783A (ja) 超伝導回路装置の製造方法
JPH0430452A (ja) 半導体集積回路装置
JP3511212B2 (ja) 電子波干渉素子
CN117881269A (zh) 一种分步刻蚀的约瑟夫森结制备方法
JPH053754B2 (ja)
JPH1041557A (ja) 超伝導平面回路及びその製造方法
JPH0223674A (ja) 配線の接続方法
JPH04373151A (ja) 半導体装置