CN105702849B - 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法 - Google Patents

台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法 Download PDF

Info

Publication number
CN105702849B
CN105702849B CN201610070503.5A CN201610070503A CN105702849B CN 105702849 B CN105702849 B CN 105702849B CN 201610070503 A CN201610070503 A CN 201610070503A CN 105702849 B CN105702849 B CN 105702849B
Authority
CN
China
Prior art keywords
superconducting
bypass resistance
material layer
insulation material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610070503.5A
Other languages
English (en)
Other versions
CN105702849A (zh
Inventor
熊伟
应利良
王会武
任洁
王镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201610070503.5A priority Critical patent/CN105702849B/zh
Publication of CN105702849A publication Critical patent/CN105702849A/zh
Application granted granted Critical
Publication of CN105702849B publication Critical patent/CN105702849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提供一种台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法，包括：1）提供衬底，在衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；2）分别刻蚀第二超导材料层、第一绝缘材料层及第一超导材料层以形成下电极及约瑟夫森结；3）在步骤2）得到的结构表面形成第二绝缘材料层；4）沉积旁路电阻材料层，并刻蚀旁路电阻材料层以形成旁路电阻；5）沉积第三超导材料层，并刻蚀第三超导材料层形成配线层及超导覆盖层。本发明可以确保位于下电极表面的旁路电阻与位于第二绝缘材料层表面的旁路电阻的导通，避免出现断路故障，保证了旁路电阻连通的稳定性，提高了超导电路结构的工作性能。

Description

台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
技术领域
本发明涉及超导电路设计技术领域，特别是涉及一种台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法。
背景技术
超导电路结构包括超导量子干涉器(SQUID)，单磁通量子器件(SFQ)等应用超导约瑟夫森结的电路。
超导量子干涉器件(superconducting quantum interference device,SQUID)是基于约瑟夫森效应和磁通量子化原理的超导量子器件，它的基本结构是在超导环中插入两个约瑟夫森结，SQUID是目前已知的最灵敏的磁通探测传感器，典型的SQUID器件的磁通噪声在μΦ0/Hz1/2量级(1Φ0＝2.07×10-15Wb)，其磁场噪声在fT/Hz1/2量级(1fT＝1×10-15T)，由于其具有极高的灵敏度，可广泛应用于医学心磁脑磁、材料探测、地球磁场、军事、地震和考古等各方面，用其制备的磁通显微镜可从事基础研究。
单磁通量子器件(Single Flux Quantum,SFQ)是利用约瑟夫森结内的单个磁通量子来表示逻辑“1”和“0”的超导电路技术。以此为基础的超导数字电路时钟频率可达770GHz，可用于雷达和通信系统的超宽带模数/数模转换器、宽带网络交换器、射电天文的数字式自相关器以及超导计算机等。因其具有速度快、功耗低等优点，目前美国和日本均投入巨资进行战略研究。
在量子力学的概念里，当两块金属被一层薄的绝缘体分开时，金属之间可以有电流通过，通常把这种“金属—绝缘体—金属”的叠层称为隧道结，它们之间流动的电流称为隧道电流。假如，在这种叠层三明治结构中，一个或者两个金属是超导体，则称为超导隧道结。根据Josephson效应，在超导隧道结中，绝缘层具有超导体的一些性质，但与常规超导体相比具有较弱的超导电性，被称为“弱连接超导体”。
如图1所示为约瑟夫森结(Josephson Junction)11的结构示意图，包括第一超导材料层111、第二超导材料层113以及介于所述第一超导材料层111与所述第二超导材料层113之间的第一绝缘材料层112，其中所述第一绝缘材料层112的厚度很薄，通常在几到十几纳米的厚度。
如图2所示为典型的约瑟夫森隧道结的电流-电压(I-V)特性曲线，当约瑟夫森结中的电流小于理想状态下结的临界电流I0时，约瑟夫森结两端电压始终为零，根据直流约瑟夫森效应，此时的电流是由于库珀(Cooper)对隧穿造成的超流；一旦电流超过理想状态下结的临界电流I0，正常电子会参与到隧道效应中，约瑟夫森结从零电阻状态直接突变至正常电阻态，表现为结区电压的突变为2Δ/e；反之，随着电流减小，电压的返回路径跟随另一条曲线，因此I-V曲线出现回滞。
超导电路中可利用不同数目的约瑟夫森结来制备不同应用需求的超导器件，包含单个约瑟夫森结的超导电路制备成射频超导量子干涉器(RF SQUID)件应用交流约瑟夫森效应，包含两个约瑟夫森结的超导电路制备成的直流超导量子干涉器件(DC SQUID)应用直流约瑟夫森效应，包含几万，甚至几十万个约瑟夫森结的超导数字电路制备的超导计算模块则是应用磁通量子化与电压脉冲的高速转换对应“0”与“1”的逻辑门。在实际制备这些规模不一的超导电路的工艺中，需要利用光刻工艺集成至少3层超导层和2层绝缘层。此外，为了匹配电路中工作参数，需要设计精确的电阻值和电感值，对应工艺中的结构为电阻材料的选择以及电阻层与超导线的布局、尺寸、薄膜厚度的控制，其中关键的一点在于电阻有效稳定地并联至约瑟夫森结的回路中。
以往的超导电路的制备方法如下：首先，在衬底表面形成旁路电阻；其次，在所述旁路电阻表面形成第一绝缘材料层；然后，利用磁控溅射工艺制备由下至上依次包括下电极、第二绝缘材料层及上电极的约瑟夫森结。然而，上述制备方法中，前两步制备工艺会影响所述下电极及所述上电极的制备，并会对作为中间势垒层的所述第二绝缘材料层的稳定性造成影响，影响约瑟夫森结的质量，进而导致超导电路结构性能及其稳定性差等问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法，用于解决现有技术中由于旁路电阻形成于约瑟夫森结下方而导致的对约瑟夫森结的稳定性造成影响，进而导致超导电路结构性能及其稳定性差等问题。
为实现上述目的及其他相关目的，本发明提供一种台阶区域覆盖有超导覆盖层的超导电路结构的制备方法，所述台阶区域覆盖有超导覆盖层的超导电路结构的制备方法至少包括以下步骤：
1)提供衬底，在所述衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；
2)分别刻蚀所述第二超导材料层、所述第一绝缘材料层及所述第一超导材料层以形成上电极及下电极，所述上电极与位于其下方的所述第一绝缘材料层及所述下电极共同构成约瑟夫森结；
3)在步骤2)得到的结构表面形成第二绝缘材料层，并在所述第二绝缘材料层对应于所述上电极的位置及后续要形成的旁路电阻与所述下电极的连接区域的位置形成第一开口，所述第一开口暴露出所述上电极及所述连接区域；
4)沉积旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻，所述旁路电阻一部分位于所述连接区域内的所述下电极表面，另一部分位于所述上电极一侧的所述第二绝缘材料层表面；
5)沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层及超导覆盖层，所述配线层引出所述上电极，并将所述上电极与位于所述第二绝缘材料层表面的所述旁路电阻相连接，所述超导覆盖层覆盖所述连接区域。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法的一种优选方案，所述步骤2)包括以下步骤：
21)刻蚀所述第二超导材料层以形成所述上电极；
22)依次刻蚀所述第一绝缘材料层及所述第一超导材料层以形成所述下电极。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法的一种优选方案，所述步骤2)包括以下步骤：
21)依次刻蚀所述第二超导材料层、所述第一绝缘材料层及所述第一超导材料层以形成所述下电极；
22)定义约瑟夫森结区域，非结区继续刻蚀所述第二超导材料层以形成所述上电极。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法的一种优选方案，所述旁路电阻的厚度小于所述第二绝缘材料层的厚度与所述下电极的厚度之差。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法的一种优选方案，步骤4)之后，还包括沉积第三绝缘材料层，并在所述第三绝缘材料层对应于所述旁路电阻的位置形成第二开口，所述第二开口暴露出所述旁路电阻。
本发明还提供一种台阶区域覆盖有超导覆盖层的超导电路结构，所述台阶区域覆盖有超导覆盖层的超导电路结构包括：
衬底；
约瑟夫森结，位于所述衬底表面，由下至上依次包括下电极、第一绝缘材料层及上电极；
第二绝缘材料层，覆盖于所述衬底及所述第一绝缘材料层表面，所述第二绝缘材料层对应于所述上电极的位置及后续要形成的旁路电阻与所述下电极的连接区域的位置设有第一开口，所述第一开口暴露出所述上电极及所述连接区域；
旁路电阻，一部分位于所述连接区域内的所述下电极表面，另一部分位于所述上电极一侧的所述第二绝缘材料层表面；
配线层，位于所述第二绝缘材料层表面及所述第一开口内，适于引出所述上电极，并将所述上电极与位于所述第二绝缘材料层表面的所述旁路电阻相连接；
超导覆盖层，覆盖所述连接区域，适于将位于所述连接区域内的所述旁路电阻与位于所述上电极一侧的所述第二绝缘材料层表面的所述旁路电阻相连接。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的一种优选方案，所述上电极及所述下电极的材料均为超导材料。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的一种优选方案，所述上电极及所述下电极的材料均为铌或氮化铌。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的一种优选方案，所述旁路电阻的厚度小于所述第二绝缘材料层的厚度与所述下电极的厚度之差。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的一种优选方案，所述台阶区域覆盖有超导覆盖层的超导电路结构还包括第三绝缘材料层，所述第三绝缘材料层位于所述旁路电阻的表面，且所述第三绝缘材料层对应于所述配线层及所述超导覆盖层的位置设有第二开口，所述第二开口暴露出所述旁路电阻。
作为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的一种优选方案，所述配线层及所述超导覆盖层的材料均为铌或氮化铌。
如上所述，本发明的台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法，具有以下有益效果：
本发明的台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法通过将旁路电阻形成于约瑟夫森结之上，避免了旁路电阻对约瑟夫森结的损害，提高了所述约瑟夫森结的性能及稳定性；通过在旁路电阻与下电极的连接区域形成超导覆盖层，可以确保位于下电极表面的旁路电阻与位于第二绝缘材料层表面的旁路电阻的导通，避免出现断路故障，保证了旁路电阻连通的稳定性，提高了台阶区域覆盖有超导覆盖层的超导电路结构的工作性能。
附图说明
图1显示为现有技术中的约瑟夫森结的结构示意图。
图2显示为现有技术中的约瑟夫森隧道结的电流-电压(I-V)特性曲线。
图3显示为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的制备流程示意图。
图4至图11显示为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法各步骤所呈现的截面结构示意图。
图12显示为本发明的台阶区域覆盖有超导覆盖层的超导电路结构的局部俯视结构示意图。
元件标号说明
10 衬底
11 约瑟夫森结
111 第一超导材料层
112 第一绝缘材料层
113 第二超导材料层
20 衬底
21 约瑟夫森结
211 第一超导材料层
212 第一绝缘材料层
213 第二超导材料层
214 下电极
215 上电极
22 第二绝缘材料层
23 第一开口
24 旁路电阻
25 配线层
26 超导覆盖层
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图3，本发明提供一种台阶区域覆盖有超导覆盖层的超导电路结构的制备方法，所述台阶区域覆盖有超导覆盖层的超导电路结构的制备方法至少包括以下步骤：
1)提供衬底，在所述衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；
2)分别刻蚀所述第二超导材料层、所述第一绝缘材料层及所述第一超导材料层以形成上电极及下电极，所述上电极与位于其下方的所述第一绝缘材料层及所述下电极共同构成约瑟夫森结；
3)在步骤2)得到的结构表面形成第二绝缘材料层，并在所述第二绝缘材料层对应于所述上电极的位置及后续要形成的旁路电阻与所述下电极的连接区域的位置形成第一开口，所述第一开口暴露出所述上电极及所述连接区域；
4)沉积旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻，所述旁路电阻一部分位于所述连接区域内的所述下电极表面，另一部分位于所述上电极一侧的所述第二绝缘材料层表面；
5)沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层及超导覆盖层，所述配线层引出所述上电极，并将所述上电极与位于所述第二绝缘材料层表面的所述旁路电阻相连接，所述超导覆盖层覆盖所述连接区域。
在步骤1)中，请参阅图3中的S1步骤及图4，提供衬底20，在所述衬底20表面依次形成第一超导材料层211、第一绝缘材料层212及第二超导材料层213的三层薄膜结构。
作为示例，所述衬底20的厚度可以为但不仅限于0.2mm～0.8mm，在本实施例中，所述衬底20可以为单晶硅上的二氧化硅，其中单晶硅片厚度为0.625mm，上面的二氧化硅厚度300nm。所述衬底20的材质不限于本实施例所列举的材料，还可以包括但不限于单晶硅、蓝宝石、碳化硅、氧化镁及氟化镁等。
作为示例，所述第一超导材料层211后续用于形成下电极，所述第二超导材料层213后续用于形成上电极，与所述第一绝缘材料层212构成超导隧道结，所述第一超导材料层211的厚度可以为50nm～200nm，所述第一绝缘材料层212的厚度可以为1nm～15nm，所述第二超导材料层213的厚度可以为50nm～200nm，所述第一超导材料层211及所述第二超导材料层213的材质包括但不限于铌或氮化铌，所述第一绝缘材料层212的材质包括但不限于氧化铝或氮化铝。在本实施例中，所述第一超导材料层211和所述第二超导材料层213的厚度为150nm，材质为铌(niobium，Nb)；所述第一绝缘材料层212的厚度为10nm，材质为氧化铝。所述三层薄膜结构依次通过磁控溅射的方法制备。
在步骤2)中，请参阅图3中的S2步骤及图5至图8，分别刻蚀所述第二超导材料层213、所述第一绝缘材料层212及所述第一超导材料层211以形成上电极215及下电极214，所述上电极215与位于其下方的所述第一绝缘材料层212及所述下电极214共同构成约瑟夫森结21。
在一示例中，所述步骤2)包括以下步骤：
21)刻蚀所述第二超导材料层213以形成所述上电极215；具体的，先通过光刻工艺定义出所述上电极215的图形，然后通过刻蚀工艺刻蚀所述第二超导材料层213以形成所述上电极215，如图5所示；
22)依次刻蚀所述第一绝缘材料层212及所述第一超导材料层211以形成所述下电极214；具体的，先通过光刻工艺定义出所述下电极214的图形，然后通过刻蚀工艺依次刻蚀所述第一绝缘材料层212及所述第一超导材料层211以形成所述下电极214，所述上电极215与所述第一绝缘材料层212及所述下电极214共同构成所述约瑟夫森结22，如图6所示。
在另一示例中，所述步骤2)包括以下步骤：
21)依次刻蚀所述第二超导材料层213、所述第一绝缘材料层212及所述第一超导材料层211以形成所述下电极214；具体的，先通过光刻工艺定义出所述下电极214的图形，然后通过刻蚀工艺依次刻蚀所述第二超导材料层213、所述第一绝缘材料层212及所述第一超导材料层211以形成所述下电极214，如图7所示；
22)定义约瑟夫森结区域，非结区继续刻蚀所述第二超导材料层213以形成所述上电极215；具体的，先通过光刻工艺定义出所述上电极215(即约瑟夫森结区域)的图形，然后通过刻蚀工艺刻蚀去除位于非结区的所述第二超导材料层213以形成所述上电极215，所述上电极215与所述第一绝缘材料层212及所述下电极214共同构成所述约瑟夫森结22，如图8所示。
在步骤3)中，请参阅图3中的S3步骤及图9，在步骤2)得到的结构表面形成第二绝缘材料层22，并在所述第二绝缘材料层22对应于所述上电极215的位置及后续要形成的旁路电阻与所述下电极214的连接区域的位置形成第一开口23，所述第一开口23暴露出所述上电极215及所述连接区域。
作为示例，可以采用等离子体增强化学气相沉积法PECVD、化学气相沉积法或电阻蒸发法等方法在步骤2)得到的结构表面形成所述第二绝缘材料层23。
作为示例，通过光刻刻蚀工艺在所述第二绝缘材料层22对应于所述上电极215的位置及后续要形成的旁路电阻与所述下电极214的连接区域的位置形成所述第一开口23；具体的，先通过光刻工艺定义出所述第一开口23的位置及图形，然后通过刻蚀工艺刻蚀所述第二绝缘材料层23以形成所述第一开口23。
作为示例，还可以采用lift-off方法在所述第二绝缘材料层22对应于所述上电极215的位置及后续要形成的旁路电阻与所述下电极214的连接区域的位置形成所述第一开口24。
作为示例，图9中并未明确示意出所述连接区域的位置，对应于图9中，所述连接区域的位置即为暴露出所述下电极214的所述第一开口23位置。
在步骤4)中，请参阅图3中的S4步骤及图10，沉积旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻24，所述旁路电阻24一部分位于所述连接区域内的所述下电极214表面，另一部分位于所述上电极215一侧的所述第二绝缘材料层22表面。
作为示例，在实际工艺中，所述旁路电阻24的厚度小于所述第二绝缘材料层22的厚度与所述下电极214的厚度之差，即所述第二绝缘材料层22与所述下电极214之间形成的台阶的高度远大于所述旁路电阻24的厚度，使得位于所述下电极214表面的所述旁路电阻24与位于所述第二绝缘材料层22表面的所述旁路电阻24不能相连接，进而使得后续工作时在该处所述旁路电阻24的连接处出现断路。
作为示例，步骤4)之后，还包括沉积第三绝缘材料层(未示出)，并在所述第三绝缘材料层对应于所述旁路电阻24的位置形成第二开口(未示出)，所述第二开口暴露出所述旁路电阻24。
在步骤5)中，请参阅图3中的S5步骤及图11及图12，其中，图12为该步骤制备得到的台阶区域覆盖有超导覆盖层的超导电路结构的局部俯视结构示意图，图11为沿图12中AA方向的截面结构示意图，沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层25及超导覆盖层26，所述配线层25引出所述上电极215，并将所述上电极215与位于所述第二绝缘材料层22表面的所述旁路电阻24相连接，所述超导覆盖层26覆盖所述连接区域。
作为示例，所述第三超导材料层的厚度可以为300～500nm，在本实施例中，所述第三超导材料层的材质为铌，其厚度为400nm。所述配线层5位于所述第二绝缘材料层23的表面、所述第一开口24内的所述上电极215的表面及所述旁路电阻的表面，适于将所述上电极215及所述旁路电阻电学引出。所述超导覆盖层26覆盖所述连接区域，并将位于所述下电极214表面的所述旁路电阻24与位于所述第二绝缘材料层22表面的所述旁路电阻24相连接。由于所述第二绝缘材料层22与所述下电极214之间形成的台阶的高度远大于所述旁路电阻24的厚度，使得位于所述下电极214表面的所述旁路电阻24与位于所述第二绝缘材料层22表面的所述旁路电阻24不能相连接，进而使得后续工作时在该处所述旁路电阻24的连接处出现断路；在所述连接区域覆盖所述超导覆盖层26，可以有效地避免所述连接区域内的所述旁路电阻24出现断路，如图11中虚线箭头所示，使得电流可以从所述下电极214及位于所述下电极214表面的所述旁路电阻24借助所述超导覆盖层26流通至位于所述第二绝缘材料层22表面的所述旁路电阻24，并流通至所述约瑟夫森结21的所述上电极215，从而保证了旁路电阻24连通的稳定性，提高了台阶区域覆盖有超导覆盖层的超导电路结构的工作性能。
作为示例，所述配线层25及所述超导覆盖层26的材料均可以为但不仅限于铌或氮化铌。所述超导覆盖层26选用铌或氮化铌，利用超导材料的零电阻特性，使得电流即可以越过所述连接区域的台阶，又不改变台阶区域覆盖有超导覆盖层的超导电路结构中的电阻阻值。
需要说明的是，为了便于显示，图12中并未示意出所有的示意结构，图12中仅示意出部分结构。
实施例二
请继续参阅图11及图12，本发明还提供一种台阶区域覆盖有超导覆盖层的超导电路结构，所述台阶区域覆盖有超导覆盖层的超导电路结构由实施例一或实施例二中所述的制备方法制备而得到，所述台阶区域覆盖有超导覆盖层的超导电路结构包括：衬底20；约瑟夫森结21，所述约瑟夫森结21位于所述衬底20表面，所述约瑟夫森结21由下至上依次包括下电极214、第一绝缘材料层212及上电极215；第二绝缘材料层22，所述第二绝缘材料层22覆盖于所述衬底20及所述第一绝缘材料层212表面，所述第二绝缘材料层22对应于所述上电极215的位置及后续要形成的旁路电阻与所述下电极214的连接区域的位置设有第一开口23，所述第一开口23暴露出所述上电极215及所述连接区域；旁路电阻24，所述旁路电阻24一部分位于所述连接区域内的所述下电极214表面，另一部分位于所述上电极215一侧的所述第二绝缘材料层22表面；配线层25，所述配线层25位于所述第二绝缘材料层22表面及所述第一开口23内，适于引出所述上电极215，并将所述上电极215与位于所述第二绝缘材料层22表面的所述旁路电阻24相连接；超导覆盖层26，所述超导覆盖层26覆盖所述连接区域，适于将位于所述连接区域内的所述旁路电阻24与位于所述上电极215一侧的所述第二绝缘材料层22表面的所述旁路电阻24相连接。
作为示例，所述上电极215及所述下电极214的材料均为超导材料。优选地，本实施例中，所述上电极215及所述下电极214的材料均可以为但不仅限于铌或氮化铌。
作为示例，所述旁路电阻24的厚度小于所述第二绝缘材料层22的厚度与所述下电极214的厚度之差。
作为示例，所述台阶区域覆盖有超导覆盖层的超导电路结构还包括第三绝缘材料层(未示出)，所述第三绝缘材料层位于所述旁路电阻24的表面，且所述第三绝缘材料层对应于所述配线层25及所述超导覆盖层26的位置设有第二开口(未示出)，所述第二开口暴露出所述旁路电阻24。
作为示例，所述配线层25及所述超导覆盖层26的材料均可以为但不仅限于铌或氮化铌。
综上所述，本发明提供一种台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法，所述台阶区域覆盖有超导覆盖层的超导电路结构的制备方法至少包括以下步骤：1)提供衬底，在所述衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；2)刻蚀所述第二超导材料层、所述第一绝缘材料层及所述第一超导材料层以形成上电极及下电极，所述上电极与位于其下方的所述第一绝缘材料层及所述下电极共同构成约瑟夫森结；3)在步骤2)得到的结构表面形成第二绝缘材料层，并在所述第二绝缘材料层对应于所述上电极的位置及后续要形成的旁路电阻与所述下电极的连接区域的位置形成第一开口，所述第一开口暴露出所述上电极及所述连接区域；4)沉积旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻，所述旁路电阻一部分位于所述连接区域内的所述下电极表面，另一部分位于所述上电极一侧的所述第二绝缘材料层表面；5)沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层及超导覆盖层，所述配线层引出所述上电极，并将所述上电极与位于所述第二绝缘材料层表面的所述旁路电阻相连接，所述超导覆盖层覆盖所述连接区域。本发明的台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法通过将旁路电阻形成于约瑟夫森结之上，避免了旁路电阻对约瑟夫森结的损害，提高了所述约瑟夫森结的性能及稳定性；通过在旁路电阻与下电极的连接区域形成超导覆盖层，可以确保位于下电极表面的旁路电阻与位于第二绝缘材料层表面的旁路电阻的导通，避免出现断路故障，保证了旁路电阻连通的稳定性，提高了台阶区域覆盖有超导覆盖层的超导电路结构的工作性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种台阶区域覆盖有超导覆盖层的超导电路结构的制备方法，其特征在于，所述台阶区域覆盖有超导覆盖层的超导电路结构的制备方法包括以下步骤：
1)提供衬底，在所述衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；
2)分别刻蚀所述第二超导材料层、所述第一绝缘材料层及所述第一超导材料层以形成上电极及下电极，所述上电极与位于其下方的所述第一绝缘材料层及所述下电极共同构成约瑟夫森结；
3)在步骤2)得到的结构表面形成第二绝缘材料层，并在所述第二绝缘材料层对应于所述上电极的位置及后续要形成的旁路电阻与所述下电极的连接区域的位置形成第一开口，所述第一开口暴露出所述上电极及所述连接区域；
4)沉积旁路电阻材料层，并刻蚀所述旁路电阻材料层以形成旁路电阻，所述旁路电阻一部分位于所述连接区域内的所述下电极表面，另一部分位于所述上电极一侧的所述第二绝缘材料层表面；
5)沉积第三超导材料层，并刻蚀所述第三超导材料层形成配线层及超导覆盖层，所述配线层引出所述上电极，并将所述上电极与位于所述第二绝缘材料层表面的所述旁路电阻相连接，所述超导覆盖层覆盖所述连接区域，以将位于所述连接区域内的所述旁路电阻与位于所述上电极一侧的所述第二绝缘材料层表面的所述旁路电阻相连接。
2.根据权利要求1所述的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法，其特征在于：所述步骤2)包括以下步骤：
21)刻蚀所述第二超导材料层以形成所述上电极；
22)依次刻蚀所述第一绝缘材料层及所述第一超导材料层以形成所述下电极。
3.根据权利要求1所述的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法，其特征在于：所述步骤2)包括以下步骤：
21)依次刻蚀所述第二超导材料层、所述第一绝缘材料层及所述第一超导材料层以形成所述下电极；
22)定义约瑟夫森结区域，非结区继续刻蚀所述第二超导材料层以形成所述上电极。
4.根据权利要求1所述的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法，其特征在于：所述旁路电阻的厚度小于所述第二绝缘材料层的厚度与所述下电极的厚度之差。
5.根据权利要求1所述的台阶区域覆盖有超导覆盖层的超导电路结构的制备方法，其特征在于：步骤4)之后，还包括沉积第三绝缘材料层，并在所述第三绝缘材料层对应于所述旁路电阻的位置形成第二开口，所述第二开口暴露出所述旁路电阻。
6.一种台阶区域覆盖有超导覆盖层的超导电路结构，其特征在于，所述台阶区域覆盖有超导覆盖层的超导电路结构包括：
衬底；
约瑟夫森结，位于所述衬底表面，由下至上依次包括下电极、第一绝缘材料层及上电极；
第二绝缘材料层，覆盖于所述衬底及所述第一绝缘材料层表面，所述第二绝缘材料层对应于所述上电极的位置及后续要形成的旁路电阻与所述下电极的连接区域的位置设有第一开口，所述第一开口暴露出所述上电极及所述连接区域；
旁路电阻，一部分位于所述连接区域内的所述下电极表面，另一部分位于所述上电极一侧的所述第二绝缘材料层表面；
配线层，位于所述第二绝缘材料层表面及所述第一开口内，适于引出所述上电极，并将所述上电极与位于所述第二绝缘材料层表面的所述旁路电阻相连接；
超导覆盖层，覆盖所述连接区域，适于将位于所述连接区域内的所述旁路电阻与位于所述上电极一侧的所述第二绝缘材料层表面的所述旁路电阻相连接。
7.根据权利要求6所述的台阶区域覆盖有超导覆盖层的超导电路结构，其特征在于：所述上电极及所述下电极的材料均为超导材料。
8.根据权利要求7所述的台阶区域覆盖有超导覆盖层的超导电路结构，其特征在于：所述上电极及所述下电极的材料均为铌或氮化铌。
9.根据权利要求6所述的台阶区域覆盖有超导覆盖层的超导电路结构，其特征在于：所述旁路电阻的厚度小于所述第二绝缘材料层的厚度与所述下电极的厚度之差。
10.根据权利要求6所述的台阶区域覆盖有超导覆盖层的超导电路结构，其特征在于：所述台阶区域覆盖有超导覆盖层的超导电路结构还包括第三绝缘材料层，所述第三绝缘材料层位于所述旁路电阻的表面，且所述第三绝缘材料层对应于所述配线层及所述超导覆盖层的位置设有第二开口，所述第二开口暴露出所述旁路电阻。
11.根据权利要求6所述的台阶区域覆盖有超导覆盖层的超导电路结构，其特征在于：所述配线层及所述超导覆盖层的材料均为铌或氮化铌。
CN201610070503.5A 2016-02-01 2016-02-01 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法 Active CN105702849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610070503.5A CN105702849B (zh) 2016-02-01 2016-02-01 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610070503.5A CN105702849B (zh) 2016-02-01 2016-02-01 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法

Publications (2)

Publication Number Publication Date
CN105702849A CN105702849A (zh) 2016-06-22
CN105702849B true CN105702849B (zh) 2018-09-07

Family

ID=56229061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610070503.5A Active CN105702849B (zh) 2016-02-01 2016-02-01 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105702849B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106953000B (zh) * 2017-03-15 2018-10-26 中国科学院上海微系统与信息技术研究所 集成于约瑟夫森结的超导磁场线圈及其制备方法
DE102017002616A1 (de) * 2017-03-20 2018-09-20 Forschungszentrum Jülich GmbH Verfahren zur in-situ Herstellung von "Majorana-Materialien - Supraleiter" Hybridnetzwerken, sowie eine durch das Verfahren hergestellte Hybridstruktur
CN108539004B (zh) * 2018-04-25 2023-12-05 中国科学院上海微系统与信息技术研究所 亚微米约瑟夫森隧道结及其制备方法
CN112670401B (zh) * 2020-12-21 2022-10-14 中国科学院上海微系统与信息技术研究所 约瑟夫森结及其超导器件与制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177476A (en) * 1978-05-05 1979-12-04 Sperry Rand Corporation Multiple weak-link SQUID with non-superconductive material weak-links
US4224630A (en) * 1978-08-25 1980-09-23 Sperry Corporation Multiple weak-link SQUID
US4240086A (en) * 1977-11-25 1980-12-16 Kandyba Petr E Film cryotron
JPS5871672A (ja) * 1981-10-26 1983-04-28 Hitachi Ltd ジヨセフソン回路素子
JPS58147085A (ja) * 1982-02-25 1983-09-01 Fujitsu Ltd ジヨセフソン集積装置
JPS58148478A (ja) * 1982-02-27 1983-09-03 Fujitsu Ltd ジヨセフソン集積回路の製造方法
US4498228A (en) * 1981-04-09 1985-02-12 Sperry Corporation Method of manufacturing Josephson junction integrated circuits
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240086A (en) * 1977-11-25 1980-12-16 Kandyba Petr E Film cryotron
US4177476A (en) * 1978-05-05 1979-12-04 Sperry Rand Corporation Multiple weak-link SQUID with non-superconductive material weak-links
US4224630A (en) * 1978-08-25 1980-09-23 Sperry Corporation Multiple weak-link SQUID
US4498228A (en) * 1981-04-09 1985-02-12 Sperry Corporation Method of manufacturing Josephson junction integrated circuits
JPS5871672A (ja) * 1981-10-26 1983-04-28 Hitachi Ltd ジヨセフソン回路素子
JPS58147085A (ja) * 1982-02-25 1983-09-01 Fujitsu Ltd ジヨセフソン集積装置
JPS58148478A (ja) * 1982-02-27 1983-09-03 Fujitsu Ltd ジヨセフソン集積回路の製造方法
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构

Also Published As

Publication number Publication date
CN105702849A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
US9741920B1 (en) System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
CN105702849B (zh) 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
CN105428517B (zh) 一种双通道超导连接及其制备方法
CN106816525A (zh) 氮化铌squid器件、制备方法及参数后处理方法
CN106953000B (zh) 集成于约瑟夫森结的超导磁场线圈及其制备方法
CN104701451A (zh) 一种原位三层膜边缘覆盖超导约瑟夫森结制备工艺
CN108539004A (zh) 亚微米约瑟夫森隧道结及其制备方法
CN105633268B (zh) 一种超导电路结构及其制备方法
RU2554612C2 (ru) Высокочастотный сверхпроводящий элемент памяти
RU2439749C1 (ru) Сверхпроводящий прибор с джозефсоновским переходом
RU2620027C1 (ru) Джозефсоновский фазовый доменный вентиль (варианты)
Nevirkovets et al. Anomalous critical current in double-barrier Nb/Al–AlO x–Al–AlO x–Nb devices
RU2599904C1 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ УСТРОЙСТВА С СУБМИКРОННЫМ ДЖОЗЕФСОНОВСКИМ π-КОНТАКТОМ
RU2373610C1 (ru) Сверхпроводящий прибор с джозефсоновским переходом
RU2554614C2 (ru) Джозефсоновский 0-пи переключатель
RU2601775C2 (ru) Джозефсоновский магнитный поворотный вентиль
JP2879010B2 (ja) 超電導素子
JP2539584B2 (ja) 超電導量子干渉素子
RU2343591C1 (ru) Сверхпроводящий прибор с джозефсоновским переходом
Jackel Bell Telephone Laboratories, Holmdel, New Jersey 07733
JP2768276B2 (ja) 酸化物超電導接合素子
Capogna et al. Fabrication and properties of vertically stacked Nb/Al AlOχ/Nb Josephson tunnel junctions
JPH01300575A (ja) 超電導素子
JPH03274775A (ja) 超伝導素子
Di Iorio et al. High-T c superconducting integrated circuit: A dc SQUID with input coil

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant