CN104377299A

CN104377299A - 无磁屏蔽环境下抑制磁场干扰的squid器件的结构

Info

Publication number: CN104377299A
Application number: CN201410414568.8A
Authority: CN
Inventors: 刘全胜; 王会武; 应利良; 张国峰; 王镇
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2014-08-21
Filing date: 2014-08-21
Publication date: 2015-02-25
Anticipated expiration: 2034-08-21
Also published as: CN104377299B

Abstract

本发明涉及一种无磁屏蔽环境下抑制磁场干扰的SQUID器件的结构，其特征在于在约瑟夫森结的周围制作一圈超导壁，超导壁包围了约瑟夫森结，超导壁起到一个微型磁屏蔽的作用，使外加磁场对约瑟夫森结的干扰得到抑制。超导壁的高度远大于约瑟夫森结的绝缘层厚度。在SQUID的核心结构约瑟夫森结周围制作了一圈基于超导薄膜材料的超导壁，这圈超导壁可以有效的屏蔽外界磁场进入到约瑟夫森结中，从而有效的防止了外界磁场对约瑟夫森结的影响，提高SQUID参数的稳定性。

Description

无磁屏蔽环境下抑制磁场干扰的SQUID器件的结构

技术领域

本发明涉及一种无磁屏蔽环境下抑制磁场干扰的SQUID器件的结构，更确切地说能够有效防止外界磁场对SQUID传感器参数稳定性的干扰。属于超导量子干涉器件(SQUID)领域。

背景技术

超导量子干涉器件(superconducting quantum interference device,SQUID)是基于约瑟夫森效应和磁通量子化原理的超导量子器件，它的基本结构是在超导环中插入两个约瑟夫森结，SQUID是目前最灵敏的磁通传感器，典型的SQUID器件的磁通噪声在μΦ₀/Hz^1/2量级(1Φ₀＝2.07×10^-15Wb)，其磁场噪声在fT/Hz^1/2量级(1fT＝1×10^-15T)，由于其具有极高的灵敏度，SQUID器件在生物磁检测、无损检测、低场核磁共振、地球物理磁场探测等应用领域具有极大的应用潜力。

约瑟夫森结是SQUID器件中的重要结构，通常采用超导体-绝缘层-超导体(SIS)的结构，如图1所示，其中绝缘层的厚度很薄，通常在十几纳米的厚度，根据约瑟夫森方程，当磁场透过绝缘层时，约瑟夫森结的临界电流其中Ic(B)是在约瑟夫森结中存在磁场B时结的临界电流，Ic(0)是磁场为0时结的临界电流，Φ_J＝B*S_J是磁场B穿过约瑟夫森结的磁通量，S_J是结的截面积，Φ₀＝2.07×10^-15Wb是磁通量子常数，从上式中可以看出，临界电流随着透过绝缘层的磁通量而变化，若在高磁场环境下，甚至结的约瑟夫森结的临界电流将变为0。约瑟夫森结处于外界磁场时的临界电流与磁场的关系。由于SQUID器件是由两个约瑟夫森结并联而构成的超导电路， SQUID器件的临界电流是它的约瑟夫森结的临界电流的两倍，因此SQUID器件的临界电流也随着外界磁场穿透绝缘层的磁通量而发生变化。将SQUID器件应用于弱磁探测系统进行弱磁测量时，通常设置SQUID器件的偏置电流为稍大于SQUID器件临界电流的数值，如果SQUID器件的临界电流发生波动，SQUID器件的工作状态和噪声性能将受到损害，所以SQUID器件的临界电流数值保持稳定对于弱磁测量应用是非常重要的。

当SQUID在弱磁探测系统中应用时，为减小外界磁场的影响，通常采用两种方法来解决这个问题，第一种方法是将SQUID器件放置于超导屏蔽筒中，SQUID器件芯片的尺寸通常在几个毫米左右，超导屏蔽筒的尺寸在1个厘米左右，将SQUID芯片安装于超导屏蔽筒中，SQUID器件通过一个磁通变换器感应超导屏蔽筒外的磁场探测线圈，因为SQUID器件整体在超导屏蔽筒中，SQUID中的约瑟夫森结当然不受外界环境磁场的影响，保证SQUID器件电学参数的稳定，例如，目前某些商用超导SQUID传感器都采用铌筒作为磁场屏蔽部件。但由于超导屏蔽筒的存在，其体积较大，而且将磁场探测线圈穿过超导屏蔽筒与SQUID芯片安装在一起的工作较复杂。另一种减小外界磁场对SQUID器件干扰的方法是减小SQUID器件中的约瑟夫森结的尺寸，从前述的Ic(B)-ΦJ的公式可以看出，约瑟夫森结尺寸减小时，磁场B在结中的磁通量ΦJ随之减小。在处于相同外界磁场B时，小尺寸约瑟夫森结的临界电流Ic(B)的变化没有大尺寸约瑟夫森结的Ic(B)的变化剧烈，因此小尺寸约瑟夫森结增强了SQUID器件的抗磁场干扰能力。目前国际上已经能够制备出尺寸为亚微米量级的约瑟夫森结，从典型的几个微米量级降低到亚微米量级，约瑟夫森结的尺寸降低了约1个量级，如N.De Leo et.等研制的亚微米约瑟夫森结(N.De Leo,M.Fretto,A.Sosso,E.Enrico,L.Boarino,V.Lacquaniti,Sub-micron SNIS Josephson junctions for metrological application,Physics Procedia36(2012),105–109)极大提高了其抗磁场干扰的能力，但是制备小尺寸的约瑟夫森结的微加工工艺要求严格，如在图形制备和器件刻蚀等方面工艺难度很高，而且磁场对小尺寸结的影响仍然存在，因此小尺寸约瑟夫森结在磁场干扰抑制方面有待于进一步改进。

针对SQUID器件中约瑟夫森结的磁场干扰问题，本发明拟提出一种约瑟夫森结的磁场屏蔽结构的设计，利用超导体的抗磁性，在约瑟夫森结的周围设计一圈超导壁结构，使得磁场不透过约瑟夫森结的绝缘层，从而有效的解决磁场干扰的问题。

发明内容

本发明的目的在于提供一种无磁屏蔽环境下抑制磁场干扰的SQUID器件的结构，所述SQUID器件中约瑟夫森结的磁场屏蔽结构，针对SQUID器件中约瑟夫森结的位置，结合SQUID器件的微加工工艺，在约瑟夫森结的周围设计并制备一圈超导壁结构，这个结构屏蔽外界磁场，使其不能穿过约瑟夫森结中的绝缘层部分，因此外界磁场不能影响约瑟夫森结的临界电流，提高了约瑟夫森结电学性能的稳定性。

具体设计是如下所述实现的：

(1)SQUID器件是在超导环中插入两个约瑟夫森结而构成的电子器件，因为约瑟夫森结的结构是超导体-绝缘体-超导体构成的三层结构，因此SQUID器件是多层结构的器件。典型SQUID器件如图2所示，俯视图如图2(a)所示，图中虚线所示的结构形成了SQUID器件中的超导环结构和器件电极，同时在约瑟夫森结位置，它作为约瑟夫森结的三层结构中的底层超导体；在约瑟夫森结位置处，底层超导体之上依次是绝缘体和顶层超导体，图中实线所示的结构将约瑟夫森结中的顶层超导体引出形成器件的另一个电极，它与上述提到的电极构成了器件的两个电极。图中顶层超导体和底层超导体之间并联金属电阻，电阻的作用是保证SQUID器件的单值特性。在图中虚线图形和实线图形重合之处(除了约瑟夫森结位置)，沉积了一层绝缘层，它的作用是使得顶层超导体和底层超导体不形成短路。器件沿AB方向的截面如图2(b)所示。从图中看出，沿AB方向的磁场无阻碍的穿透约瑟夫森结的绝缘层。为此，本发明对这一部分结构进行了改进，如图3所示，在约瑟夫森结的周围制作了一圈超导壁，超导壁包围了约瑟夫森结，其俯视图和沿AB方向的截面图如图3(a)和3(b)所示，由于超导材料的抗磁性，AB方向的磁场将受到超导壁的排斥而不能穿过约瑟夫森结的绝缘层，超导壁起到了一个微型磁屏蔽的作用，从而引出外界磁场对约瑟夫森结的干扰得到了抑制。

(2)上述对SQUID器件中的约瑟夫森结的改进设计将不增加SQUID器件制备工艺的难度。通常情况下典型SQUID器件的制备流程如下：

(i)首先，在衬底上制备超导体-绝缘层-超导体结构的三层薄膜。

(ii)之后，在三层膜上刻蚀出SQUID器件的超导环结构。

(iii)并在约瑟夫森结的设计位置制备出约瑟夫森结。

(iv)然后在器件表面上沉积SiO2层并在SiO2层上制备出孔洞以备下一步超导薄膜的沉积。

(v)沉积超导薄膜并进行刻蚀工艺，它的作用是引出约瑟夫森结的顶电极。

(vi)沉积SQUID器件中的约瑟夫森结的旁路电阻。

经过上述步骤，完成了典型SQUID器件的微加工工艺的制备工作。

本发明对上述SQUID制备工艺的改进之处在于，(i)(ii)(iii)(vi)步骤与上述步骤相同，在(iv)步骤中，在约瑟夫森结周围的SiO2层中设计并制备一圈空洞，空洞底部露出底层的超导薄膜，在(v)步骤中，沉积的超导薄膜并经过刻蚀后在SiO2空洞中及附近形成了一圈围绕约瑟夫森结的超导壁，超导壁的高度远大于约瑟夫森结的绝缘层厚度，超导壁与底层超导体相连。从而完成并实现了对约瑟夫森结的磁屏蔽。

由于在约瑟夫森结周围制备了一层磁屏蔽，减弱了外界磁场穿透约瑟夫森结的绝缘层的磁通，将提高器件参数的稳定性，对于其在无屏蔽环境中应用具有重要意义。

综上所述，SQUID是目前最灵敏的的磁通传感器，但是SQUID的核心结构约瑟夫森结的性能受到外界磁场的影响，尤其是在无屏蔽环境下的高场情况下，SQUID参数随外界磁场而发生变化。为了减小SQUID参数的波动，本发明对SQUID器件的设计方案进行了改进，在制备SQUID的过程中，在其核心结构约瑟夫森结周围制作了一圈基于超导薄膜材料的超导壁，这圈超导壁可以有效的屏蔽外界磁场进入到约瑟夫森结中，从而有效的防止了外界磁场对约瑟夫森结的影响，提高SQUID参数的稳定性。

附图说明

图1超导约瑟夫森结示意图。

图2(a)为典型SQUID设计，图2(b)为沿AB方向的器件的截面。

图3(a)为SQUID改进设计中的超导结附近的结构，图3(b)为沿AB方向的器件截面。

具体实施方式

除了在两个约瑟夫森结的位置处增加了包围约瑟夫森结的超导壁之外，改进后的SQUID器件设计和制备工艺与目前SQUID设计和制备基本相似。

首先，对SQUID器件进行设计，确定SQUID器件的结构和参数，如尺寸、约瑟夫森结的临界电流、超导环电感等。

设计SQUID器件制备工艺流程，并根据SQUID器件设计确定每一制备步骤的微加工工艺，并设计出每一步骤的掩膜版。

使用掩膜版，按照微加工工艺步骤制备出与设计参数相符的SQUID器件。

(1)首先，在衬底上制备超导体-绝缘层-超导体结构的三层薄膜。

(2)之后，在三层膜上刻蚀出SQUID器件的超导环结构。

(3)并在约瑟夫森结的设计位置制备出约瑟夫森结。

(4)然后在器件表面上沉积SiO2层并在SiO2层上制备出孔洞以备下一步超导薄膜的沉积，尤其是在约瑟夫森结周围的SiO2层制备出超导壁的位置。

(5)沉积超导薄膜并进行刻蚀工艺，它的作用是引出约瑟夫森结的顶电极，同时也制作出围绕约瑟夫森结的超导壁，超导壁与底层超导体相连。

(6)沉积SQUID器件中的约瑟夫森结的旁路电阻。

按照上述工艺步骤，制备完成改进后的SQUID器件，之后对其进行封装和性能测试。

Claims

1.一种无磁屏蔽环境下抑制磁场干扰的SQUID器件的结构，其特征在于在约瑟夫森结的周围制作一圈超导壁，超导壁包围了约瑟夫森结，超导壁起到一个微型磁屏蔽的作用，使外加磁场对约瑟夫森结的干扰得到抑制。

2.按权利要求1所述的器件结构，其特征在于超导壁的高度远大于约瑟夫森结的绝缘层厚度。

3.制备如权利要求1或2所述的器件结构的方法，包括：

(i)首先，在衬底上制备超导体-绝缘层-超导体结构的三层薄膜；

(ii)之后，在三层膜上刻蚀出SQUID器件的超导环结构；

(iii)并在约瑟夫森结的设计位置制备出约瑟夫森结；

(iv)然后在器件表面上沉积SiO2层并在SiO2层上制备出孔洞以备下一步超导薄膜的沉积；

(v)沉积超导薄膜并进行刻蚀工艺，它的作用是引出约瑟夫森结的顶电极；

(vi)沉积SQUID器件中的约瑟夫森结的旁路电阻；其特征在于在(iv)步骤中，在约瑟夫森结周围的SiO2层中设计并制备一圈空洞，空洞底部露出底层的超导薄膜，在(v)步骤中，沉积的超导薄膜并经过刻蚀后在SiO2空洞中及附近形成了一圈围绕约瑟夫森结的超导壁，超导壁的高度远大于约瑟夫森结的绝缘层厚度，从而完成并实现了对约瑟夫森结的磁屏蔽。

4.按权利要求3所述的方法，其特征在于步骤(v)中所述的超导壁与底层超导体相连。