CN109478590A - 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元 - Google Patents

具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元 Download PDF

Info

Publication number
CN109478590A
CN109478590A CN201780044204.7A CN201780044204A CN109478590A CN 109478590 A CN109478590 A CN 109478590A CN 201780044204 A CN201780044204 A CN 201780044204A CN 109478590 A CN109478590 A CN 109478590A
Authority
CN
China
Prior art keywords
layer
magnetic
memory cell
magnetic layer
vanadium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780044204.7A
Other languages
English (en)
Other versions
CN109478590B (zh
Inventor
T·F·安布罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN109478590A publication Critical patent/CN109478590A/zh
Application granted granted Critical
Publication of CN109478590B publication Critical patent/CN109478590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/30—Devices switchable between superconducting and normal states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

提供了包括磁性约瑟夫森结(MJJ)器件的存储器单元。MJJ器件(300)包括：自由磁性层(310)、非磁性层(320)和固定磁性层(312)。自由磁性层包括磁性合金，例如掺杂有钒、锆、钼或铪中的至少一个的镍铁。固定磁性层包括第二磁性合金，该第二磁性合金未被掺杂、或者具有比自由磁性层更低的掺杂量。

Description

具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
背景技术
在电子器件(诸如随机存取存储器)中被使用的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路。然而，CMOS技术在器件大小方面到达其极限。另外，甚至当这些存储器不被访问时，基于CMOS的存储器中的泄漏电流导致高功耗。
作为示例，数据中心中的服务器日益地消耗大量的电力。电力消耗部分地是由于能量的耗散造成的电力损失，即使在CMOS电路处于不活动状态时也是如此。这是因为甚至当这样的电路(诸如随机存取存储器)处于不活动状态并且不消耗任何动态电力时，其仍然由于维持CMOS晶体管的状态的需要而消耗电力。另外，因为CMOS电路使用直流(DC)电压来供电，所以即使当CMOS电路处于不活动状态时，也存在一定量的电流泄漏。因此，即使当这样的电路未处理操作(诸如读取/写入)时，一定量的电力被浪费掉了，这不仅是由于维持CMOS晶体管的状态的要求的结果，而且还是由于电流泄漏的结果。
基于CMOS技术的存储器的备选方法是基于超导逻辑的存储器。
发明内容
在一个示例中，本公开涉及包括磁性约瑟夫森结(MJJ)器件的存储器单元。MJJ器件可以至少包括：第一层，其被形成在第二层上方；和第三层，其被形成在第二层下方，其中第一层是自由磁性层，第二层是非磁性层，其中第三层是固定磁性层。自由磁性层可以包括掺杂有钒、锆、钼或铪中的至少一个的磁性合金，并且固定磁性层可以包括未掺杂的第二磁性合金。
在另一方面中，本公开涉及包括磁性约瑟夫森结(MJJ)器件的存储器单元。MJJ器件可以包括：第一层，其被形成在第二层上方；和第三层，其被形成在第二层下方。第一层可以是自由磁性层；第二层可以是非磁性层；并且第三层可以是固定磁性层。自由磁性层可以包括仅掺杂有钒的镍铁合金，其中钒的浓度可以在5原子百分比至20原子百分比之间的范围内。固定磁性层可以包括仅掺杂有钒的镍铁合金，其中钒的浓度可以在5原子百分比至10原子百分比之间。
在又一方面中，本公开涉及包括磁性约瑟夫森结(MJJ)器件的存储器单元。MJJ器件可以至少包括：(1)第一层和第二层，其被形成在第三层上方；和(2)第四层和第五层，其被形成在第三层下方。第一层和第二层中的每一个可以是自由磁性层；第三层可以是非磁性层；并且第四层和第五层中的每一个可以是固定磁性层。自由磁性层中的每个自由磁性层可以包括掺杂有钒、锆、钼或铪中的至少一个的磁性合金。固定磁性层中的每个固定磁性层可以包括未掺杂的第二磁性合金。
提供本发明内容来以简化形式引入概念的选择，这些概念在下面的详细描述中进一步被描述。本发明内容不旨标识所要求保护的主题内容的关键特征或基本特征，其也不旨在被用来限制所要求保护的主题内容的范围。
附图说明
本公开内容通过示例被图示并且未由附图限制，其中相同的附图标记指示相似的元素。为了简单和清晰起见，附图中的元素被图示并且不一定按比例绘制。
图1示出了根据一个示例的存储器系统的示意图；
图2示出了根据一个示例的存储器单元的示意图；
图3示出了根据一个示例的磁性约瑟夫森结(MJJ)器件；
图4示出了根据一个示例的MJJ器件；
图5示出了根据一个示例的用于MJJ器件的滞后曲线；以及
图6示出了根据一个示例的包括被耦合至处理器的存储器的计算系统。
具体实施方式
本公开中所描述的示例涉及基于超导逻辑的存储器器件，包括约瑟夫森磁性随机存取存储器(JMRAM)。某些示例还涉及互易量子逻辑(RQL)兼容JMRAM。与CMOS晶体管不同，RQL电路是使用基于约瑟夫森结的器件的超导体电路。示例性约瑟夫森结可以包括经由阻碍电流的区域而被耦合的两个超导体。阻碍电流的区域可以是超导体自身的物理变窄、金属区域或者薄绝缘势垒。作为示例，超导体-绝缘体-超导体(SIS)类型的约瑟夫森结可以被实现为RQL电路的一部分。作为示例，超导体是在缺少电场的情况下可以携带直流电流(DC)的材料。超导体(诸如铌)具有临界温度(Tc)，超导体在低于该临界温度时具有零电阻。铌(一个这样的超导体)具有9.3开尔文度的临界温度(Tc)。在低于Tc的温度下，铌是超导的；然而，在高于Tc的温度下，铌表现为具有电阻的正常金属。因此，在SIS类型的约瑟夫森结中，超导体可以是铌超导体并且绝缘体可以是Al2O3势垒。在SIS类型的结中，通过量子力学波函数来描述超导电子。两个超导体之间的超导电子波函数的相位的随时间变化的相位差对应于两个超导体之间的电势差。在RQL电路中，在一个示例中，SIS类型的结可以是超导回路的一部分。当两个超导体之间的电势差在相位变化的一个循环内相对于时间被积分时，通过回路的磁通量改变单量子磁通量的整数倍。与单量子磁通量相关联的电压脉冲被称为单通量量子(SFQ)脉冲。作为示例，过阻尼约瑟夫森结可以创建个体单通量量子(SFQ)脉冲。在RQL电路中，每个约瑟夫森结可以是一个或多个超导回路的一部分。跨结的相位差可以通过被施加到回路的磁通量来调制。
包括传输线的各种RQL电路可以通过根据需要由电感器或者其他部件耦合多个约瑟夫森结来形成。SFQ脉冲可以在至少一个时钟的控制下经由这些传输线行进。SFQ脉冲可以是正的或负的。作为示例，当正弦偏置电流被供应到结时，那么正脉冲和负脉冲二者可以在传输线上在相反时钟相位期间向右行进。由于缺少偏压电阻器，因而RQL电路可以有利地具有零静态功耗。另外，RQL电路可以使用交流(AC)电来供电，从而消除地面返回电流。AC电源还可以充当用于RQL电路的稳定的时钟参考信号。在一个示例中，数字数据可以使用一对正和负(往复的)SFQ脉冲来编码。作为示例，逻辑1位可以被编码为在正弦时钟的正和负相位中被生成的SFQ脉冲的往复对。逻辑0位可以通过在时钟循环期间在缺少正/负脉冲对的情况下被编码。正SFQ脉冲可以在时钟的正部分期间到达，而负脉冲可以在时钟的负部分期间到达。
示例性RQL电路的构建块可以包括各种类型的逻辑门。示例性逻辑门包括AND(与)门、OR(或)门、逻辑A与非B(AanB)门和逻辑AND&OR(AndOr)(与或)门。AanB门可以具有两个输入和一个输出(Q)。除非输入脉冲B首先出现，否则输入脉冲A可以传播到输出Q。AndOr门可以具有两个输入和两个输出(Q1和Q2)。第一输入脉冲(输入脉冲A或者输入脉冲B)转到输出Q1并且第二输入脉冲转到输出Q2。这些门的逻辑行为可以基于前面所提到的往复数据编码。作为示例，正脉冲改变感应回路的内部通量状态，但是后面的负脉冲在每个时钟循环擦除内部状态，其进而产生组合逻辑行为。
一般而言，微波信号(例如，SFQ脉冲)可以被用来控制存储器单元的状态。在读取/写入操作期间，字线和位线可以通过经由地址总线到达的SFQ脉冲被选择性地激活。这些脉冲可以进而控制可以向相关存储器单元提供字线和位线电流的字线和位线驱动程序。示例存储器单元可以包括至少一个磁性约瑟夫森结(MJJ)器件。在一个示例中，MJJ器件可以包括至少一个固定磁性层和至少一个自由磁性层。在一个状态中，与自由磁性层相关联的磁极性可以基本上平行于与固定磁性层相关联的磁极性。MJJ器件的该状态可以被称为平行状态。在另一个状态中，与自由磁性层相关联的磁极性可以基本上正交于与固定磁性层相关联的磁极性。MJJ器件的该状态可以被称为反平行状态。通过操纵MJJ器件的磁极性，可以实现存储器单元。示例存储器单元可以包括与第二MJJ器件平行的第一MJJ器件。可以对这两个的组合进行配置，使得在施加适当量的电流偏置和磁通量的情况下，存储器单元可以处于逻辑“1”状态或者处于逻辑“0”状态。在一个示例中，如果存储器单元处于逻辑“1”状态，则在经由字线施加电流的情况下，MJJ可以转变为“电压状态”。被耦合至存储器单元的感测放大器可以将电压感测为代表逻辑“1”状态。逻辑“0”状态可以对应于“基本上零电压状态”，使得在逻辑“0”状态中，不管经由字线施加电流，MJJ可以停留在“基本上零电压状态”中。感测放大器可以将此感测为代表逻辑“0”状态。
存储器单元可以以行和列布置，使得每个行可以由共同通量偏置(例如，读取字线信号)激活并且每个位线可以形成传输线，该传输线可以将电压状态中的存储器单元的输出传播到列的一端处的感测放大器。列中的存储器单元可以由共同电流源串行偏置；例如，通量泵。
图1示出了根据一个示例的存储器系统100的示意图。存储器系统100可以包括以行和列布置的存储器单元阵列102。在一个示例中，阵列102可以是存储器单元(例如，约瑟夫森磁性随机存取(JMRAM)存储器单元)阵列。存储器系统100还可以包括行解码器110，其可以被配置为解码行控制/地址信号。行解码器110还可以被耦合至字线驱动程序112。字线驱动程序112可以包括向存储器单元的子集或全部提供字线读取/写入电流的电路，字线读取/写入电流与用于任何读取或写入操作的所选择的字线相关联。字线驱动程序112可以经由字线114提供这样的电流。字线114可以包括读取字线和写入字线二者。换言之，不同的字线可以被用来向所选择的存储器单元提供电流，以用于读取或写入操作。存储器系统100还可以包括列解码器120，其可以被配置为解码列控制/地址信号。列解码器120还可以被耦合至位线驱动程序122。位线驱动程序122可以包括向存储器单元的子集或全部提供位线读取电流的电路，位线读取电流与用于任何读取或写入操作的所选择的位线相关联。位线驱动程序122可以经由位线124提供这样的电流。位线124可以包括读取位线和写入位线二者。换言之，不同的位线可以被用来向所选择的存储器单元提供电流，以用于读取或写入操作。通过使用行地址和列地址，存储器单元中的任一个可以使用地址来访问。位线(例如，位线124)中的每个位线还可以被耦合至用于感测位线的感测放大器130，以确定存储器单元阵列102中的每一个的逻辑状态。存储器单元阵列102与感测放大器130之间的耦合可以包括射频(RF)传输线。每个列中的存储器单元可以由共同电流源(例如，通量泵)串行地进行电流偏置。如前面所描述的，位线124可以被用来将该电流耦合至列中的存储器单元中的每个存储器单元。如相对于图2所描述的，感测放大器130可以测量位线电流或者位线电压来确定存储器单元的状态。虽然图1示出了以某种方式布置的存储器系统100的特定数目的部件，但是可以存在不同地布置的更多或更少数目的部件。
图2示出了根据一个示例的存储器单元200的示意图。在一个示例中，存储器单元200可以包括第一磁性约瑟夫森结(MJJ)器件220和第二磁性约瑟夫森结(MJJ)器件222。存储器单元200还可以包括两个电感器216和218。在一个示例中，MJJ 220和MJJ 222可以形成读出超导量子干涉器件(SQUID)。
继续参考图2，存储器单元200可以被耦合至用于执行各种存储器操作的字线和位线，各种存储器操作包括例如读取操作和写入操作。作为示例，用于执行读取操作的读取字线(RWL)可以被耦合至存储器单元200。用于执行写入操作的写入字线(WWL)可以被耦合至存储器单元200。另外，用于执行读取操作的读取位线(RBL)可以被耦合至存储器单元200。用于执行写入操作的写入位线(WBL)也可以被耦合至存储器单元200。字线中的每个字线可以是图1的字线114之一。类似地，位线中的每个位线可以是图1的位线124之一。电感器216和218可以被耦合至读取位线(RBL)，如在图2中所示。存储器单元200还可以包括用于耦合读取字线(RWL)的电感器236和238，如在图2中所示。写入位线(WBL)还可以被用来形成耦合器240，其可以更改MJJ器件220的自由磁性层的磁极性。附加地，如在图2中所示，写入字线(WWL)还可以被用来形成耦合器250，其可以更改MJJ器件220的自由磁性层的磁极性。在写入操作期间，电流可以经由WBL和WWL被耦合至MJJ器件220。取决于电流流动通过WBL和WWL的方向，组合的写入电流可以生成磁场，以将MJJ器件220的二进制值设置为逻辑“1”或者逻辑“0”。被存储在存储器单元200中的二进制值可以通过在RBL和RWL上供应读电流来读取。MJJ 224可以充当参考。
写入位线可以被磁性地耦合至MJJ 220。在一个示例中，与MJJ 220耦合可以使得由MJJ 220和MJJ 222的磁性势垒层中的至少一个生成的磁场可以通过施加局部读取字线电流并且通过施加局部位线电流来改变。在一个示例中，MJJ 220中的每个MJJ可以处于第一状态(例如，对应于至少一个自由磁性层的磁化的第一配置)和第二状态(例如，对应于至少一个自由磁性层的磁化的第二配置)，其中磁化的第一配置可以基本上与磁化的第二配置不同。在一个示例中，MJJ 220可以在由固定磁性层生成的磁场和由自由磁性层生成的磁场彼此相对时处于一个状态。在一个示例中，该状态可以是MJJ 220的“零状态”。MJJ 220可以在由自由磁性层生成的磁场和由固定磁性层生成的磁场彼此支持时处于不同的状态。在一个示例中，该状态可以是“π状态”。在该“π状态”中，MJJ 220可以施加通量，使得在经由电感器236和238施加字读取电流的情况下，归因于通过MJJ 220并且通过将字读取电流耦合至电感器216和218而被生成的通量的感应电流可以与在节点A处所施加的位读取电流组合，以将存储器单元触发到电压状态中。该电压可以沿着读取位线生成电流，其可以充当具有一定阻抗的传输线。该电流可以使用感测放大器来感测。
继续参考图2，在读取操作期间，读取字线(RWL)和读取位线(RBL)可以从相应驱动程序接收电流(例如，图1的字线驱动程序112和位线驱动程序122)。在一个示例中，读取字线(RWL)可以被耦合至电感器236和电感器238。虽然图2示出电感器236和238作为分立部件，但是其可能不是分立部件，因为电感可以从被用来制造存储器单元200的材料层的布置导出。在一个示例中，读取位线(RBL)可以被直接耦合至存储器单元200并且提供本地位线电流。在一个状态(例如，π状态)中，MJJ 220可以向由MJJ形成的读出SQUID提供通量偏置。在读取操作期间，来自MJJ 220的通量偏置可以添加到由流动通过本地读取字线的电流生成的通量，从而使读出SQUID转换到电压状态。在第二状态(例如，零状态)中，MJJ 220可以不向读出SQUID提供任何通量偏置。作为流动通过本地读取字线的电流的结果而被生成的通量可能不足以将读出SQUID驱动到电压状态中。存储器单元200的输出电压、电流或者任何其他参数中的改变可以使用感测放大器(例如，图1的感测放大器130)来感测。在一个示例中，在由感测放大器放大之后，电流脉冲的存在或者缺失可以确定存储器单元200的状态作为逻辑“0”或者逻辑“1”。作为示例，逻辑“1”状态可以对应于“电压状态”，其中被耦合至存储器单元的感测放大器可以将电压感测为代表逻辑“1”状态。逻辑“0”状态可以对应于“基本上零电压状态”，使得感测放大器可以将此感测为代表逻辑“0”状态。在该示例中，存储器单元200的电压取决于经由读取字线(RWL)施加电流。图2中所示的节点A和B可以被视为射频传输线的终端。存储器单元200的阻抗可以基于电感(L)、从节点A到节点B并且通过存储器单元200相对于接地的电容(C)使用等式：来确定。虽然图2示出了以某种方式布置的存储器单元200的特定数目的部件，但是可以存在不同地布置的更多或更少数目的部件。
图3示出了根据一个示例的磁性约瑟夫森结(MJJ)器件300。在一个示例中，图2的MJJ器件220和MJJ器件224可以被配置为MJJ器件300。在该示例中，MJJ器件300可以包括导电层302和另一导电层304，如在图3中所示。在该示例中，导电层302和导电层304可以使用铌来形成。在该示例中，这些导电层中的每个导电层的厚度可以是100埃至500埃。MJJ器件300还可以包括非磁性层320，其可以被夹在自由磁性层310与固定磁性层312之间。因此，在该示例中，自由磁性层310可以被形成在非磁性层320上方并且固定磁性层312可以被形成在非磁性层320下方。在这些层中的任何层之间可以存在中间层。术语以上和以下仅被用来指示自由磁性层310在非磁性层320的一侧、并且固定磁性层312被形成在非磁性层320的另一侧。这些术语不暗示创建这些层的特定次序。换言之，在本公开的上下文中，以上可以意味着以下并且以下可以意味着以上。
在一个示例中，自由磁性层310可以具有非常软的磁性特性以允许响应于小磁场来切换磁化方向。作为示例，在液氦温度下，自由磁性层310可以具有低于350emu/cc的饱和磁化、小于10奥斯特的矫顽性值和小于20奥斯特的各向异性场值。自由磁性层310可以包括掺杂有钒、锆、钼或铪中的至少一个的第一磁性合金。作为示例，自由磁性层310可以包括掺杂合金V20(Ni75Fe25)80。因此，自由磁性层310可以包括掺杂有钒(V)的镍铁(Ni-Fe)合金。钒可以具有20原子百分比的浓度并且Ni-Fe合金可以具有80原子百分比的浓度。在Ni-Fe合金内，Ni可以具有75原子百分比的浓度并且Fe可以具有25原子百分比的浓度。在一个示例中，钒可以具有1-40原子百分比之间的范围内的浓度并且Ni-Fe合金可以具有60-99原子百分比之间的范围内的浓度。在Ni-Fe合金内，Ni的浓度可以在75原子百分比至95原子百分比之间变化并且Fe的浓度可以在5原子百分比至25原子百分比之间变化。在一个示例中，自由磁性层310可以在厚度方面是15埃。在该示例中，固定磁性层312可以使用未掺杂的磁性合金来形成。在另一示例中，固定磁性层312可以具有比自由磁性层310更低的掺杂量。在一个示例中，固定磁性层312可以具有比用于自由磁性层310的滞后作用更大的滞后作用。固定磁性层312还可以具有与自由磁性层310相比较更大的矫顽性值(HC)。固定磁性层312还可以具有大的矩形比(剩余磁化(MR)/饱和磁化(MS)比)。固定磁性层312的厚度可以被选择以使得MJJ器件能够在“零状态”与“π状态”之间转换。作为示例，固定磁性层312可以包括掺杂合金V10(Ni80Fe20)90。因此，固定磁性层312可以包括掺杂有钒的Ni-Fe合金。钒可以具有10原子百分比的浓度并且Ni-Fe合金可以具有90原子百分比的浓度。在Ni-Fe合金内，Ni可以具有80原子百分比的浓度并且Fe可以具有20原子百分比的浓度。在一个示例中，固定磁性层312可以在厚度方面是25埃。一般而言，磁性层可以具有10埃至25埃的厚度。磁性合金可以是Ni-Co合金、Fe-Co合金或者Co-Ni-Fe合金。在另一示例中，磁性层可以包括掺杂有锆(Zr)的Ni-Fe合金(诸如Zrz(Ni80Fe20)1-z)，其中锆的浓度可以在2原子百分比至20原子百分比之间的范围内变化。在其他示例中，磁性层可以包括掺杂有钼或铪的Ni-Fe合金。非磁性层320可以包括以下各项中的至少一项：钒(V)、钼(Mo)、铜(Cu)、铝(A1)、钽(Ta)或铬(Cr)。相对于图3所描述的层中的任一个可以使用物理气相沉积(PVD)技术(诸如溅射)来形成。虽然图3示出了以某种方式布置的MJJ器件300的特定数目的层，但是可以存在不同地布置的更多或更少的层。
图4示出了根据一个示例的MJJ器件400。在一个示例中，图2的MJJ器件220和MJJ器件224可以被配置为MJJ器件400。在该示例中，MJJ器件400可以包括导电层402和另一导电层404，如在图4中所示。在该示例中，导电层402和导电层404可以使用铌来形成。在该示例中，这些导电层中的每个导电层的厚度可以是100埃到500埃。MJJ器件400可以包括两个自由磁性层410和412，如在图4中所示。MJJ器件400还可以包括两个固定磁性层414和416。MJJ器件400还可以包括非磁性层420，其可以被夹在自由磁性层412与固定磁性层414之间。因此，在该示例中，自由磁性层410和412可以被形成在非磁性层420上方并且固定磁性层414和416可以被形成在非磁性层420下方。在这些层中的任何层之间可以存在中间层。术语以上和以下仅被用来指示自由磁性层410和412在非磁性层420的一侧并且固定磁性层414和416被形成在非磁性层420的另一侧。这些术语不暗示创建这些层的特定次序。换言之，在本公开的上下文中，以上可以意味着以下并且以下可以意味着以上。
在一个示例中，自由磁性层410和412可以具有非常软的磁性特性以允许响应于小磁场来切换磁化方向。作为示例，在液氦温度下，自由磁性层410和412可以具有低于350emu/cc的饱和磁化、小于10奥斯特的矫顽性值和小于20奥斯特的各向异性场值。自由磁性层410和412可以包括掺杂合金V20(Ni75Fe25)80。因此，自由磁性层410和412可以包括掺杂有钒(V)的镍铁(Ni-Fe)合金。钒可以具有20原子百分比的浓度并且Ni-Fe合金可以具有80原子百分比的浓度。在Ni-Fe合金内，Ni可以具有75原子百分比的浓度并且Fe可以具有25原子百分比的浓度。在一个示例中，钒可以具有1-40原子百分比的浓度并且Ni-Fe合金可以具有60-99原子百分比的浓度。在Ni-Fe合金内，Ni可以具有75原子百分比至95原子百分比之间的浓度并且Fe可以具有5原子百分比至25原子百分比之间的浓度。在一个示例中，自由磁性层410和412中的每一个可以在厚度方面是15埃。在该示例中，固定磁性层414和416可以使用未掺杂的磁性合金来形成。在另一示例中，固定磁性层414和416可以具有比自由磁性层410和412更低的掺杂量。在一个示例中，每个固定磁性层414和416可以具有比用于自由磁性层410和412的滞后作用更大的滞后作用。固定磁性层414和416还可以具有与自由磁性层410和412相比较更大的矫顽性值(HC)。固定磁性层414和416还可以具有大的矩形比(剩余磁化(MR)/饱和磁化(MS)比)。固定磁性层414和416的厚度可以被选择以使得MJJ器件能够“零状态”与“π状态”之间转换。作为示例，固定磁性层414和416可以包括掺杂合金V10(Ni80Fe20)90。因此，固定磁性层414和416可以包括掺杂有钒的Ni-Fe合金。钒可以具有10原子百分比的浓度并且Ni-Fe合金可以具有90原子百分比的浓度。在Ni-Fe合金内，Ni可以具有80原子百分比的浓度并且Fe可以具有20原子百分比的浓度。在一个示例中，固定磁性层中的每个固定磁性层可以在厚度方面是25埃。一般而言，磁性层可以具有10埃至25埃的厚度。磁性合金可以是Ni-Co合金、Fe-Co合金或者Co-Ni-Fe合金。在另一示例中，磁性层可以包括掺杂有锆(Zr)的Ni-Fe合金(Zrz(Ni80Fe20)1-z)，其中锆可以具有2原子百分比至20原子百分比之间的浓度。在其他示例中，磁性层可以包括掺杂有钼或铪的Ni-Fe合金。非磁性层420可以包括以下各项中的至少一项：钒(V)、钼(Mo)、铜(Cu)、铝(A1)、钽(Ta)或铬(Cr)。相对于图4所描述的层中的任一个可以使用物理气相沉积(PVD)技术(诸如溅射)来形成。虽然图4示出了以某种方式布置的MJJ器件400的特定数目的层，但是可以存在不同地布置的更多或更少的层。
图5示出了根据一个示例的针对具有自由磁性层中的不同浓度的钒、镍和铁的MJJ器件(例如，MJJ器件300和400)的滞后曲线。滞后曲线中的每个滞后曲线示出了响应于液氦温度下的所施加的磁场(H)的自由磁性层的磁化(M)中的改变。如在曲线510、520、530、540、550和560中的每个曲线所示，选择掺杂物和镍铁合金的浓度，使得用于MJJ器件的自由磁性层的饱和磁化(MS)的范围在50emu/cc至400emu/cc之间的范围内。备选地，换言之，用于MJJ器件的自由磁性层的饱和磁化在50kA/m至400kA/m之间的范围内。另外，在曲线中的每个曲线中，矫顽性(HC)值小于10奥斯特。曲线510、520和530示出了具有在镍铁合金中被设置为10原子百分比的钒的浓度的磁化中的改变。曲线510示出了包括V10(Ni80Fe20)90的自由磁性层的磁化中的改变。在这种情况下，自由磁性层的饱和磁化近似地是400emu/cc。曲线520示出了包括V10(Ni85Fe15)90的自由磁性层的磁化中的改变。在这种情况下，自由磁性层的饱和磁化近似地是350emu/cc。曲线520示出了包括V10(Ni90Fe10)90的自由磁性层的磁化中的改变。在这种情况下，自由磁性层的饱和磁化近似地是200emu/cc。曲线540、550和560示出了具有在镍铁合金中被设置为15原子百分比的钒的浓度的磁化中的改变。曲线540示出了包括V15(Ni80Fe20)85的自由磁性层的磁化中的改变。在这种情况下，自由磁性层的饱和磁化近似地是350emu/cc。曲线550示出了包括V15(Ni85Fe15)85的自由磁性层的磁化中的改变。在这种情况下，自由磁性层的饱和磁化近似地是200emu/cc。曲线560示出了包括V15(Ni90Fe10)85的自由磁性层的磁化中的改变。在这种情况下，自由磁性层的饱和磁化近似地是100emu/cc。这些掺杂合金的组合中的任一个可以被用来形成先前所讨论的MJJ器件的自由磁性层。
图6示出了根据一个示例的包括被耦合至存储器620(例如，图1的存储器系统100)的处理器610的计算系统600。处理器610可以以如前面所解释的方式对存储器620执行读取或者写入操作。附加地，处理器610和存储器620可以连同其他基于超导逻辑的器件一起被使用。一般而言，在低温环境中操作并且要求指令或者数据的存储的任何超导器件可以包括存储器620。此外，处理器610不需要在低温环境中；相反，其可以在非低温温度下操作。在该示例中，存储器620可以在分离的低温环境中、并且可以经由连接器以可以维持低温环境的方式被耦合至处理器610。存储器620可以被用作数据中心中的存储装置的一部分，以用于递送基于云的服务(诸如软件即服务、平台即服务或者其他服务)。
总而言之，本公开涉及包括磁性约瑟夫森结(MJJ)器件的存储器单元。MJJ器件可以至少包括：第一层，其被形成在第二层上方；和第三层，其被形成在第二层下方，其中第一层是自由磁性层，第二层是非磁性层，其中第三层是固定磁性层。自由磁性层可以包括掺杂有钒、锆、钼或铪中的至少一个的磁性合金，并且固定磁性层可以包括未掺杂的磁性合金。磁性合金可以包括以下各项中的至少一项：镍铁合金、镍钴合金、铁钴合金或者钴镍铁合金。自由磁性层可以包括仅掺杂有钒的磁性合金。钒的浓度可以在掺杂有仅钒的磁性合金的5原子百分比至40原子百分比的范围内。自由磁性层可以包括仅掺杂有锆的磁性合金。锆的浓度可以在掺杂有仅锆的磁性合金的2原子百分比至20原子百分比的范围内。非磁性层可以包括以下各项中的至少一项：钒、钼、铜、铝、钽或铬。
存储器单元可以被配置为处于第一磁化状态或者第二磁化状态，并且其中第一磁化状态可以对应于自由磁性层的磁化的第一配置、并且第二磁化状态可以对应于自由磁性层的磁化的第二配置，其中自由磁性层的磁化的第一配置可以对应于平行于固定磁性层的磁场的第一磁场、并且自由磁性层的磁化的第二配置可以对应于反平行于固定磁性层的磁场的第二磁场。存储器单元还可以包括：第四层，其被形成在第一层上方；和第五层，其被形成在第三层下方，其中第四层和第五层中的每一个可以包括铌。
在另一方面中，本公开涉及包括磁性约瑟夫森结(MJJ)器件的存储器单元。MJJ器件可以包括：第一层，其被形成在第二层上方；和第三层，其被形成在第二层下方。第一层可以是自由磁性层；第二层可以是非磁性层；并且第三层可以是固定磁性层。自由磁性层可以包括仅掺杂有钒的镍铁合金，其中钒的浓度可以在5原子百分比至20原子百分比之间的范围内。固定磁性层可以包括仅掺杂有钒的镍铁合金，其中钒的浓度可以5原子百分比至10原子百分比之间。非磁性层可以包括以下各项中的至少一项：钒、钼、铜、铝、钽或铬。存储器单元可以被配置为处于第一磁化状态或者第二磁化状态，并且其中第一磁化状态可以对应于自由磁性层的磁化的第一配置并且第二磁化状态可以对应于自由磁性层的磁化的第二配置，其中自由磁性层的磁化的第一配置可以对应于平行于固定磁性层的磁场的第一磁场并且自由磁性层的磁化的第二配置可以对应于反平行于固定磁性层的磁场的第二磁场。自由磁性层可以具有10埃至25埃之间的厚度。固定磁性层可以具有10埃至25埃之间的厚度。存储器单元还可以包括：第四层，其被形成在第一层上方；和第五层，其被形成在第三层下方，其中第四层和第五层中的每一个可以包括铌。
在又一方面中，本公开涉及包括磁性约瑟夫森结(MJJ)器件的存储器单元。MJJ器件可以至少包括：(1)第一层和第二层，其被形成在第三层上方；和(2)第四层和第五层，其被形成在第三层下方。第一层和第二层中的每一个可以是自由磁性层；第三层可以是非磁性层；并且第四层和第五层中的每一个可以是固定磁性层。自由磁性层中的每个自由磁性层可以包括掺杂有钒、锆、钼或铪中的至少一个的磁性合金。固定磁性层中的每个固定磁性层可以包括未掺杂的第二磁性合金。磁性合金可以包括以下各项中的至少一项：镍铁合金、镍钴合金、铁钴合金或者钴镍铁合金。自由磁性层可以包括仅掺杂有钒的磁性合金。钒的浓度可以在仅掺杂有钒的磁性合金的5原子百分比至40原子百分比的范围内。自由磁性层可以包括仅掺杂有锆的磁性合金。锆的浓度可以在掺杂有仅锆的磁性合金的2原子百分比至20原子百分比的范围内。非磁性层可以包括以下各项中的至少一项：钒、钼、铜、铝、钽或铬。
应当理解，本文中所描绘的方法、模块和部件仅是示例性的。备选地或者另外，可以至少部分地由一个或多个硬件逻辑部件执行本文所描述的功能。例如并且非限制，可以被使用的说明性类型的硬件逻辑部件包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑器件(CPLD)等。在抽象但是仍然明确的意义上，实现相同功能的部件的任何布置被有效地“关联”，使得期望的功能被实现。因此，在本文中被组合为实现特定功能的任何两个部件可以被看作彼此“相关联”，使得期望的功能被实现而不管架构或者中间部件。同样地，如此相关联的任何两个部件还可以被视为“被可操作地连接”、或者“被耦合”至彼此以实现期望的功能。
与在本公开中所描述的示例相关联的功能还可以包括被存储在非暂态介质中的指令。如本文所使用的术语“非暂态介质”指代存储使得机器(诸如处理器610)以特定的方式操作的数据和/或指令的任何介质。示例性非暂态介质包括非易失性介质和/或易失性介质。非易失性介质包括例如硬盘、固态驱动器、磁盘或者磁带、光盘或者磁带、闪速存储器、EPROM、NVRAM、PRAM或者其他这样的介质或者这样的介质的联网版本。易失性介质包括例如动态存储器，诸如DARM、SRAM、高速缓存或者其他这样的介质。非暂态介质与传输介质不同，但是可以结合传输介质被使用。传输介质被用于向或从机器传递数据和/或指令。示例性传输介质包括同轴电缆、光纤电缆、铜线和无线介质(诸如无线电波)。
此外，本领域的技术人员将认识到，上述操作的功能之间的边界仅是说明性的。多个操作的功能可以被组合为单个操作，和/或单个操作的功能可以被分布在附加操作中。而且，备选实施例可以包括特定操作的多个实例，并且操作的次序可以在各种其他实施例中被更改。
虽然本公开提供特定示例，但是在不脱离如下面权利要求中所阐述的本公开的范围的情况下，可以做出各种修改和改变。相应地，说明书和附图将以说明性而不是限制性意义来考虑，并且所有这样的修改旨在被包括在本公开的范围内。相对于特定示例在本文中所描述的任何益处、优点或者问题的解决方案不旨在被解释为任何或全部权利要求的关键的、所要求的或基本特征或元素。
此外，如本文所使用的术语“一(a)”或“一个(an)”被定义为一个或多于一个。而且，权利要求中的介绍性短语(诸如“至少一个”和“一个或多个”)的使用不应当被解释为暗示即使当相同权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词“一”或“一个”时，通过不定冠词“一”或“一个”引入另一权利要求元素也将包含这样的引入的权利要求元素的任何特定权利要求限于包含仅一个这样的元素的发明。同样的情况适用于定冠词的使用。
除非另有说明，否则诸如“第一”和“第二”的术语被用来任意地在这样的术语描述的元素之间进行区分。因此，这些术语不必旨在指示这样的元素的时间优先级或者其他优先级。

Claims (15)

1.一种存储器单元，包括：
磁性约瑟夫森结(MJJ)器件，所述磁性约瑟夫森结器件至少包括：第一层，所述第一层被形成在第二层上方；第三层，所述第三层被形成在所述第二层下方，其中所述第一层是自由磁性层，所述第二层是非磁性层，其中所述第三层是固定磁性层，其中所述自由磁性层包括掺杂有以下各项中的至少一项的磁性合金：钒、锆、钼或铪，并且其中所述固定磁性层包括未掺杂的第二磁性合金。
2.根据权利要求1所述的存储器单元，其中所述磁性合金包括以下各项中的至少一项：镍铁合金、镍钴合金、铁钴合金或者钴镍铁合金。
3.根据权利要求1所述的存储器单元，其中所述自由磁性层包括仅掺杂有钒的所述磁性合金。
4.根据权利要求1所述的存储器单元，其中所述钒的浓度在仅掺杂有钒的所述磁性合金的5原子百分比至40原子百分比的范围内。
5.根据权利要求1所述的存储器单元，其中所述自由磁性层包括仅掺杂有锆的所述磁性合金。
6.根据权利要求1所述的存储器单元，其中所述锆的浓度在仅掺杂有锆的所述磁性合金的2原子百分比至20原子百分比的范围内。
7.根据权利要求1所述的存储器单元，其中所述非磁性层包括以下各项中的至少一项：钒、钼、铜、铝、钽或铬。
8.根据权利要求1所述的存储器单元，其中所述存储器单元被配置为处于第一磁化状态或者第二磁化状态，并且其中所述第一磁化状态对应于所述自由磁性层的磁化的第一配置，并且所述第二磁化状态对应于所述自由磁性层的磁化的第二配置，其中所述自由磁性层的所述磁化的所述第一配置对应于平行于所述固定磁性层的磁场的第一磁场，并且所述自由磁性层的所述磁化的所述第二配置对应于反平行于所述固定磁性层的所述磁场的第二磁场。
9.根据权利要求1所述的存储器单元，还包括：第四层，所述第四层被形成在所述第一层上方；和第五层，所述第五层被形成在所述第三层下方，其中所述第四层和所述第五层中的每一个包括铌。
10.一种存储器单元，包括：
磁性约瑟夫森结(MJJ)器件，所述磁性约瑟夫森结器件至少包括：第一层，所述第一层被形成在第二层上方；和第三层，所述第三层被形成在所述第二层下方，其中所述第一层是自由磁性层，所述第二层是非磁性层，并且所述第三层是固定磁性层，其中所述自由磁性层包括仅掺杂有钒的镍铁合金，其中所述钒的浓度在5原子百分比至20原子百分比之间的范围内，其中所述固定磁性层包括仅掺杂有钒的镍铁合金，并且其中所述钒的浓度在5原子百分比至10原子百分比之间的范围内。
11.根据权利要求10所述的存储器单元，其中所述非磁性层包括以下各项中的至少一项：钒、钼、铜、铝、钽或铬。
12.根据权利要求10所述的存储器单元，其中所述存储器单元被配置为处于第一磁化状态或者第二磁化状态，并且其中所述第一磁化状态对应于所述自由磁性层的磁化的第一配置，并且所述第二磁化状态对应于所述自由磁性层的磁化的第二配置，其中所述自由磁性层的所述磁化的所述第一配置对应于平行于所述固定磁性层的磁场的第一磁场，并且所述自由磁性层的所述磁化的所述第二配置对应于反平行于所述固定磁性层的所述磁场的第二磁场。
13.根据权利要求10所述的存储器单元，其中所述自由磁性层具有10埃至25埃之间的厚度。
14.根据权利要求13所述的存储器单元，其中所述固定磁性层具有10埃至25埃之间的厚度。
15.根据权利要求10所述的存储器单元，还包括：第四层，所述第四层被形成在所述第一层上方；和第五层，所述第五层被形成在所述第三层下方，其中所述第四层和所述第五层中的每一个包括铌。
CN201780044204.7A 2016-07-24 2017-07-20 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元 Active CN109478590B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/218,031 US9972380B2 (en) 2016-07-24 2016-07-24 Memory cell having a magnetic Josephson junction device with a doped magnetic layer
US15/218,031 2016-07-24
PCT/US2017/042951 WO2018022385A1 (en) 2016-07-24 2017-07-20 Memory cell having a magnetic josephson junction device with doped magnetic alloy layer

Publications (2)

Publication Number Publication Date
CN109478590A true CN109478590A (zh) 2019-03-15
CN109478590B CN109478590B (zh) 2022-09-23

Family

ID=59684016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780044204.7A Active CN109478590B (zh) 2016-07-24 2017-07-20 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元

Country Status (4)

Country Link
US (1) US9972380B2 (zh)
EP (1) EP3488476B1 (zh)
CN (1) CN109478590B (zh)
WO (1) WO2018022385A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739010A (zh) * 2019-10-21 2020-01-31 中国科学院上海微系统与信息技术研究所 低温存储单元及存储器件

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157161A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 磁気記憶装置及びその製造方法
US10147484B1 (en) 2017-11-13 2018-12-04 Northrup Grumman Systems Corporation Inverting phase mode logic gates
US10158363B1 (en) 2017-11-13 2018-12-18 Northrop Grumman Systems Corporation Josephson and/or gate
US10756712B2 (en) 2017-11-13 2020-08-25 Northrop Grumman Systems Corporation RQL phase-mode flip-flop
US10171087B1 (en) 2017-11-13 2019-01-01 Northrop Grumman Systems Corporation Large fan-in RQL gates
US10084454B1 (en) 2018-02-01 2018-09-25 Northrop Grumman Systems Corporation RQL majority gates, and gates, and or gates
US10103736B1 (en) 2018-02-01 2018-10-16 Northrop Gumman Systems Corporation Four-input Josephson gates
US10158348B1 (en) 2018-02-01 2018-12-18 Northrop Grumman Systems Corporation Tri-stable storage loops
US10204677B1 (en) * 2018-03-16 2019-02-12 Microsoft Technology Licensing, Llc Superconducting memory system with stacked drivers and differential transformers
US10541024B2 (en) 2018-05-25 2020-01-21 Microsoft Technology Licensing, Llc Memory system with signals on read lines not phase-aligned with Josephson transmission line (JTL) elements included in the write lines
US10546621B2 (en) * 2018-06-20 2020-01-28 Microsoft Technology Licensing, Llc Magnetic josephson junction driven flux-biased superconductor memory cell and methods
US10447278B1 (en) * 2018-07-17 2019-10-15 Northrop Grumman Systems Corporation JTL-based superconducting logic arrays and FPGAs
US10554207B1 (en) 2018-07-31 2020-02-04 Northrop Grumman Systems Corporation Superconducting non-destructive readout circuits
US10615783B2 (en) 2018-07-31 2020-04-07 Northrop Grumman Systems Corporation RQL D flip-flops
US10840259B2 (en) 2018-08-13 2020-11-17 Sandisk Technologies Llc Three-dimensional memory device including liner free molybdenum word lines and methods of making the same
US10650884B2 (en) * 2018-09-04 2020-05-12 Microsoft Technology Licensing, Llc Superconducting memory with josephson phase-based torque
US10818346B2 (en) 2018-09-17 2020-10-27 Northrop Grumman Systems Corporation Quantizing loop memory cell system
US10923646B2 (en) * 2018-11-30 2021-02-16 Microsoft Technology Licensing, Llc Superconducting switch having a persistent and a non-persistent state
US10910544B2 (en) * 2019-02-26 2021-02-02 Microsoft Technology Licensing, Llc Using a magnetic Josephson junction device as a pi inverter
US10879447B2 (en) 2019-03-13 2020-12-29 Northrop Grumman Systems Corporation Repeating alternating multilayer buffer layer
CN110112286B (zh) * 2019-04-23 2021-10-15 中国科学院上海微系统与信息技术研究所 磁性随机存储器的磁隧道结器件
US11024791B1 (en) * 2020-01-27 2021-06-01 Northrop Grumman Systems Corporation Magnetically stabilized magnetic Josephson junction memory cell
US11282557B2 (en) * 2020-06-22 2022-03-22 Micron Technology, Inc. Magnetic cache for a memory device
US11342491B2 (en) 2020-09-28 2022-05-24 Northrop Grumman Systems Corporation Magnetic Josephson junction system
US11444233B1 (en) 2021-03-31 2022-09-13 Northrop Grumman Systems Corporation Josephson magnetic memory cell with ferrimagnetic layers having orthogonal magnetic polarity

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633439A (en) * 1982-07-21 1986-12-30 Hitachi, Ltd. Superconducting read-only memories or programable logic arrays having the same
CN1189934A (zh) * 1995-06-30 1998-08-05 艾利森电话股份有限公司 一种涉及数字信息的装置和方法
US20080225577A1 (en) * 2007-03-09 2008-09-18 Keiji Hosotani Magnetic random access memory, and write method and manufacturing method of the same
US20110267878A1 (en) * 2010-04-30 2011-11-03 Herr Anna Y Josephson Magnetic Random Access Memory System and Method
US20150043273A1 (en) * 2012-05-31 2015-02-12 Ofer Naaman Josephson magnetic memory cell system
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
US20150094207A1 (en) * 2013-10-01 2015-04-02 Northrop Grumman Systems Corporation Phase hysteretic magnetic josephson junction memory cell
US9281057B1 (en) * 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2547588B2 (ja) * 1987-09-09 1996-10-23 新技術事業団 超伝導回路
US5872731A (en) * 1997-10-10 1999-02-16 Trw Inc. Multi-state Josephson memory
US6414870B1 (en) 2000-10-18 2002-07-02 The United States Of America As Represented By The Secretary Of The Navy Magnetoquenched superconductor valve with bilayer ferromagnetic film for uniaxial switching
KR20050048667A (ko) 2002-10-03 2005-05-24 코닌클리케 필립스 일렉트로닉스 엔.브이. 판독전용 자기 메모리장치 엠알오엠
JP2004335931A (ja) 2003-05-12 2004-11-25 Alps Electric Co Ltd Ｃｐｐ型巨大磁気抵抗効果素子
US7356909B1 (en) * 2004-09-29 2008-04-15 Headway Technologies, Inc. Method of forming a CPP magnetic recording head with a self-stabilizing vortex configuration
WO2007013887A2 (en) 2004-10-15 2007-02-01 The Trustees Of Columbia University In The City Of New York Methods of manipulating the relaxation rate in magnetic materials and devices for using the same
JP5077802B2 (ja) * 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
US7505310B2 (en) * 2005-03-14 2009-03-17 Nec Corporation Method of configuring superconducting random access memory, device structure of the same, and superconducting drive circuit
US8497538B2 (en) 2006-05-31 2013-07-30 Everspin Technologies, Inc. MRAM synthetic antiferromagnet structure
US7977668B2 (en) * 2007-05-23 2011-07-12 Northwestern University Multilayer structure with zirconium-oxide tunnel barriers and applications of same
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
WO2009054062A1 (ja) * 2007-10-26 2009-04-30 Canon Anelva Corporation サンドイッチ構造の磁化自由層を有する磁気トンネル接合素子
US20090122450A1 (en) * 2007-11-08 2009-05-14 Headway Technologies, Inc. TMR device with low magnetostriction free layer
US8208288B2 (en) * 2008-03-27 2012-06-26 International Business Machines Corporation Hybrid superconducting-magnetic memory cell and array
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
JP2012015213A (ja) * 2010-06-29 2012-01-19 Sony Corp 記憶素子、記憶素子の製造方法、及び、メモリ
US9082951B2 (en) * 2011-02-16 2015-07-14 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
US8971977B2 (en) 2011-01-17 2015-03-03 Hypres, Inc. Superconducting devices with ferromagnetic barrier junctions
US20120302446A1 (en) 2011-01-26 2012-11-29 Ryazanov Valery V Josephson magnetic switch
US8592927B2 (en) * 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
FR2989211B1 (fr) * 2012-04-10 2014-09-26 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US8923038B2 (en) * 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) * 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9082872B2 (en) * 2013-01-02 2015-07-14 Headway Technologies, Inc. Magnetic read head with MR enhancements
WO2014197095A2 (en) 2013-03-14 2014-12-11 Andrew Bleloch Flux latching superconducting memory
US9368714B2 (en) * 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
KR102124361B1 (ko) * 2013-11-18 2020-06-19 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
US9831419B2 (en) * 2015-07-13 2017-11-28 Western Digital Technologies, Inc. Magnetoresistive device with laminate insertion layer in the free layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633439A (en) * 1982-07-21 1986-12-30 Hitachi, Ltd. Superconducting read-only memories or programable logic arrays having the same
CN1189934A (zh) * 1995-06-30 1998-08-05 艾利森电话股份有限公司 一种涉及数字信息的装置和方法
US20080225577A1 (en) * 2007-03-09 2008-09-18 Keiji Hosotani Magnetic random access memory, and write method and manufacturing method of the same
US20110267878A1 (en) * 2010-04-30 2011-11-03 Herr Anna Y Josephson Magnetic Random Access Memory System and Method
US20150043273A1 (en) * 2012-05-31 2015-02-12 Ofer Naaman Josephson magnetic memory cell system
US20150094207A1 (en) * 2013-10-01 2015-04-02 Northrop Grumman Systems Corporation Phase hysteretic magnetic josephson junction memory cell
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
US9281057B1 (en) * 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NIEDZIELSKI B M , GINGRICH E C , LOLOEE R , ET AL.: "S/F/S Josephson junctions with single-domain ferromagnets for memory applications", 《SUPERCONDUCTOR SCIENCE & TECHNOLOGY》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739010A (zh) * 2019-10-21 2020-01-31 中国科学院上海微系统与信息技术研究所 低温存储单元及存储器件
CN110739010B (zh) * 2019-10-21 2021-05-11 中国科学院上海微系统与信息技术研究所 低温存储单元及存储器件

Also Published As

Publication number Publication date
EP3488476A1 (en) 2019-05-29
US20180025775A1 (en) 2018-01-25
EP3488476B1 (en) 2021-12-08
WO2018022385A1 (en) 2018-02-01
US9972380B2 (en) 2018-05-15
CN109478590B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
CN109478590A (zh) 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
Barla et al. Spintronic devices: a promising alternative to CMOS devices
US10923646B2 (en) Superconducting switch having a persistent and a non-persistent state
CN103392245B (zh) 可写入的磁性元件
CN100452233C (zh) 自旋注入磁随机存取存储器及写入方法
CN112313746B (zh) 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法
CN108352180A (zh) 具有电感分流器的约瑟夫森磁性随机存取存储器
KR100862183B1 (ko) 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
US10650884B2 (en) Superconducting memory with josephson phase-based torque
US11211117B2 (en) Ferrimagnetic/ferromagnetic exchange bilayers for use as a fixed magnetic layer in a superconducting-based memory device
CN101770804B (zh) 一种磁性随机存储器、磁性逻辑器件和自旋微波振荡器
CN103151454A (zh) 存储元件和存储设备
CN104662686A (zh) 存储元件、存储装置和磁头
CN105684178A (zh) 基于自旋力矩转移的磁性随机存取储存器（stt-mram）和磁头
EP3766069B1 (en) Superconducting memory system with stacked drivers and differential transformers
US11342491B2 (en) Magnetic Josephson junction system
CN113474839B (zh) 使用磁约瑟夫森结器件作为π反相器
Kent et al. Annular spin-transfer memory element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant