CN108352180A - 具有电感分流器的约瑟夫森磁性随机存取存储器 - Google Patents

Abstract

一种存储器系统包括耦合到行中的存储器单元的字线和耦合到列中的存储器单元的位线。每个存储器单元包括存储器存储元件，该存储器存储元件包括约瑟夫森结，该约瑟夫森结被配置为响应于将字线电流施加到约瑟夫森结而处于第一状态或第二状态。通过将位线电流施加到位线来对至少一个存储器存储元件执行读取操作。与至少一个存储器存储元件并联耦合的至少一个电感分流器被配置为：在读取操作之后，移除提供给至少一个存储器存储元件的位线电流的至少实质部分，而不需要移除在读操作期间施加到位线的位线电流的全部。

Description

具有电感分流器的约瑟夫森磁性随机存取存储器

背景技术

在电子设备中使用的基于半导体的集成电路(诸如随机存取存储器)包括基于互补金属氧化物半导体(CMOS)技术的数字电路。但是，CMOS技术在设备尺寸方面正在达到其极限。另外，即使在没有访问基于CMOS的存储器时，这些存储器中的泄漏电流也会导致高功耗。

例如，数据中心中的服务器越来越消耗大量的功率。功率的消耗部分是来自能量耗散的功率损失的结果，即使在CMOS电路不活跃时也是如此。这是因为即使诸如随机存取存储器之类的电路不活跃并且不消耗任何动态功率时，由于需要维持CMOS晶体管的状态，所以它们仍然消耗功率。另外，由于CMOS电路使用DC电压来供电，因此即使CMOS电路不活跃时，也存在一定量的电流泄漏。因此，即使当这样的电路没有处理操作时(例如读/写)，不仅由于需要维持CMOS晶体管的状态而且还由于电流泄漏，浪费了一定量的功率。

对基于CMOS技术的存储器的替代方法是基于超导逻辑的存储器。

发明内容

在一个示例中，本公开涉及一种存储器系统，包括：以行和列布置的存储器单元阵列。该存储器系统还包括：(1)第一组字线，其中所述第一组字线中的每一个耦合到至少一行中的第一多个存储器单元；以及(2)第一组位线，其中所述第一组位线中的每一个耦合到至少一列中的第二多个存储器单元。所述第一多个存储器单元中的每一个与所述第二多个存储器单元中的每一个还可以包括：至少一个存储器存储元件，其包括至少一个约瑟夫森结，该约瑟夫森结被配置为响应于经由所述第一组字线中的至少一个将字线电流施加到至少一个约瑟夫森结，而处于第一状态或第二状态。通过将位线电流施加到所述第一组位线中的至少一个，可以对至少一个存储器存储元件执行读取操作。第一多个存储器单元中的每一个以及第二多个存储器单元中的每一个还可以包括至少一个电感分流器，其与所述至少一个存储器存储元件并联耦合，其中所述电感分流器被配置为：在所述读取操作之后，移除提供给所述至少一个存储器存储元件的位线电流的至少实质部分，而不需要移除在读取操作期间施加到所述第一组位线中的至少一个的位线电流的全部。

在另一方面，提供了一种存储器系统中的方法，所述存储器系统包括：以行和列布置的存储器单元阵列；第一组字线，其中所述第一组字线中的每一个耦合到至少一行中的第一多个存储器单元；第一组位线，其中所述第一组位线中的每一个耦合到至少一列中的第二多个存储器单元，其中第一多个存储器单元中的每一个以及第二多个存储器单元中的每一个可以包括至少一个存储器存储元件，其包括至少一个约瑟夫森结，该约瑟夫森结包括磁屏障层。所述方法可以包括：响应于施加到所述第一组位线中的至少一个的第一位线电流和施加到所述第一组字线中的至少一个的第一字线电流，执行第一读取操作。所述方法还可以包括：使用与所述至少一个存储器存储元件并联耦合的电感分流器，移除在第一读取操作期间提供给所述至少一个存储器存储元件的第一位线电流的至少实质部分，而不需要移除在读取操作期间施加到所述第一组位线中的至少一个的第一位线电流的全部。

在又一方面，提供了一种存储器系统，其包括以行和列布置的存储器单元阵列。该存储器系统还可以包括：(1)第一组字线，其中所述第一组字线中的每一个耦合到至少一行中的第一多个存储器单元；以及(2)第一组位线，其中所述第一组位线中的每一个耦合到至少一列中的第二多个存储器单元。所述第一多个存储器单元中的每一个与所述第二多个存储器单元中的每一个还可以包括：至少一个存储器存储元件，其包括至少一个约瑟夫森结，该约瑟夫森结包括至少一个磁屏障层，其中所述至少一个磁屏障层可以被配置为响应于经由所述第一组字线中的至少一个将字线电流施加到所述至少一个约瑟夫森结，而处于第一磁化状态或第二磁化状态。通过将位线电流施加到所述第一组位线中的至少一个，可以对所述至少一个存储器存储元件执行读取操作。该存储器系统还可以包括至少一个电感分流器，其与至少N个存储器存储元件并联耦合，其中N是正整数，并且其中所述电感分流器被配置为：在所述读取操作之后，移除提供给所述至少N个存储器存储元件的位线电流的至少实质部分，而不需要移除在读取操作期间施加到第一组位线中的至少一个的位线电流的全部。

提供本“发明内容”是为了以简化形式介绍将在以下详细描述中进一步描述的概念的选择。本发明内容并非旨在标识所要求保护的主题的关键特征或必要特征，也并非旨在用于限制所要求保护的主题的范围。

附图说明

本公开通过示例的方式进行说明，并且不受附图的限制，在附图中相似的标记表示相似的元件。图中的元件被示出，并且为了简单和清楚起见，这些元件不一定按比例绘制。

图1示出了根据一个示例的存储器系统的图；

图2示出了根据一个示例的存储器单元的图；

图3示出了根据一个示例的存储器系统的一部分；

图4示出了根据一个示例的与存储器系统相关的方法的流程图；

图5示出了与存储器系统相关联的参数随着时间的变化；

图6示出了根据一个示例的具有共享电感分流器的存储器系统的一部分；以及

图7示出了根据一个示例的包括耦合到处理器的存储器的计算系统。

具体实施方式

本公开中描述的示例涉及基于超导逻辑的存储器设备，包括约瑟夫森磁性随机存取存储器(JMRAM)。某些示例还涉及互易量子逻辑(RQL)兼容的JMRAM。与CMOS晶体管不同，RQL电路是使用基于约瑟夫森结的设备的超导体电路。示例性约瑟夫森结可以包括经由阻碍电流的区域耦合的两个超导体。阻碍电流的区域可以是超导体本身的物理狭窄、金属区域或薄绝缘屏障。例如，超导体-绝缘体-超导体(SIS)类型的约瑟夫森结可以被实现为RQL电路的一部分。例如，超导体是在没有电场的情况下能够承载直流电流(DC)的材料。这种材料具有零电阻。诸如铌的示例性超导体具有9.3开氏度的临界温度(Tc)。在低于Tc的温度处，铌是超导的；然而，在高于Tc的温度处，它表现为具有电阻的普通金属。因此，在SIS类型的约瑟夫森结中，超导体可以是铌超导体并且绝缘体可以是Al2O3屏障。在SIS类型的结中，超导电子由量子力学波函数描述。两个超导体之间的超导电子波函数的相位在时间上的变化相位差对应于两个超导体之间的电位差。在一个示例中，在RQL电路中，SIS类型的结可以是超导环路的一部分。当两个超导体之间的电位差相对于时间而在一个相变周期上被积分时，通过环路的磁通量改变单个量子磁通量的整数倍。与单个量子磁通量相关联的电压脉冲被称为单通量量子(SFQ)脉冲。例如，过阻尼约瑟夫森结可以创建个体的单通量量子(SFQ)脉冲。在RQL电路中，每个约瑟夫森结可以是一个或多个超导环路的一部分。跨结的相位差可以通过施加到环路的磁通量来调制。

根据需要，包括传输线的各种RQL电路可以通过由电感器或其他部件耦合多个约瑟夫森结来形成。SFQ脉冲可以在至少一个时钟的控制下经由这些传输线行进。SFQ脉冲可以是正的或负的。例如，当将正弦偏置电流提供给结时，正脉冲和负脉冲都可以在传输线上在相反的时钟相位期间向右行进。由于没有偏置电阻器，所以RQL电路可以有利地具有零静态功耗。另外，RQL电路可以使用交流(AC)电力来供电，由此消除接地返回电流。AC电源也可以用作RQL电路的稳定时钟参考信号。在一个示例中，可以使用一对正负(彼此互逆)SFQ脉冲来编码数字数据。例如，逻辑1位可以被编码为在正弦时钟的正相位和负相位中生成的互逆的一对SFQ脉冲。逻辑0位可以通过在时钟周期期间没有正/负脉冲对而被编码。正SFQ脉冲可以在时钟的正部分期间到达，而负脉冲可以在时钟的负部分期间到达。

示例性RQL电路的构建块可以包括各种类型的逻辑门。示例性逻辑门包括与门、或门、逻辑A与非B(AanB)门以及逻辑与&或(AndOr)门。AanB门具有两个输入和一个输出(Q)。输入脉冲A可以传播到输出Q，除非输入脉冲B先到达。AndOr门可以具有两个输入和两个输出(Q1和Q2)。第一输入脉冲(输入脉冲A或输入脉冲B)进入输出Q1，第二输入脉冲进入输出Q2。这些门的逻辑行为可以基于前面提到的彼此互逆的数据编码。例如，正脉冲会改变感应环路的内部通量状态，但是后面的负脉冲会在每个时钟周期擦除内部状态，从而产生组合逻辑行为。

通常，可以使用微波信号(例如，SFQ脉冲)来控制存储器单元的状态。在读/写操作期间，字线和位线可以通过经由地址总线到达的SFQ脉冲选择性地激活。这些脉冲又可以控制可以向相关存储器单元提供字线电流和位线电流的字线驱动器和位线驱动器。例如，可以使用超导量子干涉设备(SQUID)读出这样的存储器单元。存储器单元可以包括SQUID和磁约瑟夫森结(MJJ)设备，其可以被配置为在施加适当量的电流偏置和磁通量的情况下，存储器单元可以处于逻辑“1”状态或处于逻辑“0”状态。在一个示例中，如果存储器单元处于逻辑“1”状态，则在经由字线施加电流的情况下，SQUID可以转变为“电压状态”。耦合到存储器单元的感测放大器可感测该电压代表逻辑“1”状态。逻辑“0”状态可以对应于“基本上零电压状态”，从而在逻辑“0”状态下，尽管经由字线施加了电流，但SQUID仍可以停留在“基本上零电压状态”。感测放大器可以将其感测为代表逻辑“0”状态。

存储器单元可以以行和列来布置，从而每行可以通过共同的通量偏置(例如，读取字线信号)来激活，并且每个位线可以形成传输线，该传输线可以将处于电压状态的存储器单元的输出传播到位于列的一端处的感测放大器。列中的存储器单元可以通过共同的电流源(例如，磁通泵)被串行偏置。可以使用两种类型的超导量子干涉设备(SQUID)来生成由感测放大器感测的信号。在一个示例中，可以使用非锁存SQUID。当处于逻辑“1”状态时，这些非锁存SQUID可以产生电压，只要施加读取字线信号即可。当读取字线信号被移除时，非锁存SQUID可以恢复到零电压状态。使用非锁存SQUID可能具有一些限制，例如包括由SQUID产生的电压可能受到以下变化的影响：(1)用作SQUID一部分的约瑟夫森结的临界电流，(2)SQUID的电感，(3)施加到存储器单元的通量偏置，以及(4)提供给存储器单元列的偏置电流。物理原理可能会将电压限制在大约200微伏。这又可以将传输线阻抗驱动到大约20欧姆，以确保足够的电流到达感测放大器。较低的阻抗可能需要额外的电容，这又可能增加存储器系统的占地面积，并由此降低存储器的数据存储容量。

为了避免这些限制中的一些，可以在这样的存储器系统中使用第二类型的SQUID。这种SQUID可以是锁存SQUID，它们可能会使用未分流的约瑟夫森结。在被激活时，这种SQUID可能产生大约2.5毫伏的电压。

图1示出了根据一个示例的存储器系统100的图。存储器系统100可以包括以行和列布置的存储器单元阵列102。在一个示例中，阵列102可以是存储器单元(例如约瑟夫森磁性随机存取(JMRAM)存储器单元)阵列。每个存储器单元可以进一步耦合到电感分流器(例如LR-分流器104)。存储器系统100还可以包括行解码器110，其可被配置为对行控制/地址信号进行解码。行解码器110可以进一步耦合到字线驱动器112。字线驱动器112可以包括电路，用以将字线读/写电流提供给与所选字线相关联的存储器单元的子集或全部，以用于任何读或写操作。字线驱动器112可以经由字线114提供这种电流。字线114可以包括读取字线和写入字线两者。换句话说，可以使用不同的字线来为所选存储器单元提供电流以用于读取或写入操作。存储器系统100还可以包括列解码器120，其可以被配置为对列控制/地址信号进行解码。列解码器120可以进一步耦合到位线驱动器122。位线驱动器122可以包括电路，用以将位线读取电流提供到与所选位线相关联的存储器单元的子集或全部,用于进行任何读或写操作。位线驱动器122可以经由位线124提供这种电流。位线124可以包括读取位线和写入位线两者。换句话说，可以使用不同的位线来为所选存储器单元提供电流，以用于读取或写入操作。通过使用行和列地址，可以使用地址来访问任何存储器单元。每个位线(例如，位线124)可进一步耦合到感测放大器130，用于感测位线以确定存储器单元阵列102中的每一个存储器单元的逻辑状态。在存储器单元阵列102与感测放大器130之间的耦合可以包括射频(RF)传输线。每列中的存储器单元可以由共同的电流源(例如，通量泵)串行地电流偏置。如前所述，位线124可以用于将该电流耦合到列中的每个存储器单元。如关于图2进一步描述的，感测放大器130可以测量位线电流或位线电压以确定存储器单元的状态。虽然图1示出了以某种方式布置的存储器系统100的一定数目的部件，但可以存在更多或更少数目的不同布置的部件。

图2示出了根据一个示例的存储器单元200的图。在一个示例中，存储器单元200可以包括存储器存储元件210，存储器存储元件210包括至少一个磁性约瑟夫森结(MJJ)设备220和至少两个约瑟夫森结212和214以及电感器222。在一个示例中，约瑟夫森结212和214中的每一个可以是超导体-绝缘体-超导体(SIS)类型的约瑟夫森结。存储器单元200还可以包括两个电感器216和218。在一个示例中，约瑟夫森结212和214可以形成读出超导量子干涉设备(SQUID)。在一个示例中，MJJ设备220可以是具有与基于单通量量子(SFQ)脉冲的电路兼容的至少两个磁屏障层(例如，铁磁屏障)的超导体。在另一例子中，可以存在两个磁屏障层，其中一个具有固定的磁场，而另一个具有变化的磁场。先前讨论的超导体-绝缘体-超导体(SIS)类型的设备可以被修改为SIS/铁磁-超导体(SIS/FS)类型的设备。此外，在这种MJJ设备中，在该设备的SIS部分中，超导体可以是铌(Nb)超导体，并且绝缘体可以是金属氧化物屏障(例如，Al2O3)。在该设备的FS部分中，超导体可以是铌超导体，并且铁磁屏障可以是钯/铁(Pd/Fe)类型的屏障。其他类型的材料(例如铝)可以与铌一起用于超导体。在一个示例中，SIS/FS类型的设备可以与SIS类型的设备兼容，例如两者可以被组合以创建更复杂的系统，例如图1的存储器系统100。

继续参考图2，存储器单元200可以耦合到字线和位线以执行各种存储器操作，包括例如读取和写入操作。例如，用于执行读取操作的读取字线(RWL)可以耦合到存储器单元200。用于执行写入操作的写入字线(WWL)可以耦合到存储器单元200。另外，用于执行读取操作的读取位线(RBL)可以耦合到存储器单元200。用于执行写入操作的写入位线(WBL)也可以耦合到存储器单元200。每个字线可以是图1的字线114之一。类似地，每个位线可以是图1的位线124之一。写入位线可以磁性耦合(经由耦合240)到MJJ 220。在一个示例中，与MJJ 220的耦合240可以使得由MJJ 220的至少一个磁屏障层所生成的磁场可以通过施加局部读取字线电流和/或通过施加局部位线电流而被改变。写入字线可以磁性耦合(经由耦合250)到MJJ 220。在一个示例中，与MJJ 220的耦合250可以使得由MJJ的至少一个磁屏障层所生成的磁场可以通过施加局部写入字线电流和/或通过施加写入位线电流而被改变。在一个示例中，MJJ 220可以处于第一状态(例如，对应于至少一个磁屏障层的磁化的第一配置)和第二状态(例如，对应于至少一个磁屏障层的磁化的第二配置)，其中磁化的第一配置可以与磁化的第二配置基本不同。在一个示例中，当由至少两个磁屏蔽层中的每一个生成的磁场彼此相反时，MJJ 220可以处于一个状态。在一个示例中，该状态可以是MJJ 220的“零状态”。当由至少两个磁屏障层中的每一个生成的磁场彼此支持时，MJJ 220可以处于不同的状态。在一个示例中，该状态可以是“π状态”。在“π状态”中，MJJ 220可以将通量施加到JJ 212和214，从而在经由电感器230和232施加字读取电流的情况下，在存储器存储元件210中，由于MJJ 220生成的通量以及通过将字读取电流耦合到电感器216和218，感应电流可以与在节点A处施加的位读取电流组合，以将约瑟夫森结212和214触发到2.5毫伏状态中。该电压可以生成沿读取位线的电流，该位线可以用作具有特定阻抗的传输线。该电流可以使用感测放大器来感测。在一个示例中，在写入操作期间，写入字线(WWL)和写入位线(WBL)可以从各自的驱动器(例如，图1的字线驱动器112和位线驱动器122)接收电流。局部写入字线电流和局部写入位线电流可以改变与MJJ 220的至少一个磁屏障层相关联的磁场。当(例如，由局部字线电流和局部位线电流创建的)该磁场导致磁屏障层的相应磁场彼此支持时，那么MJJ 220可以处于“π状态”。相反，当(例如，由局部字线电流和局部位线电流创建的)该磁场导致至少一个磁场屏障的相应磁场彼此相对时，那么MJJ220可以处于“零状态”。在一个示例中，“π状态”可以对应于逻辑“1”状态，而“零状态”可以对应于存储器单元200的逻辑“0”状态。

继续参考图2，在读取操作期间，读取字线(RWL)和读取位线(RBL)可从相应驱动器(例如，图1的字线驱动器112和位线驱动器122)接收电流。在一个示例中，读取字线(RWL)可以耦合到电感器230和电感器232。虽然图2将电感器230和232示出为分立部件，但它们也可以不是分立部件，因为电感可以从用于制造存储器存储元件210的材料层的布置推导出。在一个示例中，读取位线(RBL)可以直接耦合到存储器存储元件210，并提供局部位线电流。基本等量的局部位线电流可以流到每个约瑟夫森结(例如，约瑟夫森结212和约瑟夫森结214)。在一种状态(例如，π状态)下，MJJ 220可以向由约瑟夫森结212和214形成的读出SQUID提供通量偏置。在读取操作期间，来自MJJ 220的该通量偏置可以增加到由流经局部读取字线的电流所生成的通量，使得读出SQUID转换到电压状态。在第二状态(例如，零状态)下，MJJ 220可以不向由约瑟夫森结212和214形成的读出SQUID提供任何通量偏置。由于电流流经局部读取字线而生成的通量可能不足以将读出SQUID驱动到电压状态。存储器存储元件210的输出电压、电流或任何其他参数的变化可以使用感测放大器(例如，图1的感测放大器130)来感测。在一个示例中，电流脉冲的存在或不存在一旦被感测放大器放大，就可以将存储器单元200的状态确定为逻辑“0”或逻辑“1”。例如，逻辑“1”状态可以对应于“电压状态”，其中耦合到存储器单元的感测放大器可以将电压感测为表示逻辑“1”状态。逻辑“0”状态可以对应于“基本上零电压状态”，从而感测放大器可以将其感测为代表逻辑“0”状态。在该示例中，存储器单元200的电压取决于电流经由读取字线(RWL)的施加。如图2所示，节点A和B可被视为射频传输线的终端。存储器单元200的阻抗可以使用以下等式基于从节点A到节点B的电感(L)以及通过存储器单元200相对于地的电容(C)来确定：虽然图2示出了以特定方式布置的存储器单元200的一定数目的部件，但可以存在更多或更少数目的不同布置的部件。

图3示出了根据一个示例的存储器系统的一部分300。部分300示出了存储器系统100的列。该列对应于位线(例如，RBL)。该列可以包括存储器单元310、320、330和340。这些存储器单元中的每一个可以类似于图2的存储器单元200。它们可以包括关于图2讨论的相同部件。通量泵345可以用于向存储器单元310、320、330和340提供栅极偏置。感测放大器350可以用于感测读取位线上的电流以确定存储器单元的状态。在存储器系统100的列的该示例中，LR分流器360可以与存储器单元310并联耦合。另一LR分流器370可以与存储器单元320并联耦合。又一LR分流器380可以与存储器单元330并联耦合。另外，LR分流器390可以与存储器单元340并联耦合。因此，在该示例中，每个存储器单元可以具有与存储器单元并联耦合的LR分流器。在读取操作期间，可以将通量偏置(φ)提供给正在使用相应读取字线(RWL)读取的存储器单元。在读取操作期间，位线电流(例如，偏置电流)也可以被提供给使用通量泵345访问的位线，通量泵345可以是图1的位线驱动器122的一部分。例如，电流受限的电压源可以用作通量泵。在该示例中，通量泵可以被配置为在每个时钟周期(例如，每个RQL周期)向感应负载(例如，位线)施加单通量量子(例如，Φ0＝2.07×10-15mA-pH)。在该例子中，如果每个位线的电感是5微微亨利(pH)，那么位线的总电感将是1,280pH。例如，一个存储器单元由于施加读取字电流而被触发进入电压状态，并且该存储器单元处于“逻辑1”状态，该存储器单元可以保持在2.5mV电压状态，直到该位线电流减少到零。在该例子中，没有LR分流器，整个位线(例如，列)中的电流必须减小到零。然而，利用LR分流器，位线的分流部分中的电流可以减小到零，而位线的其余部分中的电流仍然保持。因此，LR分流器的使用可以有利地导致能量消耗的减少和恢复时间的减少。一旦存储器单元进入电压状态，字线电流就可以返回到零。

在读取操作完成之后，可能需要为下一个读取操作准备位线(例如，图1的124)。如果在读取操作之前局部位线偏置电流为70μA，并且在读取操作之后位线电流为零，那么将导致从位线移除的总通量为43Φ0。在下一个读取操作之前，需要在位线中更换此量的通量。在该例子中，需要43个RQL时钟周期来更换43Φ0的总通量。另外，与位线终端相关联的附加电感可能进一步增加更换增加的通量所需的RQL时钟周期的数目。在图3所示的存储器单元的例子中，LR分流器的存在可以有利地改善存储器的性能，因为它可以帮助减少在读取操作期间移除的通量的量。在一个示例中，每个电感分流器(例如LR分流器360、370、380和390)可以被配置为：在读取操作之后移除在读取操作期间提供给相应存储器单元的局部位线电流的至少实质部分。可以选择每个LR分流器的电感器(L)的电感值，从而传送到电感器(L)的一定数目的通量量子可以有效地从读取位线中移除局部位线电流(例如，偏置电流)。在一个示例中，移除的通量量子的数目可以是八。从读取位线移除通量量子可以使存储器单元(例如，存储器单元310、320、330和340中的任何一个)返回到“零电压状态”。电感分流器(例如，LR分流器360、370、380和390)的每一个的电阻器(R)的电阻值可以被选择为使得通过电感分流器暂时路由的局部位线电流可以被恢复到读取位线。例如，如果局部位线电流为70μA，则电感器(L)的电感可以被选择为小于8Φ0/70μA＝大约236pH。那么1Ω的电阻值可以在大约(L/R＝236pH/1Ω)236微微秒内恢复读取位线的电流。假设10GHz时钟可以转换为大约3个RQL时钟周期，以恢复读取位线的电流。因此，电感分流器与每个存储器单元的耦合可以有利地提供局部临时路径，以移除局部偏置电流，从而允许被读取的存储器单元更快地有效地关闭，而不从整个读取位线(例如，RBL)移除偏置电流。这又可以有利地在下一个读取操作之前为读取位线提供更快的恢复时间。另外，电感分流器中电阻器(R)的存在可以将读取位线电流重定向到存储器单元，并且可以有利地为下一读取操作准备读取位线。使用电感分流器(包括例如电感器L和电阻器R)可以有利地使每个存储器单元更加节能和更快速，由此允许更频繁的读取操作。总之，电感分流器(例如，图3中所示的每个LR分流器)可以局部且暂时地将存储器单元偏置减小到零，由此关闭每个存储器单元内的锁存SQUID，而不需要移除整个读取位线的偏置电流。这可以有利地限制读取位线的恢复时间，以用于未来的读取，并且可以限制存储器单元在读取期间以及磁通泵在恢复读取位线偏置期间所耗散的能量。此外，因为电感分流器的影响是局部的，所以可以按位线，按比例放大存储器，以用于任何数目的存储器单元。此外，当存储器单元的SIS类型的约瑟夫森结(例如，图2的212和214)被电阻器分流时，跨锁存SQUID产生的电压可以有利地较小，并且当SIS类型的约瑟夫森结不被电阻器分流时电压相对较大。

另外，电感分流器可以允许存储器单元将信号锁存达受控的时间量。这又可以有利地向感测放大器(例如，图1的130)提供强信号。此外，存储器单元的响应信号可以独立于字线读取信号的激活信号。这又可以有利地放松与用于存储器系统的各种激活和控制信号的定时和幅度相关联的某些设计约束。例如，可能不需要精确控制读取字线电流的幅度。类似地，例如，可能不需要精确控制读取字线电流的持续时间。

虽然图3示出了以特定方式布置的存储器系统的一部分300的一定数目的部件，但可以存在更多或更少数目的不同布置的部件。

图4示出了根据一个示例的与存储器系统100相关的方法的流程图。在步骤402中，存储器系统100可以在与行或行的一部分相关联的读取字线上接收读取电流。例如，基于作为读取操作的一部分被访问的存储器单元的地址，至少一个读取字线(例如，图2的读取字线114或RWL中的一个)可以接收读取电流。如前所述，行解码器110可以解码行地址并激活适当的读取字线。作为字线驱动器112的一部分的通量泵可以提供读取电流。

在步骤404中，存储器系统100可以在与列相关联的读取位线上接收读取电流。例如，基于作为读取操作的一部分被访问的存储器单元的地址，至少一个读取位线(例如，图2的读取位线124或RBL中的一个)可以接收读取电流。如前所讨论的，列解码器120可以解码列地址并激活适当的读取位线。作为位线驱动器122的一部分的通量泵可以提供读取电流。

在步骤406中，作为示例，使用感测放大器130(图1)，可以读取对应于激活的读取字线和激活的读取位线的一组存储器单元中的每一个存储器单元的状态。如前所讨论的，这可以包括感测放大器130，其感测相应存储器单元(例如，存储器单元200)中的每一个的电压状态。虽然该步骤描述了基于电压状态读取存储器单元的状态，但是可以通过感测与存储器单元相关联的电阻或另一电参数的变化来确定存储器单元的状态。该步骤可以包括响应于施加到至少一个位线的位线电流和施加到至少一个字线的字线电流来执行读取操作。

在步骤408中，作为示例，使用与在读操作期间访问的一组存储器单元中的每一个存储器单元相关联的电感分流器(例如，图3中示出的LR分流器)，可以消散由在读取操作期间访问的一组存储器单元中的每个存储器单元产生的能量。例如，使用与存储器单元并联耦合的电感分流器，可以移除在读取操作期间提供给存储器单元的第一位线电流的至少实质部分，而不需要移除在读操作期间施加到位线的位线电流的全部。如前所述，该过程可以包括替换从读取位线移除的通量量子。这需要替换在读取操作期间移除的通量量子时所消耗的能量，以为下一读取操作准备读取位线。与在图3的上下文中讨论的先前例子一致，如果局部位线电流为70μA，则可以选择LR分流器中的电感器的电感小于8Φ0/70μA＝大约236pH。然后，1Ω的电阻值可以在大约(L/R＝236pH/1Ω)236微微秒内恢复读取位线的电流。假设10GHz的RQL时钟可以转换为大约3个RQL时钟周期，以恢复读取位线的电流。图5示出了根据一个示例的电感分流器的效果的图。作为例子，图5示出了存储器系统(例如，存储器系统100)和存储器单元(例如，存储器单元200)的位线电流、局部位线电流和结相位(通量量子)随时间(以毫微秒为单位)的变化。水平线(从左到右)表示时间的增加(时间(ns))。左侧垂直线(从底部到顶部)表示电流(以微安培(μA)为单位)的变化。右边的垂直线(从顶部到底部)表示结相位(根据通量量子)的变化。在一个示例中，在读取存储器单元的状态之后，使用电感分流器，可以从位线移除大约8Φ0的结相位(通量量子)。结果，局部位线电流(例如，最初为70μA)在读取操作之后可能会更快地下降，因为大量的局部位线电流可以使用电感分流器被重新路由。另外，如图5所示，通过借助于电感分流器的电阻器恢复局部位线电流，局部位线电流可以更快地回到几乎先前的水平。在图5所示的例子中，存储器单元在产生8Φ0量的通量之后关闭。因为位线电流被局部移除，所以通量泵不需要通过整个位线的较大电感来替换位线电流。这可以有利地使与该存储器单元相关联的读取操作的恢复时间更短(例如，假设通量泵每时钟恢复一个通量量子，相当于8个RQL时钟周期)。相比之下，在类似条件下，在产生90Φ0量的通量之后，未被分流的存储器单元可能关闭。在这种情况下，读取操作的恢复时间实质上可能会更大。而且，如图5所示，添加LR分流器可以快速减小偏置电流，并且偏置电流可以快速恢复到其稳态值。

图6示出了根据一个示例的具有共享电感分流器的存储器系统的一部分600。存储器系统的部分600可以包括耦合到读取位线(RBL)的一列存储器单元(例如，存储器单元610、620、630、640、670、680和690)。为了简洁起见，显示了这些存储器单元中每个的内部部件，但未加标签。然而，它们可以类似于在图2中关于存储器单元200所示的那些部件。通量泵645可以用于向存储器单元610、620、630、640、670、680和690提供栅极偏置。感测放大器650可以用于感测读取位线上的电流来确定存储器单元的状态。在读取操作期间，可以将通量偏置(φ)提供给正在使用相应读取字线(RWL)读取的存储器单元。如前所述，可以将电感分流器耦合到每个存储器单元(例如，图3)。在替代示例中，存储器单元可以共享电感分流器。例如，一定数目的存储器单元(例如，存储器单元610、620、630和640)可以共享单个LR分流器685。类似地，另一组存储器单元(例如，存储器单元670、680和690)可以共享另一LR分流器695。这可以导致存储器系统100的较小占地面积。如前所述，例如，用于执行读取操作的读取字线(RWL)可以耦合到每个存储器单元。用于执行写入操作的写入字线(WWL)(未示出)可以耦合到每个存储器单元。另外，用于执行读取操作的读取位线(RBL)可以耦合到每个存储器单元。用于执行写入操作的写入位线(WBL)(未示出)也可以耦合到每个存储器单元。每个字线可以是图1的字线114之一。类似地，每个位线可以是图1的位线124之一。在操作级别，在部分600中的每个存储器单元可以表现得与关于图2所描述的类似。可能需要调整共享电感分流器(例如电感分流器(例如LR分流器685和695))的电感值。例如，当对于十二个存储器单元使用一个共享电感分流器时，可以选择与电感器(L)相关联的电感，使得考虑额外的存储器单元的电感。例如，如果十二个存储器单元的总电感为50pH，则电感器(L)的电感可以相对于图3的电感器的先前示例减小50pH。虽然图6示出了以特定方式布置的存储器系统的部分600的一定数目的部件，但可以存在更多或更少数目的不同布置的部件。例如，虽然图6将每个电感器示出为单个电感器，但每个电感器可以是彼此并联耦合的多个电感器。类似地，虽然图6将每个电阻器示出为单个电阻器，但每个电阻器可以是彼此并联耦合的多个电阻器。

图7示出了根据一个示例的包括耦合到存储器720(例如，图1的存储器系统100)的处理器710的计算系统700。处理器710可以以前述方式在存储器720上执行读取或写入操作。另外，处理器710和存储器720可以与其他基于超导逻辑的设备一起使用。通常，在低温环境中操作并且需要存储指令或数据的任何超导设备可以包括存储器720。此外，处理器710不需要处于低温环境中；相反，它可能在非低温环境下运行。在该示例中，存储器720可以处于单独的低温环境中，并且可以以保持低温环境的方式经由连接器耦合到处理器710。存储器720可以用作数据中心中的存储的一部分，以用于输送基于云的服务，例如软件即服务、平台即服务、或其他服务。

总之，提供了一种存储器系统，其包括：以行和列布置的存储单元阵列。在一个示例中，该存储器系统包括：(1)第一组字线，其中所述第一组字线中的每一个耦合到至少一行中的第一多个存储器单元；以及(2)第一组位线，其中所述第一组位线中的每一个耦合到至少一列中的第二多个存储器单元。所述第一多个存储器单元中的每一个与所述第二多个存储器单元中的每一个还包括：至少一个存储器存储元件，其包括至少一个约瑟夫森结，其中该至少一个约瑟夫森结被配置为响应于经由所述第一组字线中的至少一个将字线电流施加到至少一个约瑟夫森结而处于第一状态或第二状态。在该示例中，通过将位线电流施加到所述第一组位线中的至少一个而对至少一个存储器存储元件执行读取操作。在该示例中，第一多个存储器单元中的每一个以及第二多个存储器单元中的每一个还包括至少一个电感分流器，其与所述至少一个存储器存储元件并联耦合，其中所述电感分流器被配置为在所述读取操作之后，移除在读取操作期间提供给第一组位线中的至少一个的位线电流的至少实质部分。在一个示例中，所述至少一个约瑟夫森结包括至少一个磁屏障层。在一个示例中，所述第一状态是对应于所述至少一个磁屏障层的磁化的第一配置的第一磁化状态，所述第二状态是对应于所述至少一个磁屏障层的磁化的第二配置的第二磁化状态，其中所述磁化的第一配置与所述磁化的第二配置基本不同。在该示例中，电感分流器可以包括与至少一个电感器串联耦合的至少一个电阻器。该电阻器还被配置为：在所述读取操作完成之后，在下一读取操作之前，将位线电流重定向到所述第一组位线中的至少一个。另外，电感分流器还可以被配置为：移除提供到至少一个存储器存储元件的位线电流的实质部分，而不解耦所述第一组位线中的至少一个与至少一个存储器存储元件。电感分流器还可以被配置为使得由所述电感分流器移除的所述位线电流的实质部分足以关闭至少一个存储器单元。在一个示例中，存储器系统包括基于互逆量子逻辑的部件，并且其中所述至少一个存储器单元还包括耦合到所述至少一个约瑟夫森结以形成超导量子干涉设备(SQUID)的电感器。

在另一示例中，提供了一种存储器系统中的方法，所述存储器系统包括：以行和列布置的存储器单元阵列；第一组字线，其中所述第一组字线中的每一个耦合到至少一行中的第一多个存储器单元；第一组位线，其中所述第一组位线中的每一个耦合到至少一列中的第二多个存储器单元，其中第一多个存储器单元中的每一个以及第二多个存储器单元中的每一个可以包括至少一个存储器存储元件，其包括至少一个约瑟夫森结，该约瑟夫森结包括磁屏障层。在该示例中，所述方法包括：响应于施加到所述第一组位线中的至少一个的第一位线电流和施加到所述第一组字线中的至少一个的第一字线电流来执行第一读取操作。所述方法还可以包括：使用与所述至少一个存储器存储元件并联耦合的电感分流器，移除在第一读取操作期间提供给所述至少一个存储器存储元件的第一位线电流的至少实质部分，而不需要移除在读取操作期间施加到所述第一组位线中的至少一个的第一位线电流的全部。在一个示例中，所述电感分流器包括与电感器串联耦合的电阻器。在第一读取操作期间，至少一个存储器存储元件处于第一状态或第二状态，并且其中所述第一状态可以是电压状态且所述第二状态可以是零状态。所述方法还包括：移除提供给所述至少一个存储器存储元件的所述第一位线电流的至少实质部分，而不解耦所述至少一个存储器存储元件与所述第一组位线的至少一个。移除在第一读取操作期间提供给第一组位线中的至少一个的位线电流的至少实质部分的步骤还包括：移除足够的电流以关闭所述至少一个存储器单元。在一个示例中，所述方法还包括：在预定数目的时钟周期之后，通过经由第一组位线中的至少一个将第二位线电流施加到至少一个约瑟夫森结来执行第二读取操作。在一个示例中，所述存储器系统包括基于互逆量子逻辑的部件，且其中所述时钟周期对应于正弦时钟。

在另一示例中，提供了一种存储器系统，其包括以行和列布置的存储器单元阵列。在该示例中，该存储器系统还包括：(1)第一组字线，其中所述第一组字线中的每一个耦合到至少一行中的第一多个存储器单元；以及(2)第一组位线，其中所述第一组位线中的每一个耦合到至少一列中的第二多个存储器单元。所述第一多个存储器单元中的每一个与所述第二多个存储器单元中的每一个还包括：至少一个存储器存储元件，其包括至少一个约瑟夫森结，该约瑟夫森结包括至少一个磁屏障层，其中所述至少一个磁屏障层被配置为响应于经由所述第一组字线的至少一个将字线电流施加到所述至少一个约瑟夫森结，而处于第一磁化状态或第二磁化状态。通过将位线电流施加到所述第一组位线中的至少一个，来执行对所述至少一个存储器存储元件的读取操作。该存储器系统还包括：用于移除在读取期间提供给第一组位线中的至少一个位线的位线电流的至少实质部分的部件。在一个示例中，用于移除位线电流的至少实质部分的部件是与至少N个存储器存储元件并联耦合的电感分流器，其中N是正整数，并且其中所述电感分流器被配置为：在所述读取操作之后，移除提供给所述至少N个存储器存储元件的位线电流的至少实质部分，而不需要移除在读取操作期间施加到第一组位线中的至少一个的位线电流的全部。在另一示例中，用于移除位线电流的至少实质部分的至少一个部件是与存储器单元阵列中的每个存储器单元并联耦合的电感分流器。在一个示例中，第一磁化状态对应于至少一个磁屏障层的磁化的第一配置，并且第二磁化状态对应于至少一个磁屏障层的磁化的第二配置，其中磁化的第一配置与磁化的第二配置实质上不同。在该示例中，用于移除位线电流的至少实质部分的部件可以是电感分流器，其包括与至少一个电感器串联耦合的至少一个电阻器。该电阻器还被配置为：在读取操作完成之后，在下一读取操作之前，将位线电流重定向到第一组位线中的至少一个。此外，用于移除位线电流的至少实质部分的部件可以包括用于移除提供给至少N个存储器存储元件的位线电流的实质部分，而不将第一组位线中的至少一个与至少N个存储器存储元件中的每一个解耦的部件。用于移除位线电流的至少实质部分的部件还可以被配置为使得由电感分流移除的位线电流的部分足以关闭至少一个存储器单元。

应该理解，这里描述的方法、模块和部件仅仅是示例性的。替换地或另外，本文中描述的功能可以至少部分地由一个或多个硬件逻辑部件执行。例如但不限于，可以使用的示例性类型的硬件逻辑部件包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑器件(CPLD)等。在抽象的但仍然确定的意义上，实现相同功能的部件的任何布置都被有效地“关联”，从而实现所需的功能。因此，本文中被组合以实现特定功能的任何两个部件可以被视为彼此“相关联”，从而实现期望的功能，而不管架构或中间部件如何。类似地，如此关联的任何两个部件也可以被视为彼此“可操作地连接”或“耦合”以实现期望的功能。

与本公开中描述的示例相关联的功能还可以包括存储在非瞬态介质中的指令。这里使用的术语“非瞬态介质”是指存储使机器(例如处理器710)以特定方式操作的数据和/或指令的任何介质。示例性非瞬态介质包括非易失性介质和/或易失性介质。非易失性介质例如包括硬盘，固态驱动器，磁盘或磁带，光盘或光带，闪存，EPROM，NVRAM，PRAM，或其他此类介质，或这样的介质的联网版本。易失性介质包括例如动态存储器，例如DRAM，SRAM，高速缓存或其他此类介质。非瞬态介质不同于传输介质，但可以与传输介质一起使用。传输介质用于将数据和/或指令传输到机器或从机器传输。示例性传输介质包括同轴电缆、光纤电缆、铜线和无线介质(例如，无线电波)。

此外，本领域技术人员将认识到，上述操作的功能之间的界限仅仅是说明性的。多个操作的功能可以被组合成单个操作，和/或单个操作的功能可以被分布在另外的操作中。此外，替代实施例可以包括特定操作的多个实例，并且操作的次序可以在各种其他实施例中改变。

虽然本公开提供了具体示例，但是可以在不背离如下权利要求中阐述的本公开的范围的情况下做出各种修改和变化。因此，说明书和附图被认为是说明性的而不是限制性的，并且所有这样的修改意图包含于本公开的范围内。本文关于具体示例所描述的任何益处、优点或对问题的解决方案不意图被解释为任何或所有权利要求的关键的、必需的或必要的特征或元素。

此外，这里使用的术语“一”或“一个”被定义为一个或多于一个。而且，在权利要求中使用诸如“至少一个”和“一个或多个”的介绍性短语不应被解释为暗示由不定冠词“一”或“一个”引入的另一权利要求要素将包含这种介绍性权利要求要素的任何特定权利要求限制为仅包含这种元素的发明，即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”以及不定冠词如“一”或“一个”时。对于使用定冠词也是如此。

除非另有说明，否则诸如“第一”和“第二”的术语被用于任意区分这些术语所描述的元件。因此，这些术语不一定意在指示这些元素的时间或其他优先级。

Claims (15)

1.一种存储器系统，包括：

以行和列布置的存储器单元阵列；

第一组字线，其中所述第一组字线中的每一个字线耦合到至少一行中的第一多个存储器单元；

第一组位线，其中所述第一组位线中的每一个位线耦合到至少一列中的第二多个存储器单元；

其中所述第一多个存储器单元中的每一个存储器单元和所述第二多个存储器单元中的每一个存储器单元包括：

至少一个存储器存储元件，其包括至少一个约瑟夫森结，所述至少一个约瑟夫森结被配置为响应于经由所述第一组字线中的至少一个字线将字线电流施加到所述至少一个约瑟夫森结而处于第一状态或第二状态，并且其中响应于将位线电流施加到所述第一组位线中的至少一个位线，所述至少一个存储器存储元件上的读取操作被执行；以及

至少一个电感分流器，其与所述至少一个存储器存储元件并联耦合，其中所述电感分流器被配置为在所述读取操作之后，移除提供给所述至少一个存储器存储元件的所述位线电流的至少实质部分，而不需要移除在所述读取操作期间施加到所述第一组位线中的所述至少一个位线的所述位线电流的全部。

2.根据权利要求1所述的存储器系统，其中所述至少一个电感分流器包括与至少一个电感器串联耦合的至少一个电阻器。

3.根据权利要求1所述的存储器系统，其中所述至少一个电感分流器被配置为移除提供到所述至少一个存储器存储元件的所述位线电流的所述实质部分，而不将所述第一组位线中的所述至少一个位线与所述至少一个存储器存储元件解耦。

4.根据权利要求2所述的存储器系统，其中所述至少一个电感分流器中的所述电阻器被配置为：在所述读取操作完成之后，在下一个读取操作之前，将所述位线电流重定向到所述第一组位线中的所述至少一个位线。

5.根据权利要求1所述的存储器系统，其中所述至少一个电感分流器还被配置为：使得所述位线电流的由所述电感分流器移除的所述实质部分足以关闭所述至少一个存储器单元。

6.根据权利要求1所述的存储器系统，其中所述存储器系统包括基于互易量子逻辑的部件，并且其中所述至少一个存储器单元还包括耦合到所述至少一个约瑟夫森结以形成超导量子干涉设备(SQUID)的电感器。

7.根据权利要求1所述的存储器系统，其中所述至少一个约瑟夫森结包括至少一个磁屏障层，并且其中所述第一状态包括与所述至少一个磁屏障层的磁化的第一配置相对应的第一磁化状态，并且所述第二状态包括与所述至少一个磁屏障层的磁化的第二配置相对应的第二磁化状态，其中所述磁化的所述第一配置与所述磁化的所述第二配置实质上不同。

8.一种存储器系统中的方法，所述存储器系统包括：以行和列布置的存储器单元阵列；第一组字线，其中所述第一组字线中的每一个字线耦合到至少一行中的第一多个存储器单元；第一组位线，其中所述第一组位线中的每一个位线耦合到至少一列中的第二多个存储器单元，其中所述第一多个存储器单元中的每一个存储器单元和所述第二多个存储器单元中的每一个存储器单元包括至少一个存储器存储元件，所述至少一个存储器存储元件包括至少一个约瑟夫森结，所述方法包括：

响应于施加到所述第一组位线中的至少一个位线的第一位线电流和施加到所述第一组字线中的至少一个字线的第一字线电流，执行第一读取操作；以及

使用与所述至少一个存储器存储元件并联耦合的电感分流器，移除在所述第一读取操作期间提供给所述至少一个存储器存储元件的所述第一位线电流的至少实质部分，而不需要移除在所述第一读取操作期间施加到所述第一组位线中的所述至少一个位线的所述第一位线电流的全部。

9.根据权利要求8所述的方法，其中所述电感分流器包括与至少一个电感器串联耦合的至少一个电阻器。

10.根据权利要求8所述的方法，其中在所述第一读取操作期间，所述至少一个存储器存储元件处于第一状态或第二状态，并且其中所述第一状态是电压状态，并且所述第二状态是零状态。

11.根据权利要求8所述的方法，还包括：移除提供给所述至少一个存储器存储元件的所述第一位线电流的所述至少实质部分，而不将所述至少一个存储器存储元件与所述第一组位线中的所述至少一个位线解耦。

12.根据权利要求8所述的方法，其中移除提供给所述至少一个存储器存储元件的所述第一位线电流的所述至少实质部分还包括：移除足够的电流以关闭所述至少一个存储器单元。

13.根据权利要求12所述的方法，还包括：在预定数目的时钟周期之后，响应于施加到所述第一组位线中的所述至少一个位线的第二位线电流，执行第二读取操作。

14.根据权利要求13所述的方法，其中所述存储器系统包括基于互易量子逻辑的部件，并且其中所述时钟周期对应于正弦时钟。

15.一种存储器系统，包括：

以行和列布置的存储器单元阵列；

第一组字线，其中所述第一组字线中的每一个字线耦合到至少一行中的第一多个存储器单元；

第一组位线，其中所述第一组位线中的每一个位线耦合到至少一列中的第二多个存储器单元；

其中所述第一多个存储器单元中的每一个存储器单元和所述第二多个存储器单元中的每一个存储器单元包括：

至少一个存储器存储元件，其包括至少一个约瑟夫森结，所述至少一个约瑟夫森结包括至少一个磁屏障层，其中所述至少一个磁屏障层被配置为响应于经由所述第一组字线中的至少一个字线将字线电流施加到所述至少一个约瑟夫森结，而处于第一磁化状态或第二磁化状态；

其中通过将位线电流施加到所述第一组位线中的所述至少一个位线，所述至少一个存储器存储元件上的读取操作被执行；

以及

至少一个电感分流器，其与至少N个存储器存储元件并联耦合，其中N是正整数，并且其中所述电感分流器被配置为：在所述读取操作之后，移除提供给所述至少N个存储器存储元件的所述位线电流的至少实质部分，而不需要移除在所述读取操作期间施加到所述第一组位线中的所述至少一个位线的所述位线电流的全部。