CN113474839A - 使用磁约瑟夫森结器件作为π反相器 - Google Patents

使用磁约瑟夫森结器件作为π反相器 Download PDF

Info

Publication number
CN113474839A
CN113474839A CN202080015264.8A CN202080015264A CN113474839A CN 113474839 A CN113474839 A CN 113474839A CN 202080015264 A CN202080015264 A CN 202080015264A CN 113474839 A CN113474839 A CN 113474839A
Authority
CN
China
Prior art keywords
phase
state
mjj
mjj device
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080015264.8A
Other languages
English (en)
Other versions
CN113474839B (zh
Inventor
T·F·安布罗斯
J·M·默达克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN113474839A publication Critical patent/CN113474839A/zh
Application granted granted Critical
Publication of CN113474839B publication Critical patent/CN113474839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/85Superconducting active materials
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

公开了使用磁性约瑟夫森结(MJJ)器件作为π反相器的超导电路和存储器。MJJ器件包括被配置为允许超电流流过MJJ器件的超导层。MJJ器件还包括布置在超导层之间的磁性层,其中磁性层具有相关联的磁化方向,并且其中MJJ器件的第一状态对应于流过MJJ器件的超电流的零相位,并且MJJ器件的第二状态对应于流过MJJ器件的超电流的π相位。响应于磁场的施加,在磁性层的磁化方向没有任何改变的情况下,MJJ器件被配置为响应于超电流的相位的变化而从第一状态切换到第二状态。

Description

使用磁约瑟夫森结器件作为π反相器
背景技术
在电子设备中使用的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路和存储器。然而,CMOS技术在器件尺寸方面正在达到其极限。此外,即使当这些存储器未被访问时,基于CMOS的存储器中的漏电流也会导致高功耗。
例如,数据中心中的服务器越来越消耗大量电力。即使当CMOS电路处于非活动状态时,功率消耗也部分是能量耗散造成的功率损耗的结果。这是因为,即使当这样的电路(诸如随机存取存储器)处于非活动状态并且不消耗任何动态功率时,它们仍然会由于需要保持CMOS晶体管的状态而消耗功率。此外,由于CMOS电路使用DC电压被供电,因此即使当CMOS电路处于非活动状态时,也会有一定量的电流泄漏。因此,即使当这样的电路没有处理操作时,诸如读取/写入,功率仍然会被浪费,这不仅是由于需要维持CMOS晶体管的状态,而且是由于电流泄漏。
基于CMOS技术的电路和存储器的替代方法是基于超导逻辑的电路和存储器。基于超导逻辑的电路和存储器通常包括具有磁性层的器件。
发明内容
在一个示例中,本公开涉及一种磁性约瑟夫森结(MJJ)器件。MJJ器件可以包括第一超导层和第二超导层,其中第一超导层和第二超导层中的每个被配置为允许超电流流过MJJ器件。MJJ器件还可以包括布置在第一超导层与第二超导层之间的磁性层,该磁性层具有相关联的磁化方向,并且MJJ器件的第一状态对应于流过MJJ器件的超电流的零相位并且MJJ器件的第二状态对应于流过MJJ器件的超电流的π相位,并且响应于磁场的施加,在磁性层的磁化方向没有任何改变的情况下,MJJ器件被配置为响应于由磁场到磁性层的施加引起的超电流的相位从零相位到π相位或从π相位到零相位的变化而从第一状态切换到第二状态。
在另一方面,一种可配置为处于第一状态或第二状态的磁性约瑟夫森结(MJJ)器件中的方法,其中MJJ器件包括第一超导层、第二超导层和磁性层,其中第一超导层和第二超导层中的每个被配置为允许超电流流过MJJ器件,磁性层布置在第一超导层与第二超导层之间,其中磁性层具有相关联的磁化方向,并且其中MJJ器件的第一状态对应于流过MJJ器件的超电流的零相位并且MJJ器件的第二状态对应于流过MJJ器件的超电流的π相位。该方法可以包括向磁性层施加磁场,使得在磁性层的磁化方向没有任何改变的情况下,MJJ器件响应于由磁场到磁性层的施加引起的超电流的相位从零相位到π相位或从π相位到零相位的变化而从第一状态切换到第二状态。
在又一方面,本公开涉及一种包括多个存储器单元的存储器系统,其中多个存储器单元中的每个可以可配置为处于第一状态或第二状态,并且其中多个存储器单元中的每个包括磁性约瑟夫森结(MJJ)器件。MJJ器件包括第一超导层、第二超导层和磁性层,其中第一超导层和第二超导层中的每个被配置为允许超电流流过MJJ器件,磁性层布置在第一超导层与第二超导层之间,其中磁性层具有相关联的磁化方向。存储器单元的第一状态对应于流过MJJ器件的超电流的零相位并且存储器单元的第二状态对应于流过MJJ器件的超电流的π相位,其中响应于磁场的施加,在磁性层的磁化方向没有任何改变的情况下,存储器单元被配置为响应于由磁场的施加引起的超电流的相位从零相位到π相位或从π相位到零相位的变化而从存储器单元的第一状态切换到存储器单元的第二状态。
提供本“发明内容”以便以简化的形式介绍在以下“具体实施方式”中进一步描述的概念的选择。本“发明内容”不旨在确定所要求保护的主题的关键特征或基本特征,也不旨在用于限制所要求保护的主题的范围。例如,第一层、第二层、第三层等术语仅用于指定不同层。这些术语并不表示创建这些层的特定布置或特定顺序。
附图说明
本公开以示例的方式示出并且不受附图限制,附图中的相同附图标记表示相似元素。图中的元素是为了简单和清楚而示出的,而不一定按比例绘制。
图1示出了根据一个示例的包括磁性约瑟夫森结(MJJ)器件的超导电路的示意图;
图2A和2B示出了根据一个示例的MJJ器件的在存在两种不同量的外部磁场的情况下超电流的相位从“0”相位到“π”相位的示例变化;
图3示出了根据一个示例的包括MJJ器件330和MJJ器件350的超导电路300;
图4示出了根据一个示例的具有MJJ器件的示例存储器单元;以及
图5示出了根据一个示例的包括具有至少一个图4的存储器单元的存储器系统的计算系统。
具体实施方式
本公开中描述的示例涉及具有超导层和磁性层的磁性约瑟夫森结(MJJ)器件、以及相关系统和方法。某些示例还涉及可以包括使用MJJ器件作为π反相器的超导电路和存储器。其他示例涉及互易量子逻辑(RQL)可兼容电路和存储器。与CMOS晶体管不同,RQL电路是使用基于约瑟夫森结的器件的超导体电路。示例性约瑟夫森结可以包括经由阻碍电流的区域而耦合的两个超导体。阻碍电流的区域可以是超导体本身的物理变窄、金属区域或薄绝缘屏障。例如,超导体绝缘体超导体(SIS)类型的约瑟夫森结可以实现为RQL电路的一部分。例如,超导体是可以在没有电场的情况下承载直流电(DC)的材料。这种材料具有零电阻。例如,在低于Tc(例如,9.3K)的温度下,铌是超导的;然而,在高于Tc的温度下,它表现为具有电阻的普通金属。因此,在SIS类型的约瑟夫森结中,超导体可以是铌超导体,而绝缘体可以是氧化铝。在SIS类型的结中,超导电子由量子力学波函数描述。两个超导体之间的超导电子波函数的相位随时间的变化的相位差对应于两个超导体之间的电位差。在RQL电路中,在一个示例中,SIS类型的结可以是超导回路的一部分。当两个超导体之间的电势差的时间积分在一个相变周期内相对于时间被积分时,通过回路的磁通量以单个磁通量量子的整数倍进行变化。与单个磁通量量子相关联的电压脉冲被称为单通量量子(SFQ)脉冲。例如,过阻尼约瑟夫森结可以产生个体单通量量子(SFQ)脉冲。在RQL电路中,每个约瑟夫森结可以是一个或多个超导回路的一部分。跨结的相位差可以通过施加到回路的磁通量来调制。
各种RQL电路(包括传输线)可以根据需要通过使用电感器或其他组件耦合多个约瑟夫森结来形成。SFQ脉冲可以在至少一个时钟的控制下经由这些传输线行进。SFQ脉冲可以是正的或负的。例如,当向结提供正弦偏置电流时,正负脉冲都可以在相反的时钟相位期间在传输线上向右行进。由于没有偏置电阻器,RQL电路可以有利地具有零静态功耗。此外,RQL电路可以使用交流(AC)电源被供电。AC电源还可以用作RQL电路的稳定时钟参考信号。在一个示例中,可以使用一对正负(互易)SFQ脉冲对数字数据进行编码。例如,逻辑一位可以被编码为在正弦时钟的正相位和负相位中生成的SFQ脉冲的倒数对。逻辑零位可以通过在时钟周期期间不存在正/负脉冲对来被编码。正SFQ脉冲可以在时钟的正部分期间到达,而负脉冲可以在时钟的负部分期间到达。
本公开中的某些示例涉及使用具有弱铁磁性层(例如,Ms<50kA/m)的磁性约瑟夫森结(MJJ);通过施加小磁场,可以改变超电流的相位,该小磁场与磁性层厚度一起可以修改“0-π”转变点。传统的室温自旋电子电路包含铁磁性层,由于铁磁材料中电子能带结构的分裂,这些铁磁性层使电流极化。离开铁磁材料的电流可以区分为极化电流,在极化电流中有两种不同电流流动,分别表示为向上旋转和向下旋转电流。由于这些自旋极化电流,存在很多磁传输现象,诸如巨磁阻。类似地,在用于自旋单线态的超导体中,当穿过铁磁性层时,存在两个不同电流相位(0相位或π相位)的超电流。相位由铁磁性层的厚度和施加到铁磁性层的外部磁场决定。
与依赖于铁磁性层的自旋极化的常规自旋电流不同,超电流可以是纯0相位或π相位。从“0”相位到“π”相位的转变(反之亦然)(其中流过结的临界电流变为零)不仅取决于铁磁材料的饱和磁化,还取决于外部磁场的施加。“0-π”转变的磁场依赖性可以有利地用于制造可以在施加小磁场时改变超电流相位的器件。有利地,超导电路中超电流的相位反转可以允许将新的逻辑和存储器设备并入现有架构中。示例器件可以是三层MJJ器件,其可以使用诸如物理气相沉积等处理技术来制造。此外,示例器件可以使用非常弱的铁磁体(例如,Ms值<50kA/m),其中超电流从“0”相位到“π”相位的反转可以发生在非常高的频率(例如,甚至THz)下。此外,在示例器件中,不需要切换MJJ器件中的任何磁性层的铁磁磁化方向。
图1示出了包括磁性约瑟夫森结(MJJ)器件120的超导电路100的图。MJJ器件120可以包括超导层122和另一超导层124。每个层可以使用超导材料(例如,铌)来形成。MJJ器件120还可以包括布置在超导层122与超导层124之间的磁性层126。在一个示例中,磁性层126可以是铁磁性层。在一个示例中,铁磁性层可以与基于单通量量子(SFQ)脉冲的电路兼容。磁性层126可以具有非常软的磁特性以允许响应于小磁场而改变其磁化。磁性层126可以是铁磁金属或几种磁性和非磁性材料的合金。例如,磁性层126可以是镍浓度小于10%的(NixCu1-x)yPd1-y。在另一示例中,磁性层126可以是镍浓度小于5%的NixPd1-x合金。用于形成磁性层126的合金也可以是Ni-Fe合金、Ni-Co合金、Fe-Co合金或Co-Ni-Fe合金。在另一示例中,磁性层126可以包括掺杂有锆(Zr)的Ni-Fe合金。在其他示例中,磁性层126可以包括掺杂有铬、钼或铪的Ni-Fe合金。在其他示例中,其他过渡金属可以掺杂到NiFe中以相应地降低饱和磁化。
继续参考图1,磁性层126的厚度可以被选择以响应于磁场的施加而使得MJJ器件能够在“零态”与“π态”之间转变。电流或超电流可以经由耦合到超导层122的导体114和耦合到超导层124的另一导体116而通过MJJ器件120。流过磁性层126的超电流可以基于磁性层126的厚度(t)非单调地改变。例如,超电流的变化可能是由于在存在交换场时库珀对降低了库珀对的势能。通过MJJ器件120的电流可以在特定层厚度处变为零,在该特定层厚度处,电流的相位将从“0”相位变为“π”相位。发生该相位转变的磁性层126的厚度(t)可以与磁性层126的饱和磁化和超导电极(诸如超导层122和124)的特性成比例。临界电流(Ic)变为零时的磁性层126的厚度(t)可以如下:
Figure BDA0003217976600000061
其中ΔSC是超导间隙电压,VF是超导电极的费米速度,H是所施加的磁场,Ms是磁性层126的饱和磁化。因此,厚度(t)是磁性层的饱和磁化(Ms)和施加到磁性层的外部磁场(H)的量两者的函数。对于0Oe的外部磁场与10Oe的外部磁场,在较大饱和磁化值(例如,Ms>50kA/m)下,临界电流变为零处的厚度值的差异很小。相比之下,在该示例中,对于0Oe的相同外部磁场与10Oe的外部磁场,在较小饱和磁化值(例如,Ms<50kA/m)下,临界电流变为零处的厚度值的差异是值得注意的。在一个示例中,可以选择磁性层的厚度,使得超电流的相位从零相位到π相位或从π相位到零相位的变化响应于具有在1奥斯特(Oe)到50奥斯特(Oe)之间的范围内的磁场强度的磁场而发生。
仍然参考图1,在一个示例中,MJJ器件120可以是仅具有一个磁性层(例如,单个铁磁性层)的超导体。作为本公开的一部分而描述的任何层可以使用物理气相沉积(PVD)技术(诸如溅射)来形成。尽管描述了以特定方式布置的MJJ器件120的特定数目的层,但是可以有不同地布置的更多或更少的层。作为一个示例,虽然图1没有示出布置在超导层122与超导层124之间的附加层,但可以添加反铁磁性层。例如,反铁磁性层可以与磁性层126相邻布置。反铁磁材料的示例包括但不限于铁镁(FeMn)、氧化镍(NiO)和氧化铬(Cr2O3)。如稍后所解释的,反铁磁性层的添加可以有利于整体上提高器件的稳定性并且不会不利地影响器件的操作。
图2A和2B示出了MJJ器件的在存在两种不同量的外部磁场的情况下超电流的相位从“0”相位到“π”相位的示例变化。在该示例中,MJJ器件包括饱和磁化(Ms)为35kA/m并且厚度为(t)的磁性层。示出了在存在两种不同量的磁场(H=0Oe和H=10Oe)时超电流的相位的变化。图2A示出了当外部磁场(H)的值被设置为0奥斯特(Oe)时超电流(Ic)的相位(y轴)及其大小(x轴)。图2A示出了当外部磁场(H)的值被设置为0Oe时,MJJ器件处于“0”相位。虚线210对应于MJJ器件120的厚度值。虚线220示出了流过MJJ器件120的超电流基本上为零的点。图2B示出了当外部磁场(H)的值被设置为10Oe时超电流(Ic)的相位(y轴)及其大小(x轴)。图2B示出了当外部磁场(H)的值被设置为10Oe时,MJJ器件处于“π”相位。虚线210对应于MJJ器件120的厚度值。虚线230示出了流过MJJ器件120的超电流基本上为零的点。因此,在该示例中,MJJ器件中的超电流的相位响应于相对较小的磁场而变化。此外,在该示例中,有利地,从“0”相位到“π”相位的切换不依赖于MJJ器件120中的任何一个磁性层(或多个磁性层)的磁化方向的切换。
图3示出了根据一个示例的包括MJJ器件330和MJJ器件350的超导电路300。MJJ器件330可以包括超导层332和另一超导层334。每个层可以使用超导材料(例如,铌)来形成。MJJ器件330还可以包括布置在超导层332与超导层334之间的磁性层336。MJJ器件350可以包括超导层352和另一超导层354。每个层可以使用超导材料(例如,铌)来形成。MJJ器件350还可以包括布置在超导层352与超导层354之间的磁性层356。MJJ器件330和MJJ器件350中的每个可以是图1的MJJ器件120。因此,在该示例中,包括这些器件中的每个的层可以使用与早先关于图1描述的类似的技术来形成。此外,用于形成这些器件的成分和材料可以类似于用于形成图1的MJJ器件120的成分和材料。MJJ器件330可以经由导体374耦合到节点N1。MJJ器件350可以经由导体376耦合到节点N1。导体380可以耦合到节点N1以提供来自超导电路300的输出。MJJ器件330可以经由导体382耦合到节点N2。MJJ器件350可以经由导体384耦合到节点N2。导体386可以耦合到节点N2以接收用于超导电路300的输入。控制线362可以用于以与早先关于图1和图2A和2B解释的类似的方式将MJJ 330的状态从“0相位”改变为“π相位”。仅当经由控制线372向超导电路300提供必要的磁通偏置并且MJJ 330的状态是“π相位”时,才可以在节点N1处生成脉冲并且经由导体380提供脉冲作为输出。虽然图3示出了以某种方式布置的超导电路300的一定数目的组件,但是超导电路300可以包括不同地布置的更多或更少的组件。
图4示出了根据一个示例的包含MJJ器件(例如,图1的MJJ器件120)的示例存储器单元400。存储器单元400可以包括存储器存储元件402,存储器存储元件402包括至少一个磁性约瑟夫森结(MJJ)器件410和至少两个约瑟夫森结412和414,如图4所示。在一个示例中,约瑟夫森结412和414中的每个可以是超导体绝缘体超导体(SIS)类型的约瑟夫森结。在一个示例中,约瑟夫森结412和414可以形成读出超导量子干涉器件(SQUID)。MJJ器件410可以实现为图1的MJJ器件120并且可以如早先关于图1和图2A和2B解释的那样操作。存储器单元400可以耦合到字线和位线以用于执行各种存储器操作,包括例如读取和写入操作。例如,用于执行读取操作的读取字线(RWL)可以耦合到存储器单元400。在该示例中,读取字线(RWL)可以经由电感器418和420并且经由电感器424和426耦合到存储器单元400,如图4所示。用于执行写入操作的写入字线(WWL)可以耦合到存储器单元400。写入字线可以耦合到MJJ器件410以在MJJ器件410的磁性层中感应磁场。此外,用于执行读取操作的读取位线(RBL)可以耦合到存储器单元400。用于执行写入操作的写入位线(WBL)也可以耦合到存储器单元400。在该示例中,写入位线(WBL)可以耦合以在MJJ器件410的磁性层中感应磁场。在该示例中,经由WBL施加的、将MJJ器件410的状态从“0状态”改变为“π状态”的磁场被用作改变存储元件402的状态的控制机制。在一个示例中,与MJJ器件410的耦合可以使得其状态可以通过本地写入字线电流的施加和写入位线电流的施加来改变。MJJ器件410的状态的变化可能导致电流流动,这与所施加的位读取电流相结合可以触发约瑟夫森结412和约瑟夫森结414,以将读出SQUID发送到电压状态。该电压可以沿读取位线生成电流,该读取位线可以用作具有特定阻抗的传输线。该电流可以使用读出放大器来感测。在一个示例中,一旦被读出放大器放大,电流脉冲的存在或不存在可以将存储器单元400的状态确定为逻辑“0”或逻辑“1”。
微波信号(例如,SFQ脉冲)可以用于控制存储器单元的状态。在读取/写入操作期间,字线和位线可以被经由地址总线而到达的SFQ脉冲选择性地激活。这些脉冲又可以控制字线驱动器和位线驱动器,这些驱动器可以向相关存储器单元提供字线电流和位线电流。例如,这样的存储器单元可以使用超导量子干涉器件(SQUID)来读出。存储器单元可以包括SQUID和磁性约瑟夫森结(MJJ)器件,该器件可以被配置为使得在施加适当量的电流偏置和磁通量下,存储器单元可以处于逻辑“1”状态或逻辑“0”状态
存储器单元可以按行和列布置,使得每行可以由公共通量偏置(例如,读取字线信号)激活并且每个位线可以形成可以向列的一端处的读出放大器传播存储器单元的输出的传输线。列中的存储器单元可以由公共电流源串联偏置;例如,通量泵。
在一个示例中,在写入操作期间,写入字线(WWL)和写入位线(WBL)可以从相应驱动器接收电流。当经由任何这些电流施加磁场时,MJJ器件410可以处于“π状态”。相反,当没有施加磁场时,则MJJ器件410可以处于“0状态”。在一个示例中,“π状态”可以对应于逻辑“1”状态,而“0状态”可以对应于存储器单元400的逻辑“0”状态。通常,磁性材料具有非常短的相干长度,这表示这些材料显著衰减任何超电流。有利地,在存储器单元400中,MJJ器件410被布置为使得它不被高密度超导电流(或超电流)穿过。虽然图4示出了以某种方式布置的一定数目的组件,但是存储器单元400可以包括不同地布置的更多或更少的组件。
图5示出了根据一个示例的包括具有至少一个图4的存储器单元400的存储器系统的计算系统。根据一个示例,计算系统500可以包括耦合到存储器520的处理器510。处理器510可以对存储器520执行读取或写入操作。另外,处理器510和存储器520可以与其他基于超导逻辑的器件一起使用。一般而言,在低温环境中操作并且需要存储指令或数据的任何超导器件都可以包括存储器520。此外,处理器510不需要处于低温环境中;相反,它可以在非低温温度下操作。在该示例中,存储器520可以处于单独的低温环境中并且可以以能够维持低温环境的方式经由连接器耦合到处理器510。存储器520可以用作数据中心中的存储的一部分,以提供基于云的服务,诸如软件即服务、平台即服务或其他服务。存储器系统520可以包括被布置为行和列的存储器单元阵列502。在一个示例中,阵列502可以是存储器单元阵列,例如早先描述的存储器单元400。存储器系统520还可以包括行译码器518,行译码器518可以被配置为对行控制信号/地址信号进行译码。行译码器518还可以耦合到字线驱动器522。字线驱动器522可以包括用于向与所选择的字线相关联的存储器单元的子集或所有这样的存储器单元提供字线读取/写入电流以进行任何读取或写入操作的电路系统。字线驱动器522可以经由字线524提供这种电流。
继续参考图5,存储器系统520还可以包括总线接口530,总线接口530可以被配置为从处理器510接收控制信号或其他信号。总线接口530还可以耦合到位线驱动器532。位线驱动器532可以包括用于向与所选择的位线相关联的存储器单元的子集或所有这样的存储器单元提供位线读取电流以进行任何读取或写入操作的电路系统。位线驱动器532可以经由位线534提供这种电流。位线534可以包括读取位线和写入位线。通过使用行和列地址,可以使用地址访问任何存储器单元。每个位线(例如,位线534)还可以耦合到读出放大器504,读出放大器504用于读出位线以确定存储器单元阵列502中的每个存储器单元的逻辑状态。
存储器单元阵列502与读出放大器504之间的耦合可以包括射频(RF)传输线。每列中的存储器单元可以由公共电流源(例如,通量泵)串联电流偏置。虽然图5示出了以某种方式布置的计算系统500和存储器系统520的特定数目的组件,但是可以存在不同地布置的更多或更少的组件。
总之,本公开涉及一种磁性约瑟夫森结(MJJ)器件。MJJ器件可以包括第一超导层和第二超导层,其中第一超导层和第二超导层中的每个被配置为允许超电流流过MJJ器件。MJJ器件还可以包括布置在第一超导层与第二超导层之间的磁性层,其中磁性层具有相关联的磁化方向,并且其中MJJ器件的第一状态对应于流过MJJ器件的超电流的零相位并且MJJ器件的第二状态对应于流过MJJ器件的超电流的π相位,并且其中响应于磁场的施加,在磁性层的磁化方向没有任何改变的情况下,MJJ器件被配置为响应于由磁场到磁性层的施加引起的超电流的相位从零相位到π相位或从π相位到零相位的变化而从第一状态切换到第二状态。
当流过MJJ器件的超电流变为零时,可以发生从第一状态到第二状态的切换。MJJ器件可以不包括任何其他磁性层。MJJ器件可以被配置为从第一状态切换到第二状态而不需要磁化方向的任何改变,包括不需要磁性层的磁化方向的任何改变。
MJJ器件可以包括与磁性层相邻布置的至少一个反铁磁性层。第一超导层和第二超导层中的每个可以包括铌。磁性层的厚度可以被选择使得响应于磁场具有在1奥斯特到50奥斯特之间的范围内的磁化场强,发生超电流的相位从零相位到π相位或从π相位到零相位的变化。
在另一方面,一种可配置为处于第一状态或第二状态的磁性约瑟夫森结(MJJ)器件中的方法,其中MJJ器件包括:第一超导层;第二超导层,其中第一超导层和第二超导层中的每个被配置为允许超电流流过MJJ器件;以及布置在第一超导层与第二超导层之间的磁性层,其中磁性层具有相关联的磁化方向,并且其中MJJ器件的第一状态对应于流过MJJ器件的超电流的零相位并且MJJ器件的第二状态对应于流过MJJ器件的超电流的π相位。该方法可以包括向磁性层施加磁场,使得在磁性层的磁化方向没有任何改变的情况下,MJJ器件响应于由磁场到磁性层的施加引起的超电流的相位从零相位到π相位或从π相位到零相位的变化而从第一状态切换到第二状态。
当流过MJJ器件的超电流变为零时,MJJ器件可以从第一状态切换到第二状态。MJJ器件可以不包括任何其他磁性层。MJJ器件可以被配置为从第一状态切换到第二状态而不需要磁化方向的任何改变,包括不需要磁性层的磁化方向的任何改变。
MJJ器件可以包括与磁性层相邻布置的至少一个反铁磁性层。第一超导层和第二超导层中的每个可以包括铌。磁性层的厚度可以被选择使得响应于磁场具有在1奥斯特到50奥斯特之间的范围内的磁化场强,发生超电流的相位从零相位到π相位或从π相位到零相位的变化。
在又一方面,本公开涉及一种包括多个存储器单元的存储器系统,其中多个存储器单元中的每个可以可配置为处于第一状态或第二状态,并且其中多个存储器单元中的每个包括磁性约瑟夫森结(MJJ)器件。MJJ器件包括第一超导层、第二超导层和磁性层,其中第一超导层和第二超导层中的每个被配置为允许超电流流过MJJ器件,磁性层布置在第一超导层与第二超导层之间,其中磁性层具有相关联的磁化方向。存储器单元的第一状态对应于流过MJJ器件的超电流的零相位并且存储器单元的第二状态对应于流过MJJ器件的超电流的π相位,其中响应于磁场的施加,在磁性层的磁化方向没有任何改变的情况下,存储器单元被配置为响应于由磁场的施加引起的超电流的相位从零相位到π相位或从π相位到零相位的变化而从存储器单元的第一状态切换到存储器单元的第二状态。
MJJ器件可以耦合到第一约瑟夫森结和第二约瑟夫森结以形成回路。存储器单元可以耦合到写入位线,并且写入位线可以被配置为作为与存储器单元相关联的写入操作的一部分而接收写入电流。写入电流可以被配置为向磁性层施加磁场。
磁性层的厚度可以被选择使得响应于磁场具有在1奥斯特到50奥斯特之间的范围内的磁化场强,发生超电流的相位从零相位到π相位或从π相位到零相位的变化。在存储器系统中,MJJ器件还可以包括与磁性层相邻布置的至少一个反铁磁性层。
应当理解,本文中描述的方法、模块和组件仅仅是示例性的。替代地或另外地,本文中描述的功能可以至少部分由一个或多个硬件逻辑组件来执行。例如而非限制,可以使用的硬件逻辑组件的说明性类型包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑器件(CPLD)等。在抽象但仍然明确的意义上,实现相同功能的任何组件布置都有效地“关联”从而实现期望功能。因此,本文中组合以实现特定功能的任何两个组件可以被视为彼此“关联”从而实现期望功能,而与架构或中间组件无关。同样,如此关联的任何两个组件也可以被视为彼此“可操作地连接”或“耦合”以实现期望功能。
与本公开中描述的示例相关联的功能还可以包括存储在非暂态介质中的指令。本文中使用的术语“非暂态介质”是指存储用于引起诸如处理器510等机器以特定方式操作的数据和/或指令的任何介质。示例性非暂态介质包括非易失性介质和/或易失性介质。非易失性介质包括例如硬盘、固态驱动器、磁盘或磁带、光盘或光带、闪存、EPROM、NVRAM、PRAM或其他这样的介质、或这样的介质的联网版本。易失性介质包括例如动态存储器,诸如DRAM、SRAM、高速缓存或其他这样的介质。非暂态介质与传输介质不同,但可以与传输介质结合使用。传输介质用于向机器传输数据和/或指令或从机器传输数据和/或指令。示例性传输介质包括同轴电缆、光纤电缆、铜线和无线介质,诸如无线电波。
此外,本领域技术人员将认识到,上述操作的功能之间的界限仅仅是说明性的。多个操作的功能可以组合成单个操作,和/或单个操作的功能可以分布在附加操作中。此外,替代实施例可以包括特定操作的多个实例,并且在各种其他实施例中操作的顺序可以改变。
虽然本公开提供了具体示例,但是在不脱离如以下权利要求中阐述的本公开的范围的情况下可以进行各种修改和改变。因此,说明书和附图被认为是说明性的而不是限制性的,并且所有这些修改都旨在被包括在本公开的范围内。本文中关于特定示例而描述的任何益处、优点或问题的解决方案不应当被解释为任何或所有权利要求的关键、必需或基本特征或要素。
此外,如本文中使用的,术语“一个(a)”或“一个(an)”被定义为一个或一个以上。此外,在权利要求中对诸如“至少一个”和“一个或多个”等介绍性短语的使用不应当被解释为暗示通过不定冠词“一个(a)”或“一个(an)”对另一权利要求要素的引入将包含这样的引入的权利要求要素的任何特定权利要求限制为仅包含一个这样的要素的发明,即使同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及诸如“一个(a)”或“一个(an)”等不定冠词。这同样适用于定冠词的使用。
除非另有说明,否则诸如“第一”和“第二”等术语用于在这样的术语所描述的元素之间进行任意区分。因此,这些术语不一定旨在指示这样的元素的空间、时间或其他优先级。

Claims (15)

1.一种可配置为处于第一状态或第二状态的磁性约瑟夫森结MJJ器件,所述MJJ器件包括:
第一超导层;
第二超导层,其中所述第一超导层和所述第二超导层中的每个被配置为允许超电流流过所述MJJ器件;
磁性层,布置在所述第一超导层与所述第二超导层之间,其中所述磁性层具有相关联的磁化方向,并且其中所述MJJ器件的所述第一状态对应于流过所述MJJ器件的超电流的零相位,并且所述MJJ器件的所述第二状态对应于流过所述MJJ器件的所述超电流的π相位,并且其中响应于磁场的施加,在所述磁性层的所述磁化方向没有任何改变的情况下,所述MJJ器件被配置为响应于由所述磁场到所述磁性层的所述施加引起的所述超电流的相位从所述零相位到所述π相位或从所述π相位到所述零相位的变化而从所述第一状态切换到所述第二状态。
2.根据权利要求1所述的MJJ器件,其中当流过所述MJJ器件的所述超电流变为零时,发生从所述第一状态到第二状态的所述切换。
3.根据权利要求1所述的MJJ器件,其中所述MJJ器件不包括任何其他磁性层。
4.根据权利要求1所述的MJJ器件,其中所述MJJ器件被配置为从所述第一状态切换到所述第二状态而不需要磁化方向的任何改变,包括不需要所述磁性层的所述磁化方向的任何改变。
5.根据权利要求1所述的MJJ器件,还包括与所述磁性层相邻布置的至少一个反铁磁性层。
6.根据权利要求1所述的MJJ器件,其中所述第一超导层和所述第二超导层中的每个包括铌。
7.根据权利要求1所述的MJJ器件,其中所述磁性层的厚度被选择使得响应于所述磁场具有在1奥斯特到50奥斯特之间的范围内的磁化场强,发生所述超电流的所述相位从所述零相位到所述π相位或从所述π相位到所述零相位的所述变化。
8.一种可配置为处于第一状态或第二状态的磁性约瑟夫森结MJJ器件中的方法,其中所述MJJ器件包括:第一超导层;第二超导层,其中所述第一超导层和所述第二超导层中的每个被配置为允许超电流流过所述MJJ器件;以及磁性层,布置在所述第一超导层与所述第二超导层之间,其中所述磁性层具有相关联的磁化方向,并且其中所述MJJ器件的所述第一状态对应于流过所述MJJ器件的超电流的零相位,并且所述MJJ器件的所述第二状态对应于流过所述MJJ器件的所述超电流的π相位,所述方法包括:
向所述磁性层施加磁场,使得在所述磁性层的所述磁化方向没有任何改变的情况下,响应于由所述磁场到所述磁性层的所述施加引起的所述超电流的相位从所述零相位到所述π相位或从所述π相位到所述零相位的变化,所述MJJ器件从所述第一状态切换到所述第二状态。
9.根据权利要求8所述的方法,其中当流过所述MJJ器件的所述超电流变为零时,所述MJJ器件从所述第一状态切换到第二状态。
10.根据权利要求8所述的方法,其中所述MJJ器件不包括任何其他磁性层。
11.根据权利要求8所述的方法,其中所述MJJ器件从所述第一状态切换到所述第二状态而不需要磁化方向的任何改变,包括不需要所述磁性层的所述磁化方向的任何改变。
12.根据权利要求8所述的方法,其中所述MJJ器件还包括与所述磁性层相邻布置的至少一个反铁磁性层。
13.根据权利要求8所述的方法,其中所述第一超导层和所述第二超导层中的每个包括铌。
14.根据权利要求8所述的方法,其中所述磁性层的厚度被选择使得响应于所述磁场具有在1奥斯特到50奥斯特之间的范围内的磁化场强,发生所述超电流的所述相位从所述零相位到所述π相位或从所述π相位到所述零相位的所述变化。
15.一种存储器系统,包括:
多个存储器单元,其中所述多个存储器单元中的每个存储器单元可配置为处于第一状态或第二状态,并且其中所述多个存储器单元中的每个存储器单元包括磁性约瑟夫森结MJJ器件,并且其中所述MJJ器件包括:第一超导层;第二超导层,其中所述第一超导层和所述第二超导层中的每个被配置为允许超电流流过所述MJJ器件;以及磁性层,布置在所述第一超导层与所述第二超导层之间,其中所述磁性层具有相关联的磁化方向,并且其中所述存储器单元的所述第一状态对应于流过所述MJJ器件的超电流的零相位,并且所述存储器单元的所述第二状态对应于流过所述MJJ器件的所述超电流的π相位,并且其中响应于磁场的施加,在所述磁性层的所述磁化方向没有任何改变的情况下,存储器单元被配置为响应于由所述磁场的所述施加引起的所述超电流的相位从所述零相位到所述π相位或从所述π相位到所述零相位的变化而从所述存储器单元的所述第一状态切换到所述存储器单元的所述第二状态。
CN202080015264.8A 2019-02-26 2020-02-11 使用磁约瑟夫森结器件作为π反相器 Active CN113474839B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/285,922 US10910544B2 (en) 2019-02-26 2019-02-26 Using a magnetic Josephson junction device as a pi inverter
US16/285,922 2019-02-26
PCT/US2020/017804 WO2020176251A1 (en) 2019-02-26 2020-02-11 Using a magnetic josephson junction device as a pi inverter

Publications (2)

Publication Number Publication Date
CN113474839A true CN113474839A (zh) 2021-10-01
CN113474839B CN113474839B (zh) 2024-05-10

Family

ID=70005703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080015264.8A Active CN113474839B (zh) 2019-02-26 2020-02-11 使用磁约瑟夫森结器件作为π反相器

Country Status (4)

Country Link
US (1) US10910544B2 (zh)
EP (1) EP3915113A1 (zh)
CN (1) CN113474839B (zh)
WO (1) WO2020176251A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281057B1 (en) * 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
US20180025775A1 (en) * 2016-07-24 2018-01-25 Microsoft Technology Licensing, Llc Memory cell having a magnetic josephson junction device with a doped magnetic layer
CN108352180A (zh) * 2015-11-09 2018-07-31 微软技术许可有限责任公司 具有电感分流器的约瑟夫森磁性随机存取存储器
CN108364951A (zh) * 2018-01-23 2018-08-03 中国科学院上海微系统与信息技术研究所 约瑟夫森结结构、存储单元、存储单元阵列及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495638B (en) * 1998-10-28 2002-07-21 Dainippon Printing Co Ltd Liquid-crystal display
US20020084453A1 (en) 2000-09-27 2002-07-04 Ivan Bozovic Hybrid oxide heterostructures and devices
FR2964248B1 (fr) * 2010-09-01 2013-07-19 Commissariat Energie Atomique Dispositif magnetique et procede de lecture et d’ecriture dans un tel dispositif magnetique
RU2620027C1 (ru) 2016-04-22 2017-05-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный университет имени М.В. Ломоносова" (МГУ) Джозефсоновский фазовый доменный вентиль (варианты)
US10447278B1 (en) * 2018-07-17 2019-10-15 Northrop Grumman Systems Corporation JTL-based superconducting logic arrays and FPGAs
US10650884B2 (en) * 2018-09-04 2020-05-12 Microsoft Technology Licensing, Llc Superconducting memory with josephson phase-based torque
US10818346B2 (en) * 2018-09-17 2020-10-27 Northrop Grumman Systems Corporation Quantizing loop memory cell system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281057B1 (en) * 2015-03-11 2016-03-08 Northrop Grumman Systems Corporation Phase hysteretic magnetic Josephson junction memory cell
CN108352180A (zh) * 2015-11-09 2018-07-31 微软技术许可有限责任公司 具有电感分流器的约瑟夫森磁性随机存取存储器
US20180025775A1 (en) * 2016-07-24 2018-01-25 Microsoft Technology Licensing, Llc Memory cell having a magnetic josephson junction device with a doped magnetic layer
CN108364951A (zh) * 2018-01-23 2018-08-03 中国科学院上海微系统与信息技术研究所 约瑟夫森结结构、存储单元、存储单元阵列及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A.K.FEOFANOV等: "Implementation of superconductor-ferromagnet-superconductor π-shifters in superconducting digital and quantum circuits", ARXIV.ORG,CORNELL UNIVERSITY LIBRARY, pages 1 - 14 *

Also Published As

Publication number Publication date
US10910544B2 (en) 2021-02-02
US20200274049A1 (en) 2020-08-27
CN113474839B (zh) 2024-05-10
WO2020176251A1 (en) 2020-09-03
EP3915113A1 (en) 2021-12-01

Similar Documents

Publication Publication Date Title
CN109478590B (zh) 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元
US10923646B2 (en) Superconducting switch having a persistent and a non-persistent state
CN108352180B (zh) 具有电感分流器的约瑟夫森磁性随机存取存储器
KR101690855B1 (ko) 조셉슨 자기 메모리 셀 시스템
US10650884B2 (en) Superconducting memory with josephson phase-based torque
US10546621B2 (en) Magnetic josephson junction driven flux-biased superconductor memory cell and methods
EP3766069B1 (en) Superconducting memory system with stacked drivers and differential transformers
CN113474839B (zh) 使用磁约瑟夫森结器件作为π反相器
EP4270507A1 (en) Energy efficient non-volatile cryogenic memory - supertrack
US11444233B1 (en) Josephson magnetic memory cell with ferrimagnetic layers having orthogonal magnetic polarity
US20230245691A1 (en) Cache memory and method of its manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant