KR100862183B1 - 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자 - Google Patents

강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자 Download PDF

Info

Publication number
KR100862183B1
KR100862183B1 KR1020070065460A KR20070065460A KR100862183B1 KR 100862183 B1 KR100862183 B1 KR 100862183B1 KR 1020070065460 A KR1020070065460 A KR 1020070065460A KR 20070065460 A KR20070065460 A KR 20070065460A KR 100862183 B1 KR100862183 B1 KR 100862183B1
Authority
KR
South Korea
Prior art keywords
state
domain
memory device
current line
ferromagnetic material
Prior art date
Application number
KR1020070065460A
Other languages
English (en)
Inventor
이상훈
신동윤
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40152905&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100862183(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020070065460A priority Critical patent/KR100862183B1/ko
Priority to US11/956,925 priority patent/US7742333B2/en
Application granted granted Critical
Publication of KR100862183B1 publication Critical patent/KR100862183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 강자성의 특성을 갖는 반도체 물질의 다중도메인 상태를 이용한 기억 소자에 관한 것으로, 더욱 상세하게는 자기 정보가 기록되는 강자성 반도체 층(Magnetic Semiconductors, MS) 자체를 센서 층으로 동시에 이용함으로써 자기 기록 소자 구조를 간단히 하여 공정을 단축하고 생산 단가를 절감할 수 있을 뿐만 아니라, 다중도메인 상태를 이용한 거대 평면 홀 효과(Planar Hall Effect) 또는 자기 저항(Magnetoresistance)을 측정하여 다중 상태의 정보 기록이 가능한 기억 소자에 관한 것이다.
다중도메인, 거대평면홀효과, 자기저항

Description

강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자 {Magnetic Memory Device}
도 1은 종래의 MRAM 소자를 개략적으로 도시한 구조도이다.
도 2는 본 발명의 제 1실시예에 따른 자기 기억 소자를 개략적으로 도시한 단면도이고, 도 3은 본 발명의 제 2 실시예에 따른 자기 기억 소자를 개략적으로 도시한 단면도이다.
도 4는 강자성 반도체가 자기에너지가 최소가 되는 각도에서 네개의 자화 방향을 나타내는 것을 도시한 것이고, 도 5는 단일 도메인 상태에서 외부 자기장 스캔시 자화방향에 따라 평면홀 저항 값이 변하는 이력 곡선을 개략적으로 도시한 것이다.
도 6은 본 발명의 바람직한 실시예에 따른 다중 도메인 상태에 대한 자기 이력 곡선을 도시한 것이다.
도 7은 본 발명에 따른 유도 자기장 형성을 위한 구조를 개략적으로 도시한 구조도이고, 도 8은 본 발명의 바람직한 실시예에 따른 자기 기억 소자의 유도 자기장 형성을 개략적으로 도시한 예시도이다.
도 9는 본 발명에 따른 평면홀 저항값 측정 방법을 도시한 것이고, 도 10은 본 발명에 따른 자기 저항값 측정 방법을 도시한 것이다.
*도면의 주요부분에 대한 부호의 설명*
110 : 기판 120 : 강자성 반도체층
130 : 절연막 140 : 제 1 전류라인
150 : 절연막 160 : 제 2 전류라인
170 : 보호막
본 발명은 강자성의 특성을 갖는 반도체 물질의 다중도메인 상태를 이용한 기억 소자에 관한 것으로, 더욱 상세하게는 자기 정보가 기록되는 강자성 반도체 층(Magnetic Semiconductors, MS) 자체를 센서 층으로 동시에 이용함으로써 자기 기록 소자 구조를 간단히 하여 공정을 단축하고 생산 단가를 절감할 수 있을 뿐만 아니라, 다중도메인 상태를 이용한 거대 평면 홀 효과(Planar Hall Effect) 또는 자기 저항(Magnetoresistance)을 측정하여 다중 상태의 정보 기록이 가능한 기억 소자에 관한 것이다.
일반적으로 자기 기억 소자는 현재 사용되고 있는 디램(Dinamic-RAM), 에스램(Static-RAM), 플래시 메모리(Flesh memory) 등을 대체할 기억 소자로 인식되고 있으며, 컴퓨터 뿐만 아니라 스마트카드, 이동 단말기, 휴대폰 등 모바일 기기들에 널리 이용될 전망이다.
현재 가장 널리 사용되고 있는 디램은 전원이 꺼졌을 경우, 저장된 정보를 모두 잃는 휘발성이 강하며, 이로 인하여 기기의 초기 동작시 작동까지 오랜 시간이 걸리는 단점이 있다. 상기와 같은 단점을 해결하기 위한 방법으로 제시되고 있는 Fe 램은 현재 상용화 단계까지 와 있으나, 아직도 초기 동작시 고전압을 필요로하고 구조적으로 복잡한 여러 단점을 안고 있는 실정이다.
자기 기억 소자(Magnetic-RAM, MRAM)는 상기와 같은 단점들을 해결하여 저전압에서 빠른 동작 속도가 가능하므로 연구가 활발히 진행 중이다.
도 1은 종래의 MRAM 소자를 개략적으로 도시한 구조도이다.
도 1을 참조하면, 종래의 MRAM 소자는 비 자성층을 사이에 둔 두 자성층의 스핀 방향이 같은 경우 보다 다른 경우의 저항이 크게 달라지는 거대 자기저항(GMR) 현상을 이용한 것으로 스핀밸브 구조를 기본으로 함으로써 다중 자성층으로 구성된 복합된 구조를 갖는다.
종래의 MRAM 소자는 스페이스 층을 기준으로 하층에 형성되어 센싱 역할을 수행하는 하드 자성층과 상승에 형성되어 저장 역할을 수행하는 소프트 자성층을 포함하여 구성된다.
여기서, 상기 소프트 자성층의 자화방향을 워드라인에 전류를 흘림으로서 기록하고 두 자성층의 자화방향에 따른 저항 변화를 감지함으로써 기록된 자화방향을 읽게 된다.
그러나, 상기와 같은 종래의 MRAM 소자는 스핀밸브를 구성하는 여러 자성층 과 쓰고(word line), 읽는(read line) 역할을 수행하는 층이 더해져서 다중층의 복잡한 구조를 가짐으로써 공정상의 어려움과 생산성이 떨어지는 문제가 있었다.
또한, 하나의 셀안에 저장할 수 있는 정보는 "0"과 "1"을 나타내는 1비트 데이터로 복잡한 구조에 비하여 저장된 정보량이 적은 문제가 있었다.
상기와 같은 문제점을 해결하기 위해 안출된 것으로써, 본 발명의 목적은 안정한 다중 도메인 상태를 가지는 자성반도체(MS)를 이용하여 소자의 두께를 줄일 수 있으며 제조 공정을 단축시켜 공정 효율성을 높일 수 있는 자기 기억 소자를 제공하는 데 있다.
본 발명의 또 다른 목적은 자성반도체(MS)의 안정한 다중 도메인 상태를 이용하여 하나의 셀안에 4상태 이상의 정보를 저장할 수 있으므로 기억소자의 저장 용량을 증가시키고 처리 속도를 증가시킬 수 있는 자기 기억 소자를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해, 본 발명의 제 1실시예에 따른 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자는 기판과 상기 기판 상에 형성되고, 다중 도메인 상태를 이용하여 다중의 상태를 평면홀 효과 또는 자기 저항 값을 통해 저장하고 센싱하는 강자성 반도체층과 상기 강자성 반도체층 상에 형 성된 절연막과 상기 절연막 상에 형성된 제 1전류라인과 상기 제 1전류라인 상에 형성된 절연막 및 상기 절연막 상에 형성된 제 2전류라인을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 제 2실시예에 따른 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자는 기판과 상기 기판 상에 형성된 제 1전류라인과 상기 제 1전류라인 상에 형성된 절연막과 상기 절연막 상에 형성되고, 단일 또는 다중 도메인 상태를 이용하여 다중의 정보를 평면홀 효과 또는 자기 저항을 통해 저장하고 센싱하는 강자성 반도체층과 상기 강자성 반도체층 상에 형성된 절연막과 상기 절연막 상에 형성된 제 2전류라인을 포함하는 것을 특징으로 한다.
여기서, 상기 강자성 반도체층은 쓰기(write) 동작시 상기 제 1 전류라인과 제 2 전류라인이 교차하는 셀 안에 펄스 형태로 전류를 인가하여 유도 자기장을 형성하고 자기장의 방향(Ø)과 세기(M)를 조절하여 자기 이방성을 갖는 강자성 재료를 단일 도메인 상태 또는 다중 도메인 상태로 만들고, 상기 단일 도메인 상태 또는 다중 도메인 상태에 따라 달라지는 다중 상태에 대한 평면 홀 저항 값 또는 자기 저항 값을 기록하여 다중의 정보를 저장하는 것을 특징으로 한다.
그리고, 상기 다중 도메인 상태는 자기장의 방향과 세기에 따라 다중 도메인의 깨어진 정도를 조절할 수 있으며, 평면 홀 저항값 또는 자기 저항 값을 이용하여 도메인이 어느 정도 깨어져 있는지 확인할 수 있는 것을 특징으로 한다.
또한, 상기 강자성 반도체층은 읽기(Read) 동작시 전류라인에 센싱 전류를 흘려보내서 저장된 평면 홀 저항 또는 자기 저항 값을 읽는 것을 특징으로 한다.
그리고, 상기 평면 홀 저항 값은 하기의 수학식
Figure 112007047881942-pat00001
에 의해 측정되는 것을 특징으로 한다.
여기서, k는 전류의 방향이 자화방향과 수직일 때와 평행일 때 비저항 값의 차이 이며, t는 시료의 두께 이다.
또한, 상기 자기 저항 값은 하기의 수학식
Figure 112007047881942-pat00002
에 의해 측정되는 것을 특징으로 한다.
여기서,
Figure 112007047881942-pat00003
은 외부 자기장이 전류방향과 수직일 때, 강자성 재료의 저항 값이고,
Figure 112007047881942-pat00004
은 외부 자기장이 전류방향과 평행일 때의 저항 값이고, Ø는 자화방향이다.
그리고, 상기 강자성 반도체층은 GaMnAs로 구성된 것을 특징으로 한다.
이하, 본 발명의 구체적인 구성 및 작용에 대하여 도면 및 실시예를 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 제 1실시예에 따른 자기 기억 소자를 개략적으로 도시한 단면도이고, 도 3은 본 발명의 제 2 실시예에 따른 자기 기억 소자를 개략적으로 도시한 단면도이다.
도 2을 참조하면, 본 발명의 제 1 실시예에 따른 자기 기억 소자는 기판(11-0)과 상기 기판(110) 상에 형성된 강자성 반도체층(MS, 120)과 상기 강자성 반도체층(120) 상에 형성된 절연막(130)과 상기 절연막(130) 상에 형성된 제 1전류라 인(140)과 상기 제 1전류라인(140) 상에 형성된 절연막(150)과 상기 절연막(150) 상에 형성된 제 2전류라인(160)과 상기 제 2전류라인(160) 상에 형성된 보호막(170)을 포함하여 구성될 수 있다.
도 3을 참조하면, 본 발명의 제 2 실시예에 따른 자기 기억 소자는 기판(210)과 상기 기판(210) 상에 형성된 제 1전류라인(220)과 상기 제 1전류라인(220) 상에 형성된 절연막(230)과 상기 절연막(230) 상에 형성된 강자성 반도체층(MS, 240)과 상기 강자성 반도체층(240) 상에 형성된 절연막(250)과 상기 절연막(250) 상에 형성된 제 2전류라인(260)과 상기 제 2전류라인(260) 상에 형성된 보호막(270)을 포함하여 구성될 수 있다.
여기서, 상기 강자성 반도체층(120, 240)은 단일 또는 다중 도메인 상태를 이용하여 다중의 정보를 평면홀 효과 또는 자기 저항을 통해 저장하고 센싱하는 역할을 담당한다.
상기 강자성 반도체층(120, 240)은 자기 이방성 특성이 강한 자성물질인 Ⅲ-Ⅴ 자성 반도체로 구성될 수 있으며, 바람직하게는 갈륨망간아세네이드(GaMnAs)로 구성될 수 있다.
이하, 자기 기억 소자의 구조는 당업자에게 자명하므로 일반적인 자기 기억 소자 구성에 대한 설명은 생략하고 본 발명의 핵심에 해당하는 강자성 반도체층의 구성 및 작용에 대해 중점적으로 설명하기로 한다.
본 발명은 다중층의 복잡한 MRAM 구조를 개선하는 방안으로 스핀밸브 구조의 GMR 효과를 대신하여, 다중 도메인 구조에서 나타나는 평면홀효과(PHE) 또는 자기 저항을 이용한다.
보다 구체적으로, 단일 도메인 상태는 강자성 재료의 자화가 모두 같은 방향을 향하고 있는 상태를 나타내며, 대부분의 강자성 재료는 이러한 상태를 가질 수 있다.
다중 도메인 상태는 도메인 경계(Domain wall)를 가지는 강자성 재료의 상태를 나타내며, 이 경우 자화 방향은 각 도메인 마다 다르게 나타난다.
특히, 강자성 반도체인 경우에는 큰 자기 이방성(magnetic anisotreopy)을 갖는 물질로서 평면에서 4방향의 자화 방향을 가질 수 있다.
도 4는 강자성 반도체가 자기에너지가 최소가 되는 각도에서 네개의 자화 방향을 나타내는 것을 도시한 것이고, 도 5는 단일 도메인 상태에서 외부 자기장 스캔시 자화방향에 따라 평면홀 저항 값이 변하는 이력 곡선을 개략적으로 도시한 것이다. 여기서, 도 5의 화살표 번호(1,2,3,4)는 자기장 스캔 방향을 나타내며, 굵은 화살표는 저항 상태에 대응되는 자화 방향을 나타낸다.
도 4 및 도 5를 참조하면, 높은 저항의 두 자화 상태(즉, [010]↗,
Figure 112007047881942-pat00005
)와 저항값이 작은 두 자화 상태(즉,
Figure 112007047881942-pat00006
, [100]↘)에 정보를 저장할 수 있어서 4가지 정보를 저장할 수 있다.
이는, 종래의 자성체 삼중층 구조로 이루어진 스핀밸브 구조에서 얻을 수 있는 4개의 조합 {예를 들어, 높은 저항 상태
Figure 112007047881942-pat00007
과
Figure 112007047881942-pat00008
, 낮은 저항 상태
Figure 112007047881942-pat00009
,
Figure 112007047881942-pat00010
}에 대응되는 상태를 단일의 강자성 반도체 층으로 구현할 수 있는 효과가 발생한다.
그러나, 상기 4가지 상태 중 두 자화 상태(즉, [010]↗,
Figure 112007047881942-pat00011
)의 저항값과 두 자화 상태(즉,
Figure 112007047881942-pat00012
, [100]↘)의 저항 값이 같아 저장된 정보를 읽는 데 복잡한 과정을 거쳐야 하는 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 다중 도메인 구조를 이용한 4가지 상태를 기록하게 된다.
다중 도메인 상태는 단일 도메인 상태에서 90도 회전한 다른 도메인 상태로 회전할 때 서로 다른 자화 방향을 갖는 단일 도메인 상태 중간 부분에서 외부 자기장의 인가가 없어지면 형성되며, 상기 도 5에서 2번 자화방향 스위칭의 경우 중간 평면홀 저항 값이 다중 도메인 상태에 해당한다.
다중 도메인 상태의 각 도메인은 4가지 자화방향 중 자화가 쉬운(magnetic easy axes) 방향으로 자화되며, 다중 도메인 상태의 전체 자화값은 이들 도메인의 벡터합으로 나타낼 수 있다.
예를 들어, 45도와 135도를 갖는 도메인의 자기 이방성을 갖는 강자성체의 경우 각 면적 비를 p 대 1-p로 정의하면, 이들의 벡터합으로 나타낸 전체 자화량 M은
Figure 112007047881942-pat00013
과 같고,
전체 자화 방향(Ø)은
Figure 112007047881942-pat00014
과 같다.
도 6은 본 발명의 바람직한 실시예에 따른 다중 도메인 상태에 대한 자기 이력 곡선을 도시한 것이다.
다중 도메인 상태가 발생하였을 경우 평면 홀 저항 값 또는 자기 저항 값을 이용하여 도메인이 어느 정도 깨어져 있는지 알 수 있다.
도 6을 참조하면, 단일과 다중 도메인 상태 사이의 자화 전환이 일어나는 평면홀 효과의 이력 곡선을 통해 4개의 저항값(0,1,2,3 상태)이 각각 다른 상태에 있음을 알 수 있다.
여기서, 논리상태 "0", "1", "2", "3"은 자성체 스핀 밸브 구조의
Figure 112007047881942-pat00015
과
Figure 112007047881942-pat00016
그리고
Figure 112007047881942-pat00017
과
Figure 112007047881942-pat00018
논리 상태에 대응되는 값이다.
서로 다른 평면홀 저항 값 중 "0","3" 상태는 단일 도메인 상태를 나타내며, "1","2" 상태는 다중 도메인 상태를 나타낸다.
따라서, 외부 자기장의 방향(Ø)과 세기(M)를 조절함에 따라서 자기 이방성을 갖는 강자성 재료를 단일 도메인 상태 또는 다중 도메인 상태로 만들 수 있으며 상기 자화 전환에 따른 평면홀 저항 값 을 저장하여 4가지 상태의 다른 저항값을 저장할 수 있게 된다.
여기서, 상기 평면홀 저항 값은 하기의 식으로부터 계산될 수 있다.
Figure 112007047881942-pat00019
여기서, k는 전류의 방향이 자화방향과 수직 일 때와 평행일 때 비저항 값의 차이 이며, t는 시료의 두께 이다.
결국, 강자성 반도체의 단일과 다중 도메인 상태를 이용하면 4개의 저항값이 각기 다른 상태를 구현할 수 있으며 저항값으로서 저장된 정보를 바로 읽을 수 있으므로 정보를 읽는 과정이 자성체 스핀 밸브 구조보다 훨씬 간단하게 구현할 수 있다.
상기 평면홀 저항을 기본으로 기술한 내용은 자기 저항을 이용해서도 가능하다.
자기 저항을 이용하는 경우 자기 저항 값은 하기의 식으로부터 계산될 수 있다.
Figure 112007047881942-pat00020
여기서,
Figure 112007047881942-pat00021
은 외부 자기장이 전류방향과 수직일 때, 강자성 재료의 저항 값이고,
Figure 112007047881942-pat00022
은 외부 자기장이 전류방향과 평행일 때의 저항 값이고,
Figure 112007047881942-pat00023
은 자화 M의 함수이므로 평면홀 저항 값과 같이 단일 또는 다중 도메인 상태에 따라 자기 저항 값이 달라지게 된다.
-실시예-
단일 또는 다중 도메인 상태를 만들기 위한 외부 자기장은 강자성 반도체 층 상에 전류라인을 형성하여 유도 자기장을 만들어 대체할 수 있으며, 도 7은 본 발명에 따른 유도 자기장 형성을 위한 구조를 개략적으로 도시한 구조도이고, 도 8은 본 발명의 바람직한 실시예에 따른 자기 기억 소자의 유도 자기장 형성을 개략적으 로 도시한 예시도이다.
도 7 및 도 8을 참조하면, 정보 저장용 셀 안에 절연층으로 구별된 전류라인이 형성되고, 전류라인이 교차하는 셀 안에 펄스 형태의 전류가 흘러 유도 자기장이 형성되어 셀 안에 정보를 기록할 수 있다.
다시 말해, 전류를 펄스 형태로 조절하면 전류라인 주위에 유도 자기장을 형성할 수 있으며 평면홀 저항 값이 전류 펄스에 의해 조절되는 도메인 상태(단일 또는 다중 도메인)에 따라 달라짐을 알 수 있다.
도 9는 본 발명에 따른 평면홀 저항값 측정 방법을 도시한 것이고, 도 10은 본 발명에 따른 자기 저항값 측정 방법을 도시한 것이다.
도 9 및 10을 참조하면, 십자 모양의 강자성 반도체 층 상에 절연층이 있고 그 위에 제 1 전류라인이 형성되며, 다시 절연층 위에 제 2 전류라인이 형성되어 있다.
제 1 전류라인과 제 2 전류라인에 동시에 전류가 흐르는 십자 중앙의 강자성 반도체 층 영역에 강한 유도 자기장이 형성되어 강자성 재료의 도메인 상태를 바꿀 수 있으며, 상기와 같은 방법으로 강자성 반도체 층에 정보(4상태)를 저장할 수 있다.
상기와 같이 저장된 정보는 센싱 전류를 통해 평면홀 저항 값 또는 자기 저항 값을 크기를 측정하여 읽을 수 있다. 따라서, 단일의 강자성 반도체 층이 센싱 역할과 저장 역할을 동시에 수행할 수 있다.
상기에서 살펴본 바와 같이, 본 발명에 따른 강자성 물질의 다중 도메인 상태를 이용한 자기 기억 소자는 자성 반도체(MS)의 우수한 자기 이방성을 이용하여 다중의 저항값을 하나의 셀 안에 저장할 수 있으므로 기억 소자의 저장 용량을 증가시킬 수 있을 뿐만 아니라, 삼중층이 필요한 스핀 밸브 기억 소자와 비교하여 단일층의 자성 반도체층 만으로 구현이 가능하므로 전체 기억 소자의 구조를 간단히함으로써 공정의 효율성을 높일 수 있으며 고 집적화가 가능한 탁월한 효과가 발생한다.
또한, 정보를 쓰고 읽는 절차가 간소화되어 기억 소자의 동작 속도를 크게 향상시킬 수 있는 탁월한 효과가 발생한다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명의 보호범위는 상기 실시예에 한정되는 것이 아니며, 해당 기술분야의 통상의 지식을 갖는 자라면 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 기판과;
    상기 기판 상에 형성되고, 쓰기(write) 동작시 제 1 전류라인과 제 2 전류라인이 교차하는 셀 안에 펄스 형태로 전류를 인가하여 유도 자기장을 형성하고 자기장의 방향(Ø)과 세기(M)를 조절하여 자기 이방성을 갖는 강자성 재료를 단일 도메인 상태 또는 다중 도메인 상태로 만들고,
    상기 단일 도메인 상태 또는 다중 도메인 상태에 따라 달라지는 다중 상태에 대한 평면 홀 저항 값 또는 자기 저항 값을 기록하여 다중의 정보를 저장하는 강자성 반도체층과;
    상기 강자성 반도체층 상에 형성된 절연막과;
    상기 절연막 상에 형성된 제 1전류라인과;
    상기 제 1전류라인 상에 형성된 절연막 및;
    상기 절연막 상에 형성된 제 2전류라인을 포함하는 것을 특징으로 하는 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자.
  2. 기판과;
    상기 기판 상에 형성된 제 1전류라인과;
    상기 제 1전류라인 상에 형성된 절연막과;
    상기 절연막 상에 형성되고, 단일 또는 다중 도메인 상태를 이용하여 다중의 정보를 평면홀 효과 또는 자기 저항을 통해 저장하고 센싱하는 강자성 반도체층과;
    상기 강자성 반도체층 상에 형성된 절연막과;
    상기 절연막 상에 형성된 제 2전류라인을 포함하는 것을 특징으로 하는 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자.
  3. 제 2항에 있어서,
    상기 강자성 반도체층은
    쓰기(write) 동작시 상기 제 1 전류라인과 제 2 전류라인이 교차하는 셀 안에 펄스 형태로 전류를 인가하여 유도 자기장을 형성하고 자기장의 방향(Ø)과 세기(M)를 조절하여 자기 이방성을 갖는 강자성 재료를 단일 도메인 상태 또는 다중 도메인 상태로 만들고,
    상기 단일 도메인 상태 또는 다중 도메인 상태에 따라 달라지는 다중 상태에 대한 평면 홀 저항 값 또는 자기 저항 값을 기록하여 다중의 정보를 저장하는 것을 특징으로 하는 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자.
  4. 제 3항에 있어서,
    상기 다중 도메인 상태는
    자기장의 방향과 세기에 따라 다중 도메인의 깨어진 정도를 조절할 수 있으며, 평면 홀 저항값 또는 자기 저항 값을 이용하여 도메인이 어느 정도 깨어져 있는지 확인할 수 있는 것을 특징으로 하는 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자.
  5. 제 1항 또는 제 2항에 있어서,
    상기 강자성 반도체층은
    읽기(Read) 동작시 전류라인에 센싱 전류를 흘려보내서 저장된 평면 홀 저항 또는 자기 저항 값을 읽는 것을 특징으로 하는 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자.
  6. 제 5항에 있어서,
    상기 평면 홀 저항 값은 하기의 수학식
    Figure 112007047881942-pat00024
    에 의해 측정되는 것을 특징으로 하는 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자.
    여기서, k는 전류의 방향이 자화방향과 수직일 때와 평행일 때 비저항 값의 차이 이며, t는 시료의 두께 이다.
  7. 제 5항에 있어서,
    상기 자기 저항 값은 하기의 수학식
    Figure 112007047881942-pat00025
    에 의해 측정되는 것을 특징으로 하는 강 자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자.
    여기서,
    Figure 112007047881942-pat00026
    은 외부 자기장이 전류방향과 수직일 때, 강자성 재료의 저항 값이고,
    Figure 112007047881942-pat00027
    은 외부 자기장이 전류방향과 평행일 때의 저항 값이고, Ø는 자화방향이다.
  8. 제 1항 또는 제 2항에 있어서,
    상기 강자성 반도체층은
    GaMnAs로 구성된 것을 특징으로 하는 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기 기억 소자.
KR1020070065460A 2007-06-29 2007-06-29 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자 KR100862183B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070065460A KR100862183B1 (ko) 2007-06-29 2007-06-29 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
US11/956,925 US7742333B2 (en) 2007-06-29 2007-12-14 Magnetic memory device using domain structure and multi-state of ferromagnetic material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065460A KR100862183B1 (ko) 2007-06-29 2007-06-29 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자

Publications (1)

Publication Number Publication Date
KR100862183B1 true KR100862183B1 (ko) 2008-10-09

Family

ID=40152905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065460A KR100862183B1 (ko) 2007-06-29 2007-06-29 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자

Country Status (2)

Country Link
US (1) US7742333B2 (ko)
KR (1) KR100862183B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041828B1 (ko) * 2009-05-19 2011-06-17 고려대학교 산학협력단 다축 자화물질 단일층을 이용한 자기논리소자
PL421937A1 (pl) * 2017-06-19 2019-01-02 Instytut Fizyki Polskiej Akademii Nauk Sposób otrzymywania porowatej warstwy półprzewodnika ferromagnetycznego
CN109243512A (zh) * 2018-09-12 2019-01-18 山东大学 一种控制反铁磁层及钉扎层磁畴结构在磁性隧道结中实现多态数据存储的方法
CN109243511A (zh) * 2018-09-12 2019-01-18 山东大学 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法
KR20240168078A (ko) 2023-05-22 2024-11-29 고려대학교 산학협력단 스핀-궤도 토크를 이용한 양축이방성 자성 박막 기반 자기 기억 소자

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963152B1 (fr) * 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
US8467234B2 (en) * 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8576615B2 (en) 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
TWI612698B (zh) 2013-10-09 2018-01-21 財團法人工業技術研究院 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體
US9276197B2 (en) * 2013-11-21 2016-03-01 The United States Of America As Represented By The Secretary Of The Navy Hybrid domain wall-hall cross device
SE540812C2 (en) * 2016-11-02 2018-11-20 Johan Aakerman Ab Spin oscillator device and mutually synchronized spin oscillator device arrays
US11476260B2 (en) 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US10847201B2 (en) 2019-02-27 2020-11-24 Kepler Computing Inc. High-density low voltage non-volatile differential memory bit-cell with shared plate line
US11716858B1 (en) 2021-05-07 2023-08-01 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US12108609B1 (en) 2022-03-07 2024-10-01 Kepler Computing Inc. Memory bit-cell with stacked and folded planar capacitors
US20230395134A1 (en) 2022-06-03 2023-12-07 Kepler Computing Inc. Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell
US12062584B1 (en) 2022-10-28 2024-08-13 Kepler Computing Inc. Iterative method of multilayer stack development for device applications
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001067862A (ja) 1999-09-01 2001-03-16 Sanyo Electric Co Ltd 磁気メモリ素子
JP2001256773A (ja) * 2000-03-10 2001-09-21 Sharp Corp 磁気メモリセルのアクセス方法及び磁気メモリセル
JP2003091986A (ja) * 2001-09-17 2003-03-28 Sharp Corp 磁気メモリおよびその記録方法並びにその読取方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089991A (en) * 1990-01-18 1992-02-18 Micro Unity Systems Engineering, Inc. Non-volatile memory cell
US5289410A (en) * 1992-06-29 1994-02-22 California Institute Of Technology Non-volatile magnetic random access memory
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US5652445A (en) * 1995-04-21 1997-07-29 Johnson; Mark B. Hybrid hall effect device and method of operation
US5926414A (en) * 1997-04-04 1999-07-20 Magnetic Semiconductors High-efficiency miniature magnetic integrated circuit structures
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
WO2002033705A2 (en) * 2000-10-20 2002-04-25 James Stephenson Non-volatile magnetic memory device
KR100829557B1 (ko) * 2002-06-22 2008-05-14 삼성전자주식회사 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법
JP4399211B2 (ja) * 2002-12-21 2010-01-13 株式会社ハイニックスセミコンダクター バイオセンサー

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001067862A (ja) 1999-09-01 2001-03-16 Sanyo Electric Co Ltd 磁気メモリ素子
JP2001256773A (ja) * 2000-03-10 2001-09-21 Sharp Corp 磁気メモリセルのアクセス方法及び磁気メモリセル
JP2003091986A (ja) * 2001-09-17 2003-03-28 Sharp Corp 磁気メモリおよびその記録方法並びにその読取方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041828B1 (ko) * 2009-05-19 2011-06-17 고려대학교 산학협력단 다축 자화물질 단일층을 이용한 자기논리소자
PL421937A1 (pl) * 2017-06-19 2019-01-02 Instytut Fizyki Polskiej Akademii Nauk Sposób otrzymywania porowatej warstwy półprzewodnika ferromagnetycznego
CN109243512A (zh) * 2018-09-12 2019-01-18 山东大学 一种控制反铁磁层及钉扎层磁畴结构在磁性隧道结中实现多态数据存储的方法
CN109243511A (zh) * 2018-09-12 2019-01-18 山东大学 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法
CN109243512B (zh) * 2018-09-12 2021-08-20 山东大学 一种控制反铁磁层及钉扎层磁畴结构在磁性隧道结中实现多态数据存储的方法
CN109243511B (zh) * 2018-09-12 2021-08-20 山东大学 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法
KR20240168078A (ko) 2023-05-22 2024-11-29 고려대학교 산학협력단 스핀-궤도 토크를 이용한 양축이방성 자성 박막 기반 자기 기억 소자

Also Published As

Publication number Publication date
US20090003042A1 (en) 2009-01-01
US7742333B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
KR100862183B1 (ko) 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
TWI540684B (zh) Memory elements and memory devices
US7881099B2 (en) Multibit magnetic random access memory device
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US8053255B2 (en) STRAM with compensation element and method of making the same
WO2020149939A1 (en) Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
KR100604913B1 (ko) 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
CN105684178B (zh) 基于自旋力矩转移的磁性随机存取储存器(stt-mram)和磁头
CN103296198A (zh) 磁阻效应元件和磁存储器
CN103794715B (zh) 一种基于电压控制的磁存储器
KR101983077B1 (ko) 기억 소자의 제조 방법
WO2014049935A1 (en) Storage element, storage apparatus, and magnetic head
JP2005522044A (ja) 高密度ｍｒａｍ用途用の合成フェリ磁性体センス層
EP1918937B1 (en) Storage element and memory
CN105825882A (zh) 自旋转移扭矩存储元件和存储装置
WO2013080436A1 (ja) 記憶素子、記憶装置
CN104662654A (zh) 存储单元、存储装置和磁头
US20060138509A1 (en) Magnetic random access memory with lower switching field through indirect exchange coupling
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
CN103959407B (zh) 具有低写入错误率的自旋转移力矩磁存储元件
JP2005277416A (ja) 軟基準３導体の磁気メモリ記憶デバイス
US20200357449A1 (en) Spin transfer torque memory (sttm) devices with decreased critical current and computing device comprising the same
JP2006134363A (ja) 磁気ランダムアクセスメモリ
US20060067115A1 (en) MRAM with improved storage and read out characteristics
KR20090036312A (ko) 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070629

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080425

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080922

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081001

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081002

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110914

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130717

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130717

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20151008

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160928

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20181002

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200712