TWI540684B - Memory elements and memory devices - Google Patents

Memory elements and memory devices Download PDF

Info

Publication number
TWI540684B
TWI540684B TW101111507A TW101111507A TWI540684B TW I540684 B TWI540684 B TW I540684B TW 101111507 A TW101111507 A TW 101111507A TW 101111507 A TW101111507 A TW 101111507A TW I540684 B TWI540684 B TW I540684B
Authority
TW
Taiwan
Prior art keywords
layer
memory
magnetization
oxide
memory element
Prior art date
Application number
TW101111507A
Other languages
English (en)
Other versions
TW201248785A (en
Inventor
Hiroyuki Uchida
Masanori Hosomi
Hiroyuki Ohmori
Kazuhiro Bessho
Yutaka Higo
Tetsuya Asayama
Kazutaka Yamane
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201248785A publication Critical patent/TW201248785A/zh
Application granted granted Critical
Publication of TWI540684B publication Critical patent/TWI540684B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

記憶元件及記憶裝置
本揭示係關於一種具有記憶鐵磁性層之磁化狀態作為資訊之記憶層，及磁化方向經固定之磁化固定層，且藉由使電流流通而使記憶層之磁化方向變化之記憶元件，及包含該記憶元件之記憶裝置。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2004-193595號公報
[專利文獻2]日本專利特開2009-81215號公報
[非專利文獻]
[非專利文獻1]Nature Materials,Vol9,p.721(2010)。
自大容量伺服器直至行動電話終端為止，伴隨各種資訊裝置之飛速發展，於構成其之記憶體或邏輯件等元件中亦追求高積體化、高速化、低電力消耗化等更進一步之高性能化。半導體非揮發性記憶體之進步尤為顯著，尤其作為大容量文件記憶體之快閃記憶體正以趕超硬磁盤驅動器之趨勢逐漸普及。
另一方面，關注於碼儲存用途中進而於工作記憶體中之發展，目前正在推進應替換通常所使用之NOR快閃記憶體、DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)等之FeRAM(Ferroelectric Random Access Memory，鐵電式隨機存取記憶體)、MRAM(Magnetic Random Access Memory，磁性隨機記憶體)、PCRAM(Phase-Change Random Access Memory，相變隨機存取記憶體)等之開發，且一部分已實用化。
其中，MRAM為了藉由磁性體之磁化方向而進行資料記憶，可進行高速且大致無限(1015次以上)之重寫，且已使用於產業自動化或飛機等領域。
MRAM係根據其高速動作及可靠性，期待今後於碼儲存或工作記憶體中之發展，但現實中於低電力消耗化、大容量化上存在課題。
其係由MRAM之記錄原理，即藉由自佈線產生之電流磁場而使磁化反轉之方式引起之本質的課題。作為用以解決該問題之一個方法，研究有不藉由電流磁場之記錄(即磁化反轉)方式，其中尤以關於自旋扭矩磁化反轉之研究較活躍。
自旋扭矩磁化反轉之記憶元件係藉由與MRAM相同之MTJ(Magnetic Tunnel Junction，磁性穿隧接合)而構成，通過固定於某一方向上之磁性層之自旋偏極電子進入其他自由之(未固定方向)磁性層時，利用對其磁性層施加扭矩，故而若使某一閾值以上之電流流通則可使自由磁性層反轉。0/1之重寫係藉由改變電流之極性而進行。
用於其反轉之電流之絕對值於0.1 μm左右之範圍之元件中為1 mA以下。
並且，其電流值與元件體積成比例地減小因此可進行定標。並且，不需要MRAM中所必需之記錄用電流磁場產生 用之字元線，因此亦具有使單元結構變得簡單之優點。
以下，將利用自旋扭矩磁化反轉之MRAM稱為「自旋扭矩型MRAM」或「ST-MRAM(Spin Torque-Magnetic Random Access Memory，自旋力矩轉移磁性隨機存取記憶體)」。自旋扭矩磁化反轉亦可稱為自旋注入磁化反轉。
於保持高速且重寫次數為大致無限大之MRAM之優點之狀態下，作為可實現低電力消耗化、大容量化之非揮發記憶體，對ST-MRAM寄予厚望。
作為ST-MRAM，開發有如例如上述專利文獻1般使用平面磁化者，及如例如上述專利文獻2般使用垂直磁化者。
作為使用於ST-MRAM之鐵磁性體，研究有各種材料，但通常認為與具有平面磁各向異性者相比，具有垂直磁各向異性者更適於低電力化、大容量化。
其原因在於：垂直磁化者於自旋扭矩磁化反轉時應超過之能量障壁較低，又垂直磁化膜所具有之較高之磁各向異性對保持藉由大容量化而微細化之記憶載體之熱穩定性較為有利。
但是，因具有垂直各向異性之磁性材料不同而各向異性能量較小，擔心作為記憶元件之資訊之保持特性。
因此，本揭示之目的在於：提供一種進一步強化垂直磁各向異性，實現較高資訊保持特性作為記憶元件，並且可於穩定且低電流下記錄之ST-MRAM元件。
本揭示之記憶元件包含：相對於膜面具有垂直磁化，且藉由磁性體之磁化狀態而保持資訊之記憶層；成為記憶於上述記憶層之資訊之基準且相對於膜面具有垂直磁化之磁化固定層；利用設置於上述記憶層與上述磁化固定層之間之非磁性體而成之中間層；及鄰接於上述記憶層，設置於與上述中間層相反之側的由2層以上之氧化物形成之頂蓋層。而且，該記憶元件係利用伴隨於包含上述記憶層、上述中間層、上述磁化固定層之層結構之積層方向上流通之電流所產生之自旋扭矩磁化反轉，而使上述記憶層之磁化反轉，藉此進行資訊之記憶。
本揭示之記憶裝置具備：藉由磁性體之磁化狀態而保持資訊之記憶元件，及相互交叉之2種佈線。上述記憶元件包含：相對於膜面具有垂直磁化，且藉由磁性體之磁化狀態而保持資訊之記憶層；成為記憶於上述記憶層之資訊之基準且相對於膜面具有垂直磁化之磁化固定層；利用設置於上述記憶層與上述磁化固定層之間之非磁性體而成之中間層；及鄰接於上述記憶層，設置於與上述中間層相反之側的由2層以上之氧化物形成之頂蓋層。而且，該記憶元件係構成為利用伴隨於包含上述記憶層、上述中間層、上述磁化固定層之層結構之積層方向上流通之電流所產生之自旋扭矩磁化反轉，而使上述記憶層之磁化反轉，藉此進行資訊之記憶。而且，該記憶裝置係於上述2種佈線之間配置上述記憶元件，通過上述2種佈線，使上述積層方向 之電流流通於上述記憶元件中，而隨之引起自旋扭矩磁化反轉。
如此之本揭示之技術係作為ST-MRAM，採用MTJ結構作為記憶層、中間層(通道障壁層)、磁化固定層。因此，以2層以上之氧化物形成鄰接於記憶層之頂蓋層。
藉由將頂蓋層設為氧化物積層結構，與使用單層氧化物之構成相比，更可強化垂直磁各向異性。
根據本揭示之技術，作為利用垂直磁化型之ST-MRAM之非揮發記憶體，可強化垂直磁各向異性，從而實現較高資訊保持特性(熱穩定性)作為記憶元件。藉此，可實現能夠於穩定且低電流下記錄之ST-MRAM記憶元件、記憶裝置。
以下，依照以下順序對本揭示之實施形態進行說明。
<1.實施形態之記憶裝置之構成>
<2.實施形態之記憶元件之概要>
<3.實施形態之具體的構成>
<4.關於實施形態之實驗>
<1.實施形態之記憶裝置之構成>
首先，對成為本揭示之實施形態之記憶裝置之構成進行說明。
將實施形態之記憶裝置之模式圖示於圖1及圖2。圖1為立體圖，圖2為剖面圖。
如圖1所示，實施形態之記憶裝置係於相互正交之2種位址佈線(例如字元線及位元線)之交點附近，配置利用可於磁化狀態下保持資訊之ST-MRAM之記憶元件3而成。
即，於藉由矽基板等半導體基體10之元件分離層2而分離之部分，分別形成構成用於選擇各記憶裝置之選擇用電晶體的汲極區域8、源極區域7、及閘極電極1。其中，閘極電極1兼具延伸於圖中前後方向上之一位址佈線(字元線)。
汲極區域8係與圖1中左右之選擇用電晶體共通而形成，於該汲極區域8上連接有佈線9。
而且，於源極區域7與配置於上方的延伸於圖1中左右方向上之位元線6之間，配置有具有藉由自旋扭矩磁化反轉而使磁化方向反轉之記憶層的記憶元件3。該記憶元件3係藉由例如磁性穿隧接合元件(MTJ元件)而構成。
如圖2所示，記憶元件3具有2層磁性層15、17。該2層磁性層15、17中，將一磁性層作為磁化M15之方向經固定之磁化固定層15，將另一磁性層作為磁化M17之方向變化之磁化自由層，即記憶層17。
又，記憶元件3係分別經由上下之接觸層4連接於位元線6與源極區域7。
藉此，通過2種位址佈線1、6，使上下方向之電流流通於記憶元件3中，可藉由自旋扭矩磁化反轉而使記憶層17之磁化M17之方向反轉。
已知於此種記憶裝置中，必需以選擇電晶體之飽和電流 以下之電流進行寫入，且電晶體之飽和電流伴隨微細化而降低，因此為了記憶裝置之微細化，較佳為改善自旋轉移之效率，降低流通於記憶元件3中之電流。
又，為了增強讀出信號，必需確保較高之磁阻變化率，因此可有效地採用如上述之MTJ結構，即於2層磁性層15、17之間將中間層設為通道絕緣層(通道障壁層)之記憶元件3之構成。
於如此使用通道絕緣層作為中間層之情形時，為了防止通道絕緣層絕緣破壞，對流通於記憶元件3中之電流量產生限制。即，就確保記憶元件3之重複寫入之可靠性之觀點而言，亦較佳為抑制自旋扭矩磁化反轉中必需之電流。再者，存在可將自旋扭矩磁化反轉中必需之電流稱為反轉電流、記憶電流等之情況。
又，記憶裝置係非揮發記憶體裝置，因此必需穩定地記憶藉由電流而寫入之資訊。即，必需確保相對於記憶層之磁化之熱起伏的穩定性(熱穩定性)。
若無法確保記憶層之熱穩定性，則存在經反轉之磁化方向藉由熱(動作環境中之溫度)而再反轉之情形，結果成為寫入錯誤。
本記憶裝置中之記憶元件3(ST-MRAM)與先前之MRAM比較，於定標中較為有利，即，可縮小體積，但若其他特性相同，則體積縮小會使熱穩定性降低。
於推進ST-MRAM之大容量化之情形時，記憶元件3之體積進一步縮小，因此確保熱穩定性成為重要之課題。
因此，於ST-MRAM中之記憶元件3中，熱穩定性為非常重要之特性，且必需以即便縮小體積亦可確保其熱穩定性之方式進行設計。
<2.實施形態之記憶元件之概要>
其次，對本揭示之實施形態之記憶元件之概要進行說明。
實施形態之記憶元件係作為ST-MRAM而構成。ST-MRAM係藉由自旋扭矩磁化反轉，而使記憶元件之記憶層之磁化方向反轉，從而進行資訊之記憶。
記憶層係藉由包含鐵磁性層之磁性體而構成，且藉由磁性體之磁化狀態(磁化方向)而保持資訊。
詳細內容如下所述，實施形態之記憶元件3係設為例如於圖3中表示一例之層結構，且包含作為至少2層鐵磁性體層之記憶層17、磁化固定層15，又包含該2層磁性層之間之中間層16。
記憶層17係於膜面上具有垂直磁化，且對應於資訊使磁化方向變化。
磁化固定層15係成為記憶於記憶層17之資訊之基準且於膜面上具有垂直磁化。
中間層16係設為例如利用非磁性體之絕緣層，且設置於記憶層17與磁化固定層15之間。
而且，於具有記憶層17、中間層16、磁化固定層15之層結構之積層方向上注入經自旋偏極之電子，藉此記憶層17之磁化方向變化，可對記憶層17進行資訊之記憶。
此處，簡單地對自旋扭矩磁化反轉進行說明。
電子具有2種自旋角動量。假設將其定義為向上、向下。於非磁性體內部兩者數量相同，且於鐵磁性體內部兩者之數量存在差異。於構成記憶元件3之2層鐵磁性體即磁化固定層15及記憶層17中，相互之磁矩之方向為相反方向狀態時，考慮存在使電子自磁化固定層15向記憶層17移動之情形。
磁化固定層15係為了較高之保磁力而使磁矩方向固定之固定磁性層。
通過磁化固定層15之電子為自旋偏極，即向上與向下之數量產生差異。若非磁性層即中間層16之厚度構成為充分薄，則由通過磁化固定層15所導致之自旋偏極得到緩和，於變成通常之非磁性體中之非偏極(向上與向下為相同數量)狀態之前，電子會到達另一磁性體，即記憶層17。
於記憶層17中，自旋偏極度之符號相反，藉此為了降低系統之能量而使一部分電子反轉，即，改變自旋角動量之方向。此時，由於必需保持系統之全角動量，因此亦對記憶層17之磁矩賦予與由改變方向之電子所引起之角動量變化之合計相等的反作用。
於電流即單位時間內通過之電子數量較少之情形時，改變方向之電子總數亦較少，因此於記憶層17之磁矩中產生之角動量變化亦較小，但若增大電流則可於單位時間內賦予較多之角動量變化。
角動量之時間變化係扭矩，且若扭矩超過某一閾值則記 憶層17之磁矩開始進行進動運動，於藉由其單軸各向異性旋轉180度時變得穩定。即，引起自相反方向狀態向相同方向狀態之反轉。
磁化處於相同方向狀態時，若使電流相反地於自記憶層17向磁化固定層15輸送電子之方向上流通，則此次以磁化固定層15反射時經自旋反轉之電子進入至記憶層17時賦予扭矩，若向相反方向狀態則可使磁矩反轉。惟此時，引起反轉必需之電流量多於自相反方向狀態向相同方向狀態反轉之情形。
要直觀地理解磁矩之自相同方向狀態向相反方向狀態之反轉雖有其困難，但亦可想作是由於磁化固定層15固定而使磁矩無法反轉，為了保持系統整體之角動量而使記憶層17反轉。如此，0/1之記憶係於自磁化固定層15向記憶層17之方向上或於其相反方向上，藉由使對應各自之極性的某一閾值以上之電流流通而進行。
資訊之讀出係與先前型之MRAM相同，可使用磁阻效果而進行。即，以與上述記憶之情形相同之方式於膜面垂直方向上使電流流通。而且，利用依據記憶層17之磁矩相對於磁化固定層15之磁矩為相同方向或相反方向而使元件所表現出之電阻變化之現象。
用作磁化固定層15與記憶層17之間的中間層16之材料為金屬或為絕緣體均可，但若要能夠獲得更高之讀出信號(電阻之變化率)，且能夠藉由更低之電流進行記憶，有時會使用絕緣體作為中間層。將此時之元件稱為鐵磁性穿隧 接合(Magnetic Tunnel Junction：MTJ)。
藉由自旋扭矩磁化反轉，使磁性層之磁化方向反轉時所必需之電流之閾值Ic，因磁性層之磁易軸於平面方向上或於垂直方向上而異。
本實施形態之記憶元件係垂直磁化型，但將使先前平面磁化型之記憶元件之情形中之磁性層之磁化方向反轉的反轉電流設為Ic_para。
於自相同方向向相反方向(再者，所謂相同方向、相反方向係指以磁化固定層之磁化方向為基準所觀察之記憶層之磁化方向)反轉之情形時，成為Ic_para=(A．α．Ms．V/g(0)/P)(Hk+2πMs)
於自相反方向向相同方向反轉之情形時，成為Ic_para=-(A．α．Ms．V/g(π)/P)(Hk+2πMs)
另一方面，若將如本例之垂直磁化型之記憶元件之反轉電流設為Ic_perp，則於自相同方向向相反方向反轉之情形時，成為Ic_perp=(A．α．Ms．V/g(0)/P)(Hk-4πMs)
於自相反方向向相同方向反轉之情形時，成為Ic_perp=-(A．α．Ms．V/g(π)/P)(Hk-4πMs)
其中，A為常數，α為阻尼常數，Ms為飽和磁化，V為元件體積，P為自旋分極率，g(0)、g(π)分別為對應於在相同方向時、相反方向時自旋扭矩傳達至對方之磁性層之效率的係數，Hk為磁各向異性。
於上述各式中，若將垂直磁化型之情形之(Hk-4πMs)與 平面磁化型之情形之(Hk+2πMs)進行比較，則可理解為垂直磁化型更適於低記憶電流化。
作為具有垂直各向異性之磁性材料有Co-Fe-B合金等，於ST-MRAM中為了實現施加較強讀出信號之高磁阻變化率，就可與作為通道障壁(中間層16)之MgO組合之方面而言較有希望。
然而，擔心於具有與氧化物之界面各向異性作為垂直磁各向異性之起源之本構成中，由低於其他垂直磁化材料之垂直各向異性能量所導致之較低保持特性(熱穩定性)。
為了提高保持特性，有增加磁性層之體積等方法，但會成為與藉由增加膜厚而降低之界面各向異性之折衷，故而欠佳。
為了可作為記憶體存在，必需可保持所寫入之資訊。
作為保持資訊之能力之指標，以熱穩定性之指標△(=KV/kBT)之值進行判斷。該△藉由下述式而表示。
△=KV/kBT=Ms．V．Hk．(1/2kB．T)
此處，Hk為有效的各向異性磁場，kB為玻耳茲曼常數，T為絕對溫度，Ms為飽和磁化量，V為記憶層17之體積，K為各向異性能量。
有效的各向異性磁場Hk造成形狀磁各向異性、誘導磁各向異性、結晶磁各向異性等影響，於假定單磁區之一齊旋轉模式之情形時，其變得與保磁力同等。
<3.實施形態之具體的構成>
繼而，對本揭示之實施形態之具體的構成進行說明。
記憶裝置之構成如先前之圖1所述，於正交之2種位址佈線1、6(例如字元線及位元線)之交點附近，配置可於磁化狀態下保持資訊之記憶元件3。
而且，通過2種位址佈線1、6，可使上下方向之電流流通於記憶元件3中，藉由自旋扭矩磁化反轉可使記憶層17之磁化方向反轉。
圖3係表示實施形態之記憶元件3(ST-MRAM)之層結構之例。
記憶元件3具有基礎層14、磁化固定層15、中間層16、記憶層17、氧化物頂蓋層18、頂蓋保護層19。
如該圖3之例般，記憶元件3中，相對於藉由自旋扭矩磁化反轉而使磁化M17之方向反轉之記憶層17，於下層設置有磁化固定層15。
於ST-MRAM中，藉由記錄層17之磁化M17與磁化固定層15之磁化M15的相對角度而規定資訊之0、1。
記憶層17包含具有使磁化方向自由變化為層面垂直方向之磁矩的鐵磁性體。磁化固定層15包含具有使磁化固定於膜面垂直方向上之磁矩的鐵磁性體。
資訊之記憶係藉由具有單軸各向異性之記憶層17之磁化方向而進行。寫入係於膜面垂直方向上施加電流，藉由引起自旋扭矩磁化反轉而進行。如此，相對於藉由自旋注入而使磁化方向反轉之記憶層，於下層設置有磁化固定層15，使之作為記憶層17之記憶資訊(磁化方向)之基準。
於記憶層17與磁化固定層15之間，設置有成為通道障壁 層(通道絕緣層)之中間層16，藉由記憶層17及磁化固定層15而構成有MTJ元件。
又，於磁化固定層15下方形成有基礎層14。
於記憶層17上方(即自記憶層17觀察與中間層16相反之側)形成有氧化物頂蓋層18。
進而，於氧化物頂蓋層18上方(即自保磁力強化層18觀察與記憶層17相反之側)形成有頂蓋保護層19。
本實施形態中，使用Co-Fe-B作為記憶層17及磁化固定層15。
再者，構成記憶層17及磁化固定層15之磁性體並不限定於Co-Fe-B合金，亦可為Co-Fe-C合金、Ni-Fe-B合金、Ni-Fe-C合金。
磁化固定層15係資訊之基準，因此藉由記錄或讀出不能使磁化方向變化，但未必固定於特定之方向上，與記憶層17相比，或增大保磁力，或增加膜厚，或增大磁阻尼常數，只要與記憶層17相比不易活動即可。
中間層16(通道障壁層)係設為例如MgO。於設為MgO(氧化鎂)層之情形時，可提高磁阻變化率(MR(Magneto Resistance)比)。如此提高MR比，藉此可提高自旋注入之效率，降低為了使記憶層17之磁化M17之方向反轉所必需之電流密度。
再者，中間層16係設為包含氧化鎂之構成，此外亦可使用例如氧化鋁、氮化鋁、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3、Al-N-O等各種絕緣體、介電質、半導體 而構成。
作為基礎層14及頂蓋保護層19，可使用Ta、Ti、W、Ru等各種金屬及TiN等導電性氮化物。又，基礎層14及保護層20既可以單層使用，亦可積層複數層不同之材料。
氧化物頂蓋層18於該例中設為第1頂蓋層18a、第2頂蓋層18b之2層積層結構。
第1頂蓋層18a、第2頂蓋層18b之各者較佳為利用氧化矽、氧化鎂、氧化鉭、氧化鋁、氧化鈷、鐵氧體、氧化鈦、氧化鉻、鈦酸鍶、鋁酸鑭、氧化鋅而成之層，或作為利用該等氧化物之混合物而成之層而形成。
又，鄰接於記憶層17之側即第1頂蓋層18a較佳為設為氧化鎂之層。
再者，於圖3之例中，設為第1頂蓋層18a、第2頂蓋層18b之2層積層結構，但亦可設為3層以上之氧化物層之積層結構。
本實施形態中，尤其對記憶層17之組成進行調整，以使記憶層17所受到之有效的反磁場之大小小於記憶層17之飽和磁化量Ms。
如上所述，選定記憶層17之鐵磁性材料Co-Fe-B組成，而減小記憶層17所受到之有效的反磁場之大小，以使之小於記憶層之飽和磁化量Ms。藉此，記憶層17之磁化朝向膜面垂直方向。
進而，本實施形態中，於將作為中間層16之絕緣層設為氧化鎂層(MgO)之情形時，可提高磁阻變化率(MR比)。藉 由如此提高MR比，可提高自旋注入之效率，降低用以使記憶層17之磁化方向反轉所必需之電流密度。
記憶元件3之記憶層17係以使記憶層17所受到之有效的反磁場之大小小於記憶層17之飽和磁化量Ms之方式構成，因此記憶層所受到之反磁場降低，可降低用以使記憶層之磁化方向反轉所必需之寫入電流量。其原因在於，為了使記憶層17具有垂直磁各向異性，可應用垂直磁化型ST-MRAM之反轉電流，而於反磁場之方面有利之故。
另一方面，即便不降低記憶層17之飽和磁化量Ms，亦可降低寫入電流量，因此將記憶層17之飽和磁化量Ms設為充分之量，可確保記憶層17之熱穩定性。
進而，本實施形態中設置有由與記憶層17接觸之2層氧化物層而成之氧化物頂蓋層18。
藉由設置氧化物積層結構之氧化物頂蓋層18，可調整垂直磁各向異性，與使用單層之氧化物之構成相比，更可使記憶層17之保磁力及資訊保持特性(熱穩定性指標△)增大。
藉此，可構成特性平衡優異之記憶元件。
本實施形態之記憶元件3係將自基礎層14至頂蓋保護層19之各層於真空裝置內依序連續地成膜而形成積層結構。其後，藉由蝕刻等加工而形成記憶元件3之圖案，藉此可加以製造。
再者，磁化固定層15可設為包含單層之鐵磁性層之構成，或經由非磁性層而積層複數層鐵磁性層之積層鐵磁體 結構。
作為構成積層鐵磁體結構之磁化固定層15之鐵磁性層的材料，可使用Co、CoFe、CoFeB等。又，作為非磁性層之材料，可使用Ru、Re、Ir、Os等。
或者，藉由利用反鐵磁性層與鐵磁性層之反鐵磁性結合，可設為其磁化方向經固定之構成。
作為反鐵磁性層之材料，可列舉：FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe2O3等磁性體。
又，於該等磁性體中添加Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo、Nb等非磁性元素，可調整磁特性，或調整其他結晶結構或結晶性或物質穩定性等各種物性。
若將磁化固定層15設為積層鐵磁體結構，則相對於外部磁場可使磁化固定層15鈍化，而阻斷由磁化固定層15引起之洩漏磁場並且可實現利用複數個磁性層之層間結合的磁化固定層15之垂直磁各向異性之強化。
<4.關於實施形態之實驗> [實驗1]
本實驗係對如圖3般於記憶元件3中設置有氧化物之積層結構之氧化物頂蓋層18之情形的磁特性進行評價者。進行磁化曲線之測定，而測定保磁力Hc。
試樣準備有試樣1~試樣8之8種。試樣2~試樣8相當於實施形態之記憶元件3，且試樣1為成為比較例之比較用之試 樣。
將各試樣之層結構示於圖4。
除了氧化物頂蓋層18以外係與試樣1~試樣8相同，且示於圖4A。
‧基礎層14：膜厚為15 nm之Ta膜及膜厚為10 nm之Ru膜的積層膜
‧磁化固定層15：膜厚為2 nm之Co-Pt層、膜厚為0.7 nm之Ru膜、及膜厚為1.2 nm之[Co20Fe80]70B30膜的積層膜
‧中間層16(通道絕緣層)：膜厚為1 nm之氧化鎂膜
‧記憶層17：膜厚為2 nm之[Co20Fe80]70B30膜
將鄰接於記憶層17之氧化物頂蓋層18之結構示於圖4B。
‧試樣1(比較例)：膜厚為0.9 nm之氧化鎂
‧試樣2：膜厚為0.5 nm之氧化鎂及膜厚為0.4 nm之氧化鋁
‧試樣3：膜厚為0.5 nm之氧化鎂及膜厚為1.0 nm之氧化鉭
‧試樣4：膜厚為0.5 nm之氧化鎂及膜厚為1.0 nm之氧化鉻
‧試樣5：膜厚為0.4 nm之氧化鋁及膜厚為0.5 nm之氧化鎂
‧試樣6：膜厚為1.0 nm之氧化鉭及膜厚為0.5 nm之氧化鎂
‧試樣7：膜厚為1.0 nm之氧化鉻及膜厚為0.5 nm之氧化鎂
‧試樣8：膜厚為0.5 nm之氧化鋁及膜厚為0.5 nm之氧化鉭
再者，於各試樣之氧化物頂蓋層18上部積層有頂蓋保護層18(Ta、Ru、W等)。
試樣2~試樣4係設為於接觸於記憶層17之第1頂蓋層18a中使用氧化鎂者。
試樣5~試樣7係於不接觸於記憶層17之第2頂蓋層18a中 使用氧化鎂，第1頂蓋層18a係設為氧化鎂以外者。
試樣8係第1頂蓋層18a及第2頂蓋層18b均設為氧化鎂以外者。
各試樣係於厚度為0.725 mm之矽基板上形成厚度為300 nm之熱氧化膜，且於其上形成上述構成之記憶元件。
又，於基礎層與矽基板之間設置有未圖示之膜厚為100 nm之Cu膜。
除了中間層16以外之各層係利用DC磁控濺鍍法(Direct Current Magnetron Sputtering，直流磁控濺鍍法)而成膜。使用氧化物之中間層16係於利用RF磁控濺鍍法(Radio Frequency Magnetron Sputtering，射頻磁控濺鍍法)或DC磁控濺鍍法而使金屬層成膜之後於氧化腔室進行氧化。
於使構成記憶元件之各層成膜之後，於磁場中熱處理爐中於300℃下進行1小時熱處理。
(磁化曲線之測定)
藉由磁克爾效應測定對作為各試樣之記憶元件之磁化曲線進行測定。
此時，測定中並非使用微細加工後之元件，而是使用為了磁化曲線評價用而特別設置於晶圓上之8 mm×8 mm左右之全面膜層部分。又，測定磁場係施加於膜面垂直方向上。
圖5係表示針對試樣1~試樣8根據磁化曲線求得之保磁力Hc者。
頂蓋層之磁化曲線之形狀係表示於任一構成中磁化曲線 均為良好之角型，作為記憶層17之Co-Fe-B合金藉由界面各向異性充分表現出垂直磁各向異性。
於作為頂蓋層為2層氧化物之積層結構之試樣2~試樣8中，與使用如比較例(試樣1)之單層氧化物之構成相比保磁力之值增加，且最大增加為2倍左右。
可認為其原因在於記憶層17/氧化物頂蓋18間之應變之影響得到緩和。於實際之材料中，如伴隨熱處理而經結晶化之由Co-Fe-B合金與氧化鎂構成之中間層16般，於高配向之磁性層/氧化物界面上導入局部性的應變，而使磁特性劣化。
尤其是可知於CoFe系磁性膜與氧化鎂膜之間，格子常數之失配較大，由應變所導致之影響較大。
可認為於試樣2~試樣8中，相對於氧化鎂單體之頂蓋層將失配不同之氧化物組合而進行積層，藉此調變/補償應變，從而改善磁特性。
此外，可認為於試樣2~試樣8中，藉由格子常數不同之氧化物呈現出積層結構，於積層上部或下部任一者上產生膜平面方向之壓縮應變，可抑制作為頂蓋保護層19積層之Ru或W、Ta層之由熱處理所導致之向氧化物之擴散。
結果，藉由混合經擴散之頂蓋保護層19與氧化物，可同時獲得防止所引起之界面各向異性之劣化的效果與應變之補償效果。
再者，為了調整垂直磁各向異性而積層之氧化物亦可為3層以上。又，除了以各試樣所示之氧化物以外，亦可為 包含：氧化矽、氧化鈷、鐵氧體、氧化鈦、鈦酸鍶、鋁酸鑭、氧化鋅、或該等氧化物之混合層者。
若將試樣2、3、4與試樣5、6、7進行比較，則於氧化鎂與記憶層17之界面上有構成者與無構成者相比具有1.2倍左右之保磁力。
根據此情況，較佳為使可有效地表現出與磁性層之界面各向異性之氧化鎂於界面側形成某一第1頂蓋層18a。但即便鄰接於記憶層17之氧化物為氧化鎂以外，與單層氧化物之情形(試樣1)相比亦可獲得增強保磁力之效果。
又，實驗中將Co-Fe-B合金之B組成設為30%，但就TMR(Tunneling Magnetic Resistance，穿隧磁阻)值或耐熱性之觀點而言，亦可將B組成變化為20~40%左右。
構成記憶層17之磁性體並不限定於Co-Fe-B合金，亦可為Co-Fe-C合金、Ni-Fe-B合金、Ni-Fe-C合金。
亦可有效地將非磁性元素添加至記憶層17及磁化固定層15之Co-Fe-B合金中，且作為該情形之非磁性層之材料，可使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、Si、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb或該等合金，而調整磁特性。
[實驗2]
本實驗係對於圖3之記憶元件3中設置有積層結構之氧化物頂蓋層18之情形之特性進行調查。進行磁阻曲線之測定及根據反轉電流值之熱穩定性測定。試樣準備有試樣9~試樣11之3種。試樣10、試樣11係相當於實施形態之記憶元 件3，且試樣9係比較用之試樣。
將各試樣之層結構示於圖6。
除了氧化物頂蓋層18以外係與試樣9~試樣11相同，且示於圖6A。
‧基礎層14：膜厚為15 nm之Ta膜與膜厚為10 nm之Ru膜的積層膜
‧磁化固定層15：膜厚為2 nm之Co-Pt層、膜厚為0.7 nm之Ru膜、及膜厚為1.2 nm之[Co20Fe80]70B30膜的積層膜
‧中間層16(通道絕緣層)：膜厚為1 nm之氧化鎂膜
‧記憶層17：膜厚為2 nm之[Co20Fe80]70B30膜
將鄰接於記憶層17之氧化物頂蓋層18之結構示於圖6B。
‧試樣9(比較例)：膜厚為0.9 nm之氧化鎂
‧試樣10：膜厚為0.5 nm之氧化鎂及膜厚為0.4 nm之氧化鋁
‧試樣11：膜厚為0.5 nm之氧化鎂及膜厚為1.0 nm之氧化鉻
任一構成均於氧化物頂蓋層18之上部形成有由膜厚為5 nm之Ru及膜厚為3 nm之Ta而形成的頂蓋保護層19。
各試樣係於厚度為0.725 mm之矽基板上形成厚度為300 nm之熱氧化膜，且於其上形成上述構成之記憶元件。又，於基礎層與矽基板之間設置未圖示之膜厚為100 nm之Cu膜(成為下述字元線者)。
除了中間層16以外之各層係利用DC磁控濺鍍法而成膜。使用氧化物之中間層16係於利用RF磁控濺鍍法或DC磁控濺鍍法而使金屬層成膜之後於氧化腔室進行氧化。
進而，使構成記憶元件之各層成膜後，於磁場中熱處理 爐中，於300℃下進行1小時熱處理。
繼而，於藉由光微影而遮蔽字元線部分之後，相對於字元線以外之部分之積層膜藉由Ar電漿而進行選擇蝕刻，藉此形成字元線(下部電極)。
此時，字元線部分以外係進行蝕刻直至基板深度為5 nm。其後，藉由電子束繪圖裝置形成記憶元件之圖案之遮罩，相對於積層膜進行選擇蝕刻，而形成記憶元件。
除了記憶元件部分以外係進行蝕刻直至字元線之Cu層正上方。
再者，特性評價用之記憶元件中，為了使磁化反轉所必需之自旋扭矩產生，而必需使充分之電流流通於記憶元件中，因此必需抑制中間層16(通道絕緣層)之電阻值。
因此，將記憶元件之圖案設為短軸為0.07 μm×長軸為0.07 μm之圓形，記憶元件之面積電阻值(Ωμm2)變為20 Ωμm2。
繼而，藉由厚度為100 nm左右之Al2O3之濺鍍使除了記憶元件部分以外絕緣。其後，利用光微影，形成成為上部電極之位元線及測定用之焊墊。
如此一來，製作相當於記憶元件3之各試樣。
對所製作之記憶元件之各試樣9~試樣11，分別如下所述進行特性之評價。進行測定之前，可以使反轉電流之正極方向與負極方向之值對稱之方式進行控制，因此相對於記憶元件，以可自外部施加磁場之方式而構成。又，以施加於記憶元件之電壓成為直至不會破壞絕緣層之範圍內1 V 為止之方式設定。
(磁阻曲線之測定(TMR測定))
藉由一面施加磁場一面測定元件電阻，而對記憶元件之磁阻曲線進行評價。
(反轉電流值及熱穩定性之測定)
以對實施形態之記憶元件3之寫入特性進行評價為目的，進行反轉電流值之測定。使脈衝寬度為10 μs至100 ms之電流流通於記憶元件中，測定其後之記憶元件之電阻值。
進而，使流通於記憶元件中之電流量變化，求出該記憶元件之記憶層之磁化方向反轉之電流值。
又，對記憶元件之磁阻曲線進行複數次測定，藉此所得之保磁力Hc之分散與記憶元件之上述保持特性(熱穩定性)之指標(△)相對應。
所測定之保磁力Hc之分散越小則具有越高之△值。
而且，為了考慮記憶元件間之不均，各製作20個左右同一構成之記憶元件，進行上述測定，從而求出反轉電流值及熱穩定性之指標△之平均值。
圖7中，對試樣9~試樣11之磁阻曲線及利用電流之寫入中之磁化反轉特性之評價進行匯總。
表示有TMR(穿隧磁阻效果)值、保磁力Hc、熱穩定性指標△、反轉電流密度JcO。
可知於試樣10、試樣11中，反映出實驗1之全面膜層中之比較，一面使TMR(穿隧磁阻效果)值或反轉電流密度保 持於與比較例(試樣9)相同之程度，一面將保磁力Hc及保持特性值(熱穩定性指標△)上升為1.1~1.4倍。
因此，確認出將氧化物頂蓋層18設為積層結構之優勢。
再者，並不限定於試樣10、試樣11之構成，亦可如實驗1所列舉般於有效之某一範圍使氧化物頂蓋層之積層結構變化。
又，亦可藉由將與氧化物頂蓋層18接觸之頂蓋保護層19變為Ru以外，而形成可降低反轉電流之構成。
如由以上之實驗1、實驗2亦可知，本實施形態之記憶元件3具有容易製造垂直磁化型之MTJ，及使用其之大容量、低電力消耗之ST-MRAM記憶元件、記憶裝置之效果。
再者，本技術亦可採用如下所述之構成。
(1)一種記憶元件，其具有：記憶層，其相對於膜面具有垂直磁化，且藉由磁性體之磁化狀態而保持資訊；磁化固定層，其成為記憶於上述記憶層之資訊之基準，且相對於膜面具有垂直磁化；中間層，其利用設置於上述記憶層與上述磁化固定層之間之非磁性體；及頂蓋層，其鄰接於上述記憶層，設置於與上述中間層相反之側，由2層以上之氧化物形成；且該記憶元件係利用伴隨於具有上述記憶層、上述中間層、上述磁化固定層之層結構之積層方向上流通之電流所 產生之自旋扭矩磁化反轉，而使上述記憶層之磁化反轉，藉此進行資訊之記憶。
(2)如上述(1)之記憶元件，其中上述頂蓋層包含利用氧化矽、氧化鎂、氧化鉭、氧化鋁、氧化鈷、鐵氧體、氧化鈦、氧化鉻、鈦酸鍶、鋁酸鑭、氧化鋅之層，或利用該等氧化物之混合物之層的任一者。
(3)如上述(1)或(2)之記憶元件，其中於以2層以上形成之上述頂蓋層中，鄰接於上述記憶層之層為氧化鎂之層。
(4)如上述(1)至(3)中任一項之記憶元件，其中構成上述記憶層之鐵磁性層材料為Co-Fe-B。
1‧‧‧閘極電極
2‧‧‧元件分離層
3‧‧‧記憶元件
4‧‧‧接觸層
6‧‧‧位元線
7‧‧‧源極區域
8‧‧‧汲極區域
9‧‧‧佈線
10‧‧‧半導體基體
14‧‧‧基礎層
15‧‧‧磁化固定層
16‧‧‧中間層
17‧‧‧記憶層
18‧‧‧氧化物頂蓋層
18a‧‧‧第1頂蓋層
18b‧‧‧第2頂蓋層
19‧‧‧頂蓋保護層
M15‧‧‧磁化
M17‧‧‧磁化
圖1係實施形態之記憶裝置之概略構成之立體圖。
圖2係實施形態之記憶裝置之剖面圖。
圖3係表示實施形態之記憶元件之層結構之剖面圖。
圖4A、B係關於實施形態之實驗1之試樣之說明圖。
圖5係表示作為實驗1之結果之保磁力之圖。
圖6A、B係關於實施形態之實驗2之試樣之說明圖。
圖7係表示實驗2之結果之圖。
14‧‧‧基礎層
15‧‧‧磁化固定層
16‧‧‧中間層
17‧‧‧記憶層
18‧‧‧氧化物頂蓋層
18a‧‧‧第1頂蓋層
18b‧‧‧第2頂蓋層
19‧‧‧頂蓋保護層
M15‧‧‧磁化
M17‧‧‧磁化

Claims (4)

  1. 一種記憶元件，其包含：記憶層，其相對於膜面具有垂直磁化，且藉由磁性體之磁化狀態而保持資訊；磁化固定層，其成為記憶於上述記憶層之資訊之基準，且相對於膜面具有垂直磁化；中間層，其利用設置於上述記憶層與上述磁化固定層之間之非磁性體而成；及頂蓋層，其鄰接於上述記憶層，設置於與上述中間層相反之側，包含2層以上之氧化層(oxide layer)；其中鄰接於上述記憶層之一第一氧化層包含氧化鎂(magnesium oxide)，且鄰接於上述第一氧化層之一不同的第二氧化層包含氧化鉭(tantalum oxide)及氧化鋁(aluminum oxide)中至少一者；且該記憶元件係利用伴隨於包含上述記憶層、上述中間層及上述磁化固定層之層結構之積層方向上流通之電流所產生之自旋扭矩磁化反轉(spin torque magnetization reversal)，而使上述記憶層之磁化反轉，藉此進行資訊之記憶。
  2. 如請求項1之記憶元件，其中上述頂蓋層包含利用氧化矽、氧化鎂、氧化鉭、氧化鋁、氧化鈷、鐵氧體、氧化鈦、氧化鉻、鈦酸鍶、鋁酸鑭、氧化鋅而成之層，或利用該等氧化物之混合物而成之層的任一者。
  3. 如請求項1之記憶元件，其中上述記憶層包含包括Co-Fe- B的鐵磁性層材料。
  4. 一種記憶裝置，其包括：藉由磁性體之磁化狀態而保持資訊之記憶元件；及相互交叉之2種佈線；上述記憶元件包含：記憶層，其相對於膜面具有垂直磁化，且藉由磁性體之磁化狀態而保持資訊；磁化固定層，其成為記憶於上述記憶層之資訊之基準，且相對於膜面具有垂直磁化；中間層，其利用設置於上述記憶層與上述磁化固定層之間之非磁性體而成；及頂蓋層，其鄰接於上述記憶層，設置於與上述中間層相反之側，包含2層以上之氧化層，其中鄰接於上述記憶層之一第一氧化層包含氧化鎂，且鄰接於上述第一氧化層之一不同的第二氧化層包含氧化鉭及氧化鋁中至少一者；且該記憶元件係構成為利用伴隨於包含上述記憶層、上述中間層及上述磁化固定層之層結構之積層方向上流通之電流所產生之自旋扭矩磁化反轉，而使上述記憶層之磁化反轉，藉此進行資訊之記憶；且該記憶裝置係於上述2種佈線之間配置上述記憶元件，通過上述2種佈線，使上述積層方向之電流流通於上述記憶元件中，而隨之引起自旋扭矩磁化反轉。
TW101111507A 2011-05-23 2012-03-30 Memory elements and memory devices TWI540684B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114440A JP5768498B2 (ja) 2011-05-23 2011-05-23 記憶素子、記憶装置

Publications (2)

Publication Number Publication Date
TW201248785A TW201248785A (en) 2012-12-01
TWI540684B true TWI540684B (zh) 2016-07-01

Family

ID=47199843

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111507A TWI540684B (zh) 2011-05-23 2012-03-30 Memory elements and memory devices

Country Status (5)

Country Link
US (2) US8854876B2 (zh)
JP (1) JP5768498B2 (zh)
KR (1) KR101983856B1 (zh)
CN (1) CN102800803B (zh)
TW (1) TWI540684B (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
JP2014072393A (ja) * 2012-09-28 2014-04-21 Sony Corp 記憶素子、記憶装置、磁気ヘッド
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element
US9178137B2 (en) * 2013-03-22 2015-11-03 Youngmin EEH Magnetoresistive element and magnetic memory
KR102105078B1 (ko) 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
TWI569483B (zh) * 2013-06-05 2017-02-01 財團法人工業技術研究院 垂直磁化穿隧式磁阻元件及其製造方法
US9147833B2 (en) 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
US9461242B2 (en) * 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
KR102268187B1 (ko) * 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104733606B (zh) * 2015-04-01 2017-12-15 上海磁宇信息科技有限公司 一种具有双层优化层的磁电阻元件
CN104868052B (zh) * 2015-04-16 2017-12-15 上海磁宇信息科技有限公司 一种可调的垂直式磁电阻元件
US9472281B1 (en) 2015-06-30 2016-10-18 HGST Netherlands B.V. Non-volatile memory with adjustable cell bit shape
KR20170012791A (ko) 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치의 제조 방법
US9647034B2 (en) * 2015-09-09 2017-05-09 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
JP6806375B2 (ja) * 2015-11-18 2021-01-06 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
US10256399B2 (en) * 2016-05-18 2019-04-09 International Business Machines Corporation Fabricating a cap layer for a magnetic random access memory (MRAM) device
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
KR102511914B1 (ko) * 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10230043B2 (en) * 2017-03-21 2019-03-12 International Business Machines Corporation Boron segregation in magnetic tunnel junctions
WO2018182644A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low oxygen precipitation
WO2018182651A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced anisotropy and methods to form the same
US10014465B1 (en) 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
KR102514506B1 (ko) 2017-12-19 2023-03-29 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10431275B2 (en) 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
JP2019164848A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 磁気記憶装置
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
US11009570B2 (en) * 2018-11-16 2021-05-18 Samsung Electronics Co., Ltd. Hybrid oxide/metal cap layer for boron-free free layer
JP2021044369A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置
CN112635653A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性存储单元
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US10991407B1 (en) * 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11005034B1 (en) * 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11361805B2 (en) * 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
WO2021101585A1 (en) * 2019-11-22 2021-05-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
KR102702693B1 (ko) * 2019-12-13 2024-09-05 에스케이하이닉스 주식회사 전자 장치
CN111208455A (zh) * 2020-01-08 2020-05-29 华东师范大学 一种铁磁体探针探测反铁磁体磁各向异性的方法
KR20230022163A (ko) * 2020-06-10 2023-02-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 자기 저항 효과 소자, 반도체 장치 및 전자 기기
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US12114578B2 (en) 2021-12-03 2024-10-08 Samsung Electronics Co., Ltd. Magnetoresistive memory elements for spin-transfer torque (STT) and spin-orbit torque (SOT) random access memories

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621667B1 (en) * 2000-08-15 2003-09-16 Seagate Technology Llc Giant magnetoresistive sensor with a multilayer cap layer
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US7190557B2 (en) * 2004-04-14 2007-03-13 Hitachi Global Storage Technologies Netherlands B.V. Current-in-the-plane spin valve magnetoresistive sensor with dual metal oxide capping layers
JP2006060044A (ja) * 2004-08-20 2006-03-02 Canon Anelva Corp 磁気抵抗効果素子の製造方法
JP2008283207A (ja) * 2005-10-19 2008-11-20 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP2007165572A (ja) * 2005-12-14 2007-06-28 Alps Electric Co Ltd 磁気検出素子
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US8593862B2 (en) * 2007-02-12 2013-11-26 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
JP2009081215A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8411494B2 (en) * 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
US10446209B2 (en) * 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置

Also Published As

Publication number Publication date
KR20120130701A (ko) 2012-12-03
US9356230B2 (en) 2016-05-31
CN102800803A (zh) 2012-11-28
TW201248785A (en) 2012-12-01
US8854876B2 (en) 2014-10-07
CN102800803B (zh) 2016-12-14
KR101983856B1 (ko) 2019-05-29
JP2012244031A (ja) 2012-12-10
JP5768498B2 (ja) 2015-08-26
US20140374752A1 (en) 2014-12-25
US20120300542A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
TWI540684B (zh) Memory elements and memory devices
US10971175B2 (en) Storage element
TWI530945B (zh) Memory elements and memory devices
US9818932B2 (en) Storage element, storage device, and magnetic head
CN106887247B (zh) 信息存储元件和存储装置
KR101943651B1 (ko) 저장 소자 및 저장 장치
JP2012235015A (ja) 記憶素子及び記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
US9299916B2 (en) Memory element and memory device
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees