JP2007266498A - 磁気記録素子及び磁気メモリ - Google Patents

磁気記録素子及び磁気メモリ Download PDF

Info

Publication number
JP2007266498A
JP2007266498A JP2006092230A JP2006092230A JP2007266498A JP 2007266498 A JP2007266498 A JP 2007266498A JP 2006092230 A JP2006092230 A JP 2006092230A JP 2006092230 A JP2006092230 A JP 2006092230A JP 2007266498 A JP2007266498 A JP 2007266498A
Authority
JP
Japan
Prior art keywords
magnetic recording
layer
magnetic
recording element
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006092230A
Other languages
English (en)
Inventor
Shiho Nakamura
志保 中村
Hiroshi Morise
博史 森瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006092230A priority Critical patent/JP2007266498A/ja
Priority to US11/725,570 priority patent/US7432574B2/en
Priority to CNA2007101379829A priority patent/CN101097987A/zh
Publication of JP2007266498A publication Critical patent/JP2007266498A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/20—Spin-polarised current-controlled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】熱揺らぎ耐性及びMR特性の劣化なく、磁化反転のためのスピン注入電流の電流密度を低減する。
【解決手段】本発明の例に関わる磁気記録素子は、膜を通過する電流の向きに応じて磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層と、磁化が膜面に垂直となる方向に固定される磁気固着層と、磁気記録層と磁気固着層との間の非磁性バリア層とを備える。磁気記録層は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たす。
【選択図】図１

Description

本発明は、スピン偏極された電子(spin-polarized electrons)を磁化反転(magnetization reversal)に利用する磁気記録素子及び磁気メモリに関する。
近年、電子のスピン自由度を利用したスピンエレクトロニクスデバイスの研究開発が盛んに行われている。
例えば、ハードディスクドライブでは、磁気ヘッドからの磁場により記録媒体の磁化状態を制御し、磁気ランダムアクセスメモリでは、２本の書き込み線からの合成磁場により磁気抵抗効果素子の磁化状態を制御する。
このような磁場による磁化状態の制御方法に関しては、古い歴史があり、現在では、既に確立された技術となっている。
一方、昨今のナノテクノロジーの進歩により、記録媒体の記録単位及び磁気抵抗効果素子の微細化が進行し、これらの磁化状態の制御もナノスケールで局所的に行なう必要性が出てきた。
しかし、磁場は、空間に広がる性質を持つため、局所化が難しい。このため、書き込み対象以外の記録単位及び磁気抵抗効果素子に磁場の影響が及んで誤書き込みを起こすいわゆる「クロストーク」の問題が発生する。また、磁場の発生源を小さくして磁場の局所化を図ろうとすると、磁化反転に必要な大きさの磁場が得られない。
そこで、このような問題が発生しない「電流直接駆動型磁化反転方法」が注目されるようになった（例えば、非特許文献１参照）。
これは、磁気抵抗効果素子に書き込み電流としてのスピン注入電流を流し、そこで発生するスピン偏極された電子を用いて磁化反転を実行する技術である。具体的には、スピン偏極された電子の角運動量が、磁気記録層としての磁性材料内の電子に伝達されることにより磁気記録層の磁化が反転する。
このような電流直接駆動による磁化反転技術（スピン注入磁化反転技術）を用いれば、磁化状態をナノスケールで局所的に制御し易く、かつ、微細化に応じてスピン注入電流の値も小さくできるため、高記録密度のハードディスクや磁気ランダムアクセスメモリなどのスピンエレクトロニクスデバイスの実現に向けての手助けとなる。
しかし、この技術にも問題がある。それは、磁化反転に必要とされるスピン注入電流の電流密度Jcが1×107 A/cm2以上の大きな値になることである。このような大きな値になると、磁気抵抗効果素子内で発生する熱の影響で、素子特性が劣化するなどの信頼性の問題が発生する。
この対策として、例えば、磁気抵抗効果素子を構成する磁性材料の飽和磁化Msの値を小さくするなど、いくつかの提案がなされているが（例えば、特許文献１，２参照）、飽和磁化Msを小さくすると、磁化状態の熱揺らぎ耐性及び再生信号出力の大きさを決めるMR(magneto-resistive)特性が劣化する、といった新たな問題が発生する。
特開２００５−９３４８８号公報 特開２００４−１９３５９５号公報 F. J. Albert, et al., Appl. Phy. Lett. 77, 3809 (2000)
本発明の例では、熱揺らぎ耐性及びMR特性を劣化させることなく、磁化反転のためのスピン注入電流の電流密度を低減する技術について提案する。
本発明の例に関わる磁気記録素子は、膜を通過する電流の向きに応じて磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層と、磁化が膜面に垂直となる方向に固定される磁気固着層と、磁気記録層と磁気固着層との間の非磁性バリア層とを備え、磁気記録層は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たす。
本発明の例に関わるスピンＦＥＴは、磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層と、磁化が膜面に垂直となる方向に固定される磁気固着層と、磁気記録層と磁気固着層との間のチャネル領域と、チャネル領域上のゲート絶縁層と、ゲート絶縁層上のゲート電極とを備え、磁気記録層は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たす。
本発明の例によれば、熱揺らぎ耐性及びMR特性を劣化させることなく、磁化反転のためのスピン注入電流の電流密度を低減できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例は、電流直接駆動による磁化反転技術（スピン注入磁化反転技術）を前提とする。この技術において、熱揺らぎ耐性及びMR特性を劣化させることなく、磁化反転のためのスピン注入電流の電流密度を低減するために、以下の構成を採用する。
まず、磁気記録層(magnetic free layer)の磁化容易軸方向を膜面に垂直となる方向にする。
ここで、膜面とは、磁気記録層を「膜」と捉えたときの膜の表面を意味する。従って、膜面に垂直となる方向とは、磁気固着層、磁気記録層及びこれらの間の非磁性バリア層（例えば、トンネルバリア層）を積層する方向となる。
このような構造の磁気記録層（磁性材料）は、垂直磁化膜と称される。これに対し、磁化容易軸方向が膜面に平行となる磁気記録層（磁性材料）については、面内磁化膜（水平磁化膜）と称される。
垂直磁化膜は、面内磁化膜よりも、微細化し易く、磁化反転のためのスピン注入電流の電流密度も小さい。
磁気記録層の磁化容易軸方向を膜面に垂直となる方向にするためには、磁気記録層を構成する磁性材料の飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係を、Han>12.57Msに設定すればよい。なお、異方性磁界Hanは、膜面垂直方向の磁気異方性Kuを用いて、Han=2Ku/Msで与えられる。
尚、磁気固着層（magnetic pinned layer）の磁化については、例えば、反強磁性層により膜面に垂直となる方向に固定する。また、永久磁石となるような保磁力が大きな磁性材料を用いて磁化固着してもよい。
次に、スピン注入電流の電流密度を２×106 A/cm2以下にするために、磁気記録層を構成する磁性材料の飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係を、Han<1.2E7Ms-1+12.57Msに設定し、その厚さを、5nm以下に設定する。この数値は、実験により見出されたものであり、上記電流密度を実現するためには、上記関係と厚さの双方を同時に満たすことが必要である。
このように、本発明の例によれば、磁気記録層としての磁性材料の飽和磁化Msの値のみを小さくすることなく、磁化反転のためのスピン注入電流の電流密度をバリア材の破壊を素子し，配線および周辺回路の動作保障を確保するために望ましい２×106 A/cm2以下に低減できる。このため、熱揺らぎ耐性及びMR特性を劣化させることもないため、高記録密度の磁気メモリなどのスピンエレクトロニクスデバイスを実現できる。
２． 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
(1) 第１実施の形態
図１は、第１実施の形態の磁気記録素子の構造を示す側面図である。
磁気記録層１１は、磁化が可変で磁化容易軸方向が膜面に対し垂直方向となる。磁気固着層１２は、磁化が膜面に垂直となる方向に固定される。磁気記録層１１と磁気固着層１２との間には、非磁性バリア層１３が配置される。
磁気記録層１１は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たし、厚さが5nm以下の磁性材料から構成される。
磁気固着層１２は、磁性材料から構成される。磁気記録層１２の磁化方向は、例えば、反強磁性層により固定する。非磁性バリア層１３は、例えば、トンネルバリア層としての絶縁材料から構成される。
スピン注入電流Ｉｓが磁気記録層１１から磁気固着層１２に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが同じとなる平行状態になる。
また、スピン注入電流Ｉｓが磁気固着層１２から磁気記録層１１に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが逆となる反平行状態になる。
図２は、第１実施の形態で指定する範囲を表している。
磁気記録層の飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）に関して、薄く塗り潰してある範囲が第１実施の形態の磁気記録素子として成立する範囲である。
第１実施の形態によれば、熱揺らぎ耐性及びMR特性を劣化させることなく、磁化反転のためのスピン注入電流の電流密度を低減できる。
(2) 第２実施の形態
図３は、第２実施の形態の磁気記録素子の構造を示す側面図である。
磁気記録層１１は、磁化が可変で磁化容易軸方向が膜面に対し垂直方向となる。磁気固着層１２は、磁化が膜面に垂直となる方向に固定される。磁気記録層１１と磁気固着層１２との間には、非磁性バリア層１３が配置される。
磁気記録層１１は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たし、厚さが5nm以下の磁性材料から構成される。
また、磁気記録層１１を構成する磁性材料の飽和磁化Msは、600emu/ccを超える値に設定される。これはMR特性を示す指標であるところのMR比を20%以上とするために必要である。
磁気固着層１２は、磁性材料から構成される。磁気記録層１２の磁化方向は、例えば、反強磁性層により固定する。非磁性バリア層１３は、例えば、トンネルバリア層としての絶縁材料から構成される。
スピン注入電流Ｉｓが磁気記録層１１から磁気固着層１２に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが同じとなる平行状態になる。
また、スピン注入電流Ｉｓが磁気固着層１２から磁気記録層１１に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが逆となる反平行状態になる。
図４は、第２実施の形態で指定する範囲を表している。
磁気記録層の飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）に関して、薄く塗り潰してある範囲が第２実施の形態の磁気記録素子として成立する範囲である。
第２実施の形態によれば、第１実施の形態と同様に、熱揺らぎ耐性及びMR特性を劣化させることなく、磁化反転のためのスピン注入電流の電流密度を低減できる。また、磁気記録層１１を構成する磁性材料の飽和磁化Msを600emu/ccを超える値に設定することで、熱揺らぎ耐性を維持したまま反転に必要な電流密度Jcを小さくでき、磁気記録素子のMR比が大きくなり、再生信号出力も大きくなる。
(3) 第３実施の形態
図５は、第３実施の形態の磁気記録素子の構造を示す側面図である。
磁気記録層１１は、磁化が可変で磁化容易軸方向が膜面に対し垂直方向となる。磁気固着層１２は、磁化が膜面に垂直となる方向に固定される。磁気記録層１１と磁気固着層１２との間には、非磁性バリア層１３が配置され、磁気記録層１１と非磁性バリア層１３との間には、挿入層１４が配置される。
磁気記録層１１は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たし、厚さが5nm以下の磁性材料から構成される。
また、挿入層１４は、磁性材料から構成され、その飽和磁化Msは、600emu/ccを超える値に設定される。これは第２の実施の形態でも述べたとおり、MR特性を示す指標であるところのMR比を20%以上とするために必要である。
挿入層１４の厚さについては、磁気記録層１１の磁化（垂直磁化）に影響を与えないように、2nm未満、さらに好ましくは、0.6nm未満に設定される。
磁気固着層１２は、磁性材料から構成される。磁気記録層１２の磁化方向は、例えば、反強磁性層により固定する。非磁性バリア層１３は、例えば、トンネルバリア層としての絶縁材料から構成される。
スピン注入電流Ｉｓが磁気記録層１１から磁気固着層１２に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが同じとなる平行状態になる。
また、スピン注入電流Ｉｓが磁気固着層１２から磁気記録層１１に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが逆となる反平行状態になる。
図６は、第３実施の形態で指定する範囲を表している。
磁気記録層の飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）に関して、薄く塗り潰してある範囲が第３実施の形態の磁気記録素子として成立する範囲である。
第３実施の形態によれば、第１実施の形態と同様に、熱揺らぎ耐性及びMR特性を劣化させることなく、磁化反転のためのスピン注入電流の電流密度を低減できる。また、挿入層を構成する磁性材料の飽和磁化Msを600emu/ccを超える値に設定することで、磁気記録素子のMR比が大きくなり、再生信号出力も大きくなる。
尚、磁気記録素子のMR比は、磁気記録層と非磁性バリア層との界面における磁性材料の飽和磁化Msに影響される。
従って、挿入層に代えて、磁気記録層の飽和磁化Msを磁気記録層内で連続的又は不連続に変化させ、磁気記録層と非磁性バリア層との界面における磁気記録層の飽和磁化Msを600emu/ccを超える値に設定しても、同様の効果が得られる。
(4) 第４実施の形態
図１２乃至図１４は、第４実施の形態の磁気記録素子の構造を示す図である。
磁気記録層１１は、非磁性材料１６により空間的に分離された磁性微粒子１０１からなり、磁性微粒子１０１の磁化は、可変で、磁化容易軸方向が膜面に対し垂直方向となる。
磁気固着層１２は、磁化が膜面に垂直となる方向に固定される。磁気記録層１１と磁気固着層１２との間には、非磁性バリア層１３が配置される。磁気記録層１１上には、キャップ層１５が配置される。
磁性微粒子１０１は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たし、厚さが10nm以下の磁性材料から構成される。
磁気固着層１２は、磁性材料から構成される。磁気記録層１２の磁化方向は、例えば、反強磁性層により固定する。非磁性バリア層１３は、例えば、トンネルバリア層としての絶縁材料から構成される。
スピン注入電流Ｉｓが磁気記録層１１から磁気固着層１２に向かって流れるとき、磁気記録素子の磁化状態は、磁性微粒子１０１の磁化方向と磁気固着層１２の磁化方向とが同じとなる平行状態になる。
また、スピン注入電流Ｉｓが磁気固着層１２から磁気記録層１１に向かって流れるとき、磁気記録素子の磁化状態は、磁性微粒子１０１の磁化方向と磁気固着層１２の磁化方向とが逆となる反平行状態になる。
第４実施の形態で磁性微粒子が形成される磁性材料は、図２に指定する範囲にある。
磁気記録層の飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）に関して、薄く塗り潰してある範囲が第４実施の形態の磁気記録素子として成立する範囲である。
第４実施の形態によれば，磁性微粒子の磁化をそれぞれ独立に磁化し，各々を記録単位（１ビット）とすることで超高密度を得ることができる。また，複数個の磁性微粒子で１つの記録単位（1ビット）を形成させることで特性バラツキを低減させることができる。
第４実施の形態においては、さらに、図１４の例に示すように、磁性微粒子と非磁性バリア材料の間に、異種原子１０２が存在してもよい。この異種原子１０２は、磁性微粒子１０１、非磁性バリア層１３、非磁性材料１６のいずれを構成する材料には含まれない材料からなる。
これらの材料が３原子層以下の厚さの場合、磁気特性に大きな影響を与えず、磁性微粒子の配列を制御することができる。
第４実施の形態によれば、第１実施の形態と同様に、熱揺らぎ耐性及びMR特性を劣化させることなく、磁化反転のためのスピン注入電流の電流密度を低減できる。
(5) 第５実施の形態
図１５は、第５実施の形態の磁気記録素子の構造を示す図である。
磁気記録層１１は、磁化が可変で磁化容易軸方向が膜面に対し垂直方向となる。磁気固着層１２は、磁化が膜面に垂直となる方向に固定される。磁気記録層１１と磁気固着層１２との間には、非磁性バリア層１３が配置される。
磁気記録層１１の非磁性バリア層１３との反対側の面には非磁性導電層102を具備し、
さらに非磁性導電層102の磁気記録層11と反対側の面に磁化が膜面に垂直となる方向に固定される第２の磁気固着層１０３を有することを特徴とする。
磁気記録層１１は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たし、厚さが5nm以下の磁性材料から構成される。
磁気記録層１１は材質的に均一な層からなる場合の他に，第４の実施の形態にあるように磁化は可変で磁化容易軸方向が膜面に対し垂直方向となる微粒子から形成されてもよい。
磁気固着層１２および第２磁気固着層１０３は、磁性材料から構成される。磁気記録層１２および第二磁気固着層１０３の磁化方向は、例えば、反強磁性層により固定する。その際， 磁気固着層１２および第２磁気固着層１０３のそれぞれの磁化が互いに反平行となるように固着すると，反転効率をあげることが出来て低電流密度化を促進する。
非磁性バリア層１３は、例えば、トンネルバリア層としての絶縁材料から構成される。
非磁性導電層102は，例えばCu(銅)，Au(金)，Ag(銀)，Al(アルミニウム)の中から選択される１つ以上の元素を含む導電性金属により構成される。
スピン注入電流Ｉｓが第２磁気固着層103から磁気固着層１２に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが同じとなる平行状態になる。
また、スピン注入電流Ｉｓが磁気固着層１２から第２磁気固着層103に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが逆となる反平行状態になる。
磁気記録層の飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）に関して、薄く塗り潰してある範囲が第４実施の形態の磁気記録素子として成立する範囲である。
第５実施の形態によれば，磁性微粒子の磁化をそれぞれ独立に磁化し，各々を記録単位（１ビット）とすることで超高密度を得ることができる。また，複数個の磁性微粒子で１つの記録単位（1ビット）を形成させることで特性バラツキを低減させることができる。
第５実施の形態によれば、第１実施の形態と同様に、熱揺らぎ耐性及びMR特性を劣化させることなく、磁化反転のためのスピン注入電流の電流密度を低減できる。
３． 材料例
第１乃至第３実施の形態の磁気記録素子を実現するための材料例について以下に説明する。
(1) 磁気記録層及び磁気固着層
磁気記録層及び磁気固着層は、例えば、Fe(鉄), Co(コバルト), Ni(ニッケル), Mn(マンガン), Cr(クロム)のグループから選択される１つ以上の元素を含む磁性金属により構成する。
磁気記録層については、Fe, Co, Ni, Mn, Crのグループから選択される１つ以上の元素と、Pt(白金), Pd(パラジウム), Ir(イリジウム)，Ru（ルテニウム），Rh(ロジウム)のグループから選択される１つ以上の元素との組み合わせによる合金にすると、磁気記録層の異方性磁界Hanの値が大きくなり、磁気記録層の飽和磁化Msの値を600emu/cc以上に設定し易くなる。
磁気記録層の異方性磁界Hanの値については、磁気記録層を構成する磁性材料の組成や、熱処理による結晶規則性などによっても調整できる。
磁気記録層及び磁気固着層は、例えば、TbFeCo， GdFeCoなどの希土類−遷移金属のアモルファス合金や、 Co/Ptの積層構造などにより構成してもよい。
磁気記録層及び磁気固着層を構成する磁性材料は、連続的な磁性体、又は、非磁性体内に磁性体からなる微粒子がマトリクス状に析出した複合構造とすることができる。特に、微粒子を含む複合構造は、素子の微細化に適しているため，高密度化に好ましい。
磁性微粒子の形状は、例えば、図１２乃至図１４に示すように、円柱形や球形である。
複合構造に関し、非磁性体を、Al2O3-x, MgO1-x, SiOx、ZnOx、TiOxなどの酸化物系の高抵抗材料とする場合には、書き込み電流としてのスピン注入電流は、微粒子へ集中するため、低電流密度での磁化反転が可能となる。また、特に、非磁性材料が非磁性バリア層と同じ材料を用いると、微粒子の結晶制御および磁気異方性制御が容易となる。
(2) 挿入層
挿入層は、例えば、Fe(鉄), Co(コバルト), Ni(ニッケル)のうちの１つ、又は、Fe(鉄), Co(コバルト), Ni(ニッケル), Mn(マンガン), Cr(クロム)のグループから選択される１つの元素を含む合金から構成される。
また、挿入層は、CoNbZr, FeTaC, CoTaZr, FeAlSi, FeB, CoFeBなどの軟磁性材料、Co2MnSiなどのホイスラー合金、CrO2, Fe3O4, La1-xSrxMnO3などのハーフメタルの酸化物又は窒化物，磁性半導体としてもよい。
(3) 非磁性バリア層
低抵抗材料と高抵抗材料の２通りについて説明する。
非磁性バリア層には，読み出し時にTMR(tunnel magneto resistive)効果により大きな再生信号出力を得るためのトンネルバリア層としての絶縁材料を用いることができる。
具体的には、Al(アルミニウム), Ti(チタン), Zn（亜鉛）、Zr(ジルコニウム)、Ta(タンタル), Co(コバルト), Ni(ニッケル), Si(シリコン), Mg(マグネシウム), Fe(鉄)のグループから選択される少なくとも１つの元素を含む酸化物、窒化物又は弗化物により非磁性バリア層を構成することができる。
特に、非磁性バリア層は、Al2O3-x(アルミナ), MgO(酸化マグネシウム), SiO2-x, Si-O-N, Ta-O, Al-Zr-O, ZnOx、TiOx大きなエネルギーギャップを有する半導体(GaAlAsなど)から構成するのが好ましい。
また、非磁性バリア層に関しては、絶縁体に設けられたピンホール内に磁性材料が挿入されたナノコンタクトMR(magneto resistive)材料や、絶縁体に設けられたピンホール内にCuが挿入されたCPP(current-perpendicular-to-plane) -CPP-MR材料などから構成することにより、大きな再生信号出力を得ることができる。
非磁性バリア層がトンネルバリア層の場合、その厚さは、0.2nm〜2.0nmの範囲内の値とするのが大きな再生信号出力を得るに当たって好ましい。同様に、非磁性バリア層がナノコンタクトMR材料の場合、その厚さは、0.4nm〜40nmの範囲内の値とするのが大きな再生信号出力を得るに当たって好ましい。
４． 実施例
実際にサンプルを作成し、その特性を評価した実施例について説明する。
(1) 第１実施例
図７は、第１実施例で試作した磁気記録素子の構造を示している。
磁気記録素子は、磁気記録層１１、磁気固着層１２及びこれらの間の非磁性バリア層１３の積層構造から構成され、かつ、下部電極２１と上部電極２２との間に配置される。また、磁気記録層１１と上部電極２２との間には、厚さが10nm以下のキャップ層１５が配置される。
キャップ層１５は、例えば、Ta, Al, Mg, Feなどの酸化物、又は、Cu, Ag, Auなどの非磁性金属とTa, Al, Mg, Feなどの酸化物との積層構造から構成でき、磁気記録素子を保護する。
キャップ層１５については、さらに好ましくは、厚さ1nm以下の酸化物、窒化物及び弗化物のグループから選択される１つにより構成する。
キャップ層１５は、スピン注入電流の低電流密度化が実現されている場合には、Ru, Cu, Ag, Au, Taなどの非磁性金属から構成してもよい。
なお，磁気固着層１２は図７においては上部のみをピラー形状としているが，磁気固着層の下部までピラー形状になるように下部まで幅を狭くしてもよい。
表１に示すように、サンプルは17種類である。共通して、磁気固着層２１がFePt規則合金から構成され、非磁性バリア層１３はMgOから構成されている。磁気記録層はFe-Pt合金,Fe-Co-Pt合金,Co-Pt合金,Co-Cu-Pt合金,Co-Ph-Pt合金等から構成されている。
Figure 2007266498
サンプルAA1〜AA8は、本発明の例に関わる磁気記録素子であり、図８に示すように、第１実施の形態に提示した条件の範囲内にある。また、磁気記録層の膜厚は5nm以下である。
これに対し、サンプルBB1〜BB4は、比較例としての磁気記録素子であり、図８に示すように、第１実施の形態に提示した条件の範囲から外れている。
一方、サンプルCC1〜CC5は、図８に示すように、MsとHanの関係は第１実施の形態に提示した条件の範囲内にあるが、磁気記録層１１が膜厚の異なるFeCoPtから構成される。
これらのサンプルは、次の手順により製造する。
まず、ウェハ上に下部電極２１を形成した後、そのウエハを超高真空スパッタ装置内に配置し、下部電極２１上に、磁気固着層１２、非磁性バリア層１３、磁気記録層１１及びキャップ層１５を順次堆積させる。下部電極２１には、例えばAu(001)あるいはPt(001)バッファ層を用いることができる。FePt規則合金からなる磁化固着層は，例えば基板加熱されたバッファ層上に成長させることができる。その後，基板温度を室温まで下げてMgO膜を形成したのち，磁気記録層を形成する合金材料を基板温度350℃から700℃の範囲で成長させて，所望のMsおよびHanをもつ磁気記録層を得る。これらの膜には，さらにキャップ層を形成する。磁気記録層のHanは，この例のように合金の成長温度を変化させることにより変化させることができるが，ポストアニールの温度によって変化させることもできる．
次に、EB(electron beam：電子線)レジストを塗布してEB露光を行い、マスクを形成する。マスクの形状は、例えば、70nm×100nmの楕円とし、その長辺に沿った長手方向が磁気記録層の磁気異方性の方向に平行となる。
また、イオンミリング装置を用いて、マスクにより被覆されない領域に存在する磁気記録層１１、磁気固着層１２、非磁性バリア層１３及びキャップ層１５をエッチングする。ここで、エッチング量については、スパッタされた粒子を差動排気による四重極分析器に導入して質量分析を行うことで正確に把握できる。
このエッチングにより磁気記録素子が完成する。
この後、マスクを剥離し、さらに、磁気記録素子を完全に覆うSiO2を形成する。また、SiO2の表面をイオンミリングにより平坦化し、キャップ層１５の上面をSiO2から露出させる。そして、最後に、キャップ層１５上に上部電極２２を形成する。
これらのサンプルに対して、磁気記録素子の積層方向にスピン注入電流（磁化反転電流）を流し、磁気記録層の磁化を反転させるために必要な反転電流密度についてモニタリングした。
その結果、サンプルAA1〜AA8では、反平行から平行へ反転する場合の反転電流密度の絶対値と平行から反平行へ反転する場合の反転電流密度の絶対値を平均化した反転電流密度Jcが表１に示すように、２×10６A/cm2以下となった。これに対し、サンプルBB1〜BB4では、反転電流密度が2×10６A/cm2を十分に超える値となった。なお，本明細書で記載している反転電流密度Jcは，特別の記載がない限り，上記のように反平行から平行へ反転する場合の反転電流密度の絶対値と，平行から反平行へ反転する場合の反転電流密度の絶対値とを平均化した値で定義している。
さらにサンプルCC1〜CC5では、図９に示すように、反転電流密度Jcが磁気記録層の厚さにほぼ比例し、良好な特性を得るための反転電流密度2×10６A/cm2を実現するためには、磁気記録層は5nm以下であることが望ましいことが分かる。
この結果から明らかなように、本発明の例によれば、スピン注入電流の電流密度を2×106A/cm2以下に低減化できることが確認された。また、非磁性バリア層をAl2O3―X, SiO2―X, TiOx, ZnOxとした場合も同様の傾向がえられた。
図１０及び図１１は、サンプルA1の書き込み特性の評価結果を示している。
まず、図１０に示すように、外部磁場が零の条件でスピン注入電流Ｉｓを流し、磁気記録層１１の残留磁化の磁化方向を決定する。
スピン注入電流Ｉｓが磁気記録層１１から磁気固着層１２に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが同じとなる平行状態になる。
また、スピン注入電流Ｉｓが磁気固着層１２から磁気記録層１１に向かって流れるとき、磁気記録素子の磁化状態は、磁気記録層１１の磁化方向と磁気固着層１２の磁化方向とが逆となる反平行状態になる。
次に、磁気記録素子に読み出し電流を流し、平行／反平行状態の抵抗Ｒを測定する。その結果、図１１に示すように、スピン注入電流Ｉｓと磁気記録素子の抵抗Ｒとの関係が得られる。
この評価により、小さな反転電流密度で、きちんと磁化反転が行われていることが確認された。
尚、磁気記録層の磁化を反転させるために必要な電流の最小値を臨界電流Ｉｃとすると、臨界電流Ｉｃ以上の電流で書き込みが行えると共に、読み出し電流については、読み出し時における誤書き込みを防止するために、臨界電流Ｉｃよりも小さな値にする。
(2) 第２実施例
図１２乃至図１４は、第２実施例で試作した磁気記録素子の構造を示している。
磁気記録素子は、磁気記録層１１、磁気固着層１２及びこれらの間の非磁性バリア層１３の積層構造から構成される。この磁気記録素子の特徴は、磁気記録層１１が非磁性材料１６により分離された複数の磁性微粒子１０１の集合体から構成され、各々の磁性微粒子１０１の磁化方向が独立に決定される点にある。
ここで、磁気記録層１１を構成する磁性微粒子１０１の結晶粒界に非磁性材料１６を存在させるのが製造プロセスの観点から好ましい。非磁性材料１６は、例えば、MgOX, Al2O3―X, SiO2などの酸素を含む材料から構成される。特に，非磁性材料１６が非磁性バリア層１３と同様の材料からなる場合には，結晶配向の制御が容易となり，製造上および磁気異方性の特性上，好ましい。
磁気記録層１１上には、厚さが10nm以下のキャップ層１５が配置される。
キャップ層１５は、例えば、Ta, Al, Mg, Feなどの酸化物、又は、Cu, Ag, Auなどの非磁性金属とTa, Al, Mg, Feなどの酸化物との積層構造から構成でき、磁気記録素子を保護する。キャップ層１５は、スピン注入電流の低電流密度化が実現されている場合には、Ru, Cu, Ag, Au, Taなどの非磁性金属から構成してもよい。
キャップ層１５については、さらに好ましくは、厚さ1nm以下の酸化物、窒化物及び弗化物のグループから選択される１つにより構成する。
キャップ層１５は、スピン注入電流の低電流密度化が実現されている場合には、Ru, Cu, Ag, Au, Taなどの非磁性金属から構成してもよい。
このような構造の磁気記録素子について、第１実施例と同様に、複数のサンプルを作成し、その特性を評価した。
具体的には、第１実施例のサンプルAA1〜AA8において、磁気記録層を、MgO、もしくはAl2O3-X, SiO2―X, TiOx, ZnOxからなる非磁性体と、これにより分断されたAA1〜AA8磁気記録層材料からなる微粒子とで形成した。磁気記録層の形成は、例えば非磁性材料と磁性微粒子材料を同時蒸着することにより可能である。また、磁性膜をパターンに微細加工して周囲を非磁性材料により埋め込むことでも可能である。
この場合、磁気記録層の厚さは第１実施例のサンプルAA1〜AA8よりも若干厚くなる場合があり、最大10nmとなった。しかし、この構造においては、電流集中効果が起こるため、2×106 A/cm2以下の小さな反転電流密度で、きちんと磁化反転が行われていることが確認された。
(3) 第３実施例
図１６は、第３実施例で試作した磁気記録素子の構造を示している。
磁気記録素子は、磁気記録層１１、磁気固着層１２及びこれらの間の非磁性バリア層１３の積層構造から構成される。この磁気記録素子の特徴は、磁気固着層１２内に、酸素を含む層１７が形成されている点にある。酸素を含む層１７は、磁気固着層１２の磁化状態を安定させる機能を有する。
磁気記録層１１上には、厚さが10nm以下のキャップ層１５が配置される。
キャップ層１５は、例えば、Ta, Al, Mg, Feなどの酸化物、又は、Cu, Ag, Auなどの非磁性金属とTa, Al, Mg, Feなどの酸化物との積層構造から構成でき、磁気記録素子を保護する。
キャップ層１５については、さらに好ましくは、厚さ1nm以下の酸化物、窒化物及び弗化物のグループから選択される１つにより構成する。
キャップ層１５は、スピン注入電流の低電流密度化が実現されている場合には、Ru, Cu, Ag, Au, Taなどの非磁性金属から構成してもよい。
このような構造の磁気記録素子について、第１実施例と同様に、複数のサンプルを作成し、その特性を評価したところ、2×106 A/cm2以下の小さな反転電流密度で、きちんと磁化反転が行われていることが確認された。
(4) 第４実施例
図１７は、第４実施例で試作した磁気記録素子の構造を示している。
磁気記録素子は、磁気記録層１１、磁気固着層１２及びこれらの間の非磁性バリア層１３の積層構造から構成される。この磁気記録素子の特徴は、磁気記録層１１の上面を覆うキャップ層１５が２層構造を有している点にある。
キャップ層１５Ａは、厚さ3nm以下の非磁性金属から構成される。また、キャップ層１５Ｂは、厚さ1nm以下の酸化物、窒化物及び弗化物のグループから選択される１つにより構成される。
このような構造の磁気記録素子について、第１実施例と同様に、複数のサンプルを作成し、その特性を評価したところ、2×106 A/cm2以下の小さな反転電流密度で、きちんと磁化反転が行われていることが確認された。
(5) 第５実施例
図１８及び図１９は、第５実施例の磁気記録素子の構造を示している。
磁気記録素子は、磁気記録層１１、磁気固着層１２及びこれらの間の非磁性バリア層１３の積層構造から構成され、かつ、下部電極２１と上部電極２２との間に配置される。
磁気固着層１２と下部電極２１との間には、磁気固着層１２の磁化を固着するための反強磁性層１８が配置される。また、磁気記録層１１と上部電極２２との間には、磁気記録素子を保護するためのキャップ層１５が配置される。
第５実施例では、垂直磁化膜を採用した場合と面内磁化膜を採用した場合とについて、その効果を比較検討する。
表２に示すように、サンプルは４種類である。
Figure 2007266498
サンプルA１，A2は、図１８に示すように、磁気記録層１１の磁化容易軸方向が膜面に対して垂直方向になるため、磁気記録層１１の残留磁化の磁化方向も膜面に対して垂直方向、即ち、磁気記録層１１、磁気固着層１２及び非磁性バリア層１３の積層方向になる。また、磁気固着層１２の磁化は、反強磁性層１８により膜面に対して垂直方向に固定される。
サンプルB1，B2は、図１９に示すように、磁気記録層１１の磁化容易軸方向が膜面に対して水平方向になるため、磁気記録層１１の残留磁化の磁化方向も膜面に対して水平方向、即ち、磁気記録層１１の面内方向になる。また、磁気固着層１２の磁化は、反強磁性層１８により膜面に対して水平方向に固定される。
サンプルA1, A2は、本発明の例に関わる磁気記録素子であり、図２０に示すように、第１実施の形態に提示した条件の範囲内にある。
サンプルA1は、磁気記録層１１がFe(0.2nm)/FeCuPt(1nm)の積層構造から構成され、磁気固着層１２がPt/Coの積層構造から構成され、非磁性バリア層１３がAl2O3―ｘから構成される。括弧内の数値は厚さである。
サンプルA2は、磁気記録層１１がCoPt(2nm)から構成され、磁気固着層１２がGdFeCo/Fe3O4の積層構造から構成され、非磁性バリア層１３がMgOから構成される。括弧内の数値は厚さである。
これに対し、サンプルB1,B2は、比較例としての磁気記録素子であり、図２０に示すように、第１実施の形態に提示した条件の範囲から外れている。
サンプルB1は、磁気記録層１１がCoFe(2.5nm)から構成され、磁気固着層１２がCoFe/Ru/CoFeのSAF(synthetic anti-ferromagnetic)構造から構成され、非磁性バリア層１３がAl2O3―ｘから構成される。括弧内の数値は厚さである。
サンプルB2は、磁気記録層１１がCoFeB(2.5nm)から構成され、磁気固着層１２がCoFe/CoFeBの積層構造から構成され、非磁性バリア層１３がMgOから構成される。括弧内の数値は厚さである。
これらのサンプルA1, A2, B1, B2に対して、磁気記録素子の積層方向にスピン注入電流（磁化反転電流）を流し、磁気記録層の磁化を反転させるために必要な反転電流密度についてモニタリングした。
その結果、サンプルA1では、反平行から平行へ反転する場合の反転電流密度の絶対値と平行から反平行へ反転する場合の反転電流密度の絶対値の平均化された反転電流密度Jcが8×105A/cm2となり、サンプルA2では、反転電流密度が9×105A/cm2となった。これに対し、サンプルB1では、反転電流密度が4×107A/cm2となり、サンプルB2では、反転電流密度が6×106A/cm2となった。
この結果から明らかなように、本発明の例によれば、従来よりもスピン注入電流の電流密度を1/5以下に小さくでき、2×106A/cm2以下の反転電流密度を実現できることが確認された。
(6) その他
本発明の例による効果は、磁気記録素子の形状及び寸法、下部/上部電極の形状、寸法、材料、さらには、パッシベーション層などの絶縁層の種類などによって変わることはないため、これらを当業者が公知の範囲から適宜選択して採用することができる。
磁気記録素子を構成する磁性記録層、磁気固着層及び非磁性バリア層の各々についても、全て同一形状、同一サイズとする必要はなく、互いに異なる形状、サイズとなるように設計してもよい。
但し、製造プロセス上、磁気記録層の平面形状としては、縦横比で１：１から１：４までの範囲内にある正方形、長方形、多角形（例えば、六角形）、円形、楕円形、菱型、又は、平行四辺形とすることが好ましい。
また、磁気記録層のサイズは、一辺が5nm〜200nmの範囲内の値にすることが好ましい。
磁気記録素子の断面形状としては、四角形、台形など、磁性記録層、磁気固着層及び非磁性バリア層の断面のサイズが同じ又は連続的に変化するようにすることが製造プロセス上好ましいが、各層の断面のサイズを不連続に変化させてもよい。
また、反強磁性層、磁気固着層、非磁性バリア層、磁気記録層、キャップ層、絶縁層などの構成要素については、それぞれ、単層でもよいし、複数の層から構成されていてもよい。
５． 適用例
本発明の例に関わる磁気記録素子の適用例について説明する。
ここでは、磁気メモリとしての磁気ランダムアクセスメモリ(magnetic random access memory: MRAM)及びプローブメモリ(probe memory)の例と、リコンフィギャブル(re-configurable)なロジック回路を実現するためのスピンＦＥＴ(field effect transistor)の例とについて述べる。
(1) 磁気ランダムアクセスメモリ
本発明の例に関わる磁気記録素子を磁気ランダムアクセスメモリに適用するに当たっては、メモリセルアレイの種類又は構造に制限を受けることはない。以下では、スピン注入書き込みに適した１トランジスタ−１ＭＴＪ(magneto tunnel junction)タイプを代表例とする。
A. 回路構造
図２１は、本発明の例に関わる磁気ランダムアクセスメモリのメモリセルアレイの回路構造を示している。
メモリセルアレイ３１は、アレイ状に配置される複数のメモリセルＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４から構成される。メモリセルＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４は、それぞれ、直列接続された磁気記録素子ＭＴＪとＭＯＳトランジスタＴＲとから構成される。
ＭＯＳトランジスタＴＲのゲートは、ワード線ＷＬ（ｉ），ＷＬ（ｉ＋１）に接続される。ワード線ＷＬ（ｉ），ＷＬ（ｉ＋１）は、ｘ方向に延び、その一端は、ロウ選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由して、ワード線ドライバ３２に接続される。
ＭＯＳトランジスタＲＳＷのゲートには、読み出し／書き込み時に、メモリセルアレイ３１の１つのロウを選択するためのロウ選択信号ＲＳＬ（ｉ），ＲＳＬ（ｉ＋１）が入力される。
ワード線ドライバ３２は、選択された１つのロウ内のワード線をドライブする。例えば、ワード線ＷＬ（ｉ）が選択される場合、ワード線ＷＬ（ｉ）の電位を“Ｈ”にし、ワード線ＷＬ（ｉ）に接続されるＭＯＳトランジスタＴＲをオンにする。
メモリセルＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４を構成する磁気記録素子ＭＴＪの一端は、ビット線ＢＬｕ（ｊ），ＢＬｕ（ｊ＋１）に接続される。
ビット線ＢＬｕ（ｊ），ＢＬｕ（ｊ＋１）は、ｘ方向に交差するｙ方向に延び、その一端は、カラム選択スイッチとしてのＭＯＳトランジスタＣＳＷｕを経由して、ビット線ドライバ／シンカー３３に接続される。
ＭＯＳトランジスタＣＳＷｕのゲートには、読み出し／書き込み時に、メモリセルアレイ３１の１つのカラムを選択するためのカラム選択信号ＣＳＬｕ（ｊ），ＣＳＬｕ（ｊ＋１）が入力される。
メモリセルＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４を構成するＭＯＳトランジスタＴＲの一端は、ビット線ＢＬｄ（ｊ），ＢＬｄ（ｊ＋１）に接続される。
ビット線ＢＬｄ（ｊ），ＢＬｄ（ｊ＋１）は、ｙ方向に延び、その一端は、カラム選択スイッチとしてのＭＯＳトランジスタＣＳＷｄを経由して、ビット線ドライバ／シンカー３４に接続される。
ＭＯＳトランジスタＣＳＷｄのゲートには、書き込み時に、メモリセルアレイ３１の１つのカラムを選択するためのカラム選択信号ＣＳＬｄ（ｊ），ＣＳＬｄ（ｊ＋１）が入力される。
また、ビット線ＢＬｄ（ｊ），ＢＬｄ（ｊ＋１）の一端は、カラム選択スイッチとしてのＭＯＳトランジスタＣＳＷｒを経由して、共通読み出し線ＲＬに接続され、共通読み出し線ＲＬは、センスアンプＳ／Ａに接続される。
ＭＯＳトランジスタＣＳＷｒのゲートには、読み出し時に、メモリセルアレイ３１の１つのカラムを選択するためのカラム選択信号ＣＳＬｒ（ｊ），ＣＳＬｒ（ｊ＋１）が入力される。
センスアンプＳ／Ａは、参照電位Ｖｒｅｆに基づいて、選択されたメモリセルＭＣ内の磁気記録素子ＭＴＪのデータ値を判定し、これを出力信号ＤＡＴＡとして出力する。
ここで、ビット線ドライバ／シンカー３３，３４は、選択された１つのカラム内のビット線にスピン注入電流Ｉｓを流すために設けられる。
磁気記録素子ＭＴＪの磁化状態が反平行のときを“１”とし、平行のときを“０”とアサイン(assign)する。
メモリセルＭＣ１に“１”を書き込む場合、ロウ選択信号ＲＳＬ（ｉ）を“Ｈ”にし、ワード線ＷＬ（ｉ）を“Ｈ”にして、メモリセルＭＣ１内のＭＯＳトランジスタＴＲをオンにする。
また、カラム選択信号ＣＳＬｕ（ｊ），ＣＳＬｄ（ｊ）を“Ｈ”にし、ビット線ドライバ／シンカー３３から、メモリセルＭＣ１を経由して、ビット線ドライバ／シンカー３４に向かうスピン注入電流Ｉｓを流す。この時、メモリセルＭＣ１内の磁気記録素子ＭＴＪでは、スピン偏極された電子により磁化状態が反平行となり、“１”が書き込まれる。
また、メモリセルＭＣ１に“０”を書き込む場合、同様に、ロウ選択信号ＲＳＬ（ｉ）を“Ｈ”にし、ワード線ＷＬ（ｉ）を“Ｈ”にして、メモリセルＭＣ１内のＭＯＳトランジスタＴＲをオンにする。
また、カラム選択信号ＣＳＬｕ（ｊ），ＣＳＬｄ（ｊ）を“Ｈ”にし、ビット線ドライバ／シンカー３４から、メモリセルＭＣ１を経由して、ビット線ドライバ／シンカー３３に向かうスピン注入電流Ｉｓを流す。この時、メモリセルＭＣ１内の磁気記録素子ＭＴＪでは、スピン偏極された電子により磁化状態が平行となり、“０”が書き込まれる。
読み出しに関しては、例えば、センスアンプＳ／Ａとビット線ドライバ／シンカー３３を用いて実行する。
例えば、メモリセルＭＣ１のデータを読み出す場合、ロウ選択信号ＲＳＬ（ｉ）を“Ｈ”にし、ワード線ＷＬ（ｉ）を“Ｈ”にして、メモリセルＭＣ１内のＭＯＳトランジスタＴＲをオンにする。
また、カラム選択信号ＣＳＬｕ（ｊ）を“Ｈ”にし、ビット線ＢＬｕ（ｊ）をビット線ドライバ／シンカー３３に電気的に接続し、カラム選択信号ＣＳＬｒ（ｊ）を“Ｈ”にし、ビット線ＢＬｄ（ｊ）をセンスアンプＳ／Ａに電気的に接続する。
ビット線ドライバ／シンカー３３は、例えば、ビット線ＢＬｕ（ｊ）の一端を接地点に接続し、センスアンプＳ／Ａは、メモリセルＭＣ１に読み出し電流を供給する。センスアンプＳ／Ａは、読み出し電流がメモリセルＭＣ１内の磁気記録素子ＭＴＪに流れるときの抵抗値を検出し、それに記憶されたデータ値を判定する。
B. デバイス構造
図２２乃至図２５は、図２１のメモリセルＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４のデバイス構造の例を示している。
メモリセルは、ＭＯＳトランジスタＴＲと本発明の例に関わる磁気記録素子（磁気抵抗効果素子）ＭＴＪとから構成される。
ＭＯＳトランジスタＴＲは、半導体基板４１上に形成される。ＭＯＳトランジスタＴＲのゲート電極は、ワード線ＷＬ（ｉ）としてｘ方向（紙面に直交する方向）に延びる。
ＭＯＳトランジスタＴＲの２つのソース／ドレイン拡散層の一方は、下部ビット線ＢＬｄ（ｊ）に接続され、他方は、磁気記録素子ＭＴＪの一端（下面）に接続される。磁気記録素子ＭＴＪの他端（上面）は、上部ビット線ＢＬｕ（ｊ）に接続される。
上部ビット線ＢＬｕ（ｊ）及び下部ビット線ＢＬｄ（ｊ）は、それぞれｙ方向に延びる。
磁気記録素子は、トップピン構造を有する。即ち、半導体基板４１側から、下地層４２、磁気記録層１１、トンネルバリア層（絶縁層）１３、磁気固着層１２、反強磁性層１８、キャップ層１５Ａ，１５Ｂの順序で積層される。
尚、磁気記録素子については、ボトムピン構造であってもよい。
このようなデバイス構造のメモリセルにおいて、図２２に示すように、“１”−書き込み時には、図２１のビット線ドライバ／シンカー３３内の電流源から、上部ビット線ＢＬｕ（ｊ）→磁気記録素子ＭＴＪ→下部ビット線ＢＬｄ（ｊ）という経路を経て、接地点に向かってスピン注入電流Ｉｓを流す。
この時、磁気記録素子ＭＴＪの内部では、電子流は、磁気記録層１１から磁気固着層１２に向かって流れることになる。一般的には、電子流が磁気記録層１１から磁気固着層１２に向かって流れるとき、磁気記録層１１の磁化は、磁気固着層１２の磁化に対して反平行になる。
また、図２３に示すように、“０”−書き込み時には、図２１のビット線ドライバ／シンカー３４内の電流源から、下部ビット線ＢＬｄ（ｊ）→磁気記録素子ＭＴＪ→上部ビット線ＢＬｕ（ｊ）という経路を経て、接地点に向かってスピン注入電流Ｉｓを流す。
この時、磁気記録素子ＭＴＪの内部では、電子流は、磁気固着層１２から磁気記録層１１に向かって流れることになる。一般的には、電子流が磁気固着層１２から磁気記録層１１に向かって流れるとき、磁気記録層１１の磁化は、磁気固着層１２の磁化に対して平行になる。
読み出し時には、図２４及び図２５に示すように、例えば、センスアンプＳ／Ａから磁気記録素子ＭＴＪを経由して接地点に向かって読み出し電流Ｉｒを流す。読み出し電流Ｉｒが磁気記録素子ＭＴＪに流れるとき、センスアンプＳ／Ａの入力電位は、磁気記録素子ＭＴＪの状態によって変化する。
例えば、図２４に示すように、磁気記録素子ＭＴＪに“１”−データが記憶されているとき、磁気記録素子ＭＴＪの抵抗値は、大きくなっており（反平行状態）、センスアンプＳ／Ａの入力電位は、参照電位Ｖｒｅｆよりも高くなる。
従って、センスアンプＳ／Ａは、出力信号ＤＡＴＡとして“１”を出力する。
また、図２５に示すように、磁気記録素子ＭＴＪに“０”−データが記憶されているとき、磁気記録素子ＭＴＪの抵抗値は、小さくなっており（平行状態）、センスアンプＳ／Ａの入力電位は、参照電位Ｖｒｅｆよりも低くなる。
従って、センスアンプＳ／Ａは、出力信号ＤＡＴＡとして“０”を出力する。
尚、本例では、読み出し電流Ｉｒの向きは、下部ビット線ＢＬｄ（ｊ）から上部ビット線ＢＬｕ（ｊ）に向かう方向であるが、これと逆向き、即ち、上部ビット線ＢＬｕ（ｊ）から下部ビット線ＢＬｄ（ｊ）に向かう方向にしてもよい。また、読み出し方法については、本例とは異なる方法を採用してもよい。
読み出し電流Ｉｒの値は、読み出し時におけるディスターブを抑制するため、スピン注入電流Ｉｓの値よりも十分に小さくする。具体的には、読み出し電流Ｉｒの値は、磁化反転の臨界電流Ｉｃよりも小さくすればよい。
本例では、磁気記録素子ＭＴＪの磁化状態が反平行のときを“１”とし、平行のときを“０”とアサインしたが、その逆であってもよい。
読み出しに関しては、MR(magneto-resistive)比を大きくして高信号出力を得るために、トンネルバリア層を、高抵抗材料、例えば、アルミナや、MgOなどの絶縁材料から構成するのが好ましい。
また、このようなトンネルバリア層に代えて、絶縁材料に設けられた多数のホール内にCuや磁性体などを埋め込んだCPP-CPP-MR材料又はナノコンタクトMR材料を、磁気記録層と磁気固着層との間の非磁性バリア層として採用すれば、読み出しに関しては、さらに好都合である。
メモリセルを構成するＭＯＳトランジスタＴＲは、選択スイッチとしての機能を有していれば、バイポーラトランジスタ、ダイオードなどの素子に代えても問題はない。
C. 磁気記録素子のレイアウト
磁気記録素子ＭＴＪのレイアウトについては、メモリセルアレイの構造との関連も含め、様々なタイプを想定できる。
図２２乃至図２５のメモリセルアレイは、メモリセルが１つのトランジスタと１つの磁気記録素子とから構成される１トランジスタ−１ＭＴＪタイプである。この場合、１つのメモリセルに対して、独立した１つの磁気記録素子ＭＴＪが割り当てられる。
これに対し、図２６に示すように、１トランジスタ−１ＭＴＪタイプのメモリセルアレイにおいて、磁気記録素子ＭＴＪを、非磁性材料により分離された複数の磁性粒子（多結晶構造）の集合体から構成し、全てのメモリセルの磁気記録素子ＭＴＪを一体化してもよい。
この場合、磁気記録素子ＭＴＪは、半導体基板４１の上部にベタに形成されるため、製造プロセスが簡略化され、製造コストの低下を実現できる。
このような構造においても、磁気記録素子ＭＴＪは、複数の磁性粒子の集合体からなり、磁性粒子ごとに磁化方向を決定できるため、プラグａ，ｂの間の領域の磁化のみを選択的に変えることが可能である。
従って、磁気メモリとしての機能は、図２２乃至図２５の構造の磁気メモリと何ら変わることはない。
図２７乃至図２９のメモリセルアレイは、クロスポイントタイプである。
図２７の構造では、図２２乃至図２５の構造と同様に、１つのメモリセルに対して、独立した１つの磁気記録素子ＭＴＪが割り当てられる。
また、図２８の構造では、ビット線ＢＬ（ｊ），ＢＬ（ｊ＋１）の直下に、ビット線ＢＬ（ｊ），ＢＬ（ｊ＋１）に沿うように磁気記録素子ＭＴＪがレイアウトされる。この場合、磁気記録素子ＭＴＪは、ビット線ＢＬ（ｊ），ＢＬ（ｊ＋１）の加工と同時に加工されるため、製造プロセスが簡略化され、製造コストの低下を実現できる。
図２９の構造では、磁気記録素子ＭＴＪは、ワード線ＷＬ（ｉ），ＢＬ（ｉ＋１）とビット線ＢＬ（ｊ），ＢＬ（ｊ＋１）との間の領域にベタに形成される。この場合、磁気記録素子ＭＴＪの加工を省略することができるため、製造プロセスが簡略化され、製造コストの低下を実現できる。
図２８及び図２９の構造においても、磁気記録素子ＭＴＪは、複数の磁性粒子の集合体からなり、磁性粒子ごとに磁化方向を決定できるため、ワード線ＷＬ（ｉ），ＢＬ（ｉ＋１）とビット線ＢＬ（ｊ），ＢＬ（ｊ＋１）との交差部の磁化のみを選択的に変えることが可能である。
従って、磁気メモリとしての機能は、図２７乃至図２９の全てのクロスポイントタイプ磁気メモリにおいて同じである。
(2) プローブメモリ
プローブメモリは、現在のメモリに比べて記録密度を飛躍的に向上できる可能性を持つ次世代メモリである。
プローブメモリは、記録媒体の上部に、例えば、カンチレバー状のプローブを有し、記録媒体とプローブとの位置関係を制御することでアクセス動作を行う。特に、ＭＥＭＳ(micro electro mechanical systems)技術を使えば、半導体チップ上に、記録媒体とプローブを混載することも可能であり、事実、ミリピード(Millipede)など、具体的なものも提案されている。
本発明の例における磁気記録素子をこのようなプローブメモリの記録媒体として使用すれば、プローブメモリの実用化に貢献できる。
A. 基本構造
図３０は、プローブメモリの基本構造を示している。
絶縁基板５１上には、導電層５２が形成され、導電層５２上には、アレイ状に本発明の例に関わる複数の磁気記録素子ＭＴＪが配置される。各々の磁気記録素子ＭＴＪは、例えば、磁気固着層５３、非磁性バリア層（例えば、トンネルバリア層）５４及び磁気記録層５５の積層構造を有する。複数の磁気記録素子ＭＴＪの間のスペースは、絶縁層５６により満たされる。
このような磁気記録素子ＭＴＪのアレイは、「パターンド（patterned）媒体」と称される。
パターンド媒体上には、例えば、カンチレバー状のプローブ５７が配置される。プローブ５７の形状については、特に、制限されることはなく、針状などであってもよいが、カンチレバー状にする場合には、例えば、ＭＥＭＳ技術により半導体チップ上にプローブを作り込む場合に有利である。
プローブ５７の位置は、位置制御装置５８により制御される。例えば、位置制御装置５８は、プローブ５７を２次元(x,y)又は３次元(x,y,z)で駆動し、これによりアクセス動作を行う。プローブ５７は、パターンド媒体の上面に常に接触していてもよいし、常に一定距離だけ離れていてもよい。
読み出し／書き込み回路５９は、読み出し時に、読み出し電流を磁気記録素子ＭＴＪに流し、磁気記録素子ＭＴＪに記憶されたデータを読み出す。また、読み出し／書き込み回路５９は、書き込み時に、書き込みデータに応じた向きのスピン注入電流を磁気記録素子ＭＴＪに流し、磁気記録素子ＭＴＪの磁化状態を制御する。
このようなプローブメモリにおいて、“１”−書き込み時には、位置制御装置５８は、アドレス信号に基づいて、パターンド媒体とプローブ５７との相対的位置を決定し、読み出し／書き込み回路５９は、導電層５２からプローブ５７に向かう方向にスピン注入電流Ｉｓを流す。
この時、磁気記録素子ＭＴＪの内部では、電子流は、磁気記録層５５から磁気固着層５３に向かって流れるため、磁気記録層５５の磁化は、磁気固着層５３の磁化に対して反平行になる。
また、“０”−書き込み時には、位置制御装置５８は、アドレス信号に基づいて、パターンド媒体とプローブ５７との相対的位置を決定し、読み出し／書き込み回路５９は、プローブ５７から導電層５２に向かう方向にスピン注入電流Ｉｓを流す。
この時、磁気記録素子ＭＴＪの内部では、電子流は、磁気固着層５３から磁気記録層５５に向かって流れるため、磁気記録層５５の磁化は、磁気固着層５３の磁化に対して平行になる。
読み出し時には、位置制御装置５８は、アドレス信号に基づいて、パターンド媒体とプローブ５７との相対的位置を決定し、読み出し／書き込み回路５９は、磁気記録素子ＭＴＪに読み出し電流Ｉｒを供給する。
読み出し電流Ｉｒの向きについては制約されることはないが、読み出し電流Ｉｒの値については、読み出し時におけるディスターブを抑制するため、スピン注入電流Ｉｓの値よりも十分に小さくする。具体的には、読み出し電流Ｉｒの値は、磁化反転の臨界電流Ｉｃよりも小さくする。
尚、本例では、磁気記録素子ＭＴＪの磁化状態が反平行のときを“１”とし、平行のときを“０”とアサインしたが、その逆であってもよい。
読み出しに関しては、MR比を大きくして高信号出力を得るために、非磁性バリア層５４をトンネルバリア層(例えば、アルミナや、MgOなどの絶縁材料)とするのが好ましい。
また、このようなトンネルバリア層に代えて、絶縁材料に設けられた多数のホール内にCuや磁性体などを埋め込んだCPP-CPP-MR材料又はナノコンタクトMR材料を、磁気記録層と磁気固着層との間の非磁性バリア層として採用すれば、読み出しに関しては、さらに好都合である。
ここで、図２７の例では、パターンド媒体の位置を固定し、位置制御装置５８によりプローブ５７の位置を制御するシステムになっているが、パターンド媒体とプローブ５７との相対的位置の制御が可能であれば、プローブ及び絶縁基板５１のどちらを駆動しても構わない。
例えば、図３１に示すように、位置制御装置５８Ａ，５８Ｂにより、パターンド媒体とプローブとの相対的位置を制御することもできる。
また、ハードディスクドライブのように、絶縁基板５１を回転させ、プローブ５７を直線的に駆動することによりアクセス動作を行ってもよい。
図３２及び図３３は、図３０のプローブメモリの変形例である。
図３２のプローブメモリは、磁気固着層５３と非磁性バリア層５４を全ての磁気記録素子ＭＴＪで共有した点に特徴を有する。この場合、磁気固着層５３と非磁性バリア層５４は、導電層５２上にベタに形成され、磁気記録層５５のみをパターニングすればよいため、製造プロセスの簡易化と素子特性の向上を実現できる。
図３３のプローブメモリは、パターンド媒体の上面を保護層６０により覆った点に特徴を有する。保護層６０は、例えば、極薄の絶縁体から構成される。この場合、プローブ５７が磁気記録素子ＭＴＪに直に接触することがないため、磁気記録素子ＭＴＪの信頼性と読み出し／書き込み回数の向上を実現できる。
尚、保護層６０の代わりに、プローブ５７を磁気記録素子ＭＴＪから一定距離だけ離し、プローブ５７と磁気記録素子ＭＴＪとの間にスペースを設けてもよい。また、保護層６０を設けると共に、プローブ５７を保護層６０から一定距離だけ離すようにしてもよい。
B. マルチプローブ構造
高記録密度化に適したマルチプローブ構造のプローブメモリの例について説明する。
図３４は、本発明の例に関わるプローブメモリの回路構造を示している。
ブロックＢＫ１１，・・・ＢＫｉｊは、マトリックス状に配置される。ブロックＢＫ１１，・・・ＢＫｉｊは、それぞれ、物理的に分離されていてもよいし、一体化されていてもよい。ブロックＢＫ１１，・・・ＢＫｉｊの各々は、例えば、図２９に示すように、複数の磁気記録素子からなるパターンド媒体から構成される。
ブロックＢＫ１１，・・・ＢＫｉｊが、全体として３２個×３２個のマトリックス状に配置され、ブロックＢＫ１１，・・・ＢＫｉｊの各々が、３２個×３２個の磁気記録素子から構成される場合、１つのブロックの記憶容量としては、１キロビット、プローブメモリとしては、１メガビットの記憶容量となる。
プローブ５７は、ブロックＢＫ１１，・・・ＢＫｉｊと同様にマトリックス状に配置され、プローブ５７とブロックＢＫｉｊとが一対一に対応する。
プローブ５７は、ＭＯＳトランジスタＴＲを経由して、ビット線ＢＬｕ（１），・・・ＢＬｕ（ｊ）に接続される。
ＭＯＳトランジスタＴＲのゲートは、ワード線ＷＬ（１），・・・ＷＬ（ｉ）に接続される。ワード線ＷＬ（１），・・・ＷＬ（ｉ）は、ｘ方向に延び、その一端は、ロウ選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由して、ワード線ドライバ３２に接続される。
ＭＯＳトランジスタＲＳＷのゲートには、読み出し／書き込み時に、ブロックＢＫ１１，・・・ＢＫｉｊの１つを選択するためのロウ選択信号ＲＳＬ（１），・・・ＲＳＬ（ｉ）が入力される。
ワード線ドライバ３２は、選択された１つのロウ内のワード線をドライブする。例えば、ワード線ＷＬ（１）が選択される場合、ワード線ＷＬ（１）の電位を“Ｈ”にし、ワード線ＷＬ（１）に接続されるＭＯＳトランジスタＴＲをオンにする。
ビット線ＢＬｕ（１），・・・ＢＬｕ（ｊ）は、ｙ方向に延び、その一端は、カラム選択スイッチとしてのＭＯＳトランジスタＣＳＷｕを経由して、ビット線ドライバ／シンカー３３に接続される。
ＭＯＳトランジスタＣＳＷｕのゲートには、読み出し／書き込み時に、ブロックＢＫ１１，・・・ＢＫｉｊの１つを選択するためのカラム選択信号ＣＳＬｕ（１），・・・ＣＳＬｕ（ｊ）が入力される。
ブロックＢＫ１１，・・・ＢＫｉｊの一端（図２５の導電層５２に相当）は、ビット線ＢＬｄ（１），・・・ＢＬｄ（ｊ）に接続される。
ビット線ＢＬｄ（１），・・・ＢＬｄ（ｊ）は、ｙ方向に延び、その一端は、カラム選択スイッチとしてのＭＯＳトランジスタＣＳＷｄを経由して、ビット線ドライバ／シンカー３４に接続される。
ＭＯＳトランジスタＣＳＷｄのゲートには、書き込み時に、ブロックＢＫ１１，・・・ＢＫｉｊの１つを選択するためのカラム選択信号ＣＳＬｄ（１），・・・ＣＳＬｄ（ｊ）が入力される。
また、ビット線ＢＬｄ（１），・・・ＢＬｄ（ｊ）の一端は、カラム選択スイッチとしてのＭＯＳトランジスタＣＳＷｒを経由して、共通読み出し線ＲＬに接続され、共通読み出し線ＲＬは、センスアンプＳ／Ａに接続される。
ＭＯＳトランジスタＣＳＷｒのゲートには、読み出し時に、ブロックＢＫ１１，・・・ＢＫｉｊの１つを選択するためのカラム選択信号ＣＳＬｒ（１），・・・ＣＳＬｒ（ｊ）が入力される。
センスアンプＳ／Ａは、参照電位Ｖｒｅｆに基づいて、選択されたブロックＢＫｉｊ内の選択された磁気記録素子のデータ値を判定し、これを出力信号ＤＡＴＡとして出力する。
ここで、ビット線ドライバ／シンカー３３，３４は、選択された１つのブロックＢＫｉｊ内の選択された磁気記録素子にスピン注入電流Ｉｓを流すために設けられる。
磁気記録素子の磁化状態が反平行のときを“１”とし、平行のときを“０”とアサインする。
ブロックＢＫ１１内の磁気記録素子に“１”を書き込む場合、ロウ選択信号ＲＳＬ（１）を“Ｈ”にし、ワード線ＷＬ（１）を“Ｈ”にして、ブロックＢＫ１１に対応するＭＯＳトランジスタＴＲをオンにする。
また、カラム選択信号ＣＳＬｕ（１），ＣＳＬｄ（１）を“Ｈ”にし、ビット線ドライバ／シンカー３３から、ブロックＢＫ１１内の磁気記録素子を経由して、ビット線ドライバ／シンカー３４に向かうスピン注入電流Ｉｓを流す。この時、ブロックＢＫ１１内の磁気記録素子の磁化状態は反平行となり、“１”が書き込まれる。
ブロックＢＫ１１内の磁気記録素子に“０”を書き込む場合、ロウ選択信号ＲＳＬ（１）を“Ｈ”にし、ワード線ＷＬ（１）を“Ｈ”にして、ブロックＢＫ１１に対応するＭＯＳトランジスタＴＲをオンにする。
また、カラム選択信号ＣＳＬｕ（１），ＣＳＬｄ（１）を“Ｈ”にし、ビット線ドライバ／シンカー３４から、ブロックＢＫ１１内の磁気記録素子を経由して、ビット線ドライバ／シンカー３３に向かうスピン注入電流Ｉｓを流す。この時、ブロックＢＫ１１内の磁気記録素子の磁化状態は平行となり、“０”が書き込まれる。
読み出しに関しては、例えば、センスアンプＳ／Ａとビット線ドライバ／シンカー３３を用いて実行する。
例えば、ブロックＢＫ１１内の磁気記録素子のデータを読み出す場合、ロウ選択信号ＲＳＬ（１）を“Ｈ”にし、ワード線ＷＬ（１）を“Ｈ”にして、ブロックＢＫ１１に対応するＭＯＳトランジスタＴＲをオンにする。
また、カラム選択信号ＣＳＬｕ（１）を“Ｈ”にし、ビット線ＢＬｕ（１）をビット線ドライバ／シンカー３３に電気的に接続し、カラム選択信号ＣＳＬｒ（１）を“Ｈ”にし、ビット線ＢＬｄ（１）をセンスアンプＳ／Ａに電気的に接続する。
ビット線ドライバ／シンカー３３は、例えば、ビット線ＢＬｕ（１）の一端を接地点に接続し、センスアンプＳ／Ａは、ブロックＢＫ１１内の磁気記録素子に読み出し電流を供給する。センスアンプＳ／Ａは、読み出し電流が磁気記録素子に流れるときの抵抗値を検出し、それに記憶されたデータ値を判定する。
図３５は、マルチプローブ構造のプローブメモリのデバイス構造の一例を示している。
このプローブメモリでは、半導体チップ６１の中央部に記録媒体としてのパターンド媒体がベタに形成され、かつ、パターンド媒体が複数のブロックＢＫに区分けされている。複数のブロックＢＫ上には、複数のブロックＢＫに対応して複数のプローブ５７が配置される。
半導体チップ６１の周辺部には、例えば、図３０の位置制御装置５８が形成されるサーボ領域６２と、図３０の読み出し／書き込み回路５９が形成される周辺回路領域６３とが設けられる。
このデバイス構造の特徴は、半導体チップ６１上に、図３０に示す全てのシステムを搭載した点にある。このような半導体デバイスは、ＭＥＭＳ技術を使うことにより可能となる。
(3) スピンＦＥＴ
本発明の例に関わる磁気記録素子は、スピンＦＥＴに適用可能である。
スピンＦＥＴは、それ自体を磁気メモリのメモリセルとして使用できると共に、リコンフィギャブル(re-configurable)なロジック回路の構成要素として注目されている。
図３６は、スピンＦＥＴのデバイス構造の一例を示している。
本例は、スピン注入書き込み方式によりデータ書き込みを実行するトンネルバリアタイプスピンＦＥＴに関する。
半導体基板７０内には、強磁性層から構成されるソース／ドレイン領域が形成される。ソース／ドレイン領域の一つは、磁化方向が変化する磁気記録層１１であり、他の一つは、磁気固着層１２である。磁気固着層１２の磁化は、反強磁性層１８により固着される。
半導体基板７０と磁気記録層１１との間及び半導体基板７０と磁気固着層１２との間には、非磁性バリア層（トンネルバリア層）１３Ａが形成される。また、磁気記録層１１と磁気固着層１２との間のチャネル領域上には、ゲート絶縁層７１を介してゲート電極７２が形成される。
反強磁性層１８上及び磁気記録層１１上には、それぞれソース／ドレイン電極７３，７４が形成される。
ソース／ドレイン電極７３は、スピン注入電流を発生させるためのドライバ／シンカー、即ち、ＰチャネルＭＯＳトランジスタＰ１及びＮチャネルＭＯＳトランジスタＮ１に接続される。
同様に、ソース／ドレイン電極７４は、スピン注入電流を発生させるためのドライバ／シンカー、即ち、ＰチャネルＭＯＳトランジスタＰ２及びＮチャネルＭＯＳトランジスタＮ２に接続される。
このような構造のスピンＦＥＴにおいて、データ書き込みは、ゲート電極７２に書き込みゲート電圧Ｗを与え、ソース／ドレイン領域としての磁気記録層１１にスピン注入電流を流すことにより行う。
書き込みデータの値は、スピン注入電流の向きにより決定され、スピン注入電流の向きは、制御信号Ａ，Ｂ，Ｃ，ＤによるＰチャネルＭＯＳトランジスタＰ１，Ｐ２及びＮチャネルＭＯＳトランジスタＮ１，Ｎ２のオン／オフにより制御される。
例えば、ソース／ドレイン領域１１，１２の磁化状態を反平行にするときは、スピン注入電流をＰチャネルＭＯＳトランジスタＰ１からＮチャネルＭＯＳトランジスタＮ２に向かって流す。この時、電子流は、磁気記録層１１から磁気固着層１２に向かって流れるため、磁気記録層１１の磁化方向は、磁気固着層１２の磁化方向とは反対向きになる。
また、ソース／ドレイン領域１１，１２の磁化状態を平行にするときは、スピン注入電流をＰチャネルＭＯＳトランジスタＰ２からＮチャネルＭＯＳトランジスタＮ１に向かって流す。この時、電子流は、磁気固着層１２から磁気記録層１１に向かって流れるため、磁気記録層１１の磁化方向は、磁気固着層１２の磁化方向と同じ向きになる。
尚、本例では、トンネルバリアタイプスピンＦＥＴについて説明したが、スピンＦＥＴは、トンネルバリア層１３Ａを有しないショットキーバリアタイプであっても構わない。
(4) その他
以上、３つの適用例について説明したが、本発明の例は、これら以外のスピンエレクトロニクスデバイスにも適用可能である。
６． まとめ
本発明の例によれば、電流直接駆動による磁化反転技術において、熱揺らぎ耐性及びMR特性の劣化なく、反転電流密度Jcを低減できる、これにより、平面サイズ（最大幅）が20nm以下の低消費電力で発熱によるダメージが少ない高信頼性の磁気記録素子を実現でき、これを様々なスピンエレクトロニクスデバイスに適用することが可能になる。
本発明の例は、磁気記録素子の高機能化、磁気メモリ（ストレージデバイス）の高密度化、低消費電力化などの効果に関しては絶大であり、電流直接駆動による磁化反転技術の実用化を促進するもので、産業上のメリットは多大である。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
第１実施の形態の磁気記録素子の構造を示す側面図。 図１の磁気記録層の飽和磁化Msと異方性磁界Hanとの関係を示す図。 第２実施の形態の磁気記録素子の構造を示す側面図。 図３の磁気記録層の飽和磁化Msと異方性磁界Hanとの関係を示す図。 第３実施の形態の磁気記録素子の構造を示す側面図。 図５の磁気記録層の飽和磁化Msと異方性磁界Hanとの関係を示す図。 第１実施例で試作した磁気記録素子の構造を示す断面図。 第１実施例のサンプルの飽和磁化Msと異方性磁界Hanとの関係を示す図。 磁気記録層の厚さと反転電流密度との関係を示す図。 書き込み時の様子を示す図。 書き込み特性の評価結果を示す図。 第２実施例で試作した磁気記録素子の構造を示す図。 第２実施例で試作した磁気記録素子の構造を示す図。 第２実施例で試作した磁気記録素子の構造を示す図。 第５実施の形態の磁気記録素子の構造を示す側面図。 第３実施例で試作した磁気記録素子の構造を示す断面図。 第４実施例で試作した磁気記録素子の構造を示す断面図。 第５実施例で試作した磁気記録素子の構造を示す断面図。 第５実施例で試作した磁気記録素子の構造を示す断面図。 第５実施例で試作した磁気記録素子の範囲を示す図。 適用例としての磁気ランダムアクセスメモリを示す回路図。 “１”−書き込み時のメモリセルの様子を示す断面図。 “０”−書き込み時のメモリセルの様子を示す断面図。 “１”−読み出し時のメモリセルの様子を示す断面図。 “０”−読み出し時のメモリセルの様子を示す断面図。 磁気記録素子のレイアウトの例を示す図。 磁気記録素子のレイアウトの例を示す図。 磁気記録素子のレイアウトの例を示す図。 磁気記録素子のレイアウトの例を示す図。 適用例としてのプローブメモリの基本構造を示す図。 図３０のプローブメモリの変形例を示す図。 図３０のプローブメモリの変形例を示す図。 図３０のプローブメモリの変形例を示す図。 適用例としてのマルチプローブ構造のプローブメモリを示す図。 図３４のプローブメモリのデバイス構造を示す図。 適用例としてのスピンＦＥＴを示す図。
符号の説明
１１，５５： 磁気記録層、 １２，５３： 磁気固着層、 １３，１３Ａ，５４： 非磁性バリア層、 １４： 挿入層、 １５，１５Ａ，１５Ｂ： キャップ層、 １６： 非磁性材料、 １７： 酸素を含む層、 １８： 反強磁性層、 ２１： 下部電極、 ２２： 上部電極、 ３１： メモリセルアレイ、 ３２： ワード線ドライバ、 ３３，３４： ビット線ドライバ／シンカー、 ４１，７０： 半導体基板、 ５１： 絶縁基板、 ５２： 導電層、 ５６： 絶縁層、 ５７： プローブ、 ５８，５８Ａ，５８Ｂ： 位置制御装置、 ５９： 読み出し／書き込み回路、 ６０： 保護層、 ６１： 半導体チップ、 ６２： サーボ領域、 ６３： 周辺回路領域、 ７１： ゲート絶縁層、 ７２： ゲート電極、 ７３，７４： ソース／ドレイン電極、 １０１： 磁性微粒子、 １０２： 非磁性導電層、 １０３： 磁気固着層。

Claims (22)

  1. 膜を通過する電流の向きに応じて磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層と、磁化が膜面に垂直となる方向に固定される磁気固着層と、前記磁気記録層と前記磁気固着層との間の非磁性バリア層とを具備し、前記磁気記録層は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たすことを特徴とする磁気記録素子。
  2. 前記磁性材料の飽和磁化Msは、600emu/ccを超えることを特徴とする請求項１に記載の磁気記録素子。
  3. 請求項１に記載の磁気記録素子において、さらに、前記磁気記録層と前記非磁性バリア層との間に挿入層を具備し、前記挿入層の飽和磁化Msは、600emu/ccを超え、前記挿入層の厚さは、2nm未満であることを特徴とすることを特徴とする請求項１に記載の磁気記録素子。
  4. 前記磁気記録層は、非磁性材料により空間的に分離された前記磁性材料からなる微粒子で形成されることを特徴とする請求項１乃至３のいずれか１項に記載の磁気記録素子。
  5. 前記磁性材料からなる複数の微粒子が１つの記録単位を形成することを特徴とする請求項４に記載の磁気記録素子。
  6. 前記微粒子の各々は独立に磁化方向が決定されることを特徴とする請求項４に記載の磁気記録素子。
  7. 前記微粒子が１つの記録単位を形成することを特徴とする請求項４に記載の磁気記録素子。
  8. 前記非磁性材料は、酸素を含むことを特徴とする請求項４乃至７のいずれか１項に記載の磁気記録素子。
  9. 前記微粒子と非磁性バリア層の間には、3原子層以下の厚さの異種原子が存在することを特徴とする請求項４乃至８のいずれか１項に記載の磁気記録素子。
  10. 請求項１乃至９のいずれか１項に記載の磁気記録素子において、さらに、前記磁気記録層の前記非磁性バリア層側とは反対側の面に接する非磁性導電層と、前記非磁性導電層の前記磁気記録層側とは反対側の面に接し、磁化が膜面に垂直となる方向に固定される磁気固着層とを具備することを特徴とする磁気記録素子。
  11. 請求項１乃至１０のいずれか１項に記載の磁気記録素子において、さらに、前記磁気記録層の前記非磁性バリア層側とは反対側の面を覆う厚さ10nm以下のキャップ層を具備することを特徴とする磁気記録素子。
  12. 前記キャップ層は、厚さ1nm以下の酸化物、窒化物及び弗化物のグループから選択される１つにより構成されることを特徴とする請求項１１に記載の磁気記録素子。
  13. 前記キャップ層は、厚さ1nm以下の酸化物、窒化物及び弗化物のグループから選択される１つにより構成される第１層と、前記磁気記録層と前記第１層との間に配置され、厚さ3nm以下の非磁性金属から構成される第２層との積層構造を有することを特徴とする請求項１１に記載の磁気記録素子。
  14. 前記磁気固着層は、酸素を含む層を有することを特徴とする請求項１乃至１３のいずれか１項に記載の磁気記録素子。
  15. 請求項１乃至１４のいずれか１項に記載の磁気記録素子と、前記磁気記録素子の磁気記録層の磁化方向を反転させる電流密度を有するスピン注入電流を生成する電流源と、前記スピン注入電流を前記磁気記録素子に導く電流経路とを具備することを特徴とする磁気メモリ。
  16. 前記電流経路は、前記磁気記録素子の一端に接続されるビット線と、他端に接続されるＭＯＳトランジスタとを含み、前記ＭＯＳトランジスタのゲートは、前記ビット線に交差するワード線に接続されることを特徴とする請求項１５に記載の磁気メモリ。
  17. 前記電流経路は、互いに交差するビット線及びワード線を含み、前記ビット線と前記ワード線の交差部に前記磁気記録素子が配置されることを特徴とする請求項１５に記載の磁気メモリ。
  18. 前記磁気記録素子の磁気記録層は、独立に磁化方向が決定される複数の磁性粒子の集合体から構成され、前記磁気記録素子は、前記ビット線に沿って配置されることを特徴とする請求項１５乃至１７のいずれか１項に記載の磁気メモリ。
  19. 前記磁気記録素子の磁気記録層は、独立に磁化方向が決定される複数の磁性粒子の集合体から構成され、前記磁気記録素子は、前記ビット線と前記ワード線の間にベタに形成されることを特徴とする請求項１５乃至１７のいずれか１項に記載の磁気メモリ。
  20. 前記電流経路は、前記磁気記録素子上に配置され、前記磁気記録素子との相対位置が可動のプローブを含むことを特徴とする請求項１５に記載の磁気メモリ。
  21. 前記磁気メモリは、半導体チップ内に実現されることを特徴とする請求項２０に記載の磁気メモリ。
  22. 磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層と、磁化が膜面に垂直となる方向に固定される磁気固着層と、前記磁気記録層と前記磁気固着層との間のチャネル領域と、前記チャネル領域上のゲート絶縁層と、前記ゲート絶縁層上のゲート電極とを具備し、前記磁気記録層は、飽和磁化Ms（emu/cc）と異方性磁界Han（Oe）との関係が、Han>12.57Ms、かつ、Han<1.2E7Ms-1+12.57Msを満たすことを特徴とするスピンＦＥＴ。
JP2006092230A 2006-03-29 2006-03-29 磁気記録素子及び磁気メモリ Pending JP2007266498A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006092230A JP2007266498A (ja) 2006-03-29 2006-03-29 磁気記録素子及び磁気メモリ
US11/725,570 US7432574B2 (en) 2006-03-29 2007-03-20 Magnetic recording element and magnetic memory
CNA2007101379829A CN101097987A (zh) 2006-03-29 2007-03-26 磁性记录元件和磁性存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006092230A JP2007266498A (ja) 2006-03-29 2006-03-29 磁気記録素子及び磁気メモリ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012176076A Division JP5951401B2 (ja) 2012-08-08 2012-08-08 磁気記録素子及び磁気メモリ

Publications (1)

Publication Number Publication Date
JP2007266498A true JP2007266498A (ja) 2007-10-11

Family

ID=38557566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006092230A Pending JP2007266498A (ja) 2006-03-29 2006-03-29 磁気記録素子及び磁気メモリ

Country Status (3)

Country Link
US (1) US7432574B2 (ja)
JP (1) JP2007266498A (ja)
CN (1) CN101097987A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099628A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2010060748A (ja) * 2008-09-02 2010-03-18 Nippon Hoso Kyokai <Nhk> 磁気光学式空間光変調器および磁気光学式撮像装置
JP2010080649A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気メモリ
WO2010101251A1 (ja) * 2009-03-06 2010-09-10 国立大学法人東京大学 磁気電気エネルギー変換装置、電源装置および磁気センサ
JP2010219177A (ja) 2009-03-16 2010-09-30 Nec Corp 磁気トンネル接合素子、磁気ランダムアクセスメモリ
JP2011228341A (ja) * 2010-04-15 2011-11-10 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
JP2011258596A (ja) * 2010-06-04 2011-12-22 Hitachi Ltd 磁気抵抗効果素子及び磁気メモリ
JP2012109554A (ja) * 2010-11-16 2012-06-07 Seagate Technology Llc 面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法、磁気メモリシステムおよびデータを電子的に記憶する方法
JP2012244031A (ja) * 2011-05-23 2012-12-10 Sony Corp 記憶素子、記憶装置
JP2013008984A (ja) * 2012-08-08 2013-01-10 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2013115401A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2015505643A (ja) * 2012-01-23 2015-02-23 クアルコム，インコーポレイテッド マルチビット磁気トンネル接合メモリおよびそれを形成する方法
JP2015038998A (ja) * 2014-09-12 2015-02-26 株式会社東芝 磁気記録素子及び磁気メモリ
KR101583783B1 (ko) 2014-04-18 2016-01-13 한양대학교 산학협력단 메모리 소자
US9450177B2 (en) 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
US9882118B2 (en) 2013-10-31 2018-01-30 Japan Science And Technology Agency Spin control mechanism and spin device

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599157B2 (en) * 2006-02-16 2009-10-06 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with high-resistivity amorphous ferromagnetic layers
US7695761B1 (en) 2006-12-21 2010-04-13 Western Digital (Fremont), Llc Method and system for providing a spin tunneling magnetic element having a crystalline barrier layer
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US8559141B1 (en) 2007-05-07 2013-10-15 Western Digital (Fremont), Llc Spin tunneling magnetic element promoting free layer crystal growth from a barrier layer interface
US7919794B2 (en) * 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
US8545999B1 (en) 2008-02-21 2013-10-01 Western Digital (Fremont), Llc Method and system for providing a magnetoresistive structure
JPWO2009110119A1 (ja) * 2008-03-06 2011-07-14 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US7893511B2 (en) * 2008-07-17 2011-02-22 Qimonda Ag Integrated circuit, memory module, and method of manufacturing an integrated circuit
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7826255B2 (en) * 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7885097B2 (en) * 2008-10-10 2011-02-08 Seagate Technology Llc Non-volatile memory array with resistive sense element block erase and uni-directional write
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
KR101048353B1 (ko) 2008-11-07 2011-07-14 한양대학교 산학협력단 2 단자 마그네틱 메모리 셀과 스핀 ｆｅｔ를 이용한 메모리 소자
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US20100148167A1 (en) * 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
JP5435026B2 (ja) * 2009-05-19 2014-03-05 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8406041B2 (en) 2009-07-08 2013-03-26 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8498084B1 (en) 2009-07-21 2013-07-30 Western Digital (Fremont), Llc Magnetoresistive sensors having an improved free layer
US8411494B2 (en) 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8194365B1 (en) 2009-09-03 2012-06-05 Western Digital (Fremont), Llc Method and system for providing a read sensor having a low magnetostriction free layer
US20110076784A1 (en) * 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays
JP5479487B2 (ja) * 2010-03-31 2014-04-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8988934B2 (en) 2010-07-27 2015-03-24 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
US8976577B2 (en) 2011-04-07 2015-03-10 Tom A. Agan High density magnetic random access memory
US9070456B2 (en) 2011-04-07 2015-06-30 Tom A. Agan High density magnetic random access memory
US8790798B2 (en) 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US8758909B2 (en) 2011-04-20 2014-06-24 Alexander Mikhailovich Shukh Scalable magnetoresistive element
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP5982795B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
US8804413B2 (en) * 2012-02-07 2014-08-12 Qualcomm Incorporated Multi-free layer MTJ and multi-terminal read circuit with concurrent and differential sensing
JP5677347B2 (ja) 2012-03-22 2015-02-25 株式会社東芝 磁気抵抗素子及び磁気メモリの書き込み方法
US9368176B2 (en) 2012-04-20 2016-06-14 Alexander Mikhailovich Shukh Scalable magnetoresistive element
CN104285291B (zh) * 2012-05-16 2017-06-20 索尼公司 存储设备和存储器件
EP2672487B1 (en) * 2012-06-08 2015-08-05 Crocus Technology S.A. Method for writing to a Random Access Memory (MRAM) Cell with improved MRAM Cell Lifespan
CN103515426A (zh) * 2012-06-20 2014-01-15 中国科学院物理研究所 基于多铁或铁电材料的自旋晶体管
US9373775B2 (en) * 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
US8988109B2 (en) * 2012-11-16 2015-03-24 Intel Corporation High speed precessionally switched magnetic logic
US9070381B1 (en) 2013-04-12 2015-06-30 Western Digital (Fremont), Llc Magnetic recording read transducer having a laminated free layer
KR20150106550A (ko) * 2014-03-12 2015-09-22 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20150303373A1 (en) * 2014-04-17 2015-10-22 Qualcomm Incorporated Spin-transfer switching magnetic element formed from ferrimagnetic rare-earth-transition-metal (re-tm) alloys
US9007725B1 (en) 2014-10-07 2015-04-14 Western Digital (Fremont), Llc Sensor with positive coupling between dual ferromagnetic free layer laminates
US9553128B1 (en) * 2015-06-30 2017-01-24 International Business Machines Corporation Linear MRAM device with a self-aligned bottom contact
EP3382768B1 (en) * 2015-11-27 2020-12-30 TDK Corporation Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
EP3284091B1 (en) 2015-12-10 2021-08-18 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
WO2017112959A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Multi-level spin logic
CN105731240A (zh) * 2016-04-01 2016-07-06 德清申力索具有限公司 一种吊带
CN105731261A (zh) * 2016-04-01 2016-07-06 德清申力索具有限公司 一种用于捆绑货物的带子
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US9979401B2 (en) * 2016-07-19 2018-05-22 Georgia Tech Research Corporation Magnetoelectric computational devices
KR102574163B1 (ko) 2016-08-31 2023-09-06 삼성전자주식회사 자기 메모리 장치
WO2018063159A1 (en) * 2016-09-27 2018-04-05 Intel Corporation Spin transfer torque memory devices having heusler magnetic tunnel junctions
US9985199B1 (en) * 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
EP3385741B1 (en) * 2017-04-07 2019-12-18 Crocus Technology S.A. Magnetic sensor cell for measuring one- and two-dimensional magnetic fields and method for measuring said magnetic fields using the magnetic sensor cell
JP7359696B2 (ja) 2017-04-07 2023-10-11 クロッカス・テクノロジー・ソシエテ・アノニム 一次元及び二次元磁場を測定するための磁気センサセル及びその磁気センサセルを使用して磁場を測定する方法
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
JP7086664B2 (ja) 2018-03-20 2022-06-20 キオクシア株式会社 磁気装置
US10541269B2 (en) 2018-06-26 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
JP2020043282A (ja) 2018-09-13 2020-03-19 キオクシア株式会社 記憶装置
CN111370438B (zh) * 2018-12-26 2023-01-31 中电海康集团有限公司 磁性存储器阵列
CN113015330B (zh) * 2021-03-05 2022-03-11 湖南科技大学 一种基于iii-v族窄禁带半导体的磁随机存储器
JP2022144398A (ja) * 2021-03-19 2022-10-03 キオクシア株式会社 磁気記憶装置
EP4358139A4 (en) * 2021-08-19 2024-07-31 Huawei Tech Co Ltd MAGNETIC DEVICE AND MANUFACTURING METHOD THEREFOR, MAGNETIC MEMORY AND ELECTRONIC DEVICE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032878A (ja) * 2003-07-09 2005-02-03 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005510047A (ja) * 2001-11-16 2005-04-14 コミツサリア タ レネルジー アトミーク 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し／書き込み方法
JP2005109263A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713195B2 (en) * 2001-01-05 2004-03-30 Nve Corporation Magnetic devices using nanocomposite materials
CN101114694A (zh) 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
JP2005093488A (ja) 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US7372116B2 (en) * 2004-06-16 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh
US7313013B2 (en) * 2004-11-18 2007-12-25 International Business Machines Corporation Spin-current switchable magnetic memory element and method of fabricating the memory element
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510047A (ja) * 2001-11-16 2005-04-14 コミツサリア タ レネルジー アトミーク 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し／書き込み方法
JP2005032878A (ja) * 2003-07-09 2005-02-03 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005109263A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378437B2 (en) 2007-10-12 2013-02-19 Kabushiki Kaisha Toshiba Magnetoresistive effect element and magnetic random access memory
JP4538614B2 (ja) * 2007-10-12 2010-09-08 株式会社東芝 磁気抵抗効果素子の設計方法及び磁気ランダムアクセスメモリの設計方法
KR101010167B1 (ko) 2007-10-12 2011-01-20 가부시끼가이샤 도시바 자기 저항 효과 소자 및 자기 랜덤 액세스 메모리
JP2009099628A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2010060748A (ja) * 2008-09-02 2010-03-18 Nippon Hoso Kyokai <Nhk> 磁気光学式空間光変調器および磁気光学式撮像装置
JP2010080649A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気メモリ
WO2010101251A1 (ja) * 2009-03-06 2010-09-10 国立大学法人東京大学 磁気電気エネルギー変換装置、電源装置および磁気センサ
JP2010219177A (ja) 2009-03-16 2010-09-30 Nec Corp 磁気トンネル接合素子、磁気ランダムアクセスメモリ
US10804457B2 (en) 2010-03-10 2020-10-13 Tohoku University Magnetoresistive element and magnetic memory
US9450177B2 (en) 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
JP2011228341A (ja) * 2010-04-15 2011-11-10 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
JP2011258596A (ja) * 2010-06-04 2011-12-22 Hitachi Ltd 磁気抵抗効果素子及び磁気メモリ
US10651369B2 (en) 2010-06-04 2020-05-12 Tohoku University Magnetoresistive element and magnetic memory
US9564152B2 (en) 2010-06-04 2017-02-07 Tohoku University Magnetoresistance effect element and magnetic memory
US8917541B2 (en) 2010-06-04 2014-12-23 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory
JP2013201458A (ja) * 2010-11-16 2013-10-03 Seagate Technology Llc 面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法、磁気メモリシステムおよびデータを電子的に記憶する方法
KR101338050B1 (ko) * 2010-11-16 2013-12-09 시게이트 테크놀로지 엘엘씨 평면외 자기 터널 접합 셀들을 스위칭하는 방법
JP2012109554A (ja) * 2010-11-16 2012-06-07 Seagate Technology Llc 面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法、磁気メモリシステムおよびデータを電子的に記憶する方法
US9356230B2 (en) 2011-05-23 2016-05-31 Sony Corporation Perpendicular magnetization storage element and storage device
JP2012244031A (ja) * 2011-05-23 2012-12-10 Sony Corp 記憶素子、記憶装置
JP2013115401A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2015505643A (ja) * 2012-01-23 2015-02-23 クアルコム，インコーポレイテッド マルチビット磁気トンネル接合メモリおよびそれを形成する方法
JP2013008984A (ja) * 2012-08-08 2013-01-10 Toshiba Corp 磁気記録素子及び磁気メモリ
KR101827294B1 (ko) * 2013-10-31 2018-02-08 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 스핀 제어 기구 및 스핀 디바이스
US9882118B2 (en) 2013-10-31 2018-01-30 Japan Science And Technology Agency Spin control mechanism and spin device
KR101583783B1 (ko) 2014-04-18 2016-01-13 한양대학교 산학협력단 메모리 소자
WO2015160094A3 (ko) * 2014-04-18 2017-05-18 한양대학교 산학협력단 메모리 소자
US11050014B2 (en) 2014-04-18 2021-06-29 Industry-University Cooperation Foundation Hanyang University Memory device
JP2015038998A (ja) * 2014-09-12 2015-02-26 株式会社東芝 磁気記録素子及び磁気メモリ

Also Published As

Publication number Publication date
US20070228501A1 (en) 2007-10-04
CN101097987A (zh) 2008-01-02
US7432574B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
US7432574B2 (en) Magnetic recording element and magnetic memory
US7561385B2 (en) Magneto-resistive element in which a free layer includes ferromagnetic layers and a non-magnetic layer interposed therebetween
US7532504B2 (en) Spin injection magnetic domain wall displacement device and element thereof
JP3589346B2 (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子
US7732881B2 (en) Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US7372727B2 (en) Magnetic cell and magnetic memory
JP4253225B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP4277870B2 (ja) 記憶素子及びメモリ
US20050099724A1 (en) Magnetic device and magnetic memory
JP5677347B2 (ja) 磁気抵抗素子及び磁気メモリの書き込み方法
JP2004193595A (ja) 磁気セル及び磁気メモリ
JP4406242B2 (ja) 磁気メモリ
JP2006295001A (ja) 記憶素子及びメモリ
JP5951401B2 (ja) 磁気記録素子及び磁気メモリ
KR20070058364A (ko) 기억 소자 및 메모리
JP2007317734A (ja) 記憶素子及びメモリ
JP2015038998A (ja) 磁気記録素子及び磁気メモリ
JP3949900B2 (ja) 磁気記憶素子、磁気記憶装置および携帯端末装置
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
WO2006059641A1 (ja) 磁気メモリ
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP2004023015A (ja) 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP4674433B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2008198875A (ja) スピン注入磁化反転素子および磁気ランダムアクセスメモリ装置
WO2006035943A1 (ja) 磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120815