JP2008198875A - スピン注入磁化反転素子および磁気ランダムアクセスメモリ装置 - Google Patents

Abstract

【課題】 磁化自由層の熱揺らぎ耐性を高めて、長期安定性に優れたＳＴＳ素子およびＳＴＳ−ＭＲＡＭを提供することである。
【解決手段】 磁化固定層と磁化自由層がスペーサー層を介して積層された積層膜からなる、巨大磁気抵抗素子またはトンネル磁気抵抗素子で構成され、前記磁化自由層の平面形状が、前記磁化自由層の磁化容易方向に対して交叉する方向にくぼんだ窪みを有することである。このような構成により、情報記録層となる磁化自由層の熱揺らぎ耐性を高めて、長期安定性に優れたＳＴＳ素子およびＳＴＳ−ＭＲＡＭ装置を実現することができる。
【選択図】 図１

Description

本発明は、スピン注入磁化反転素子およびスピン注入磁化反転素子を記憶素子とする磁気ランダムアクセスメモリ装置（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡＭ）に関し、特に、熱揺らぎ耐性の高い磁化自由層を有するスピン注入磁化反転素子及びそのスピン注入磁化反転素子を記憶素子とするＭＲＡＭ装置に関する。

（１）ＭＲＡＭとは
ＭＲＡＭは、記憶素子に磁気抵抗素子を用いた不揮発性メモリである。

ＭＲＡＭは、ＳＲＡＭ並みの高速な読み書きが可能である。また、フラッシュメモリの１０分の１程度の低消費電力、高集積化が可能などの長所がある。すなわち、高速性、高集積性，不揮発性、及び低消費電力等メモリとして重要な属性を殆ど備えている。このため、ＳＲＡＭ（高速アクセス性）、ＤＲＡＭ（高集積性）、フラッシュメモリ（不揮発性）のすべての機能をカバーする「ユニバーサルメモリ」としての応用が期待されている。

ＭＲＡＭに用いられる磁気抵抗素子は、巨大磁気抵抗（Ｇｉａｎｔ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ ： ＧＭＲ） 素子またはトンネル磁気抵抗（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ ： ＴＭＲ）素子である。これらは、２層の強磁性膜で非磁性膜または絶縁膜を挟んだ積層膜によって構成されており、電子の持つスピンと強磁性膜との相互作用によって大きな磁気抵抗が発現するという特徴を持っている。しかも、これらの素子は、印加された磁場の方向によって磁気抵抗の大きさが変化し、磁場が消えた後も磁気抵抗の値が保持されるという記憶機能を持っている。この記憶機能を利用したのが、ＭＲＡＭである。

ＭＲＡＭは、最初ＧＭＲ素子を用いて開発された。しかし、ＧＭＲ素子は、記憶素子として用いるには抵抗の変化が小さい。このため読み出し信号の電圧が小さく、高速性よりも放射線耐圧が重視される宇宙用などの特殊な用途に応用された。その後、抵抗値の変化が大きなＴＭＲ素子が発明され、開発の主流はＴＭＲ素子を用いたＭＲＡＭに移行した。

（２）ＣＦＳ−ＭＲＡＭ
図１７は、最初に開発されたＭＲＡＭの概略斜視図である。但し、ＭＯＳ５３及び配線は回路記号で表し、図面が複雑にならないようにした。図１８は、このＭＲＡＭをＡ−Ａ’線で見た断面の概略図である。このタイプのＭＲＡＭは、ワード線５０に流した電流によって磁場を発生させてＴＭＲ素子５１の磁気抵抗を変化させるので、電流磁界書込み（Ｃｕｒｒｅｎｔ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ ）方式ＭＲＡＭすなわちＣＦＳ−ＭＲＡＭと呼ばれている（特許文献１）。

ＣＦＳ−ＭＲＡＭは、図１７及び図１８に示すように、ビット線５２とワード線５０が交叉する位置にＴＭＲ５１が配置された構成になっている。ＴＭＲ５１の上面は非磁性体からなるキャップ層１０１を介してビット線５２に接続され、一方ＴＭＲ５１の下面は半導体基板上に形成されたＭＯＳトランジスタ（選択トランジスタ）５３に多層配線１００を介して接続されている。このようにＭＲＡＭのメモリセルは、１つのＴＭＲと１つのＭＯＳトランジスタによって構成される。

ＴＭＲは、図１９に示すように、磁化固定層５５と磁化自由層５４が障壁層５６を介して積層された磁性体多層膜である。ＴＭＲの抵抗値は、磁化自由層５４の磁化方向によって変化する（磁気抵抗効果）。ＴＭＲは、１ビットの情報を、この抵抗値の変化に対応させて記録する。

ＴＭＲへの情報の書き込みには、ワード線５０とビット線５２が用いられる。ビット線５２とワード線５０双方に電流を流し、両者の交叉位置に合成磁場を形成して磁化自由層５４の磁化方向を反転させることによって、情報が書き込まれる。

一方、ＴＭＲからの情報の読出しには、ＭＯＳトランジスタ（選択トランジスタ）５３とビット線５２が用いられる。ＭＯＳトランジスタ（選択トランジスタ）５３をオン状態にしてＴＭＲに電流を流し、その磁気抵抗の変化をビット線５２の電位の変化として検出することによって情報が読み出される。

（２）ＴＭＲ
基本的なＴＭＲの断層構造は、図２０のように、反強磁性体層５７に強磁性体層５８が積層された磁化固定層５５、薄い絶縁膜からなる障壁層５６、及び強磁性体からなる磁化自由層５４で構成されている。更に、磁化固定層５５は下部電極６１の上に積層され、磁化自由層５４の上には非磁性金属層７１と上部電極６０が積層される。

一方、ＴＭＲの平面構造は、例えば長方形や楕円のような細長い図形に形成される。このため磁化自由層５４および磁化固定層５５を構成している強磁性体には、長手方向を磁化容易方向とする形状磁気異方性が付与される。

また、ＴＭＲの大きさは、長手方向で数１００ｎｍと極めて微細である。このため磁化自由層５４および磁化固定層５５を構成している強磁性体は、単磁区構造になる。すなわち、磁化自由層５４および磁化固定層５５の強磁性体は、上記楕長手方向に磁化した一軸性の単磁区構造をとる。

更に、磁化固定層５５を構成する強磁性体は、反強磁性層５７から交換磁場を受け磁化方向が一方向に固定されている。一方、磁化自由層５４は、外部磁場の作用によって容易に磁化反転する。

磁化自由層５４と磁化固定層５５の間には絶縁体からなる障壁層５６が介在し、上記各層に対して垂直方向６２へ電子が移動することを妨げている。しかし、障壁層５６は極めて薄いため、上部電極６０と下部電極６１の間に電圧が印加されると、障壁層５６を貫通するトンネル電流が流れる。このトンネル電流の大きさは、磁化自由層５４と磁化固定層５５の磁化方向（正確には、磁化自由層５４と磁化固定層５５を構成する強磁性体５８の磁化方向）が平行の場合小さく、反平行の場合は大きくなる。これは、両磁化層における電子のバンド構造（磁場によるバンド分極を考慮したバンド構造）が、磁化方向が平行の場合には同一であるのに対して、磁化方向が反平行の場合には異なった構造となるためである。このため磁化自由層５４の磁化方向によって、障壁層５５における伝導電子のトンネル確率が変化し、その結果電流の大きさが変わる。すなわち、磁化自由層５４の磁化方向によって、ＴＭＲの抵抗値が変化する。

抵抗値の変化の機構は異なるが、ＧＭＲでも、磁化自由層５４と磁化固定層５５の磁化方向が平行の場合には抵抗が低く、反平行の場合には抵抗が大きくなる。

（３）ＳＴＳ−ＭＲＡＭおよびスピン注入磁化反転素子
従来のＭＲＡＭ（ＣＦＳ−ＭＲＡＭ）の集積度は、高々十数Ｍｂ程度である。しかし、Ｇｂ（ギガビット級）の大容量を実現しようとすると、書込み電流が大きくなるという問題がある。

ＣＦＳ−ＭＲＡＭでは、現状でも書込みに大きな電流を必要としている。Ｇｂ級のＴＭＲでは素子サイズが２００ｎｍ以下になり、そのため磁化自由層５４の反磁界は大きくなる。従って、書込み電流は更に大きくなり、消費電力の著しい増大が避けられない。更に、ＣＦＳ−ＭＲＡＭには、素子構造が複雑で製作が容易でないというデメリットもある。

これを解決すると期待される技術が、スピン注入磁化反転法（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ ｔｏｒｑｕｅ Ｓｗｉｔｃｈｉｎｇ：ＳＴＳ）である。この技術を用いた磁気抵抗素子は、スピン注入磁化反転素子（以下、ＳＴＳ素子と称する）と呼ばれている。また、このスピン注入磁化反転素子を記憶素子として用いたＭＲＡＭは、ＳＴＳ−ＭＲＡＭと呼ばれている。この磁化反転方式は、現行の電流磁界書込み方式とは逆に、素子サイズが小さくなるほど書込み電流が小さくなる画期的な方法である（非特許文献１）。

スピン注入磁化反転は、最初にＧＭＲ素子で観察され、続いてＴＭＲ素子でも観察された。そのメカニズムは、ＧＭＲ素子でもＴＭＲ素子でも同じである。従って、３層構造を有するＧＭＲを例として、スピン注入磁化反転について説明する。

ここで説明するＳＴＳ素の子構造は、基本的にはＧＭＲ素子と同じある。スピン注入磁化反転のためには、ＧＭＲを構成する磁性体多層膜に、垂直方向に電流を流す必要がある。このため磁性体多層膜の上面及び下面には、この電流を流すための電極が設ける必要がある。通常、この電極は、素子抵抗（磁気抵抗）を読み出すための電極としても用いられる。

図２１（ａ）に示すような各層に垂直な方向に電流を流す形式の巨大磁気抵抗素子（ＣＰＰ−ＧＭＲ：Ｃｕｒｒｅｎｔ ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ ｐｌａｎｅ−ＧＭＲ）を考える。この素子は、磁化固定層５５、非磁性体からなるスペーサー層７０、および磁化自由層５４から構成されている。磁化固定層５５中の電子のスピン（Ｓ１）は上向きに固定され、磁化自由層５４中の電子のスピン（Ｓ２）は図のように傾いているとする。磁化固定層５５から磁化自由層５４に電子を流す（電流Ｉｓ−）と、上向き（↑）のスピンを持った磁化固定層５５中の伝導電子６４（例えば、ｓ電子）はスピンを保存したままスペーサー層７０を伝導して磁化自由層５４に入射し、磁化自由層５４中に局在する電子（例えば、ｄ電子）と交換相互作用をして出ていく。その結果、磁化自由層５４中に局在する電子に上向きのトルクが与えらえる。この場合、電流密度が十分大きいとＳ１とＳ２は平行になる。

一方、逆向きに磁化自由層５４から磁化固定層５５に電子６５を流す（電流Ｉｓ＋）と、磁化自由層５４の傾いたスピンを持った電子（偏極電子）は、そのままスペーサー層７０内を磁化固定層５５に向かって流れる。この電子はスピンが傾いているので、反射・散乱等の物理現象において一定の確率で上向き（↑）のスピンを持った電子又は下向き（↓）のスピンを持った電子として振舞う。スペーサー層７０を通過した偏極電子のうち上向き（↑）のスピンを持った電子は、スピンを保存したままスペーサー層７０を伝導して磁化自由層５４に入射し、磁化自由層５４中の電子に上向きにトルクを及ぼし自身は傾いて出て行く。しかし、磁化固定層５５のスピンは固定されているので変化しない。一方、下向き（↓）を持った電子は、スペーサー層７０と磁化固定層５５の界面で反射され磁化自由層５４に戻り磁化自由層５４内の電子６５に下向きにトルクを及ぼす。従って、電流密度が十分大きいとＳ１とＳ２は反平行になる。

すなわち、電流の向きを変えるだけで磁化自由層５４の磁化の方向を、平行、反平行の間で切り替えることができる。この磁化反転の効果はＣＰＰ−ＧＭＲ素子の抵抗値に反映され、図２２のようなヒステリシスが観察される。

図２２の横軸は電流を、縦軸は磁気抵抗を表す。図中に示した記号ＡＰは、磁化自由層の磁化方向が磁化固定層に対して反平行な状態を表す。同じく、Ｐは磁化方向が平行な状態を表す。同図中の抵抗の飛びは、磁化反転に対応している。またＩ_ｃ１は、磁化自由層の磁化が、磁化固定層に対して反平行から平行に反転する臨界電流を表す。また、Ｉ_ｃ２は、磁化自由層の磁化が、磁化固定層に対して平行から反平行に反転する臨界電流を表す。なお、電流の向きは、磁化固定層５５から磁化自由層５４に流れる向きを正とした。

Ｉ_ｃ１，Ｉ_ｃ２を与える数式は、既に、導出されている（非特許文献１）。その数式を見れば、素子サイズが小さくなるほど、ＳＴＳ素子の書込み電流が小さくなることは明らかです。

Ｉ_ｃ１，Ｉ_ｃ２すなわち磁化反転が起きる臨界電流は、式（１）〜（３）のように表される。

ここで、αは制動因子を、ｅは電子電荷を、μ_Ｂはボーア磁子を、γは磁気ジャイロ定数を表す。また、Ａは磁化自由層の面積を、ｔは磁化自由層の厚さを表す。また、Ｈ_ｅｘは外部磁界を、Ｈ_ａｎｉは磁化自由層の異方性磁界（磁化自由層は単磁区構造なので、保磁力Ｈｃに等しい）を表す。また、θは磁化固定層と磁化自由層の磁化のなす角度を、ｇ（θ）はスピン注入磁化反転効率を表す。また、Ｍ_ｓは磁化自由層の飽和磁化を、Ｐは磁化自由層の分極率（スピン偏極度）を表す。

ＳＴＳ素子では、書き込みに磁界を用いないので、外部磁界Ｈｅｘはゼロである。また、磁化自由層の異方性磁界Ｈａｎｉはは飽和磁化Ｍ_ｓに比べて十分小さい。従って、式（１）及び（２）は以下のように変形することができる。

ここで、Ｖ（＝ｔ×Ａ）は磁化自由層の体積を表す。

式（４）及び（５）は、臨界電流が磁化自由層の体積に比例することを示している。従って、ＳＴＳ素子は素子寸法が小さくなると、臨界電流すなわち磁化反転電流が小さくなる。このため、集積度を上げても消費電流は増大しない。

しかも、外部磁界による書き込みが不要なので、書き込み専用のワード線を設ける必要がない。従って、素子構造は、図１７及び図１８に示したＣＦＳ−ＭＲＡＭからワード線５０を除いたものとなる。このため素子構造が簡単になり、製作が容易になる。
特開平１１−３１７０７１号公報 屋上公二郎、鈴木義茂：日本応用磁気学会誌、Ｖｏｌ．２８ 、Ｎｏ．９、２００４年、第９３７頁〜９４８頁 J.Hayakawa, S.Ikeda; JJAP,vol.44, 2005,pp.L1267-1270

Ｇｂｉｔ級のＳＴＳ−ＭＲＡＭを実現のための目標値としては、次ぎのような試算がある（非特許文献１）。すなわち、素子面積Ａとしては〜０．１μｍ^−２、ＲＡ（抵抗＊面積）としては〜数十ｏｈｍ・μｍ^２、ＭＲ(磁気抵抗変化率)としては３０％以上、磁化反転臨界電流Ｉ_ｃとしては０．１ｍＡ以下と試算されている。このＩ_ｃに相当する臨界電流密度Ｊ_ｃ（＝Ｉ_ｃ／Ａ）は、１ＭＡ／ｃｍ^２以下となるが、既に、この値より低い臨界電流密度（Ｊ_ｃ＝０．７８〜０．８８ＭＡ／ｃｍ^２）を達成したとの報告もなされている（非特許文献２）。従って、素子面積Ａを０．１μｍ^−２以下に加工すれば、磁化反転臨界電流Ｉ_ｃの目標値達成も可能であり、このような加工は半導体集積回路製造技術を利用すれば十分可能である。

しかし、素子面積Ａすなわち磁化自由層の面積を小さくし過ぎると、記録した情報（磁化自由層の磁化方向）の長期安定性に問題が生じる。

磁性体は、その体積が小さくなると外部の熱エネルギーによって磁性軸を一方向に保つことができなくなる。この現象は熱揺らぎと呼ばれ、磁気ディスクが記録情報を長期間安定に保つことを困難にする原因として知られている。

微細な磁性体が磁性軸を一方向に保つエネルギーは、体積に比例する。従って、磁性体の体積が小さくなり過ぎると、磁化方向を乱そうとする熱エネルギーが無視できなくなる。このため磁気ディスクが高密度化し、磁性粒子が小さくなるにしたがって書き込まれた磁化の長期安定性が問題になる。

同じ問題が、ＳＴＳ素子についても懸念される。ＳＴＳ素子は、高集積化されることによって書き込み電流が小さくなるので高集積化に適している。しかし、素子サイズが小さくなると熱揺らぎ耐性が低下する。従って、高集積化のためには熱揺らぎ耐性を高める工夫が必要になる。

そこで、発明の目的は、磁化自由層の熱揺らぎ耐性を高めて、長期安定性に優れたＳＴＳ素子およびＳＴＳ−ＭＲＡＭを提供することである。

上記の目的を達成するために、本発明の第１の側面は、磁化固定層と磁化自由層がスペーサー層を介して積層された積層膜からなる、巨大磁気抵抗素子またはトンネル磁気抵抗素子で構成され、前記磁化自由層の平面形状が、前記磁化自由層の磁化容易方向に対して交叉する方向にくぼんだ窪みを有することを特徴とする。

このような構成を採用することによって、磁化自由層の保磁力が大きくなり熱揺らぎ耐性が高くなるので、スピン注入磁化反転素子の長期安定性が向上する。

本発明の第２の側面は、第１の側面において、前記窪みを２つ有し、２つの前記窪みが対向して、前記平面形状に括れを形成していることを特徴とする。

このような構成を採用することによって、磁化自由層の保磁力がより大きくなり熱揺らぎ耐性が高くなるので、スピン注入磁化反転素子の長期安定性が向上する。

本発明の第３の側面は、第１または２の側面において、前記窪みが一つであることを特徴とする。

このような構成を採用することによって、より簡単な製造工程によって、磁化自由層の保磁力を大きくすることができる。

本発明の第４の側面は、前記巨大磁気抵抗素子または前記トンネル磁気抵抗素子が、前記磁化自由層の上に、更に、他のスペーサー層と、前記磁化固定層とは反平行に磁化した他の磁化固定層とが積層されてなるデュアルピン構造を有することを特徴とする。

このような構成を採用することによって、磁化自由層のスピンを反転させるための電流を少なくすることができる。

本発明の第５の側面は、第１乃至４の側面において、前記磁化自由層の磁化方向を、前記スピン注入磁化反転素子へ注入する電流の方向によって制御する磁化方向制御装置と、前記磁化自由層の磁化方向によって変わる、前記スピン注入磁化反転素子の抵抗の高低を検出する磁気抵抗検出装置とが、前記積層膜を上下から挟む一対の電極に接続されていることを特徴とする。

本発明の第６の側面は、磁気ランダムアクセスメモリ装置において、第１乃至５の側面のスピン注入磁化反転素子を有し、前記スピン注入磁化反転素子の磁化方向に対応させて１ビットの情報を記録し、前記磁化方向を反転させることによって前記情報を書き換えることを特徴とする。

このような構成を採用することによって、高速性、高集積性，不揮発性、及び低消費電力というＳＴＳ−ＭＲＡＭの特質に加え、記録保磁特性が長期安定な記録装置を実現するこができる。

本発明の第７の側面は、磁気ランダムアクセスメモリ装置において、第１乃至５の側面のスピン注入磁化反転素子とトランジスタを有し、前記スピン注入磁化反転素子を構成する前記積層膜を上下から挟むように形成された一対の電極の一方にビット線が接続され、前記一対の電極の他方に前記トランジスタの一方のソース・ドレイン領域が接続され、前記トランジスタの他方のソース・ドレイン領域が接地電位に接続されたメモリセルと、前記スピン注入磁化反転素子の磁化自由層の磁化方向を、前記スピン注入磁化反転素子へ注入する電流の方向によって制御する、前記ビット線と前記接地電位の間に接続された磁化方向制御装置と、前記磁化自由層の磁化方向によって変わる前記スピン注入磁化反転素子の抵抗の高低を検出する、前記ビット線と前記接地電位の間に接続された磁気抵抗検出装置とを具備することを特徴とする。

本発明によれば、情報記録層となる磁化自由層の熱揺らぎ耐性を高めて、長期安定性に優れたＳＴＳ素子およびＳＴＳ−ＭＲＡＭ装置を実現することができる。しかも、磁化反転が起きる臨界電流密度は増加しないので、低消費電力且つ記録された磁気情報の長期安定性に優れたＳＴＳ素子およびＳＴＳ−ＭＲＡＭ装置を実現するこができる。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。

ＳＴＳ素子の書込特性は、次式で定義される臨界電流密度によって評価される。

ここでＩ_ｃ１は磁化自由層の磁化方向が（磁化固定層に対して）平行から反平行に反転する臨界電流を表し、Ｉ_ｃ２は反平行から平行に反転する臨界電流を表す。Ａは、磁化自由層の面積（ＳＴＳ素子のセル面積）である。

この値Ｊ_ｃが小さいほど、ＳＴＳ素子への書込電流が小さくなる。

磁化自由層の熱揺らぎ熱耐性を高めるためＳＴＳ素子の構造を改良する場合には、この臨界電流密度Ｊ_ｃが上昇しないように注意しなければならない。

式（６）に、式（４）及び（５）を代入すると次式のようになる。

なお、式（７）で用いられた記号の意味は、式（１）〜（５）で用いられたものと同じである。

一方、磁性体の熱揺らぎ耐性は次式で表されることが知られている。

ここで、Ｋ_ｂはボルツマン定数であり、Ｔは絶対温度である。磁気異方性定数Ｋ_ｕは、次式で表される。その他の記号の意味は、式（１）〜（５）で用いられたものと同じである。

式（８）及び（９）によれば、熱揺らぎ耐性Δを高めるためには、Ｖ、Ｈ_ｃ、またはＭ_ｓの何れかを高めれば良いことが分かる。尚、上述したとおり、磁化自由層は単磁区構造になっているので、異方性磁界Ｈ_ａｎｉは保磁力Ｈ_ｃに等しい。

このうち、磁化自由層の体積Ｖを上げることは最も簡単である。しかし、Ｖを大きくすると、式（４）及び（５）から明らかなように、臨界電流Ｉ_ｃ１，Ｉ_ｃ２も大きくなってしまう。従って、臨界電流密度Ｊ_ｃを検討するまでもなく、この方法を採用することはできない。

次に、Ｍ_ｓについて検討する。Ｍ_ｓは、磁性材料の種類によって決まる。従って、熱揺らぎ耐性Δを上げるには、飽和磁化Ｍ_ｓが大きい材料で磁化自由層を形成すれば良い。

しかし、式（７）から明らかなように、Ｍ_ｓが大きくなると臨界電流密度Ｊ_ｃも増大する。従って、この方法も採用することはできない。

残された方法は、磁化自由層の保磁力Ｈ_ｃを大きくすることである。

本発明では、磁気化自由層に、その磁化容易方向（すなわち長手方向）と交叉する方向に窪んだ切欠き部を設けて、その保磁力を増加させる。すなわち、本発明では、ＳＴＳ素子の磁化自由層が、その磁化容易方向に対して交叉する方向に窪んだ平面形状を有している。この窪みによって磁化反転が妨げられ、磁化自由層の保磁力が高まる。その結果、磁気異方性定数Ｋ_ｕが大きくなって、熱揺らぎ耐性Δが高まる。

この方法では、飽和磁化Ｍ_ｓ及び磁化自由層の厚さｔは変らない。また、窪みを設けても全体の体積Ｖは殆ど変わらない。従って、電流密度Ｊ_ｃおよび臨界電流臨界Ｉ_ｃを上げることなく、磁気自由層の熱揺らぎ耐性Δを高めることができる。

（実施の形態１）
本実施の形態は、熱揺らぎ耐性を高めた磁化自由層を有するＳＴＳ素子に係るものである。

本実施の形態におけるスピン注入磁化反転素子（ＳＴＳ素子）では、磁化容易方向に対して交叉する方向に窪んだ平面形状を有することにより、磁化自由層の保磁力が大きくなり熱揺ら耐性が高くなる。

（ｉ）素子構造
図１は、本実施の形態におけるＳＴＳ素子の平面図である。図２は、Ａ−Ａ´線における断面を矢印の方向から見た概略図である。

本実施の形態のＳＴＳ素子は、ＧＭＲ素子を基本構造として構成されている。このＳＴＳ素子は、所望の配線等が設けられた下地（図示せず）の上に、厚さ５０ｎｍのＣｕからなる下部電極６１、積層フェリ磁性膜からなる磁化固定層（ピンド層）５５、厚さ６ｎｍの非磁性体Ｃｕからなるスペーサー７０、厚さ２ｎｍの強磁性体ＣｏＦｅＢからなる磁化自由層（フリー層）５４、厚さ５ｎｍのＴａからなる非磁性金属層７１、及び厚さ１０ｎｍのＲｕからなる上部電極６０の順に積層されており、この様な典型的なＧＭＲ構造素子を形成する。上記積層フェリ磁性膜は、図１６に示すように、下地側から厚さ１５ｎｍの反磁性体ＰｔＭｎ１１０、厚さ４ｎｍの強磁性体ＣｏＦｅ１１１、厚さ０．８ｎｍの非磁性体Ｒｕ１１２、及び厚さ４ｎｍの強磁性体ＣｏＦｅ１１３がこの順に積層されている。

上部電極６０および下部電極６１は、スピン注入用の電流を流すための電極として用いられるとともに、素子抵抗（磁気抵抗）検出用の電流を流すための電極としても用いられる。従って、上部電極６０及び下部電極６１には、図示しない配線が施され、スピン注入用の電流を流すための磁化方向制御装置と磁気抵抗の高低を検出するための磁気抵抗検出装置が接続される。

上記の素子は細長い形状に加工される。一般に、細長い磁性体膜では、長手方向の反磁界係数が最も小さくなる。すなわち、長手方向には反磁界が形成されにくい。このため、この長手方向が、磁化され易い方向すなわち磁化容易方向となる。

この為、磁化自由層は、通常、長方形または楕円形に形成せれる。図３は、長方形に形成された磁化自由層の平面図である。このような磁化自由層では、長手方向すなわち長辺７２が伸びている方向が磁化容易方向７３である。

本実施の形態におけるＳＴＳ素子では、図１のように、磁化自由層の平面形状が、長方形を基本としその長手方向すなわち磁化容易方向７３に交叉する方向７４に窪んだ形状になっている。図１の例では、２つの窪み７７（または、切欠き部）が、上記長方形８０の中央で対向して括れを形成している。しかし、窪み７７は必ずしも２つある必要ななく、図４のよう一つであっても良い。

図１に示されたＳＴＳ素子では、磁化自由層の長辺の長さ（Ｌ）７５は３００ｎｍ、短辺の長さ（Ｗ）７６は１００ｎｍ、窪み７７によって狭くなった部分の幅（Ｗｎ）７８は３０ｎｍ、窪み７７の幅（Ｌｎ）７９は２５ｎｍである。なお、対向した２つの窪みによって中央部が括れた形状をＷ−Ｎｅｃｋ形状（または、Ｄｏｕｂｌｅ−Ｎｅｃｋ形状）、窪みが一つの形状をＳｉｎｇｌｅＷ−Ｎｅｃｋ形状と呼ぶこととする。

尚、窪みを形成する前の磁化自由層の形状は、必ずしも長方形である必要はなく、楕円形等の磁気異方性が発現する形状であれば良い。磁気異方性は、必ずしも形状磁気異方性のみによって発現するものでなくてもよい。すなわち、結晶磁気異方性または結晶磁気異方性と形状磁気異方性の混合作用によって、磁気異方性を発生させている形状であってもよい。すなわち、本実施の形態のＳＴＳ素子は、磁化自由層の平面形状を、磁化容易方向に対して交叉する方向に窪んだ形状にするものである。

また、上記ＳＴＳ素子の積層構造は、磁化固定層が一つだけのシングルピン構造であるが、磁化固定層が２つあるデュアルピン構造であっても良い。すなわち、磁化固定層／スペーサー層／磁化自由層／スペーサー層／磁化固定層の順で積層された積層構造であってもよい。

また、本実施の形態は、ＴＭＲを基本とするＳＴＳ素子にも適用できるが、その場合にはスペーサー層をＡｌＯまたはＭｇＯ等の絶縁膜で構成すればよい。

（ｉｉ）動作
図５は、図１に示した形状における磁化自由層ＮｉＦｅの磁化曲線である。ＬＬＧ（ランダウ−リフシッツ−ギルバート）方程式に基づいて、磁化自由層の磁化をシミュレーションして得られたものである。 横軸は磁界の強さＨを、縦軸は磁化の大きさＭを表している。横軸は、Ｈ_ｍａｘ＝１０００Ｏｅで規格化されている。

一方、図６は、図３のような窪みのない従来の磁化自由層に対する磁化曲線である。この磁化自由層の材質および寸法・形状等の構造は、窪みがないこと以外は図１に示すＳＴＳ素子（本実施の形態）の磁化自由層と同じである。

図５と図６を比較すると明らかなように、窪みを設けることによって磁化自由層の保磁力Ｈ_ｃは増加し、約１．４倍になっている（尚、保磁力Ｈ_ｃは、磁化曲線がＸ軸と交わる点をＨ_ｃ１及びＨ_ｃ２（＜Ｈ_ｃ１）とすると、Ｈ_ｃ＝（Ｈ_ｃ１−Ｈ_ｃ２）／２と定義する。）。従って、磁気異方性定数Ｋ_ｕも約１．４倍になる。形状効果であるため、磁性材料が変更しても同様な効果は生じる。

窪みが設けられたことによって、図１に示すＳＴＳ素子（本実施の形態）の磁化自由層の体積は僅かに減少するが、式（８）に示される熱揺らぎ耐性への影響は殆どない。
例えば、図３に示す従来のＳＴＳ素子の熱揺らぎ耐性Δが４３であった場合、図１に示すＳＴＳ素子（本実施の形態）の磁化自由層は、熱揺らぎ耐性Δがその約１．４倍すなわち６０となる。この熱揺らぎ耐性は、ハードディスクの記録層では約１０年の安定性を保証するものである。一方、式（７）から、から明らかように、臨界電流密度Ｊ_ｃは保磁力や体積には依存しない為、同一面積としにおいては、同一Ｉｃで熱揺らぎ耐性Δを改善できる。このように、本実施の形態のＳＴＳ素子では、臨界電流密度Ｊ_ｃはそのままで、熱揺らぎ耐性が従来のＳＴＳ素子に比べ約１．４倍になる。

表１は、図１のような平面形状を持ったＳＴＳ素子において、磁化自由層の保磁力をシミュレーションした結果を纏めたものである。保磁力は、Ｗ_ｎ／Ｗをパラメータとして算出した。尚、上述した通り、Ｗ_ｎは窪み７７によって狭くなった部分の幅７８である。また、Ｗは長方形８０の短辺７６の長さ、Ｌは長方形８０の長辺７５の長さである。また、ＡＰ（アスペクト比）は、長方形８０の長辺と短辺の比（＝Ｌ／Ｗ）である。

表１には、異なるＷｎの値夫々に対して得られた保磁力が表されている。

表１の第１列はＷ_ｎ／Ｗを、第２列は保磁力Ｈ_ｃを、第３列は規格した保磁力Ｈ_ｃ０／Ｈ_ｃ０である。ここで第１行目に記載されたＨ_ｃ（及びＨ_ｃ／Ｈ_ｃ０）は、Ｗ_ｎ／Ｗ＝１すなわち窪みがない場合の保磁力である。この表から分かるように、窪みが深くなるほど保磁力は強くなる。

磁化自由層は、３００ｎｍ×１００ｎｍの長方形からなる非常に微細な磁性体である。従って、単磁区化している。このため磁化反転には、全領域の磁化が一斉に反転する必要がある。従って、磁化容易方向に交叉するように形成された窪みが、円滑な磁化反転を妨げているものと考えられる。

尚、Ｗ_ｎを除きシミュレーションに用いた各要素の寸法は、図１のＳＴＳ素子と同じである。すなわち、磁化自由層は厚さ４ｎｍのＮｉＦｅで構成され、磁化自由層の長辺の長さＬ７５は３００ｎｍ、短辺の長さＷ７６は１００ｎｍ、窪み７７の幅Ｌ_ｎ７９は２５ｎｍとした。

表２は、図４のような窪みを一つだけ持ったＳＴＳ素子において、磁化自由層の保磁力Ｈ_ｃをシミュレーションした結果を纏めたものである。窪みが一つの場合も、窪みが深くなるほど保磁力が増加している。ただし、窪み７７によって狭くなった部分の幅Ｗ_ｎが同じ場合について比較すると、窪みが２つの場合に比べ保磁力Ｈ_ｃの増加の程度は小さい。なお、窪みの数以外は、シミュレーションに用いた各要素（Ｌ，Ｌ_ｎ，Ｗ等）の値は、表１のＳＴＳ素子と同じである。

このように、磁化自由層の平面形状を前記磁化自由層の磁化容易方向に対して交叉する方向に窪んだ形状にすることによって、磁化自由層の保磁力を大きくすることができる。これによって、スピン注入磁化反転素子の熱揺らぎ耐性が向上する。また、窪みは１つだけ設けるより二つ対向させて設けた方が、窪みによって狭まった幅が同じであっても、保磁力Ｈ_ｃを高める効果はより大きい。

（ｉｉｉ）製造方法
図１及び図２に示すＳＴＳ素子は、以下のようにして製造される。

まず、所定の下地の上に、厚さ５０ｎｍのＣｕ膜（下部電極６１）をスパッタ法により堆積する。その後、Ｃｕ膜の上に、スパッタ法により順次、厚さ１５ｎｍのＰｔＭｎ膜（反強磁性層１１０）、厚さ４ｎｍのＣｏＦｅ膜（強磁性層１１１）と、厚さ０．８ｎｍのＲｕ膜（非磁性層１１２）と、厚さ４ｎｍのＣｏＦｅ膜（強磁性層１１３）と、厚さ６ｎｍの非磁性体Ｃｕ（スペーサー層７０）と、厚さ２．０ｎｍのＣｏＦｅＢ膜（磁化自由層５４）と、厚さ５ｎｍ のＴａ膜（非磁性金属層７１）と、厚さ１０ｎｍのＲｕ膜（上部電極６０）を堆積する（図２及び１６）。

次に、上記積層構造にレジストを塗布し、電子線描画によって図１に示す中央部が括れた長方形（Ｗ−ｎｅｃｋ形状の長方形）からなるレジストパターンを形成する。ここで、長方形の長辺の長さ（Ｌ）７５は３００ｎｍ、短辺の長さ（Ｗ）７６は１００ｎｍ、窪み７７によって狭くなった部分の幅（Ｗｎ）７８は３０ｎｍ、窪み７７の幅（Ｌｎ）７９は２５ｎｍである。

このレジストパターンをマスクとして、ＣＯとＮＨ_３の混合ガスを反応ガスとする反応性イオンエッチング（ＲＩＥ）又は、イオンミリングによって、上記積層構造をエッチングして上記Ｗ−ｎｅｃｋ形状に加工する（図１）することで、
ＳＴＳ素子が完成する。

（実施の形態２）
本実施の形態は、長期安定性に優れたＳＴＳ−ＭＲＡＭ装置に係るものである。
本実施の形態におけるＭＲＡＭでは、記憶素子として用いられるＳＴＳ素子の磁化自由層に窪みを設けて熱揺らぎ耐性を高めるので、記録した情報は１０年の長期保障が得られる。

（ｉ）素子構造
図７は、本実施の形態におけるＳＴＳ−ＭＲＡＭの概略斜視図である。但し、ＭＯＳ（ビット線選択トランジスタ）５３は回路記号で示した。図８は、このＳＴＳ−ＭＲＡＭをＡ−Ａ’線で見た断面の概略である。

本実施の形態におけるＳＴＳ−ＭＲＡＭは、図７及び図８に示すように、Ｃｕからなるビット線５２とワード線５０が交叉する位置にＳＴＳ素子５１が配置された構成になっている。ワード線５０は、ＭＯＳトランジスタ（ビット線選択トランジスタ）５３のゲート（図示せず）に接続されている。ＳＴＳ素子５１の上面は、非磁性体Ｔａからなるキャップ層１０１を介してビット線５２に接続されている。一方、ＳＴＳ素子５１の下面は、第１のコンタクトプラグ８５（多層配線）を介して、半導体基板９２に形成されたＭＯＳトランジスタ（ビット線選択トランジスタ）５３の第１のソース・ドレイン領域９０に接続されている。ＭＯＳトランジスタ５３の第２のソース・ドレイン領域９１は第２のコンタクトプラグ８６を介してグランド線８７に接続されている。グランド線８７は、ＳＴＳ−ＭＲＡＭのグランドすなわち基準電位に接続されている。

そして、ＳＴＳ素子等の上記各部材間の接続は、第１〜４の層間絶縁膜１０２〜１０５と第１および２のコンタクトプラグ８５、８６による多層配線によって接続されている。また、ＭＯＳトランジスタ５３は、素子分離膜９３によって、図示されていない周辺回路等から分離されている。

このように本実施の形態におけるＳＴＳ−ＭＲＡＭのメモリセルは、１つのＳＴＳ素子と１つのＭＯＳトランジスタによって構成される。

図１５は、周辺回路も含めた本実施の形態におけるＳＴＳ−ＭＲＡＭの概略回路図である。本実施の形態のＳＴＳ−ＭＲＡＭは、１つのＳＴＳ素子５１とＭＯＳトランジスタ（ビット線選択トランジスタ）５３からなるメモリセル１５０がマトリックス状に配列されたメモリセルアレイ１５１と、ビット線５０を介してＭＯＳトランジスタ（ビット線選択トランジスタ）５３のゲートが接続される列でコーダ１５７と、ワード線５２に配置されたＭＯＳトランジスタ（ワード線選択トランジスタ）１５２に接続される行デコーダ１５８と、入力されたデータに基づいて極性の反転する電流をＳＴＳ素子へ供給する磁化方向制御装置１５３と、定電流源１５４と差動増幅器１５５からなる磁気抵抗検出装置１５６を有している。

磁化方向制御装置１５３は、磁化自由層５４の磁化方向を制御するためのものであり、入力されたデータが“１”であるか“０”によって極性の反転する電流をＳＴＳ素子に供給し、入力データに基づいて磁化自由層の磁化方向を制御する。

磁気抵抗検出装置１５６は、定電流源１５４から定電流をＳＴＳ素子５１に供給し、ＳＴＳ素子５１の抵抗によってビット線５２に発生した電位と基準電位（Ｒｅｆ．）を差動増幅器１５５で比較して、ＳＴＳ素子５１の磁化自由層に記録された情報が“１”または“０”の何れであるかを判定する。すなわち、磁気抵抗検出装置１５６は、磁化自由層５４の磁化方向によって変わるＳＴＳ素子５１の抵抗値の高低を検出するためのものである。

尚、制御回路（図示せず）によって制御される切り替えスイッチ１によって、書き込み期間には磁化方向制御装置１５３がビット線５２に接続され、読み出し期間には磁気抵抗検出装置１５６がビット線５２に接続される。

ビット線選択トランジスタ５３とワード線選択トランジスタ１５２は、夫々列デコーダ１５７および行デコーダによって開閉されるスイッチである。

従って、ビット線選択トランジスタ５３とワード線選択トランジスタ１５６の双方が同時にオン状態になっているメモリセル１５０に、データ書込み期間には磁化方向制御装置１５３が接続され、データ読み出し期間には磁気抵抗検出装置１５６が接続される。

本実施の形態のＳＴＳ素子５１は、シングルピン構造のＴＭＲ素子を基本とするものである。図９は、ＳＴＳ素子５１の平面図を示す。図１０は、図９のＡ−Ａ´線における断面を矢印の方向から見た概略図である。

本実施の形態のＳＴＳ素子５１は、厚さ５０ｎｍのＣｕからなる下部電極６１と、磁化固定層５５と、厚さ１．２ｎｍのＭｇＯ（絶縁体）からなるスペーサー７０と、厚さ２ｎｍのＣｏＦｅＢ（強磁性体）からなる磁化自由層５４と、厚さ５ｎｍのＴａからなる非磁性金属層７１と、厚さ１０ｎｍのＲｕからなる上部電極６０がこの順に積層された積層構造によって構成されている。

ここで、磁化固定層５５は、厚さ１５ｎｍのＰｔＭｎからなる反強磁性層１１０と、厚さ２ｎｍのＣｏＦｅからなる第１の強磁性層１１１と、厚さ０．８ｎｍのＲｕ膜からなる非磁性層１１２と、厚さ２ｎｍのＣｏＦｅＢからなる第２の強磁性層１１３とを積層した積層フェリ磁性膜からなる積層フェリピンド層である。ここで、第１の強磁性層１１１と第２の強磁性層１１３は非磁性層１１２を介して反強磁性結合し、反強磁性膜１１０で磁化がピンニング（固定）さている。このような構造をとることによって、積層フェリピンド層は、漏洩磁界が少なくしかも反強磁性層１１０を薄くすることができる。

更に、上記積層構造は平面形状が図９のように、中央で括れた長方に加工されている。ここで、（下部電極６１以外の）ＳＴＳ素子の長辺の長さ（Ｌ）７５は３００ｎｍ、短辺の長さ（Ｗ）７６は１００ｎｍ、窪み７７によって狭くなった部分の幅（Ｗｎ）７８は３０ｎｍ、窪み７７の幅（Ｌｎ）７９は２５ｎｍである。このような平面形状に加工されることによって、磁化自由層５４の保磁力が大きくなり、その結果ＳＴＳ素子５１の熱揺らぎ耐性が高くなる。

なお、ＳＴＳ素子の平面形状は、図４のように窪みが一つだけのものであっても良い。更に、窪みを形成する前の磁化自由層の形状は、必ずしも長方形である必要はなく、楕円形等の形状磁気異方性が発現する形状であれば良い。磁気異方性は、必ずしも形状磁気異方性のみによって発現するものでなくてもよい。すなわち、結晶磁気異方性または結晶磁気異方性と形状磁気異方性の混合作用によって、磁気異方性を発生させている形状であってもよい。

本実施の形態のＳＴＳ素子はシングルピン構造であるが、デュアルピン構造であってもよい。デュアルピン構造の例については後述する。また、本実施の形態のＳＴＳ素子はＴＭＲ素子を基本としているが、ＧＭＲを基本とするものであっても良い。

（ｉｉ）動作
本実施の形態におけるＳＴＳ−ＭＲＡＭへの情報の書込みには、ワード線５０とビット線５２が用いられる。

まず、列でコーダ１５７からワード線５０に電圧を印加して、ワード線選択トランジスタ５３をオン状態にする。次に、行デコーダ１５８からビット線選択トランジスタ１５２に電圧を印加してオンにする。

次に、ビット線に磁化方向制御装置１５３を接続し、書き込み電流をＳＴＳ素子５１に注入して１ビットの情報を書き込む。磁化方向制御装置１５３によって磁化自由層５４から磁化固定層５５に向かって電流を流すと、磁化自由層５４の磁化は磁化固定層５５の磁化に平行になる。一方、磁化固定層５５から磁化自由層５４に向かって電流を流すと、磁化自由層５４の磁化は磁化固定層５５に反平行になる。この平行状態及び反平行状態に、それぞれ“１”または“０”を割り当てる。すなわち、ＳＴＳ素子に流す電流の向きを制御することによって、１ビットの情報を書き込むことができる。

本実施の形態におけるＳＴＳ−ＭＲＡＭからの情報の読み出しにも、ワード線５０とビット線５２が用いられる。まず、ワード線５０に電圧を印加して、ワード線選択トランジスタ５３をオン状態にする。次に、行デコーダ１５８からビット線選択トランジスタ１５２に電圧を印加してオンにする。

次に、ビット線に磁化方向検出器１５６を接続し、磁化自由層５４の磁化が反転しない範囲で電流を流す。この電流によって、ＳＴＳ素子の下部電極６１と上部電極６０の間に電位差が発生する。ＳＴＳ素子の下部電極６１はオン状態にあるビット線選択トランジスタ５３を介してグランド線８７に接続されているので、ＳＴＳ素子に生じた電位差がワード線５２の電位となる。ところで、ＳＴＳ素子は磁化自由層５４の磁化方向によって抵抗値が変わるので、この電位差が所定の値より大きいか小さいかを検出することによってＳＴＳ素子に記録された情報を読み出すことができる。この電位差の大小は、磁気抵抗検出装置１５６の差動増幅器１５５が、ワード線５２の電位を基準電位（Ｒｅｆ．）と比較することによって検出する。

なお、以上の説明から明らかように、ＳＴＳ素子の上部電極６０および下部電極６１は、書込み電極および読み出し電極としての二つの機能を持っている。

図９に示したように本実施の形態のＳＴＳ素子５１は磁化自由層の形状が略中央で括れ、磁化自由層の保磁力Ｈ_ｃがこの括れがない場合に比べ約１．４倍になっている。この括れが無い場合の磁化自由層５４の熱揺らぎ耐性Δは、４３であった。従って、本実施の形態のＳＴＳ素子の磁化自由層は、その約１．４倍すなわち６０（＝４３×１．４）となる。この熱揺らぎ耐性は、ハードディスクの記録層では約１０年の安定性を保証するものである。一方、式（７）から明らかように、臨界電流密度Ｊ_ｃは保磁力や体積には依存しない。従って、本実施の形態のＳＴＳ−ＭＲＡＭでは、臨界電流密度Ｊ_ｃはそのままで、熱揺らぎ耐性が従来のＳＴＳ−ＭＲＡＭに比べ約１．４倍に向上する。

（ｉｉｉ）製造方法
図７（斜視図）および図８（断面図）に示したＳＴＳ−ＭＲＡＭの製造方法について説明する。

まず、シリコン基板９２に、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により素子分離膜９３を形成する。この素子分離膜９３は、ＭＯＳトランジスタ（ワード線選択トランジスタ）５３の形成される活性領域を他の領域から分離するためのものである。この活性領域に通常の半導体集積回路製造工程によって、第１及び第２のソース・ドレイン領域９０，９１とゲート電極（図示せず）からなるＭＯＳトランジスタ（ワード線選択トランジスタ）５３を形成する（図１１（ａ））。

次に、シリコン基板９２上に、化学気相成長法（ＣＶＤ法）によってシリコン酸化（ＳｉＯ_２）膜を堆積する。このシリコン酸化（ＳｉＯ_２）膜の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化して、第１の層間絶縁膜１０２を形成する（図１１（ａ））。

次に、フォトリソグラフィ及びドライエッチングにより、第１の層間絶縁膜１０２に、第２のソース・ドレイン領域９１に達するコンタクトホールを形成する。この後、ＣＶＤ法により窒化チタン膜（バリアメタル）とタングステン膜を堆積し、このコンタクトホールを埋め込む。次に、この堆積膜をエッチバック（又は、ポリッシュバッック）して、第１の層間絶縁膜１０２上に露出した堆積膜を除去する。その結果、コンタクトホールにのみ堆積膜が残り、第２のソース・ドレイン領域９１に電気的に接続された第２のコンタクトプラグ８６が形成される。

次に、第１のコンタクトプラグ８５が埋め込まれた第１の層間絶縁膜１０２上に、導電膜を堆積してパターニングし、第２のコンタクトプラグ８６を介して第２のソース・ドレイン領域９１に電気的に接続されるグラウンド線８７を形成する（図１１（ｂ））。

次に、グラウンド線８７が形成された第１の層間絶縁膜１０２上に、化学気相成長法（ＣＶＤ法）によってシリコン酸化（ＳｉＯ_２）膜を堆積する。このシリコン酸化（ＳｉＯ_２）膜の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化して、第２の層間絶縁膜１０３を形成する。

次に、フォトリソグラフィ及びドライエッチングにより、第１及び第２の層間絶縁膜１０２，１０３に、第１のソース・ドレイン領域９０に達するコンタクトホールを形成する。この後、ＣＶＤ法により窒化チタン膜（バリアメタル）とタングステン膜を堆積し、このコンタクトホールを埋め込む。次に、この堆積膜をエッチバック（又は、ポリッシュバッ）して、第２の層間絶縁膜１０３上に露出したの堆積膜を除去する。その結果、コンタクトホールにのみ堆積膜が残り、第１のソース・ドレイン領域９０に電気的に接続された第１のコンタクトプラグ８５が形成される（図１２（ａ））。

次に、第１のコンタクトプラグ８５を埋め込んだ第２の層間絶縁膜１０３の上に、厚さ５０ｎｍのＣｕ膜１２０（下部電極６１）をスパッタ法により堆積する。その後、Ｃｕ膜１２０の上に、スパッタ法により順次、厚さ１５ｎｍのＰｔＭｎ膜（反強磁性層１１０）、厚さ２ｎｍのＣｏＦｅ膜（強磁性層１１１）と、厚さ０．８ｎｍのＲｕ膜（非磁性層１１２）と、厚さ２ｎｍのＣｏＦｅＢ膜（強磁性層１１３）と、厚さ１．２ｎｍのＭｇＯ酸化膜（スペーサー層７０）と、厚さ２ｎｍのＣｏＦｅＢ膜（磁化自由層５４）と、厚さ５ｎｍのＴａ膜（非磁性金属層７１）と、厚さ１０ｎｍのＲｕ膜（上部電極６０）と、厚さ１０ｎｍのＴａ膜（キャップ層１０１）を堆積する（図１０）。

次に、上記積層構造にレジストを塗布し、電子線描画法によって図９に示す中央部が括れた長方形（Ｗ−ｎｅｃｋ形状の長方形）からなるレジストパターンを形成する。ここで、長方形の長辺の長さ（Ｌ）７５は３００ｎｍ、短辺の長さ（Ｗ）７６は１００ｎｍ、窪み７７によって狭くなった部分の幅（Ｗｎ）７８は３０ｎｍ、窪み７７の幅（Ｌｎ）７９は２５ｎｍである。

このレジストパターンをマスクとして、上記積層構造をＣＯとＮＨ_３の混合ガスを反応ガスとする反応性イオンエッチング（ＲＩＥ）又はイオンミリングによって、上記積層構造をエッチングして上記Ｗ−ｎｅｃｋ形状に加工する（図１２（ｂ））。

次に、第２の層間絶縁膜１０３の上に、ＣＶＤ法によりシリコン酸化膜を堆積する。その後、ＳＴＳ素子５１の上部に形成されたキャップ層１０１が露出するまでこのシリコン酸化膜をＣＭＰ法により平坦化し、第３の層間絶縁膜１０４を形成する（図１３（ａ））。

次いで、この層間絶縁膜１０４上に、スパッタ法によりＣｕからなる導電膜を堆積し、フォトリソグラフィー技術によってキャップ層１０１に接続されたビット線５２を形成する。次に、全面に、ＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる第４の層間絶縁膜１０５を形成する（図１３（ｂ））。この後、必要に応じてこの層間絶縁膜の上に更に絶縁層や配線層等を形成し、また周辺回路を形成してＳＴＳ−ＭＲＡＭ装置を完成する。

以上、本発明の実施形態について説明した。しかし、本発明はこれらの実施形態に限られず、種々の変形が可能である。

例えば、上記実施の形態１および２では、磁化固定層を構成する反強磁性層をＰｔＭｎにより構成する場合を例に説明したが、反強磁性層は、ＩｒＭｎ、ＰｄＰｔＭｎ等の反強磁性材料により構成してもよい。

また、上記実施の形態１および２では、磁化固定層および磁化自由層の強磁性層をＣｏＦｅまたはＣｏＦｅＢにより構成する場合について説明したが、これらの強磁性層は、Ｃｏ、Ｎｉ、Ｆｅ等の強磁性材料又はこれらの合金からなる強磁性材料（例えば、ＣｏＦｅ,ＮｉＦｅ,ＣｏＦｅＢ等）により構成してもよい。

また、磁化固定層の非磁性層をＲｕにより構成する場合について説明したが、これらの非磁性層は、Ｒｕのほか、Ｃｕ、Ａｌ、Ａｕ等の非磁性材料により構成してもよい。

また、上記実施の形態２のＴＭＲ型素子を構成するトンネル絶縁膜には、ＡｌＯ_ｘ，ＨｆＯ_ｘ、ＴｉＯ_ｘ、ＴａＯ_ｘ等の絶縁材料を用いることもできる。また、実施の形態１のＧＭＲ型のスペーサーには、Ｒｕ、Ａｌ、Ａｕ等の非磁性材料を用いることもできる。
また、上記実施の形態１および２では、ＳＴＳ素子５１の磁性膜の積層構造としてシングルピン構造（を使用している。しかし、デュアルピン構造を使用することもできる。

図１４は、デュアルピン構造の一例である。第１の磁化固定層１２１と、第１のスペーサー層１２２と、磁化自由層５４と、第２のスペーサー層１２３と、第２の磁化固定層１２６とがこの順番に積層されたデュアルピン構造が、下部電極６１と上部電極６０の間に形成されている。

第１の磁化固定層１２１は、反強磁性層１１０と、第１の強磁性層１１１と、非磁性層１１２と、第２の強磁性層１１３とを積層した積層フェリ磁性膜からなる積層フェリピンド層である。また、第２の磁化固定層１２６は、強磁性層１２４と反強磁性層１２５によって構成されている。第１および第２のスペーサー層は、ＴＭＲ素子を基本としてＳＴＳ素子を構成する場合には絶縁膜とし、ＧＭＲ素子を基本としてＳＴＳ素子を構成する場合には非磁性膜にすればよい。

ここで、第１の磁化固定層１２１の第２の強磁性層１１３の磁化方向と、第２の磁化固定層１２６の強磁性層１２４の磁化方向は、図１４に示すように反平行になるようにする。このように磁化自由層５４を、反平行磁化状態にある磁化固定層で挟むと、磁化自由層へのスピン注入効率が高くなる。従って、ＳＴＳ−ＭＲＡＭの書き込む電流を小さくすることができる。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
磁化固定層と磁化自由層がスペーサー層を介して積層された積層膜からなる、巨大磁気抵抗素子またはトンネル磁気抵抗素子で構成され、
前記磁化自由層の平面形状が、前記磁化自由層の磁化容易方向に対して交叉する方向に窪みを有することを特徴とするスピン注入磁化反転素子。

（付記２）
前記窪みを２つ有し、
２つの前記窪みが対向していることを特徴とする付記１に記載のスピン注入磁化反転素子。

（付記３）
前記窪みが一つであることを特徴とする付記１に記載のスピン注入磁化反転素子。

（付記４）
前記磁化固定層が、
第１の強磁性層と第２の強磁性層が非磁性層を介して積層された反平行結合膜と、
前記反平行結合膜が積層される、前記反平行結合膜の磁化を固定する反強磁性膜とからなる積層フェリピンド層であることを特徴とする付記１乃至３に記載のスピン注入磁化反転素子。

（付記５）
前記巨大磁気抵抗素子または前記トンネル磁気抵抗素子が、
前記磁化自由層の上に、他のスペーサー層と、前記磁化固定層とは反平行に磁化した他の磁化固定層とが積層されてなるデュアルピン構造を有することを特徴とする付記１乃至４に記載のスピン注入磁化反転素子。

（付記６）
前記磁化自由層の磁化方向を、前記スピン注入磁化反転素子へ注入する電流の方向によって制御する磁化方向制御装置と、
前記磁化自由層の磁化方向によって変わる、前記スピン注入磁化反転素子の抵抗の高低を検出する磁気抵抗検出装置とが、
前記積層膜を上下から挟む一対の電極に接続されていることを特徴とする付記１乃至５記載のスピン注入磁化反転素子。

（付記７）
付記１乃至６に記載のスピン注入磁化反転素子を有し、
前記スピン注入磁化反転素子の磁化方向に対応させて１ビットの情報を記録し、
前記磁化方向を反転させることによって前記情報を書き換えることを特徴とする磁気ランダムアクセスメモリ装置。

（付記８）
付記１乃至６に記載のスピン注入磁化反転素子とトランジスタを有し、
前記スピン注入磁化反転素子を構成する前記積層膜を上下から挟むように形成された一対の電極の一方にビット線が接続され、
前記一対の電極の他方に前記トランジスタの一方のソース・ドレイン領域が接続され、
他方のソース・ドレイン領域が接地電位に接続されたメモリセルと、
前記スピン注入磁化反転素子の磁化自由層の磁化方向を、前記スピン注入磁化反転素子へ注入する電流の方向によって制御する、前記ビット線と前記接地電位の間に接続された磁化方向制御装置と、
前記磁化自由層の磁化方向によって変わる前記スピン注入磁化反転素子の抵抗の高低を検出する、前記ビット線と前記接地電位の間に接続された磁気抵抗検出装置とを具備することを特徴とする磁気ランダムアクセスメモリ装置。

本発明は、電機機器産業、特に記憶装置製造業において利用可能である。

実施の形態１におけるスピン注入磁化反転素子（ＳＴＳ素子）の平面図である。 実施の形態１におけるスピン注入磁化反転素子（ＳＴＳ素子）の断面図である。 長方形に形成された磁化自由層の平面図である。 実施の形態１における他のスピン注入磁化反転素子（ＳＴＳ素子）の平面図である。 実施の形態１における磁化自由層の磁化曲線である。 磁化自由層に窪みがない場合の磁化自由層の磁化曲線である。 本実施の形態２におけるＳＴＳ−ＭＲＡＭの概略斜視図である。 本実施の形態２におけるＳＴＳ−ＭＲＡＭの断面図である。 本実施の形態２におけるＳＴＳ素子の平面図である。 本実施の形態２におけるＳＴＳ素子の断面図である。 本実施の形態２におけるＳＴＳ−ＭＲＡＭの製造工程を説明する第１の図である。 本実施の形態２におけるＳＴＳ−ＭＲＡＭの製造工程を説明する第２の図である。 本実施の形態２におけるＳＴＳ−ＭＲＡＭの製造工程を説明する第３の図である。 デュアルピン構造の断面図ある。 本実施の形態２におけるＳＴＳ−ＭＲＡＭの概略回路図である。 実施の形態１のＳＴＳ素子の磁化固定層を構成する積層フェリ磁性膜の断面図である。 従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）の概略斜視図である。 従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）の断面図である。 トンネル磁気抵抗素子（ＴＭＲ）の原理を説明する図せある。 基本的なトンネル磁気抵抗（ＴＭＲ）の断面図である。 スピン注入磁化反転素子（ＳＴＳ素子）の動作原理を説明する図である。 スピン注入磁化反転素子（ＳＴＳ素子）のヒステリシス曲線である。

符号の説明

１ 切り替えスイッチ
５０ ワード線
５１ ＳＴＳ素子
５２ ビット線
５３ ＭＯＳ（ビット線選択トランジスタ）
５４ 磁化自由層
５５ 磁化固定層
５６ 障壁層
５７ 反強磁性体層
５８ 強磁性体層
６０ 上部電極
６１ 下部電極
６４ 磁化固定層中の電子
６５ 磁化自由層中の電子
７０ スペーサー
７１ 非磁性金属層
７２ 長方形の長辺
７３ 磁化容易方向
７４ 窪みの方向
７５ 磁化自由層の長辺
７６ 磁化自由層の短辺
７７ 窪み
７８ 窪みによって狭められた部分
８５ 第１のコンタクトプラグ
８６ 第２のコンタクトプラグ
８７ グランド線
９０ 第１のソース・ドレイン領域
９１ 第２のソース・ドレイン領域
９２ 半導体基板
９３ 素子分離膜
１０１ キャップ層
１０２，１０３，１０４，１０５ 層間絶縁膜
１１０ 反磁性層
１１１，１１３ 強磁性層
１１２ 非磁性層
１２１ 第１の磁化固定層
１２２ 第１のスペーサー層
１２３ 第２のスペーサー層
１２４ 強磁性層
１２５ 反強磁性層
１２６ 第２の磁化固定層
１５０ メモリセル
１５１ メモリセルアレイ
１５２ ワード線選択トランジスタ
１５３ 磁化方向制御装置
１５４ 定電流源
１５５ 差動増幅器
１５６ 磁気抵抗検出装置
１５７ 列デコーダ
１５８ 行デコーダ

Claims (5)

1. 磁化固定層と磁化自由層がスペーサー層を介して積層された積層膜からなる、巨大磁気抵抗素子またはトンネル磁気抵抗素子で構成され、
   前記磁化自由層の平面形状が、前記磁化自由層の磁化容易方向に対して交叉する方向にくぼんだ窪みを有することを特徴とするスピン注入磁化反転素子。
2. 前記窪みを２つ有し、
   ２つの前記窪みが対向して、前記平面形状に括れを形成していることを特徴とする請求項１に記載のスピン注入磁化反転素子。
3. 前記磁化自由層の磁化方向を、前記スピン注入磁化反転素子へ注入する電流の方向によって制御する磁化方向制御装置と、
   前記磁化自由層の磁化方向によって変わる、前記スピン注入磁化反転素子の抵抗の高低を検出する磁気抵抗検出装置とが、
   前記積層膜を上下から挟む一対の電極に接続されていることを特徴とする請求項１又は２記載のスピン注入磁化反転素子。
4. 請求項１乃至３に記載のスピン注入磁化反転素子を有し、
   前記スピン注入磁化反転素子の磁化方向に対応させて１ビットの情報を記録し、
   前記磁化方向を反転させることによって前記情報を書き換えることを特徴とする磁気ランダムアクセスメモリ装置。
5. さらにトランジスタを有し、
   前記スピン注入磁化反転素子を構成する前記積層膜を上下から挟むように形成された一対の電極の一方にビット線が接続され、
   前記一対の電極の他方に前記トランジスタの一方のソース・ドレイン領域が接続され、
   前記トランジスタの他方のソース・ドレイン領域が接地電位に接続されたメモリセルと、
   前記スピン注入磁化反転素子の磁化自由層の磁化方向を、前記スピン注入磁化反転素子へ注入する電流の方向によって制御する、前記ビット線と前記接地電位の間に接続された磁化方向制御装置と、
   前記磁化自由層の磁化方向によって変わる前記スピン注入磁化反転素子の抵抗の高低を検出する、前記ビット線と前記接地電位の間に接続された磁気抵抗検出装置とを具備することを特徴とする請求項４記載の磁気ランダムアクセスメモリ装置。

Images