JP4380707B2 - 記憶素子 - Google Patents
記憶素子 Download PDFInfo
- Publication number
- JP4380707B2 JP4380707B2 JP2007010549A JP2007010549A JP4380707B2 JP 4380707 B2 JP4380707 B2 JP 4380707B2 JP 2007010549 A JP2007010549 A JP 2007010549A JP 2007010549 A JP2007010549 A JP 2007010549A JP 4380707 B2 JP4380707 B2 JP 4380707B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- layer
- storage
- region
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
- Y10S977/934—Giant magnetoresistance, GMR
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
- Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR
Description
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。
そして、記憶素子に情報の記録(書き込み)を行う方法には、アステロイド特性を利用した方法(例えば、特許文献1参照)とスイッチング特性を利用した方法(例えば、特許文献2参照)がある。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである(例えば、特許文献4参照)。
即ち、磁化の向きが固定された磁性層(磁化固定層)を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層(磁化自由層)に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層(磁化自由層)の磁化の向きを反転させることができる。
記録された情報の読み出しは、磁化固定層と磁化自由層(記憶層)との間にトンネル絶縁層を設けた構成とすることにより、MRAMと同様にトンネル磁気抵抗効果を利用することができる。
磁化反転のために記憶素子に流す電流の絶対値は、例えば0.1μm程度のスケールの記憶素子で1mA以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはMOSトランジスタ等を用いることができるが、図6に示すメモリセルはMOSトランジスタを用いている。
強磁性層112及び強磁性層114は、非磁性層113を介して配置されていることにより、反強磁性結合している。さらに、下層側の強磁性層112は、反強磁性層111と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層111,112,113,114により磁化固定層102が構成される。即ち、磁化固定層102は、2層の強磁性層112,114を有している。
強磁性層116は、その磁化M1の向きが比較的容易に回転するように構成されており、この強磁性層116によって記憶層(磁化自由層)103が構成される。
磁化固定層102の強磁性層114と強磁性層116との間、即ち磁化固定層102と記憶層(磁化自由層)103との間には、トンネル絶縁層115が形成されている。このトンネル絶縁層115は、上下の磁性層116及び114の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された磁化固定層102と、トンネル絶縁層115と、磁化の向きを変化させることが可能な記憶層(磁化自由層)103とにより、TMR(トンネル磁気抵抗効果)素子が構成されている。
そして、上述の各層111〜116と、下地膜110及びトップコート層117により、TMR素子から成る記憶素子101が構成されている。
記憶素子101のトップコート層117は、その上のビット線(BL)105に接続されている。
通常、強磁性層112と強磁性層114とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
なお、磁化固定層102のうち記憶層103側の強磁性層114は、記録した情報を読み出す際に、記憶層103の磁化M1の向きの基準となり参照される強磁性層であるため、参照層とも称される。
メモリセルの情報を書き換えたり、メモリセルに記録した情報を読み出したりするためには、スピン注入電流Izを流す必要がある。このスピン注入電流Izは、記憶素子101及び拡散層123及びビット線105を通過する。
これにより、記憶素子101の記憶層103の磁化M1の向きを変化させて、メモリセルの情報を書き換えることができる。
具体的には、例えば図6に示す構成において、ビット線105を通じて記憶素子101にスピン注入電流Izを流すと共に、ビット線105を流れる電流(スピン注入電流Izに等しい)により発生したバイアス電流磁界Hx(図示せず)を、記憶素子101の記憶層103に印加する。
これにより、記憶層103の磁化M1の向きを、効率良く変化させることが可能になる。
初期状態では、記憶層(磁化自由層)103の磁化Mfreeと参照層(強磁性層)114の磁化Mrefとが反平行状態にあるので、最初に作用するスピントルクは非常に小さい。
このようにスピントルクが小さいため、磁化反転電流が大きくなる。
SpRAMが現実的な余裕(動作マージン)を有するメモリとして機能するためには、3つの領域(ヒステリシス領域、0状態の領域、及び1状態の領域)が充分に広く独立して存在している必要がある。
ヒステリシス領域を、双安定動作領域とも呼ぶことができる。また、0状態の領域及び1状態の領域を、単安定動作領域とも呼ぶことができる。
この図7に示すphase diagramは、スピン注入電流Izのパルス波高値を縦軸に、バイアス電流磁界Hxのパルス波高値を横軸にして、メモリセルの状態を示した状態図である。
図7に示すように、図中右上(第一象限)及び左下(第三象限)の端部に、3つの状態80,81,82が混在した不安定動作領域83が現れている。
このように不安定動作領域83が現れる場合には、この不安定動作領域83にかからないように、磁化反転の動作を行う際のスピン注入電流Iz及びバイアス電流磁界Hxを設定する。
しかしながら、図7に示すphase diagramでは、双安定動作領域80が広範囲に現れているため、スピン注入電流Iz及びバイアス電流磁界Hxを大きくしないと、単安定動作領域81,82にかからない。そのため、前述したように、磁化反転電流を大きくする必要があることがわかる。
本発明の他の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であって、磁化固定層の内部に、もしくは、磁化固定層に対して記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、磁化固定層を構成する強磁性層の磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、磁化領域が、磁化固定層に対して記憶層とは反対の側において、粒子状に分散している構造であるものである。
本発明のさらに他の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であって、磁化固定層の内部に、もしくは、磁化固定層に対して記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、磁化固定層を構成する強磁性層の磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、磁化領域が、磁化固定層に対して記憶層とは反対の側において、層状に形成された構造であり、その磁化領域が磁区で分割されているものである。
そして、磁化固定層の内部に、もしくは、磁化固定層に対して記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成されていることにより、これら複数の磁化領域から、記憶層の磁化に対して向きの異なる2つのスピントルクが作用する。これにより、少ない電流量で記憶層の磁化の向きを反転することができる。また、スピン注入電流のパルス幅によらず、磁化の向きを変化させるスイッチングを安定して行うことが可能になる。
これにより、情報の記録に要する電力を低減して、消費電力の少ないメモリを実現することができる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子を実現することができる。
即ち、本発明により、安定して動作する記憶容量の大きいメモリを実現することができる。
スピントランスファを使用するメモリ(SpRAM)では、記憶層(磁化自由層)の磁化が熱揺らぎに対して安定になるように、充分に大きな異方性が設けられる。
Δは、Δ=KuV/kBT(Ku:異方性エネルギー、V:記憶層の体積、kB:ボルツマン定数、T:絶対温度)で与えられる。
飽和磁界Hsが大きいと、記憶層の磁化の向きを反転させるための電流、即ち磁化反転電流を多くする必要がある。
これら2つのスピントルクにより、記憶層の磁化の向きを容易に反転させることが可能になるため、少ない電流量で記憶層の磁化の向きを反転することができる。また、スピン注入電流のパルス幅によらず、磁化の向きを変化させるスイッチングを安定して行うことが可能になる。
本発明の一実施の形態として、記憶素子の概略構成図(断面図)を、図1に示す。
この記憶素子1は、TMR(トンネル磁気抵抗効果)素子から構成されている。
強磁性層12及び強磁性層14が、非磁性層13を介して配置されていることにより、反強磁性結合している。さらに、強磁性層12は、反強磁性層11と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層11,12,13,14により磁化固定層2が構成される。即ち、磁化固定層2は、2層の強磁性層12,14を有している。
強磁性層16は、その磁化M1の向きが比較的容易に回転するように構成されており、この強磁性層16によって記憶層(磁化自由層)3が構成される。
強磁性層14と強磁性層16との間、即ち磁化固定層2と記憶層(磁化自由層)3との間には、トンネル絶縁層15が形成されている。このトンネル絶縁層15は、上下の磁性層16及び14の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された磁化固定層2と、トンネル絶縁層15と、磁化の向きを変化させることが可能な記憶層(磁化自由層)3とにより、TMR(トンネル磁気抵抗効果)素子が構成されている。
そして、上述の各層11〜16と、下地膜10及びトップコート層17により、TMR素子から成る記憶素子1が構成されている。
そして、トンネル絶縁層15を挟む、記憶層3の強磁性層16の磁化M1の向きと、磁化固定層2の強磁性層14の磁化の向きとが、平行状態にあるか反平行状態にあるかによって、これらの層14,15,16から成るTMR素子の抵抗値が変化する。2つの磁化が平行状態では抵抗値が低くなり、反平行状態では抵抗値が高くなる。TMR素子(14,15,16)の抵抗値が変化すると、記憶素子1全体の抵抗値も変化する。このことを利用して、情報を記録することや、記録した情報を読み出すことができる。即ち、例えば、抵抗値が低い状態を「0」情報に割り当て、抵抗値が高い状態を「1」情報に割り当てることにより、2値(1ビット)の情報を記録することができる。
なお、磁化固定層2のうち最も記憶層3に近い強磁性層14は、記録した情報を読み出す際に、記憶層3の磁化M1の向きの基準となり参照される強磁性層であるため、参照層とも称される。
このスピン注入電流Izの極性を変えることにより、記憶素子1を流れるスピン注入電流Izを、上向きから下向きに、或いは下向きから上向きに、変えることができる。
これにより、記憶素子1の記憶層3の磁化M1の向きを変化させて、メモリセルの情報を書き換えることができる。
また、配線に記憶素子1を接続して、この配線を通じて記憶素子1の積層方向にスピン注入電流Izを流す構成とすることができる。
これにより、強磁性層14において、強磁性層14の膜面方向の磁化(図示せず)の他に、積層方向(図1の上下方向)の磁化成分を有する磁化M21a,M21bを生じる。
図中の磁化M21aは上向きとなっており、図中の磁化M21bは下向きとなっており、これらは互いにほぼ逆向きとなっている。
上向きの磁化M21aと、下向きの磁化M21bとは、ランダムに現れるが、強磁性層14の内部の粒子状の強磁性体21全体では、磁化の総計が相殺される(ゼロになる)。
このときに、強磁性層12,14,16にも積層方向に磁界が加わる。しかし、これらの強磁性層12,14,16の磁化は、膜面方向の形状異方性や積層方向に働く反磁界によって、膜面方向に強固に固定されているため、積層方向への磁界印加を止めた時点で、膜面方向を向く。
従って、強磁性体21の磁化M21a,M21bの直上にある記憶層3の磁化M1の極めて狭い領域に対して、非常に大きいスピントルクが加わる。
ここで、記憶層3を細かい領域に分けて考えると、分けた個々の領域でそれぞれ磁化M1を有している。そして、同じ向きの磁化M1を有する多数の領域が集まって、記憶層3が構成されていると解釈することができる。
磁化固定層2の強磁性層14内の強磁性体21によって、互いに逆向きで積層方向の磁化成分を有する磁化M21a,M21bが、記憶層3を構成する個々の領域に作用する。
これにより、記憶層3を構成する細かい領域において、その磁化M1に、図5に示すようなスピントルクが加わる。
図5に示すように、磁化M1に対して、互いに逆向きのスピントルクTa,Tbが作用する。
このスピントルクTa,Tbの作用により、記憶層3を構成する細かい領域のそれぞれで、磁化M1の向きを容易に反転させることができる。
これにより、記憶層3全体においても、その磁化M1の向きを、容易に反転させることができる。
反強磁性層11の材料としては、例えばPtMnを用いることができる。
磁化固定層2の強磁性層12,14の材料としては、CoFe等の強磁性材料を用いることができる。
非磁性層13の材料としては、例えば、Ru,Ta,Cr,Cu等を用いることができる。
トンネル絶縁層15の材料としては、例えばMgOを用いることができる。
記憶層3の強磁性層16の材料としては、CoFeB等の強磁性材料を用いることができる。
そして、例えば、強磁性層14、1〜2原子層からなる強磁性材料の層、強磁性層14の順に成膜して、この積層膜を熱処理することにより、強磁性層14の内部に強磁性体21が粒子状に分布した構造を作製することができる。
これにより、記憶層3の磁化M1の向きを容易に反転させることができるので、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
従って、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
これに対して、図6に示した従来の構成の記憶素子101において、熱安定性の指標Δ=60である構成とすると、パルス幅1nsで磁化反転させるためには、2mA以上の電流量が必要となる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子1を実現することができる。
また、スピン注入電流Izのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
本実施の形態の記憶素子20は、特に、磁化固定層2の強磁性層14に、積層方向(図2の上下方向)の磁化成分を有する強磁性層として、垂直磁化層22が挿入されている構成である。
この垂直磁化層22は、磁区で分割され、それぞれの磁区に、上向きの磁化M22aを有する磁化領域と、下向きの磁化M22bを有する磁化領域とが、交互に形成されて成る。
従って、垂直磁化層22の磁化M22a,M22bの直上にある記憶層3の磁化M1の極めて狭い領域に対して、非常に大きいスピントルクが加わる。
これにより、先の実施の形態の記憶素子1と同様に、記憶層3を構成する細かい領域において、その磁化M1に、図5に示すようなスピントルクが加わる。
図5に示すように、磁化M1に対して、互いに逆向きのスピントルクTa,Tbが作用する。
このスピントルクTa,Tbの作用により、記憶層3を構成する細かい領域のそれぞれで、磁化M1の向きを容易に反転させることができる。
これにより、記憶層3全体においても、その磁化M1の向きを、容易に反転させることができる。
これらの磁化領域によって、先の実施の形態の記憶素子1と同様に、記憶層3の磁化M1に対して、互いに逆向きの大きいスピントルクTa,Tbを作用させることができる。
これにより、記憶層3の磁化M1の向きを容易に反転させることができるので、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
従って、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子20を実現することができる。
また、スピン注入電流Izのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
本実施の形態の記憶素子30は、特に、磁化固定層2の反強磁性層11の下層に、積層方向の磁化成分を有する強磁性層として、垂直磁化層23が形成されている構成である。
この強磁性層23は、下地層10と反強磁性層11との間に設けられ、磁区で分割されており、それぞれの磁区に、上向きの磁化M23aを有する磁化領域と、下向きの磁化M23bを有する磁化領域とが、交互に形成されて成る。
その他の構成は、先の各実施の形態の記憶素子1,20と同様であるので、同一符号を付して、重複説明を省略する。
従って、垂直磁化層23の磁化M23a,M23bの直上にある記憶層3の磁化M1の極めて狭い領域に対して、非常に大きいスピントルクが加わる。
図5に示すように、磁化M1に対して、互いに逆向きのスピントルクTa,Tbが作用する。
このスピントルクTa,Tbの作用により、記憶層3を構成する細かい領域のそれぞれで、磁化M1の向きを容易に反転させることができる。
これにより、記憶層3全体においても、その磁化M1の向きを、容易に反転させることができる。
これらの磁化領域によって、先の各実施の形態の記憶素子1,20と同様に、記憶層3の磁化M1に対して、互いに逆向きの大きいスピントルクTa,Tbを作用させることができる。
これにより、記憶層3の磁化M1の向きを容易に反転させることができるので、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
従って、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子30を実現することができる。
また、スピン注入電流Izのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
このうち、図3に示した実施の形態の構成を変形して、反強磁性層を設けないで磁化固定層の磁化の向きが固定された構成とした場合を、次に示す。
図4に示す記憶素子40は、図3に示した記憶素子30から、反強磁性層11を除いた構成であり、磁化固定層2の下層の強磁性層12と、下地膜10との間に、垂直磁化層23を設けている。
この記憶素子40も、図3に示した記憶素子30と同様の効果を有する。
これに対して、磁化固定層を記憶層より上層に形成して、磁化領域を記憶層よりも上層側(磁化固定層の記憶層とは反対の側)に配置した構成としても良い。
また、記憶層の上下にそれぞれ磁化固定層を形成して、両方又は一方の磁化固定層において、磁化領域を記憶層とは反対の側に配置した構成としても良い。
上述した各実施の形態のように、TMR素子構造とした方が、大きいMR比を確保することができる。
Claims (3)
- 情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
前記磁化固定層の内部に、もしくは、前記磁化固定層に対して前記記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、
前記磁化固定層を構成する強磁性層の前記磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、
前記磁化領域が、前記磁化固定層の内部に、層状に形成された構造であり、その磁化領域が磁区で分割されている
記憶素子。 - 情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
前記磁化固定層の内部に、もしくは、前記磁化固定層に対して前記記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、
前記磁化固定層を構成する強磁性層の前記磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、
前記磁化領域が、前記磁化固定層に対して前記記憶層とは反対の側において、粒子状に分散している構造である
記憶素子。 - 情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
前記磁化固定層の内部に、もしくは、前記磁化固定層に対して前記記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、
前記磁化固定層を構成する強磁性層の前記磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、
前記磁化領域が、前記磁化固定層に対して前記記憶層とは反対の側において、層状に形成された構造であり、その磁化領域が磁区で分割されている
記憶素子。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007010549A JP4380707B2 (ja) | 2007-01-19 | 2007-01-19 | 記憶素子 |
US12/013,895 US7633796B2 (en) | 2007-01-19 | 2008-01-14 | Storage element and memory |
CN2008100041491A CN101226769B (zh) | 2007-01-19 | 2008-01-18 | 存储元件和存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007010549A JP4380707B2 (ja) | 2007-01-19 | 2007-01-19 | 記憶素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177421A JP2008177421A (ja) | 2008-07-31 |
JP4380707B2 true JP4380707B2 (ja) | 2009-12-09 |
Family
ID=39667778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007010549A Active JP4380707B2 (ja) | 2007-01-19 | 2007-01-19 | 記憶素子 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7633796B2 (ja) |
JP (1) | JP4380707B2 (ja) |
CN (1) | CN101226769B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911832B2 (en) * | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
ATE544153T1 (de) * | 2009-05-08 | 2012-02-15 | Crocus Technology | Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom |
US9099181B2 (en) * | 2009-08-19 | 2015-08-04 | Grandis, Inc. | Non-volatile static ram cell circuit and timing method |
JP5644198B2 (ja) * | 2010-06-15 | 2014-12-24 | ソニー株式会社 | 記憶装置 |
JP2012014787A (ja) * | 2010-06-30 | 2012-01-19 | Sony Corp | 記憶装置 |
JP5786341B2 (ja) | 2010-09-06 | 2015-09-30 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP2012059878A (ja) * | 2010-09-08 | 2012-03-22 | Sony Corp | 記憶素子、メモリ装置 |
JP2012064623A (ja) * | 2010-09-14 | 2012-03-29 | Sony Corp | 記憶素子、メモリ装置 |
JP2012129225A (ja) * | 2010-12-13 | 2012-07-05 | Sony Corp | 記憶素子、メモリ装置 |
US8570691B2 (en) | 2011-04-07 | 2013-10-29 | HGST Netherlands B.V. | TMR sensor film using a tantalum insertion layer and systems thereof |
EP2575135B1 (en) * | 2011-09-28 | 2015-08-05 | Crocus Technology S.A. | Magnetic random access memory (MRAM) cell and method for reading the MRAM cell using a self-referenced read operation |
US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
JP6426330B1 (ja) * | 2017-02-27 | 2018-11-21 | Tdk株式会社 | スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ |
JP2020155547A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 磁気記憶装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920500A (en) | 1996-08-23 | 1999-07-06 | Motorola, Inc. | Magnetic random access memory having stacked memory cells and fabrication method therefor |
JPH11316919A (ja) * | 1998-04-30 | 1999-11-16 | Hitachi Ltd | スピントンネル磁気抵抗効果型磁気ヘッド |
JP3559722B2 (ja) | 1999-04-16 | 2004-09-02 | キヤノン株式会社 | 磁気抵抗素子、固体メモリ |
US6233172B1 (en) * | 1999-12-17 | 2001-05-15 | Motorola, Inc. | Magnetic element with dual magnetic states and fabrication method thereof |
FR2817998B1 (fr) | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
JP2002329905A (ja) * | 2001-05-02 | 2002-11-15 | Fujitsu Ltd | Cpp構造磁気抵抗効果素子およびその製造方法 |
JP2003017782A (ja) | 2001-07-04 | 2003-01-17 | Rikogaku Shinkokai | キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 |
US6845038B1 (en) * | 2003-02-01 | 2005-01-18 | Alla Mikhailovna Shukh | Magnetic tunnel junction memory device |
JP4143020B2 (ja) | 2003-11-13 | 2008-09-03 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
US6967863B2 (en) | 2004-02-25 | 2005-11-22 | Grandis, Inc. | Perpendicular magnetization magnetic element utilizing spin transfer |
US6992359B2 (en) * | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
JP2005277147A (ja) | 2004-03-25 | 2005-10-06 | Tohoku Univ | 磁気記録素子の記録方法及び磁気記録素子アレイ |
JP2006049436A (ja) | 2004-08-02 | 2006-02-16 | Sony Corp | 記憶素子及びメモリ |
JP4575181B2 (ja) * | 2005-01-28 | 2010-11-04 | 株式会社東芝 | スピン注入磁気ランダムアクセスメモリ |
JP2006295000A (ja) | 2005-04-13 | 2006-10-26 | Sony Corp | 記憶素子及びメモリ |
JP4900647B2 (ja) | 2005-10-05 | 2012-03-21 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
JP2008117930A (ja) | 2006-11-02 | 2008-05-22 | Sony Corp | 記憶素子、メモリ |
US7826182B2 (en) * | 2007-07-23 | 2010-11-02 | Hitachi Global Storage Technologies Netherlands B.V. | Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with CoFeGe ferromagnetic layers |
-
2007
- 2007-01-19 JP JP2007010549A patent/JP4380707B2/ja active Active
-
2008
- 2008-01-14 US US12/013,895 patent/US7633796B2/en active Active
- 2008-01-18 CN CN2008100041491A patent/CN101226769B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20080180992A1 (en) | 2008-07-31 |
CN101226769A (zh) | 2008-07-23 |
US7633796B2 (en) | 2009-12-15 |
JP2008177421A (ja) | 2008-07-31 |
CN101226769B (zh) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380707B2 (ja) | 記憶素子 | |
JP4682585B2 (ja) | 記憶素子及びメモリ | |
JP5062538B2 (ja) | 磁気メモリー素子、その駆動方法及び不揮発性記憶装置 | |
JP4518049B2 (ja) | 記憶装置 | |
US7529122B2 (en) | Storage element and memory | |
JP7267623B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JP4543901B2 (ja) | メモリ | |
JP2006237329A (ja) | 磁気記憶装置及び磁気記憶装置の書き込み方法 | |
JP4438806B2 (ja) | メモリ | |
JP2005310829A (ja) | 磁気メモリ及びその記録方法 | |
TWI422083B (zh) | Magnetic memory lattice and magnetic random access memory | |
US8565011B2 (en) | Method of initializing magnetic memory element | |
JP4765248B2 (ja) | 磁気メモリ | |
JP2012054439A (ja) | 記憶素子及び記憶装置 | |
JP4670326B2 (ja) | メモリ | |
JP2008211059A (ja) | 記憶素子、メモリ | |
JP4631267B2 (ja) | 磁気記憶素子及び磁気メモリ | |
JP2008084950A (ja) | 記憶素子、メモリ | |
JP4626149B2 (ja) | 磁気メモリの初期化方法 | |
WO2013080437A1 (ja) | 記憶素子、記憶装置 | |
JP2005129801A (ja) | 磁気記憶素子及び磁気メモリ | |
JP2008205186A (ja) | 記憶素子、メモリ | |
JP2010021584A (ja) | 記憶素子、メモリ | |
JP2005135495A (ja) | 磁気メモリの記録方法 | |
JP2005142299A (ja) | 磁気メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4380707 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |