JP4380707B2 - 記憶素子 - Google Patents

記憶素子 Download PDF

Info

Publication number
JP4380707B2
JP4380707B2 JP2007010549A JP2007010549A JP4380707B2 JP 4380707 B2 JP4380707 B2 JP 4380707B2 JP 2007010549 A JP2007010549 A JP 2007010549A JP 2007010549 A JP2007010549 A JP 2007010549A JP 4380707 B2 JP4380707 B2 JP 4380707B2
Authority
JP
Japan
Prior art keywords
magnetization
layer
storage
region
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007010549A
Other languages
English (en)
Other versions
JP2008177421A (ja
Inventor
一陽 山根
実 五十嵐
政功 細見
広之 大森
哲也 山元
豊 肥後
雄紀 大石
博司 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007010549A priority Critical patent/JP4380707B2/ja
Priority to US12/013,895 priority patent/US7633796B2/en
Priority to CN2008100041491A priority patent/CN101226769B/zh
Publication of JP2008177421A publication Critical patent/JP2008177421A/ja
Application granted granted Critical
Publication of JP4380707B2 publication Critical patent/JP4380707B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • Y10S977/934Giant magnetoresistance, GMR
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • Y10S977/935Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Description

本発明は、磁性体の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子に係わり、不揮発メモリに適用して好適なものである。
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
不揮発性メモリとしては、半導体フラッシュメモリやFeRAM(強誘電体不揮発メモリ)等が実用化されており、さらなる高性能化に向けて活発な研究開発が行われている。
最近、磁性体を利用した新しい不揮発メモリとして、トンネル磁気抵抗効果を利用したMRAM(Magnetic Random Access Memory)の開発進捗が著しく、注目を集めている(例えば、非特許文献1参照)。
このMRAMは、情報の記録を行う微小な記憶素子を規則的に配置し、その各々にアクセスできるように、配線例えばワード線及びビット線を設けた構造を有している。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。
そして、磁気メモリ素子の構成としては、上述の記憶層と、トンネル絶縁膜(非磁性スペーサ膜)と、磁化の向きが固定された磁化固定層とから成る、いわゆる磁気トンネル接合(Magnetic Tunnel Junction:MTJ)を用いた構造が採用されている。磁化固定層の磁化の向きは、例えば反強磁性層を設けることにより固定することができる。
このような構造においては、記憶層の磁化の向きと磁化固定層の磁化の向きとのなす角度に応じて、トンネル絶縁膜を流れるトンネル電流に対する抵抗値が変化する、いわゆるトンネル磁気抵抗効果を生じるため、このトンネル磁気抵抗効果を利用して、情報の書き込み(記録)を行うことができる。この抵抗値の大きさは、記憶層の磁化の向きと磁化固定層の磁化の向きとが反平行であるときに最大値をとり、平行であるときに最小値をとる。
このように構成した磁気メモリ素子において、磁気メモリ素子への情報の書き込み(記録)は、ワード線及びビット線の両方に電流を流すことにより発生する合成電流磁界により、磁気メモリ素子の記憶層の磁化の向きを制御することにより行うことができる。一般的には、このときの磁化の向き(磁化状態)の違いを、「0」情報と「1」情報とにそれぞれ対応させて記憶させる。
そして、記憶素子に情報の記録(書き込み)を行う方法には、アステロイド特性を利用した方法(例えば、特許文献1参照)とスイッチング特性を利用した方法(例えば、特許文献2参照)がある。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。
このMRAMを他の不揮発メモリと比較した場合、最大の特長は、強磁性体から成る記憶層の磁化の向きを反転させることにより、「0」情報と「1」情報とを書き換えるため、高速かつほぼ無限(>1015回)の書き換えが可能であることである。
しかしながら、MRAMにおいては、記録された情報を書き換えるために、比較的大きい電流磁界を発生させる必要があり、アドレス配線にある程度大きい(例えば数mA〜数十mA)電流を流さなければならない。そのため消費電力が大きくなる。
また、MRAMにおいては、書き込み用のアドレス配線と読み出し用のアドレス配線をそれぞれ必要とするため、構造的にメモリセルの微細化が困難であった。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。
そこで、この問題を解決するための一つの方法として、電流磁界によらないで記録を行う構成が研究されており、なかでも、より少ない電流で磁化反転が可能な構成として、スピントランスファによる磁化反転を利用する構成のメモリが注目されている(例えば、特許文献3参照)。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである(例えば、特許文献4参照)。
即ち、磁化の向きが固定された磁性層(磁化固定層)を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層(磁化自由層)に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層(磁化自由層)の磁化の向きを反転させることができる。
例えば、磁化固定層と磁化自由層とを有する、巨大磁気抵抗効果素子(GMR素子)や磁気トンネル接合素子(MTJ素子)に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
これにより、磁化固定層と磁化自由層(記憶層)とを有する記憶素子を構成し、記憶素子に流す電流の極性を変えることにより、記憶層の磁化の向きを反転させ、「0」情報と「1」情報との書き換えを行う。
記録された情報の読み出しは、磁化固定層と磁化自由層(記憶層)との間にトンネル絶縁層を設けた構成とすることにより、MRAMと同様にトンネル磁気抵抗効果を利用することができる。
そして、スピントランスファによる磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
磁化反転のために記憶素子に流す電流の絶対値は、例えば0.1μm程度のスケールの記憶素子で1mA以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。
しかも、MRAMで必要であった記録用ワード線が不要となるため、メモリセルの構成が単純になるという利点もある。
以下、スピントランスファを利用した記憶素子をSpRAM(Spin transfer Random Access Memory)と呼び、スピントランスファを引き起こすスピン偏極電子流をスピン注入電流(Spin injection current)と呼ぶことにする。
高速かつ書換え回数がほぼ無限大であるというMRAMの利点を保ったまま、低消費電力化、大容量化を可能とした不揮発メモリとして、SpRAMには大きな期待が寄せられている。
ここで、従来のスピントランスファを使用するメモリ(SpRAM)のメモリセルの模式的断面図を図6に示す。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはMOSトランジスタ等を用いることができるが、図6に示すメモリセルはMOSトランジスタを用いている。
まず、SpRAMのメモリセルを構成する記憶素子101の構成を説明する。
強磁性層112及び強磁性層114は、非磁性層113を介して配置されていることにより、反強磁性結合している。さらに、下層側の強磁性層112は、反強磁性層111と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層111,112,113,114により磁化固定層102が構成される。即ち、磁化固定層102は、2層の強磁性層112,114を有している。
強磁性層116は、その磁化M1の向きが比較的容易に回転するように構成されており、この強磁性層116によって記憶層(磁化自由層)103が構成される。
磁化固定層102の強磁性層114と強磁性層116との間、即ち磁化固定層102と記憶層(磁化自由層)103との間には、トンネル絶縁層115が形成されている。このトンネル絶縁層115は、上下の磁性層116及び114の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された磁化固定層102と、トンネル絶縁層115と、磁化の向きを変化させることが可能な記憶層(磁化自由層)103とにより、TMR(トンネル磁気抵抗効果)素子が構成されている。
そして、上述の各層111〜116と、下地膜110及びトップコート層117により、TMR素子から成る記憶素子101が構成されている。
また、シリコン基板120中に選択用MOSトランジスタ121が形成され、この選択用MOSトランジスタ121の一方の拡散層123上に接続プラグ107が形成されている。この接続プラグ107上に、記憶素子101の下地膜110が接続されている。選択用MOSトランジスタ121のもう一方の拡散層122は、図示しないが、接続プラグを介してセンス線に接続されている。選択用MOSトランジスタのゲート106は、選択信号線と接続されている。
記憶素子101のトップコート層117は、その上のビット線(BL)105に接続されている。
定常状態において、非磁性層113を介した強い反強磁性結合により、強磁性層112の磁化M11と強磁性層114の磁化M12は、ほぼ完全な反平行状態にある。
通常、強磁性層112と強磁性層114とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
そして、トンネル絶縁層115を挟む、記憶層103の強磁性層116の磁化M1の向きと、磁化固定層102の強磁性層114の磁化M12の向きとが、平行状態にあるか反平行状態にあるかによって、これらの層114,115,116から成るTMR素子の抵抗値が変化する。2つの磁化M1,M12が平行状態では抵抗値が低くなり、反平行状態では抵抗値が高くなる。TMR素子(114,115,116)の抵抗値が変化すると、記憶素子101全体の抵抗値も変化する。このことを利用して、情報を記録することや、記録した情報を読み出すことができる。即ち、例えば、抵抗値が低い状態を「0」情報に割り当て、抵抗値が高い状態を「1」情報に割り当てることにより、2値(1ビット)の情報を記録することができる。
なお、磁化固定層102のうち記憶層103側の強磁性層114は、記録した情報を読み出す際に、記憶層103の磁化M1の向きの基準となり参照される強磁性層であるため、参照層とも称される。
メモリセルの情報を書き換えたり、メモリセルに記録した情報を読み出したりするためには、スピン注入電流Izを流す必要がある。このスピン注入電流Izは、記憶素子101及び拡散層123及びビット線105を通過する。
このスピン注入電流Izの極性を変えることにより、記憶素子101を流れるスピン注入電流Izを、上向きから下向きに、或いは下向きから上向きに、変えることができる。
これにより、記憶素子101の記憶層103の磁化M1の向きを変化させて、メモリセルの情報を書き換えることができる。
ところで、記憶素子の記憶層の磁化の向きを反転させるために、記憶素子にスピン注入電流を流すだけでなく、記憶素子の他にバイアス電流磁界を印加するSpRAMの構成が提案されている(特許文献5参照)。
具体的には、例えば図6に示す構成において、ビット線105を通じて記憶素子101にスピン注入電流Izを流すと共に、ビット線105を流れる電流(スピン注入電流Izに等しい)により発生したバイアス電流磁界Hx(図示せず)を、記憶素子101の記憶層103に印加する。
これにより、記憶層103の磁化M1の向きを、効率良く変化させることが可能になる。
以下、スピン注入電流Izを縦軸にして、バイアス電流磁界Hxを横軸にして、メモリセルの状態を表現した状態図を、phase diagramと呼ぶ。なお、スピン注入電流Izや、バイアス電流磁界Hxを発生させるバイアス電流を、パルス電流とする場合には、パルス電流の波高値を用いてphase diagramを作製する。
J.Nahas et al.,IEEE/ISSCC 2004 Visulas Supplement,p.22 特開平10−116490号公報 米国特許出願公開第2003/0072174号明細書 米国特許第5695864号明細書 特開2003−17782号公報 特開2005−277147号公報
図6に示した構成の記憶素子101において、記憶層(磁化自由層)103の磁化Mfree(=M1)に作用するスピントルクの大きさは、ベクトル三重積Mfree×Mfree×Mrefに比例する。ただし、Mrefは、参照層(強磁性層)114の磁化(=M12)である。
初期状態では、記憶層(磁化自由層)103の磁化Mfreeと参照層(強磁性層)114の磁化Mrefとが反平行状態にあるので、最初に作用するスピントルクは非常に小さい。
このようにスピントルクが小さいため、磁化反転電流が大きくなる。
一般的なphase diagramは、ヒステリシス領域と、初期磁化状態に関わらずメモリセルを低抵抗状態即ち0状態にする領域(0状態の領域)と、初期磁化状態に関わらずメモリセルを高抵抗状態即ち1状態にする領域(1状態の領域)と、前述した3領域が混在した不安定動作領域とを含む。
SpRAMが現実的な余裕(動作マージン)を有するメモリとして機能するためには、3つの領域(ヒステリシス領域、0状態の領域、及び1状態の領域)が充分に広く独立して存在している必要がある。
ヒステリシス領域を、双安定動作領域とも呼ぶことができる。また、0状態の領域及び1状態の領域を、単安定動作領域とも呼ぶことができる。
ここで、図6に示した記憶素子101において、測定したphase diagramの一例を、図7に示す。図7は、スピン注入電流Izの電流パルスのパルス幅を1ns(ナノ秒)とした場合である。
この図7に示すphase diagramは、スピン注入電流Izのパルス波高値を縦軸に、バイアス電流磁界Hxのパルス波高値を横軸にして、メモリセルの状態を示した状態図である。
phase diagramにおいては、双安定動作領域(ヒステリシス領域80)と単安定動作領域(0状態の領域81及び1状態の領域82)とが分離されていることにより、安定した動作が可能になる。
図7に示すように、図中右上(第一象限)及び左下(第三象限)の端部に、3つの状態80,81,82が混在した不安定動作領域83が現れている。
このように不安定動作領域83が現れる場合には、この不安定動作領域83にかからないように、磁化反転の動作を行う際のスピン注入電流Iz及びバイアス電流磁界Hxを設定する。
しかしながら、図7に示すphase diagramでは、双安定動作領域80が広範囲に現れているため、スピン注入電流Iz及びバイアス電流磁界Hxを大きくしないと、単安定動作領域81,82にかからない。そのため、前述したように、磁化反転電流を大きくする必要があることがわかる。
上述した問題の解決のために、本発明においては、情報の記録を少ない電流量で安定して行うことができる記憶素子を提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であって、磁化固定層の内部に、もしくは、磁化固定層に対して記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、磁化固定層を構成する強磁性層の磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、磁化領域が、磁化固定層の内部に、層状に形成された構造であり、その磁化領域が磁区で分割されているものである。
本発明の他の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であって、磁化固定層の内部に、もしくは、磁化固定層に対して記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、磁化固定層を構成する強磁性層の磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、磁化領域が、磁化固定層に対して記憶層とは反対の側において、粒子状に分散している構造であるものである。
本発明のさらに他の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であって、磁化固定層の内部に、もしくは、磁化固定層に対して記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、磁化固定層を構成する強磁性層の磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、磁化領域が、磁化固定層に対して記憶層とは反対の側において、層状に形成された構造であり、その磁化領域が磁区で分割されているものである。
上述の各本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して非磁性層を介して磁化固定層が設けられ、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であるので、積層方向に電流を流すことによってスピン注入により記憶層の磁化の向きを変化させて、情報の記録を行うことができる。
そして、磁化固定層の内部に、もしくは、磁化固定層に対して記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成されていることにより、これら複数の磁化領域から、記憶層の磁化に対して向きの異なる2つのスピントルクが作用する。これにより、少ない電流量で記憶層の磁化の向きを反転することができる。また、スピン注入電流のパルス幅によらず、磁化の向きを変化させるスイッチングを安定して行うことが可能になる。
上述の本発明によれば、少ない電流量で記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
これにより、情報の記録に要する電力を低減して、消費電力の少ないメモリを実現することができる。
また、スピン注入電流のパルス幅によらず、スイッチングを安定して行うことが可能になることにより、スピン注入電流のパルス幅に対するマージンが広くなる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子を実現することができる。
また、パルス幅に対するマージンが広くなるので、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができるので、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
即ち、本発明により、安定して動作する記憶容量の大きいメモリを実現することができる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
スピントランスファを使用するメモリ(SpRAM)では、記憶層(磁化自由層)の磁化が熱揺らぎに対して安定になるように、充分に大きな異方性が設けられる。
上述の熱揺らぎに対する記憶層の磁化の安定性の度合い、即ち熱安定性の指標は、一般に、熱安定性パラメーター(Δ)で表すことができる。
Δは、Δ=KuV/kT(Ku:異方性エネルギー、V:記憶層の体積、k:ボルツマン定数、T:絶対温度)で与えられる。
従来のSpRAMでは、磁化固定層を構成する強磁性層を薄く形成しているので、飽和磁界Hsが大きくなる。この飽和磁界Hsは、2J/(Ms・d)で表すことができる。ただし、Jは(複数層の強磁性層が)反強磁性結合した磁化固定層の反強磁性結合の大きさであり、Msは磁化固定層の各強磁性層の飽和磁化である。
飽和磁界Hsが大きいと、記憶層の磁化の向きを反転させるための電流、即ち磁化反転電流を多くする必要がある。
そして、スピントランスファを使用するメモリ(SpRAM)において、熱安定性の指標(熱安定性パラメーター)Δをある程度以上確保することと、磁化反転電流を低減することとを、両立することが要求される。
そこで、本願の発明者等が種々の検討を行った結果、磁化固定層もしくは磁化固定層に対して記憶層とは反対の側に存在する層に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域を形成することにより、磁化反転電流を低減すると共に、充分な熱安定性を得ることができ、安定したメモリを形成することができることを、見出した。
そして、磁化固定層の強磁性層に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域を形成する方法として、その強磁性層中に、粒子状もしくは層状の、積層方向の磁化成分を有する磁性体を挿入することが、有効であることを見出した。
磁化固定層の強磁性層に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、磁化領域を形成することにより、これらの磁化領域から、記憶層に向きの異なる2つのスピントルクが作用する。
これら2つのスピントルクにより、記憶層の磁化の向きを容易に反転させることが可能になるため、少ない電流量で記憶層の磁化の向きを反転することができる。また、スピン注入電流のパルス幅によらず、磁化の向きを変化させるスイッチングを安定して行うことが可能になる。
続いて、本発明の具体的な実施の形態を説明する。
本発明の一実施の形態として、記憶素子の概略構成図(断面図)を、図1に示す。
この記憶素子1は、TMR(トンネル磁気抵抗効果)素子から構成されている。
強磁性層12及び強磁性層14が、非磁性層13を介して配置されていることにより、反強磁性結合している。さらに、強磁性層12は、反強磁性層11と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層11,12,13,14により磁化固定層2が構成される。即ち、磁化固定層2は、2層の強磁性層12,14を有している。
強磁性層16は、その磁化M1の向きが比較的容易に回転するように構成されており、この強磁性層16によって記憶層(磁化自由層)3が構成される。
強磁性層14と強磁性層16との間、即ち磁化固定層2と記憶層(磁化自由層)3との間には、トンネル絶縁層15が形成されている。このトンネル絶縁層15は、上下の磁性層16及び14の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された磁化固定層2と、トンネル絶縁層15と、磁化の向きを変化させることが可能な記憶層(磁化自由層)3とにより、TMR(トンネル磁気抵抗効果)素子が構成されている。
そして、上述の各層11〜16と、下地膜10及びトップコート層17により、TMR素子から成る記憶素子1が構成されている。
非磁性層13を介した強い反強磁性結合により、強磁性層12の磁化と強磁性層14の磁化とは、反平行の向きになっている。
そして、トンネル絶縁層15を挟む、記憶層3の強磁性層16の磁化M1の向きと、磁化固定層2の強磁性層14の磁化の向きとが、平行状態にあるか反平行状態にあるかによって、これらの層14,15,16から成るTMR素子の抵抗値が変化する。2つの磁化が平行状態では抵抗値が低くなり、反平行状態では抵抗値が高くなる。TMR素子(14,15,16)の抵抗値が変化すると、記憶素子1全体の抵抗値も変化する。このことを利用して、情報を記録することや、記録した情報を読み出すことができる。即ち、例えば、抵抗値が低い状態を「0」情報に割り当て、抵抗値が高い状態を「1」情報に割り当てることにより、2値(1ビット)の情報を記録することができる。
なお、磁化固定層2のうち最も記憶層3に近い強磁性層14は、記録した情報を読み出す際に、記憶層3の磁化M1の向きの基準となり参照される強磁性層であるため、参照層とも称される。
メモリセルの情報を書き換えたり、メモリセルに記録した情報を読み出したりするためには、記憶素子1の積層方向にスピン注入電流Izを流す必要がある。
このスピン注入電流Izの極性を変えることにより、記憶素子1を流れるスピン注入電流Izを、上向きから下向きに、或いは下向きから上向きに、変えることができる。
これにより、記憶素子1の記憶層3の磁化M1の向きを変化させて、メモリセルの情報を書き換えることができる。
なお、本実施の形態の記憶素子1も、図6に示した従来の記憶素子101と同様に、シリコン基板に形成した選択用MOSトランジスタに接続して、メモリセルの読み出しを行う構成とすることができる。
また、配線に記憶素子1を接続して、この配線を通じて記憶素子1の積層方向にスピン注入電流Izを流す構成とすることができる。
本実施の形態の記憶素子1においては、特に、磁化固定層2の強磁性層14の内部に、垂直磁気異方性を有する強磁性体21が、粒子状に分布している。
これにより、強磁性層14において、強磁性層14の膜面方向の磁化(図示せず)の他に、積層方向(図1の上下方向)の磁化成分を有する磁化M21a,M21bを生じる。
図中の磁化M21aは上向きとなっており、図中の磁化M21bは下向きとなっており、これらは互いにほぼ逆向きとなっている。
このような上下方向の磁化M21a,M21bは、積層方向に磁界を印加して、印加する磁界の大きさを小さくしていき、最終的に消磁することによって得られる。
上向きの磁化M21aと、下向きの磁化M21bとは、ランダムに現れるが、強磁性層14の内部の粒子状の強磁性体21全体では、磁化の総計が相殺される(ゼロになる)。
このときに、強磁性層12,14,16にも積層方向に磁界が加わる。しかし、これらの強磁性層12,14,16の磁化は、膜面方向の形状異方性や積層方向に働く反磁界によって、膜面方向に強固に固定されているため、積層方向への磁界印加を止めた時点で、膜面方向を向く。
積層方向の磁化成分を有する磁化M21a,M21bを生じることにより、前述した記憶層3の磁化M1とのベクトル三重積Mfree×Mfree×Mrefを、初期状態で大きくすることができる。
従って、強磁性体21の磁化M21a,M21bの直上にある記憶層3の磁化M1の極めて狭い領域に対して、非常に大きいスピントルクが加わる。
記憶層3は、層全体が同じ向きの磁化M1を有しているため、磁区の境界がなく、図1のように1つの大きい矢印で磁化M1を表すことができる。
ここで、記憶層3を細かい領域に分けて考えると、分けた個々の領域でそれぞれ磁化M1を有している。そして、同じ向きの磁化M1を有する多数の領域が集まって、記憶層3が構成されていると解釈することができる。
磁化固定層2の強磁性層14内の強磁性体21によって、互いに逆向きで積層方向の磁化成分を有する磁化M21a,M21bが、記憶層3を構成する個々の領域に作用する。
これにより、記憶層3を構成する細かい領域において、その磁化M1に、図5に示すようなスピントルクが加わる。
図5に示すように、磁化M1に対して、互いに逆向きのスピントルクTa,Tbが作用する。
このスピントルクTa,Tbの作用により、記憶層3を構成する細かい領域のそれぞれで、磁化M1の向きを容易に反転させることができる。
これにより、記憶層3全体においても、その磁化M1の向きを、容易に反転させることができる。
本実施の形態では、磁化固定層2の強磁性層14内に、積層方向の磁化成分を有する磁化M21a,M21bを生じているが、記憶層3の磁化M1の向きの制御は、図6に示した記憶素子101と同様に、スピン注入電流Izの向き(極性)によって行うことができる。
本実施の形態において、記憶素子1を構成する各層の材料には、従来の記憶素子と同様の材料を用いることができる。
反強磁性層11の材料としては、例えばPtMnを用いることができる。
磁化固定層2の強磁性層12,14の材料としては、CoFe等の強磁性材料を用いることができる。
非磁性層13の材料としては、例えば、Ru,Ta,Cr,Cu等を用いることができる。
トンネル絶縁層15の材料としては、例えばMgOを用いることができる。
記憶層3の強磁性層16の材料としては、CoFeB等の強磁性材料を用いることができる。
強磁性層14の内部に分布させる強磁性体21の材料としては、FePt,CoPt,FeTbCo,CoPd,Co−Cr系材料等の強磁性材料を用いることができる。
そして、例えば、強磁性層14、1〜2原子層からなる強磁性材料の層、強磁性層14の順に成膜して、この積層膜を熱処理することにより、強磁性層14の内部に強磁性体21が粒子状に分布した構造を作製することができる。
上述の本実施の形態の記憶素子1の構成によれば、磁化固定層2の強磁性層14の内部に、粒子状の強磁性体21が分布していることにより、強磁性層14の内部に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化M21a,M21bを有する磁化領域が形成されている。これらの磁化領域によって、記憶層3の磁化M1に対して、互いに逆向きの大きいスピントルクTa,Tbを作用させることができる。
これにより、記憶層3の磁化M1の向きを容易に反転させることができるので、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
従って、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
例えば、熱安定性の指標Δ=60である構成の記憶素子1において、スピン注入電流Izのパルス幅を1ns(ナノ秒)と比較的短くしても、0.3mA以下の小さい電流量で磁化反転が可能になる。
これに対して、図6に示した従来の構成の記憶素子101において、熱安定性の指標Δ=60である構成とすると、パルス幅1nsで磁化反転させるためには、2mA以上の電流量が必要となる。
また、本実施の形態の記憶素子1によれば、記憶層3の磁化M1に対して、互いに逆向きの大きいスピントルクTa,Tbを作用させることができるため、スピン注入電流Izのパルス幅によらず、安定してスイッチングを行うことが可能になる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子1を実現することができる。
また、スピン注入電流Izのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
従って、図1に示す記憶素子1から成るメモリセルを多数有するメモリを構成することにより、消費電力が少なく、かつ安定して動作する記憶容量の大きいメモリを実現することができる。
続いて、本発明の他の実施の形態として、記憶素子の概略構成図(断面図)を、図2に示す。
本実施の形態の記憶素子20は、特に、磁化固定層2の強磁性層14に、積層方向(図2の上下方向)の磁化成分を有する強磁性層として、垂直磁化層22が挿入されている構成である。
この垂直磁化層22は、磁区で分割され、それぞれの磁区に、上向きの磁化M22aを有する磁化領域と、下向きの磁化M22bを有する磁化領域とが、交互に形成されて成る。
垂直磁化層22の上下方向の磁化M22a,M22bをそれぞれ有する磁化領域は、積層方向に磁界を印加して、印加する磁界の大きさを小さくしていき、最終的に消磁することによって得られる。
その他の構成は、先の実施の形態の記憶素子1と同様であるので、同一符号を付して、重複説明を省略する。
積層方向の磁化成分を有する磁化M22a,M22bをそれぞれ有する磁化領域が形成されていることにより、前述した記憶層3の磁化M1とのベクトル三重積Mfree×Mfree×Mrefを、初期状態で大きくすることができる。
従って、垂直磁化層22の磁化M22a,M22bの直上にある記憶層3の磁化M1の極めて狭い領域に対して、非常に大きいスピントルクが加わる。
磁化固定層2の強磁性層14内の垂直磁化層22によって、互いに逆向きで積層方向の磁化成分を有する磁化M22a,M22bが、記憶層3を構成する個々の領域に作用する。
これにより、先の実施の形態の記憶素子1と同様に、記憶層3を構成する細かい領域において、その磁化M1に、図5に示すようなスピントルクが加わる。
図5に示すように、磁化M1に対して、互いに逆向きのスピントルクTa,Tbが作用する。
このスピントルクTa,Tbの作用により、記憶層3を構成する細かい領域のそれぞれで、磁化M1の向きを容易に反転させることができる。
これにより、記憶層3全体においても、その磁化M1の向きを、容易に反転させることができる。
本実施の形態でも、磁化固定層2の強磁性層14内に、積層方向の磁化成分を有する磁化M22a,M22bを生じているが、記憶層3の磁化M1の向きの制御は、図6に示した記憶素子101と同様に、スピン注入電流Izの向き(極性)によって行うことができる。
垂直磁化層22の材料としては、FePt,CoPt,FeTbCo,CoPd,Co−Cr系材料等の強磁性材料を用いることができる。
上述の本実施の形態の記憶素子20の構成によれば、磁化固定層2の強磁性層14に、積層方向の磁化成分を有する強磁性層として、垂直磁化層22が挿入され、この垂直磁化層22において、上向きの磁化M22aを有する磁化領域と、下向きの磁化M22bを有する磁化領域とが、即ち、互いに磁化が逆向きの複数の磁化領域が形成されている。
これらの磁化領域によって、先の実施の形態の記憶素子1と同様に、記憶層3の磁化M1に対して、互いに逆向きの大きいスピントルクTa,Tbを作用させることができる。
これにより、記憶層3の磁化M1の向きを容易に反転させることができるので、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
従って、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
また、本実施の形態の記憶素子20によれば、記憶層3の磁化M1に対して、互いに逆向きの大きいスピントルクTa,Tbを作用させることができるため、スピン注入電流Izのパルス幅によらず、安定してスイッチングを行うことが可能になる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子20を実現することができる。
また、スピン注入電流Izのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
従って、図2に示す記憶素子20から成るメモリセルを多数有するメモリを構成することにより、消費電力が少なく、かつ安定して動作する記憶容量の大きいメモリを実現することができる。
続いて、本発明のさらに他の実施の形態として、記憶素子の概略構成図(断面図)を、図3に示す。
本実施の形態の記憶素子30は、特に、磁化固定層2の反強磁性層11の下層に、積層方向の磁化成分を有する強磁性層として、垂直磁化層23が形成されている構成である。
この強磁性層23は、下地層10と反強磁性層11との間に設けられ、磁区で分割されており、それぞれの磁区に、上向きの磁化M23aを有する磁化領域と、下向きの磁化M23bを有する磁化領域とが、交互に形成されて成る。
垂直磁化層23の上下方向の磁化M23a,M23bをそれぞれ有する磁化領域は、積層方向に磁界を印加して、印加する磁界の大きさを小さくしていき、最終的に消磁することによって得られる。
一方、磁化固定層2の強磁性層14には、積層方向の磁化成分を有する磁化領域が形成されていない。
その他の構成は、先の各実施の形態の記憶素子1,20と同様であるので、同一符号を付して、重複説明を省略する。
本実施の形態では、垂直磁化層23が磁化固定層2の反強磁性層11より下層に存在し、記憶層3と垂直磁化層23の間にいくつかの層11〜14が存在しているが、これら間の各層11〜14の厚さの総計が、電子のスピン偏極が保存される距離以内であれば、図1や図2に示した先の各実施の形態の記憶素子1,20と同等の効果を得ることができる。
そして、垂直磁化層23において、積層方向の磁化成分を有する磁化M23a,M23bをそれぞれ有する磁化領域が形成されていることにより、前述した記憶層3の磁化M1とのベクトル三重積Mfree×Mfree×Mrefを、初期状態で大きくすることができる。
従って、垂直磁化層23の磁化M23a,M23bの直上にある記憶層3の磁化M1の極めて狭い領域に対して、非常に大きいスピントルクが加わる。
磁化固定層2の下方の垂直磁化層23によって、互いに逆向きで積層方向の磁化成分を有する磁化M23a,M23bが、記憶層3を構成する個々の領域に作用する。
これにより、先の実施の形態の記憶素子1と同様に、記憶層3を構成する細かい領域において、その磁化M1に、図5に示すようなスピントルクが加わる。
図5に示すように、磁化M1に対して、互いに逆向きのスピントルクTa,Tbが作用する。
このスピントルクTa,Tbの作用により、記憶層3を構成する細かい領域のそれぞれで、磁化M1の向きを容易に反転させることができる。
これにより、記憶層3全体においても、その磁化M1の向きを、容易に反転させることができる。
本実施の形態でも、記憶層3の磁化M1の向きの制御は、図6に示した記憶素子101と同様に、スピン注入電流Izの向き(極性)によって行うことができる。
垂直磁化層23の材料としては、FePt,CoPt,FeTbCo,CoPd,Co−Cr系材料等の強磁性材料を用いることができる。
上述の本実施の形態の記憶素子30の構成によれば、磁化固定層2より下方の、磁化固定層2(反強磁性層11)と下地膜10との間に、積層方向の磁化成分を有する強磁性層として、垂直磁化層23が形成され、この垂直磁化層23において、上向きの磁化M23aを有する磁化領域と、下向きの磁化M23bを有する磁化領域とが、即ち、互いに磁化が逆向きの複数の磁化領域が形成されている。
これらの磁化領域によって、先の各実施の形態の記憶素子1,20と同様に、記憶層3の磁化M1に対して、互いに逆向きの大きいスピントルクTa,Tbを作用させることができる。
これにより、記憶層3の磁化M1の向きを容易に反転させることができるので、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
従って、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
また、本実施の形態の記憶素子30によれば、記憶層3の磁化M1に対して、互いに逆向きの大きいスピントルクTa,Tbを作用させることができるため、スピン注入電流Izのパルス幅によらず、安定してスイッチングを行うことが可能になる。
これにより、情報の記録を安定して行うことができ、高い信頼性を有する記憶素子30を実現することができる。
また、スピン注入電流Izのパルス幅に対するマージンが広くなるため、メモリセル毎の特性に若干のばらつきがあっても安定して動作させることができ、メモリセルの数の多い大容量メモリでも安定して動作させることが可能になる。
従って、図3に示す記憶素子30から成るメモリセルを多数有するメモリを構成することにより、消費電力が少なく、かつ安定して動作する記憶容量の大きいメモリを実現することができる。
なお、上述の各実施の形態では、磁化固定層2の強磁性層の磁化の向きを反強磁性層11で固定しているが、本発明は、反強磁性層を設けないで磁化固定層の磁化の向きが固定された構成や、硬磁性層と強磁性層とを積層させることにより磁化固定層の磁化の向きが固定された構成も可能である。
このうち、図3に示した実施の形態の構成を変形して、反強磁性層を設けないで磁化固定層の磁化の向きが固定された構成とした場合を、次に示す。
続いて、本発明のさらに別の実施の形態として、記憶素子の概略構成図(断面図)を、図4に示す。
図4に示す記憶素子40は、図3に示した記憶素子30から、反強磁性層11を除いた構成であり、磁化固定層2の下層の強磁性層12と、下地膜10との間に、垂直磁化層23を設けている。
この記憶素子40も、図3に示した記憶素子30と同様の効果を有する。
なお、図3及び図4に示した記憶素子30,40の構成に対して、垂直磁化層23の代わりに、図1に示した記憶素子1と同様の粒子状の強磁性体21を設けることも可能であり、本発明はそのような構成も含む。
上述の各実施の形態では、上向きの磁化M21a,M22a,M23a及び下向きの磁化M21b,M22b,M23b、即ち記憶素子1の各層の積層方向(膜面方向に垂直な方向)の磁化を有する磁化領域をそれぞれ形成していたが、膜面方向に対して斜めの磁化を有する磁化領域を形成しても良い。この場合、磁化の向きを斜め上向きと斜め下向きとして、積層方向の磁化成分が上向きと下向きの逆向きになるようにする。
上述の各実施の形態では、磁化固定層2を記憶層3より下層に形成しているので、強磁性層14の内部の積層方向の磁化成分を有する磁化領域が、記憶層3よりも下層側に配置されている。
これに対して、磁化固定層を記憶層より上層に形成して、磁化領域を記憶層よりも上層側(磁化固定層の記憶層とは反対の側)に配置した構成としても良い。
また、記憶層の上下にそれぞれ磁化固定層を形成して、両方又は一方の磁化固定層において、磁化領域を記憶層とは反対の側に配置した構成としても良い。
上述の各実施の形態では、非磁性層13を介した2層の強磁性層12,14から磁化固定層2が構成されているが、本発明では、単層又は3層以上の強磁性層により磁化固定層を構成しても良い。そして、磁化固定層の、単層の強磁性層の内部、もしくは、3層以上のうちの1層以上の強磁性層の内部に、積層方向の磁化成分を有する磁化領域を形成すれば良い。
上述の各実施の形態では、記憶層3を単層の強磁性層16により構成しているが、本発明では、記憶層を、強磁性結合或いは反強磁性結合した、複数層の強磁性層により構成しても良い。複数層の強磁性層が非磁性層を介して積層した構成や、複数層の強磁性層が直接積層した構成(この構成の場合、隣接する強磁性層は材料又は組成が異なる)が考えられる。
なお、本発明では、上述した各実施の形態のトンネル絶縁層15の代わりに、非磁性の中間層を設けて、GMR素子構造とすることも可能である。
上述した各実施の形態のように、TMR素子構造とした方が、大きいMR比を確保することができる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態の記憶素子の概略構成図(断面図)である。 本発明の他の実施の形態の記憶素子の概略構成図(断面図)である。 本発明のさらに他の実施の形態の記憶素子の概略構成図(断面図)である。 本発明のさらに別の実施の形態の記憶素子の概略構成図(断面図)である。 図1〜図4の記憶層の磁化に加わるスピントルクを示す図である。 従来のスピントランスファを利用するメモリのメモリセルの模式的断面図である。 図6の記憶素子のphase diagramである。
符号の説明
1,20,30,40 記憶素子、2 磁化固定層、3 記憶層(磁化自由層)、10 下地膜、11 反強磁性層、12,14,16 強磁性層、13 非磁性層、15 トンネル絶縁層、21 強磁性体、22,23 垂直磁化層

Claims (3)

  1. 情報を磁性体の磁化状態により保持する記憶層と、
    前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、
    積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
    前記磁化固定層の内部に、もしくは、前記磁化固定層に対して前記記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、
    前記磁化固定層を構成する強磁性層の前記磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、
    前記磁化領域が、前記磁化固定層の内部に、層状に形成された構造であり、その磁化領域が磁区で分割されている
    記憶素子。
  2. 情報を磁性体の磁化状態により保持する記憶層と、
    前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、
    積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
    前記磁化固定層の内部に、もしくは、前記磁化固定層に対して前記記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、
    前記磁化固定層を構成する強磁性層の前記磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、
    前記磁化領域が、前記磁化固定層に対して前記記憶層とは反対の側において、粒子状に分散している構造である
    記憶素子。
  3. 情報を磁性体の磁化状態により保持する記憶層と、
    前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、
    積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
    前記磁化固定層の内部に、もしくは、前記磁化固定層に対して前記記憶層とは反対の側に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、複数の磁化領域が形成され、
    前記磁化固定層を構成する強磁性層の前記磁化領域以外の領域は、膜面方向であり、かつ一軸異方性を持つ磁化を有し、
    前記磁化領域が、前記磁化固定層に対して前記記憶層とは反対の側において、層状に形成された構造であり、その磁化領域が磁区で分割されている
    記憶素子。
JP2007010549A 2007-01-19 2007-01-19 記憶素子 Active JP4380707B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007010549A JP4380707B2 (ja) 2007-01-19 2007-01-19 記憶素子
US12/013,895 US7633796B2 (en) 2007-01-19 2008-01-14 Storage element and memory
CN2008100041491A CN101226769B (zh) 2007-01-19 2008-01-18 存储元件和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010549A JP4380707B2 (ja) 2007-01-19 2007-01-19 記憶素子

Publications (2)

Publication Number Publication Date
JP2008177421A JP2008177421A (ja) 2008-07-31
JP4380707B2 true JP4380707B2 (ja) 2009-12-09

Family

ID=39667778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010549A Active JP4380707B2 (ja) 2007-01-19 2007-01-19 記憶素子

Country Status (3)

Country Link
US (1) US7633796B2 (ja)
JP (1) JP4380707B2 (ja)
CN (1) CN101226769B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
ATE544153T1 (de) * 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
US9099181B2 (en) * 2009-08-19 2015-08-04 Grandis, Inc. Non-volatile static ram cell circuit and timing method
JP5644198B2 (ja) * 2010-06-15 2014-12-24 ソニー株式会社 記憶装置
JP2012014787A (ja) * 2010-06-30 2012-01-19 Sony Corp 記憶装置
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012059878A (ja) * 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
US8570691B2 (en) 2011-04-07 2013-10-29 HGST Netherlands B.V. TMR sensor film using a tantalum insertion layer and systems thereof
EP2575135B1 (en) * 2011-09-28 2015-08-05 Crocus Technology S.A. Magnetic random access memory (MRAM) cell and method for reading the MRAM cell using a self-referenced read operation
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
JP6426330B1 (ja) * 2017-02-27 2018-11-21 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP2020155547A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 磁気記憶装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920500A (en) 1996-08-23 1999-07-06 Motorola, Inc. Magnetic random access memory having stacked memory cells and fabrication method therefor
JPH11316919A (ja) * 1998-04-30 1999-11-16 Hitachi Ltd スピントンネル磁気抵抗効果型磁気ヘッド
JP3559722B2 (ja) 1999-04-16 2004-09-02 キヤノン株式会社 磁気抵抗素子、固体メモリ
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
JP2002329905A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Cpp構造磁気抵抗効果素子およびその製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
JP4143020B2 (ja) 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP2005277147A (ja) 2004-03-25 2005-10-06 Tohoku Univ 磁気記録素子の記録方法及び磁気記録素子アレイ
JP2006049436A (ja) 2004-08-02 2006-02-16 Sony Corp 記憶素子及びメモリ
JP4575181B2 (ja) * 2005-01-28 2010-11-04 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
JP2006295000A (ja) 2005-04-13 2006-10-26 Sony Corp 記憶素子及びメモリ
JP4900647B2 (ja) 2005-10-05 2012-03-21 日本電気株式会社 磁気ランダムアクセスメモリ
JP2008117930A (ja) 2006-11-02 2008-05-22 Sony Corp 記憶素子、メモリ
US7826182B2 (en) * 2007-07-23 2010-11-02 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with CoFeGe ferromagnetic layers

Also Published As

Publication number Publication date
US20080180992A1 (en) 2008-07-31
CN101226769A (zh) 2008-07-23
US7633796B2 (en) 2009-12-15
JP2008177421A (ja) 2008-07-31
CN101226769B (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
JP4380707B2 (ja) 記憶素子
JP4682585B2 (ja) 記憶素子及びメモリ
JP5062538B2 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP4518049B2 (ja) 記憶装置
US7529122B2 (en) Storage element and memory
JP7267623B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP4543901B2 (ja) メモリ
JP2006237329A (ja) 磁気記憶装置及び磁気記憶装置の書き込み方法
JP4438806B2 (ja) メモリ
JP2005310829A (ja) 磁気メモリ及びその記録方法
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
US8565011B2 (en) Method of initializing magnetic memory element
JP4765248B2 (ja) 磁気メモリ
JP2012054439A (ja) 記憶素子及び記憶装置
JP4670326B2 (ja) メモリ
JP2008211059A (ja) 記憶素子、メモリ
JP4631267B2 (ja) 磁気記憶素子及び磁気メモリ
JP2008084950A (ja) 記憶素子、メモリ
JP4626149B2 (ja) 磁気メモリの初期化方法
WO2013080437A1 (ja) 記憶素子、記憶装置
JP2005129801A (ja) 磁気記憶素子及び磁気メモリ
JP2008205186A (ja) 記憶素子、メモリ
JP2010021584A (ja) 記憶素子、メモリ
JP2005135495A (ja) 磁気メモリの記録方法
JP2005142299A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4380707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250