JP2005142299A - 磁気メモリ - Google Patents

磁気メモリ Download PDF

Info

Publication number
JP2005142299A
JP2005142299A JP2003375984A JP2003375984A JP2005142299A JP 2005142299 A JP2005142299 A JP 2005142299A JP 2003375984 A JP2003375984 A JP 2003375984A JP 2003375984 A JP2003375984 A JP 2003375984A JP 2005142299 A JP2005142299 A JP 2005142299A
Authority
JP
Japan
Prior art keywords
magnetization
magnetic
magnetic field
layer
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003375984A
Other languages
English (en)
Inventor
Minoru Igarashi
実 五十嵐
Kazuhiro Bessho
和宏 別所
Keitaro Endo
敬太郎 遠藤
Yutaka Higo
豊 肥後
Masakatsu Hosomi
政功 細見
Hiroshi Kano
博司 鹿野
Shinya Kubo
真也 窪
Tetsuya Mizuguchi
徹也 水口
Kosuke Narisawa
浩亮 成沢
Kazuhiro Oba
和博 大場
Hiroyuki Omori
広之 大森
Takeshi Sone
威之 曽根
Naomi Yamada
直美 山田
Tetsuya Yamamoto
哲也 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003375984A priority Critical patent/JP2005142299A/ja
Publication of JP2005142299A publication Critical patent/JP2005142299A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 磁気記憶素子への記録の選択性を向上して、目的の素子に確実に記録を行うことができ、信頼性の高い磁気メモリを提供する。
【解決手段】 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成る磁気記憶素子1と、互いに交差する第1の配線5と第2の配線6とを備え、第1の配線5と第2の配線6とが交差する交点付近に、それぞれ磁気記憶素子1が配置されて成り、磁気記憶素子1の磁化容易軸60の方向及び第1の配線5がなす角度θと、磁気記憶素子1の磁化容易軸60の方向及び第2の配線6がなす角度(α−θ)とが、異なる角度である磁気メモリを構成する。
【選択図】 図2

Description

本発明は、磁気メモリに関するものであり、特に不揮発性メモリに用いて好適なものである。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のDRAMが広く使用されている。
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたFRAM(Ferro electric Random Access Memory )等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、FRAMにおいては、書き換え可能回数が1012〜1014と有限であるため、完全にSRAMやDRAMを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ(MRAM;Magnetic Random Access Memory )である(例えば、非特許文献1参照)。
初期のMRAMは、AMR(anisotropic magnetoresistive)効果や、GMR(Giant magnetoresistance)効果等を利用した、スピンバルブをベースにした構成であった(非特許文献2及び非特許文献3参照)。
しかし、これらの構成では、負荷のメモリセル抵抗が10〜100Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
そこで、TMR(Tunnel Magnetoresistance)効果を利用した構成のMRAMが提案されている。
当初は、室温における抵抗変化率が1〜2%しかなかったが(非特許文献4参照)、近年では20%近くの抵抗変化率が得られるようになり(非特許文献5参照)、TMR効果を利用したMRAMに注目が集まるようになってきている。
MRAMでは、マトリクス状に配列されたTMR効果型の記憶素子を有するとともに、その素子群のうち特定の素子に情報を記録するために、素子群を縦横に横切るワード書き込み線とビット書き込み線を有しており、その交差領域に位置する記憶素子のみに、選択的に情報の記録(書き込み)を行うように構成されている。
そして、記憶素子に情報の記録を行う方法には、アステロイド特性を利用した方法(例えば、特許文献1参照)とスイッチング特性を利用した方法(例えば、特許文献2参照)がある。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。
ここで、スイッチング特性を利用したMRAMの模式的断面図を図6に示す。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオード又はMOSトランジスタ等を用いることができるが、図6に示す構成はMOSトランジスタを用いている。
まず、MRAMのメモリセルを構成する磁気記憶素子101の構成を説明する。
第1の磁化固定層112及び第2の磁化固定層114の2層の磁性層は、非磁性層113を介して配置されていることにより、反強磁性結合している。さらに、第1の磁化固定層112は、反強磁性層111と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層111,112,113,114により固定層102が構成される。
第1の記憶層116及び第2の記憶層118の2層の磁性層は、非磁性層117を介して配置されていることにより、反強磁性結合している。これら第1の記憶層116及び第2の記憶層118は、それぞれの磁化M1,M2の向きが比較的容易に回転するように構成される。そして、これら3層116,117,118により記憶層(自由層)103が構成される。
第2の磁化固定層114と第1の記憶層116との間、即ち固定層102と記憶層(自由層)103との間には、トンネル絶縁層115が形成されている。このトンネル絶縁層115は、上下の磁性層116及び114の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層102と、トンネル絶縁層115と、磁化の向きを変化させることが可能な記憶層(自由層)103とにより、TMR(Tunneling Magnetoresistance )素子が構成されている。
そして、上述の各層111〜118と、下地膜110及びトップコート膜119により、TMR素子から成る磁気記憶素子101が構成されている。
また、シリコン基板130中に選択用MOSトランジスタ131が形成され、この選択用MOSトランジスタ131の一方の拡散層133上に接続プラグ108を介して、引き出し電極109が形成されている。この引き出し電極109上に、磁気記憶素子101の下地膜110が接続されている。選択用MOSトランジスタ131のもう一方の拡散層132は、図示しないが、接続プラグを介してセンス線に接続されている。選択用MOSトランジスタのゲート130は、選択信号線と接続されている。
磁気記憶素子101のトップコート膜119は、その上のビット線(BL)106に接続されている。また、磁気記憶素子101の下方には絶縁膜を介して、書き込みワード線(WL)105が配置されている。
定常状態において、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とは、概ね反平行状態(向きが正反対の状態)にある。同様に、非磁性層113を介した強い反強磁性結合により、第1の磁化固定層112の磁化M11と第2の磁化固定層114の磁化M12とは、ほぼ完全な反平行状態にある。
通常、第1の磁化固定層112と第2の磁化固定層114とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
また、図6のMRAMを直上より見た模式的平面図を図7に示す。
磁気記憶素子101は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸60があり、楕円の短軸方向に磁化困難軸61があり、これら磁化容易軸60と磁化困難軸61とが直交している。
また、ビット線106及びワード線105は、格子状に配置され、両者のなす角度αは一定(図7ではほぼ直交している)である。磁気記憶素子101は、その磁化容易軸60がワード線105に対して傾斜角度θ(0<θ<90°)を有するように、ワード線105及びビット線106の交点に配置されている。
この構成のメモリセルにおいて、磁気記憶素子101の記憶層103に情報を記録する際には、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きを反転させるために、ビット線106及びワード線105に、それぞれ、ビット電流Ib及びワード線電流Iwを流す。ビット線電流Ib及びワード線電流Iwは、それぞれ、ビット線電流磁界Hb及びワード線電流磁界Hwを誘起する。ワード線電流磁界Hwとビット線電流磁界Hbの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
そして、電流磁界Hb,Hwの印加によって、第1の記憶層116の磁化M1の向き及び第2の記憶層118の磁化M2の向きを変えることにより、記憶層103に情報(例えば、情報”1”又は情報”0”)を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
ここで、図6に示した構成の磁気記憶素子101の磁化容易軸方向に外部磁界Hが印加されたときの磁化曲線の例を図8に示す。
第1の記憶層116の磁化M1と第2の記憶層118の磁化M2の合成磁化Mの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Hsfである。外部磁界Hがこのスピンフロッピング磁界Hsf以下ならば、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2が、常に反平行状態(↑↓)を保つ。
外部磁界HがHsfを超えると、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2が、交差磁化状態をとって外部磁界Hに拮抗する。ただし、二つの磁化M1,M2がなす角度は180度以下である。この状態から外部磁界Hを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Hsatである。外部磁界Hが飽和磁界Hsatを超えると、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2は平行状態(↑↑)となる。一旦、飽和磁界Hsat以上の外部磁界Hを印加してしまうと、記憶層103は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。
続いて、図6のMRAMの磁気記憶素子101において、外部磁界Hとしてワード線電流磁界Hwとビット線電流磁界Hbを印加したとき、記憶層103の第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きの変化を説明する。
外部磁界Hを印加することにより、図8に示したように、記憶層103の第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きが変化するが、外部磁界Hを印加する前の状態と、外部磁界Hを取り去った後の状態との関係により、3種類の動作に大別することができる。
まず、外部磁界Hの印加の前の状態と、外部磁界Hを取り去った後の状態とで、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2の向きが反転する(2つの磁化M1,M2の向きが入れ替わり、交番的に変化する)動作がある。以下、このような動作を、Toggle動作と呼ぶ。
また、外部磁界Hの印加の前の状態と、外部磁界Hを取り去った後の状態とで、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2の向きが同じ向きになる(2つの磁化M1,M2の向きが入れ替わらない)動作がある。以下、このような動作を、No switching動作と呼ぶ。
さらにまた、外部磁界Hの印加の前の状態に係わらず、外部磁界Hを取り去った後の状態では、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Hを印加している間に、2層の磁化M1,M2が同じ向き(平行)になってしまい、外部磁界Hを印加する前の反平行状態の記憶が失われるため、外部磁界Hを除去した後の状態では、2層の磁化M1,M2が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Direct動作と呼ぶ。
次に、3種類の動作のそれぞれにおいて、ワード線電流Iw及びビット線電流Ibの電流パルスと、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きの時間変化と、磁化M1,M2の変化に伴う磁気記憶素子101のTMR素子の電気抵抗Rの時間変化を示す。
まず、Toggle動作における、電流パルス、各記憶層の磁化の向きの時間変化、TMR素子の電気抵抗の時間変化の一例を、図9に示す。
図9では、1ビットの記録を行うサイクルにおいて、時間原点を時刻T0として、時刻T1,T2,T3,T4と時刻が経過して、最後に定常状態に戻るまでの磁化M1,M2の向き及びTMR素子の電気抵抗Rの変化を示している。以下、他の動作の場合の図でも同様である。
ワード線電流Iwのパルスは、時間原点T0からある時間経過した時刻T1に立ち上がり、時刻T3に立ち下がる。ビット線電流Ibのパルスは、ワード線電流Iwのパルスより遅れて、時刻T2に立ち上がり、時刻T4に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Hw,Hbの合成磁界を回転磁界として、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きを回転させることができる。
TMR素子の電気抵抗Rは、第1の記憶層116の磁化M1と第2の磁化固定層114の磁化M12の向きが等しい場合に、低抵抗(これを例えば情報”0”とする)となり、第1の記憶層116の磁化M1と第2の磁化固定層114の磁化M12の向きが反平行である場合に、高抵抗(これを例えば情報”1”とする)となる。
まず、時刻T0において、第1の記憶層116の磁化M1と第2の記憶層114の磁化M2は、反平行状態をとっており、二つの磁化M1,M2の向きがなす角度は180度となっている。
時刻T1から時刻T2までの間に、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とがなす角度が180度以下になる。
時刻T2から時刻T3までの間には、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とがなす角度が鋭角(90度以下)になる。
時刻T3以降で第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とがスピンフロップし、時刻T4を過ぎて再び反平行状態に戻る。このとき、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2は、それぞれ初期状態に対して向きが逆転している。
次に、No switching動作における、電流パルス、各記憶層の磁化の向きの時間変化、TMR素子の電気抵抗の時間変化の一例を、図10に示す。
この例では、ワード線電流Iwのパルスを図9とは逆の向きにしている。ビット線電流Ibのパルスは図9と同じである。
ワード線電流Iwのパルスは、時間原点の時刻T0からある時間経過した時刻T1に立ち上がり、時刻T3に立ち下がる。ビット線電流Ibのパルスは、ワード線電流Iwのパルスより遅れて、時刻T2に立ち上がり、時刻T4に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Hw,Hbの合成磁界を回転磁界として、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きを回転させることができる。
まず、時刻T0において、第1の記憶層116の磁化M1と第2の記憶層114の磁化M2は、反平行状態をとっており、二つの磁化M1,M2の向きがなす角度は180度となっている。
時刻T1から時刻T2までの間に、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とがなす角度が180度以下になる。
この場合は、時刻T2から時刻T3までの間で、ワード線電流磁界Hw及びビット線電流磁界Hbにより形成される回転磁界の向きが、磁気記憶素子101の磁化容易軸の方向(正方向または負方向のいずれか)を向かないので、スピンフロッピングが起こらない。 その結果、時刻T4以降では、磁化状態は初期状態に対して変化しない。
次に、Direct動作における、電流パルス、各記憶層の磁化の向きの時間変化、TMR素子の電気抵抗の時間変化の例を、図11及び図12にそれぞれ示す。
図11に示す例では、電流パルスをいずれも図9と同じ向きにしている。一方、図12に示す例では、電流パルスをいずれも図9とは逆の向きにしている。
図11及び図12において、ワード線電流Iwのパルスは、時間原点の時刻T0からある時間経過した時刻T1に立ち上がり、時刻T3に立ち下がる。ビット線電流Ibのパルスは、ワード線電流Iwのパルスより遅れて、時刻T2に立ち上がり、時刻T4に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Hw,Hbの合成磁界を回転磁界として、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きを回転させることができる。
まず、時刻T0において、第1の記憶層116の磁化M1と第2の記憶層114の磁化M2は、反平行状態をとっており、二つの磁化M1,M2の向きがなす角度は180度となっている。
時刻T1から時刻T2までの間に、スピンフロッピングが起こり、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2がなす角度は90度以下になる。
時刻T2から時刻T3までの間に、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Hw及びビット線電流磁界Hbにより形成される回転磁界の向きとほぼ等しくなる。
時刻T3以降では、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。
続いて、ワード線電流磁界Hw及びビット線電流磁界Hbの各振幅・向きを変化させたときに、3種類の磁化回転動作のそれぞれの発生状況を表す磁化回転モード図を、図13に示す。
図13に示すように、ビット線電流磁界Hb及びワード線電流磁界Hwの合成磁界がスピンフロッピング磁界Hsf以下ならば、その領域は全てNo switching動作の領域81である。ビット線電流磁界Hb及びワード線電流磁界Hwの合成磁界が磁化容易軸方向以外になる、第二象限及び第四象限も、概ねNo switching動作の領域81である。
一方、ビット線電流磁界Hb及びワード線電流磁界Hwの合成磁界が飽和磁界Hsatを超えたところは、Direct動作の領域82となることが多い。
そして、ビット線電流磁界Hb及びワード線電流磁界Hwの合成磁界がスピンフロッピング磁界Hsf以上飽和磁界Hsat未満であり、かつ、第一象限及び第三象限に属する範囲は、Toggle動作の領域80となることが期待できる。
なお、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2のなす2つの安定状態(↑↓及び↓↑)に非対称性がある場合は、Toggle動作の領域80とNo switching動作の領域81の境界に、Direct動作の領域が現れることがある。
マトリクス状に配列されたメモリセル群において、ワード線とビット線の交点に配置された特定のメモリセルのみを選択的に磁化反転させるには、選択されたメモリセルが所属するワード線及びビット線に電流を流す。
このとき、選択されたメモリセルに印加される合成磁界が、Toggle動作の領域80又はDirect動作の領域82の範囲内に含まれている必要がある。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、No switching動作の領域81の範囲に含まれていることが必要である。
Wang et al.,IEEE Trans.Magn.,1997,Vol.33,p.4498 J.M.Daughton,Thin Solid Films,1992,vol.216,p.162-168 D.D.Tang et al.,IEDMTechnical Digest,1997,p.995-997 R.Meservey et al.,PysicsReports,1994,vol.238,p.214-217 T.Miyazaki et al.,J.Magnetism& Magnetic Material,1995,vol.139,L231 特開平10−116490号公報 米国特許出願公開第2003/0072174号明細書
上述したように、スイッチング特性を利用したMRAMの従来の構成においては、記憶層103として2層以上の強磁性層を用いて、ビット情報の記録を行っている。
上述したスイッチング特性を利用したMRAMの従来の構成では、ワード線105とビット線106のなす角度αはおおむね90°であり、磁化容易軸60の傾斜角度θは45°方向を向くように配置される。即ち、磁化容易軸60方向が、ワード線105となす角度と、ビット線106となす角度とが共に45°で等しくなるように配置される。
これは、ワード線105が誘起する電流磁界Hw及びビット線106が誘起する電流磁界Hbはベクトル量であるため、これら電流磁界Hw及びHbの磁化困難軸61方向の成分と磁化容易軸60方向の成分とが等しくなるようにするためである。
しかしながら、ワード線電流のパルスとビット線電流のパルスがそれぞれ磁気記憶素子に印加されるタイミングが同じでないとき(例えば、図9に示したToggle動作の場合)には、反平行磁化状態から交差磁化状態に遷移するのに必要なスピンフロッピング磁界Hsfの大きさと、交差磁化状態からToggle動作(最初の反平行磁化状態↑↓とは逆の反平行磁化状態↓↑)するのに必要な磁界の大きさとが異なる。
このため、図13に示したと同様の磁化回転モード図において、Toggle動作の領域80が、ワード線電流磁界Hwの軸或いはビット線電流磁界Hbの軸のどちらか一方の軸に、より接近するという問題点があった。
マトリクス状に配置された多数の磁気記憶素子から、特定のメモリセルの磁気記憶素子を選択して記録するためには、Toggle動作の領域がワード線電流磁界軸及びビット線電流磁界軸の両方からそれぞれ適切な距離だけ離れていることが望ましい。
そして、ワード線電流磁界の軸或いはビット線電流磁界の軸のどちらか一方の軸に、Toggle動作の領域が接近し過ぎていると、選択していないメモリセルの記憶層の磁化が反転する問題を生じる。
上述した問題の解決のために、本発明においては、磁気記憶素子への記録の選択性を向上して、目的の素子に確実に記録を行うことができ、信頼性の高い磁気メモリを提供するものである。
本発明の磁気メモリは、情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成る磁気記憶素子と、互いに交差する第1の配線と第2の配線とを備え、第1の配線と第2の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成り、磁気記憶素子の磁化容易軸の方向及び第1の配線がなす第1の角度と、この磁化容易軸の方向及び第2の配線がなす第2の角度とが、異なる角度であるものである。
上述の本発明の磁気メモリの構成によれば、情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成る磁気記憶素子と、互いに交差する第1の配線と第2の配線とを備え、第1の配線と第2の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成ることにより、第1の配線や第2の配線に電流を流すことにより磁気記憶素子に磁場(電流磁場)を印加することが可能であり、この磁場により記憶層の各磁性層の磁化の向きを変化させて情報を記録することが可能である。
そして、特に、磁気記憶素子の磁化容易軸の方向及び第1の配線がなす第1の角度と、この磁化容易軸の方向及び第2の配線がなす第2の角度とが、異なる角度であることにより、第1の配線からの電流磁界と第2の配線からの電流磁界について、磁気記憶素子の磁化容易軸方向の成分と磁気記憶素子の磁化困難軸方向の成分との割合を、第1の角度及び第2の角度が等しい構成であった従来の構成から変更することが可能になる。
これにより、第1の配線の電流パルスと第2の配線の電流パルスのタイミングが異なる場合でも、磁気記憶素子の記憶層を構成する各磁性層の磁化を反転する動作(前述のToggle動作)の領域を、磁化回転モード図の各電流磁界軸からある程度離す、即ち第1の配線からの電流磁界及び第2の配線からの電流磁界が共にある程度以上の磁界である領域とすることが可能になる。
このため、小さい電流磁界で記憶層の各磁性層の磁化の向きが反転することによって選択していないメモリセルでも記憶層の各磁性層の磁化の向きが反転してしまうことを回避することが可能になり、メモリセルの選択性を向上することができる。
上述の本発明によれば、磁気記憶素子の記憶層を構成する各磁性層の磁化を反転する動作(前述のToggle動作)の領域を、磁化回転モード図の各電流磁界軸からある程度離す、即ち第1の配線からの電流磁界及び第2の配線からの電流磁界が共にある程度以上の磁界である領域とすることが可能になる。
このため、情報を記録する際のメモリセルの選択性を向上することができる。
これにより、磁気メモリの製造歩留まりを向上することができると共に、高い信頼性でビット情報の記録(書き込み)及び読み出しを行うことができる。
そして、メモリセルを構成する磁気記憶素子が微細化されるに従って、保磁力が大きくなる等の要因により、アステロイド特性を利用した磁気メモリやスイッチング特性を利用した磁気メモリにおいて、情報を記録する際のメモリセルの選択性を確保することが難しくなる傾向がある。
これに対して、本発明によれば、情報を記録する際のメモリセルの選択性を向上することができるため、磁気記憶素子を微細化してもメモリセルの選択性を確保することが可能になり、磁気記憶素子を微細化することによって磁気メモリの小型化や記憶容量の増大を図ることが容易に可能になる。
従って、本発明により、容易に高い信頼性を有する磁気メモリを実現することが可能になり、また、容易に磁気メモリの小型化や大容量化を図ることができる。
本発明の一実施の形態として、スイッチング特性を利用したMRAMの概略構成図(模式的断面図)を図1に示す。
本実施の形態においても、図6に示した従来の構成と同様に、メモリセルの読み出しのために選択用MOSトランジスタを用いている。
まず、MRAMのメモリセルを構成する磁気記憶素子1の構成を説明する。
第1の磁化固定層12及び第2の磁化固定層14の2層の磁性層は、非磁性層13を介して配置されていることにより、反強磁性結合している。さらに、第1の磁化固定層12は、反強磁性層11と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層11,12,13,14により固定層2が構成される。
第1の記憶層16及び第2の記憶層18の2層の磁性層は、非磁性層17を介して配置されていることにより、反強磁性結合している。これら第1の記憶層16及び第2の記憶層18は、それぞれの磁化M1,M2の向きが比較的容易に回転するように構成される。そして、これら3層16,17,18により記憶層(自由層)3が構成される。
第2の磁化固定層14と第1の記憶層16との間、即ち固定層2と記憶層(自由層)3との間には、トンネル絶縁層15が形成されている。このトンネル絶縁層15は、上下の磁性層16及び14の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層2と、トンネル絶縁層15と、磁化の向きを変化させることが可能な記憶層(自由層)3とにより、TMR(Tunneling Magnetoresistance )素子が構成されている。
第2の記憶層18の上には、トップコート膜19が形成されている。このトップコート膜19は、磁気記憶素子1と接続された配線(ビット線)6との相互拡散防止、接触抵抗の低減及び第2の記憶層18の酸化防止という役割がある。
反強磁性層11の下には、下地膜10が形成されている。この下地膜10は、上方に積層される層の結晶性を高める作用がある。
第1及び第2の磁化固定層12及び14と、第1及び第2の記憶層16及び18とには、例えば、ニッケルまたは鉄またはコバルト、或いはこれらの合金を主成分とする強磁性体が用いられる。
非磁性層13,17の材料としては、例えば、タンタル、クロム、ルテニウム等が使用できる。
反強磁性層11の材料としては、例えば、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
下地膜10には、例えば、クロム、タンタル等を使用できる。
トップコート膜19には、例えば、銅、タンタル、TiN等の材料が使用できる。
これらの磁性層12,14,16,18及び導体膜10,13,17,19は、主にスパッタリング法により形成される。
トンネル絶縁層15は、スパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることができる。
そして、上述の各層11〜18と、下地膜10及びトップコート膜19により、TMR素子から成る磁気記憶素子1が構成されている。
また、シリコン基板30中に選択用MOSトランジスタ31が形成され、この選択用MOSトランジスタ31の一方の拡散層33上に接続プラグ8を介して、引き出し電極9が形成されている。この引き出し電極9上に、磁気記憶素子1の下地膜10が接続されている。選択用MOSトランジスタ31のもう一方の拡散層32は、図示しないが、接続プラグを介してセンス線に接続されている。選択用MOSトランジスタのゲート7は、選択信号線と接続されている。
磁気記憶素子1のトップコート膜19は、その上のビット線(BL)6に接続されている。また、磁気記憶素子1の下方には絶縁膜を介して、書き込みワード線(WL)5が配置されている。
定常状態において、第1の記憶層16の磁化M1と第2の記憶層18の磁化M2とは、概ね反平行状態(向きが正反対の状態)にある。同様に、非磁性層13を介した強い反強磁性結合により、第1の磁化固定層12の磁化M11と第2の磁化固定層14の磁化M12は、ほぼ完全な反平行状態にある。
また、図1のMRAMを直上より見た模式的平面図を図2に示す。
磁気記憶素子1は、図7の磁気記憶素子101と同様に、平面形状が楕円形状になっている。
楕円の長軸方向に磁化容易軸60があり、楕円の短軸方向に磁化困難軸61があり、これら磁化容易軸60と磁化困難軸61とが直交している。
また、ビット線(BL)6及びワード線(WL)5は、そのなす角度αが一定(ほぼ直交する)となっている。磁気記憶素子1は、その磁化容易軸60がワード線5に対して傾斜角度θ1(0<θ1<90°)を有するように、ワード線5及びビット線6の交点に配置されている。
この構成のメモリセルにおいて、磁気記憶素子1の記憶層3に情報を記録する際には、第1の記憶層16の磁化M1及び第2の記憶層18の磁化M2の向きを反転させるために、ビット線6及びワード線5に、それぞれ、ビット電流Ib及びワード線電流Iwを流す。ビット線電流Ib及びワード線電流Iwは、それぞれ、ビット線電流磁界Hb及びワード線電流磁界Hwを誘起する。ワード線電流磁界Hwとビット線電流磁界Hbの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
また、磁気記憶素子1の記憶層3に記録された情報を読み出す際には、ビット線6と、選択用MOSトランジスタ31の拡散層32に接続されたセンス線との間に電圧をかけて、選択用MOSトランジスタ31のゲート7をオン状態にすることにより、磁気記憶素子1の膜厚方向に電流を流す。これにより、トンネル絶縁層15を挟む磁性層(第2の磁化固定層14及び第1の記憶層16)におけるトンネル磁気抵抗効果を利用して、記憶層3の磁性層の磁化の向きを検出することにより、記憶層3に記録された情報を読み出すことができる。
そして、図1に示した構成のメモリセルを用いて、それぞれ多数のワード線(WL)5及びビット線(BL)6に対して、各交点に磁気記憶素子1を配置することにより、多数のメモリセルを有し、記憶容量の大きい磁気メモリ(磁気記憶装置)を構成することができる。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子1の記憶層3に情報を記録するためには、多数あるワード線5及びビット線6から、記録を行うメモリセルに対応するそれぞれ1本のワード線5及びビット線6を選択し、ワード線5及びビット線6に電流を流して、記録を行うメモリセルの磁気記憶素子1に対して電流磁場Hw,Hbを印加する。これにより、そのメモリセルの磁気記憶素子1の記憶層3に回転磁界が印加され、その記憶層3において、第1の記憶層16の磁化M1及び第2の記憶層18の磁化M2が反転(Toggle動作)して、情報の書き込み(記録)が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線5或いはビット線6の少なくとも一方は選択されていないため、第1の記憶層16の磁化M1及び第2の記憶層18の磁化M2が反転(Toggle動作)するために充分な回転磁界が印加されず、情報の書き込み(記録)が行われないことから、記憶層3に既に記録されている情報が保持される。
本実施の形態では、特に、図2の模式的平面図に示すように、磁気記憶素子1の磁化容易軸60の方向を、ワード線(WL)5の方向に偏らせて配置する。
即ち、磁化容易軸60のワード線5に対する傾斜角度θ1を、ワード線5及びビット線6のなす角度α(90°)の半分の45°よりも小さくする。
そして、より好ましくは、磁化容易軸60のワード線5に対する傾斜角度θ1が、ワード線5とビット線6がなす角度αの半分よりも5°以上小さくなるように磁気記憶素子1を配置する。
このように構成することにより、ワード線5が誘起する電流磁界Hwがより多く磁化困難軸61方向に偏り、ビット線6が誘起する電流磁界Hbがより多く磁化容易軸60方向に偏る。
このとき、図13に示したと同様の磁化回転モード図において、Toggle動作の領域を、ワード線電流磁界Hw軸からある程度離れた領域に移動させることが可能になる。
例えば、ワード線5の電流パルスがビット線6の電流パルスに先行して印加されるように電流駆動回路を構成した場合には、ワード線電流磁界Hwが供給する反平行磁化状態から交差磁化状態に遷移するために必要なスピンフロッピング磁界Hsfの大きさに比べて、ビット線電流磁界Hbが供給する交差磁化状態からToggle動作(最初の反平行磁化状態↑↓とは逆の反平行磁化状態↓↑)するために必要な磁界の大きさが小さくなる。
このため、図13に示したと同様の磁化回転モード図において、Toggle動作の領域がワード線電流磁界Hw軸の近傍に偏って現れることが多い。
メモリセルを選択して磁気記憶素子の磁化反転によって情報の記録を行う磁気メモリでは、このようにToggle動作の領域が分布することは好ましくない。
これに対して、本実施の形態の構成とすることにより、図13に示したと同様の磁化回転モード図において、Toggle動作の領域を、ワード線電流磁界Hw軸からある程度離れた領域に移動させることが可能になる。
これにより、ワード線5の電流パルスがビット線6の電流パルスに先行して印加されるように電流駆動回路を構成した場合でも、磁化回転モード図において、Toggle動作の領域をワード線電流磁界Hw軸からある程度離して、メモリセルの選択性を向上することができる。
上述の本実施の形態の構成によれば、MRAMのメモリセルを構成する磁気記憶素子1の磁化容易軸60の方向をワード線(WL)5の方向に偏らせて配置していることにより、磁化容易軸方向がワード線及びビット線に対して等しい角度になるように構成した従来の構成と比較して、ワード線電流磁界Hwとビット線電流磁界Hbについて、磁化容易軸60方向の成分と磁化困難軸61方向の成分との割合を変更することが可能になる。
これにより、ワード線電流Iwのパルスがビット線電流Ibのパルスよりも先行して印加されるように電流駆動回路を構成した場合でも、磁化回転モード図におけるToggle動作の領域80を、ワード線電流磁界Hw軸からある程度離すことが可能になる。
このため、選択していないメモリセルでも記憶層3の各磁性層16,18の磁化M1,M2の向きが反転してしまうことを回避することが可能になり、メモリセルの選択性を向上することができる。
これにより、磁気メモリの製造歩留まりを向上することができると共に、高い信頼性でビット情報の記録(書き込み)及び読み出しを行うことができる。
そして、メモリセルを構成する磁気記憶素子が微細化されるに従って、保磁力が大きくなる等の要因により、アステロイド特性を利用した磁気メモリやスイッチング特性を利用した磁気メモリにおいて、情報を記録する際のメモリセルの選択性を確保することが難しくなる傾向がある。
これに対して、本実施の形態の構成によれば、情報を記録する際のメモリセルの選択性を向上することができるため、磁気記憶素子1を微細化してもメモリセルの選択性を確保することが可能になり、磁気記憶素子1を微細化することによって磁気メモリの小型化や記憶容量の増大を図ることが容易に可能になる。
従って、容易に高い信頼性を有する磁気メモリを実現することが可能になり、また、容易に磁気メモリの小型化や大容量化を図ることができる。
次に、本発明の他の実施の形態として、スイッチング特性を利用したMRAMの概略構成図(断面模式図)を図3に示す。
本実施の形態においても、図6に示した従来の構成と同様に、メモリセルの読み出しのために選択用MOSトランジスタを用いている。
図3に示すように、本実施の形態のMRAMは、断面構造が図1に示した先の実施の形態のMRAMと同様の構造となっている。
さらに、図3のMRAMを直上より見た模式的平面図を図4に示す。
磁気記憶素子41は、図7の磁気記憶素子101や図2の磁気記憶素子1と同様に、平面形状が楕円形状になっている。
楕円の長軸方向に磁化容易軸60があり、楕円の短軸方向に磁化困難軸61があり、これら磁化容易軸60と磁化困難軸61とが直交している。
また、ビット線(BL)6及びワード線(WL)5は、そのなす角度αが一定(ほぼ直交する)となっている。磁気記憶素子41は、その磁化容易軸60がワード線5に対して傾斜角度θ2(0<θ2<90°)を有するように、ワード線5及びビット線6の交点に配置されている。
本実施の形態では、特に、図4の模式的平面図に示すように、磁気記憶素子41の磁化容易軸60の方向を、ビット線(BL)6の方向に偏らせて配置する。
即ち、磁化容易軸60のワード線5に対する傾斜角度θ2を、ワード線5及びビット線6のなす角度α(90°)の半分の45°よりも大きくする。
そして、より好ましくは、磁化容易軸60のワード線5に対する傾斜角度θ2が、ワード線5とビット線6がなす角度αの半分よりも5°以上大きくなるように磁気記憶素子41を配置する。
このように構成することにより、ワード線5が誘起する電流磁界Hwがより多く磁化容易軸60方向に偏り、ビット線6が誘起する電流磁界Hbがより多く磁化困難軸61方向に偏る。
このとき、図13に示したと同様の磁化回転モード図において、Toggle動作の領域を、ビット線電流磁界Hb軸からある程度離れた領域に移動させることが可能になる。
その他の構成は、図1及び図2に示した先の実施の形態のMRAMと同様であるので、同一符号を付して重複説明を省略する。
例えば、ビット線6の電流パルスがワード線5の電流パルスに先行して印加されるように電流駆動回路を構成した場合には、ビット線電流磁界Hbが供給する反平行磁化状態から交差磁化状態に遷移するために必要なスピンフロッピング磁界Hsfの大きさに比べて、ワード線電流磁界Hwが供給する交差磁化状態からToggle動作(最初の反平行磁化状態↑↓とは逆の反平行磁化状態↓↑)するために必要な磁界の大きさが小さくなる。
このため、図13に示したと同様の磁化回転モード図において、Toggle動作の領域がビット線電流磁界Hb軸の近傍に偏って現れることが多い。
メモリセルを選択して磁気記憶素子の磁化反転によって情報の記録を行う磁気メモリでは、このようにToggle動作の領域が分布することは好ましくない。
これに対して、本実施の形態の構成とすることにより、図13に示したと同様の磁化回転モード図において、Toggle動作の領域を、ビット線電流磁界Hb軸からある程度離れた領域に移動させることが可能になる。
これにより、ビット線6の電流パルスがワード線5の電流パルスに先行して印加されるように電流駆動回路を構成した場合でも、磁化回転モード図において、Toggle動作の領域をビット線電流磁界Hb軸からある程度離して、メモリセルの選択性を向上することができる。
上述の本実施の形態によれば、MRAMのメモリセルを構成する磁気記憶素子41の磁化容易軸60の方向をビット線(BL)6の方向に偏らせて配置していることにより、磁化容易軸方向がワード線及びビット線に対して等しい角度になるように構成した従来の構成と比較して、ワード線電流磁界Hwとビット線電流磁界Hbについて、磁化容易軸60方向の成分と磁化困難軸61方向の成分との割合を変更することが可能になる。
これにより、ビット線電流Ibのパルスがワード線電流Iwのパルスよりも先行して印加されるように電流駆動回路を構成した場合でも、磁化回転モード図におけるToggle動作の領域80を、ビット線電流磁界Hb軸からある程度離すことが可能になる。
このため、選択していないメモリセルでも記憶層3の各磁性層16,18の磁化M1,M2の向きが反転してしまうことを回避することが可能になり、メモリセルの選択性を向上することができる。
これにより、磁気メモリの製造歩留まりを向上することができると共に、高い信頼性でビット情報の記録(書き込み)及び読み出しを行うことができる。
そして、メモリセルを構成する磁気記憶素子が微細化されるに従って、保磁力が大きくなる等の要因により、アステロイド特性を利用した磁気メモリやスイッチング特性を利用した磁気メモリにおいて、情報を記録する際のメモリセルの選択性を確保することが難しくなる傾向がある。
これに対して、本実施の形態の構成によれば、情報を記録する際のメモリセルの選択性を向上することができるため、磁気記憶素子41を微細化してもメモリセルの選択性を確保することが可能になり、磁気記憶素子41を微細化することによって磁気メモリの小型化や記憶容量の増大を図ることが容易に可能になる。
従って、容易に高い信頼性を有する磁気メモリを実現することが可能になり、また、容易に磁気メモリの小型化や大容量化を図ることができる。
ところで、本発明の構成において、さらに好ましくは、前述したように、磁気記憶素子の磁化容易軸方向のワード線に対する傾斜角度を、従来の条件(ワード線とビット線とのなす角度の半分)よりも±5°以上傾けて配置する。
即ち、ワード線とビット線とのなす角度をαとし、磁気記憶素子の磁化容易軸方向とワード線とのなす角度(第1の角度)をθとすると、
|θ−(α/2)|≧5° (1)
が成り立つことが望ましい。
そして、磁気記憶素子の磁化容易軸方向とビット線とのなす角度(第2の角度)をxとすると、θ+x=αであるから、式(1)を変形して次の式(2)が得られる。
|θ−x|≧10° (2)
従って、第1の角度θと第2の角度xとの差が10°以上であることが望ましいことになる。
ここで、本発明による磁化回転モードの分布の改善効果を調べた。
磁気記憶素子の断面形状を楕円形状にして、磁気記憶素子の磁化容易軸方向のワード線に対する傾斜角度を変化させて、それぞれの場合の磁化回転モードの分布を調べた。
いずれの場合も、ワード線とビット線とが直交する構成であり、またワード線の電流パルスがビット線の電流パルスに先行して印加されるようにしている。
まず、磁気記憶素子の磁化容易軸方向がワード線及びビット線から等しい角度にあり、傾斜角度が45°である場合、即ち図7に示した従来の構成に相当する場合の磁化回転モードを図5Aに示す。
図5Aに示すように、傾斜角度が45°である場合には、Toggle動作の領域80が、ワード線電流磁界軸に近づき過ぎている。
次に、磁気記憶素子の磁化容易軸方向がワード線に偏り、傾斜角度が22.5°である場合、即ち図2に示した実施の形態の構成に相当する場合の磁化回転モードを図5Bに示す。
図5Bに示すように、傾斜角度が22.5°である場合には、Toggle動作の領域80が、ワード線電流磁界Hw軸から必要充分な程度離すことが可能になる。
次に、磁気記憶素子の磁化容易軸方向がビット線に偏り、傾斜角度が67.5°である場合、即ち図4に示した実施の形態の構成に相当する場合の磁化回転モードを図5Cに示す。
図5Cに示すように、傾斜角度が67.5°である場合には、Toggle動作の領域80が、ビット線電流磁界Hb軸から必要充分な程度離すことが可能になる。
従って、磁気記憶素子の磁化容易軸方向をワード線及びビット線から等しい角度にした場合の磁化回転モード図において、Toggle動作の領域80が、ワード線電流磁界Hw軸とビット線電流磁界Hb軸のいずれに近いかという状況に対応して、磁気記憶素子の磁化容易軸方向を偏らせる一方の線(ワード線或いはビット線)を選択すればよいことがわかる。
なお、本発明の磁気メモリにおいて、メモリセルを構成する磁気記憶素子は、磁化容易軸60を主として結晶磁気異方性又は誘導磁気異方性の方向によって定義できる構成や、磁化容易軸60を主として形状異方性の方向によって定義できる構成が考えられる。
また、磁気記憶素子の形状は、図2に示した磁気記憶素子1のように磁化容易軸60に対して回転対称である構成だけでなく、磁化容易軸60に対して回転非対称である構成も可能である。
さらに、上述の各実施の形態では、磁気記憶素子を図1や図3に断面図を示した積層構造としたが、その他の構成にも本発明を適用することができる。
上述の実施の形態では、図1や図3に示したように、記憶層3と固定層2との間にトンネル絶縁層15を設けてTMR素子から成る磁気記憶素子を構成した場合に本発明を適用していたが、トンネル絶縁層の代わりに非磁性導電層を設けてGMR素子から成る磁気記憶素子を構成した場合にも、本発明を適用することができ、上述の実施の形態と同様に本発明の効果を得ることができる。
また、記憶層に対して、トンネル絶縁層或いは非磁性導電層即ち非磁性層を介して固定層を設けた構成(TMR素子やGMR素子等)に限らず、本発明は、固定層を設けずに他の検出手段によって記憶層の磁性層の磁化の向きを検出して、磁気記憶素子の記憶層に記録された情報の読み出しを行う構成にも適用することが可能である。
固定層を設けた構成以外の他の検出手段としては、例えば、ホール素子を利用した構成や、光学的手段により検出を行う構成が考えられる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態のスイッチング特性を利用したMRAMの模式的断面図である。 図1のMRAMを直上より見た模式的平面図である。 本発明の他の実施の形態のスイッチング特性を利用したMRAMの模式的断面図である。 図3のMRAMを直上より見た模式的平面図である。 磁気記憶素子の磁化容易軸方向のワード線に対する傾斜角度による磁化回転モードの分布を比較する図である。 A 傾斜角度が45°の場合である。 B 傾斜角度が22.5°の場合である。 C 傾斜角度が67.5°の場合である。 スイッチング特性を利用したMRAMの模式的断面図である。 図6のMRAMを直上より見た模式的平面図である。 図6の磁気記憶素子の磁化容易軸方向に外部磁界が印加されたときの磁化曲線の一例である。 Toggle動作における、電流パルス、各記憶層の磁化の向きの時間変化、TMR素子の電気抵抗の時間変化の一例を示す図である。 No swiching動作における、電流パルス、各記憶層の磁化の向きの時間変化、TMR素子の電気抵抗の時間変化の一例を示す図である。 Direct動作における、電流パルス、各記憶層の磁化の向きの時間変化、TMR素子の電気抵抗の時間変化の一例を示す図である。 Direct動作における、電流パルス、各記憶層の磁化の向きの時間変化、TMR素子の電気抵抗の時間変化の一例を示す図である。 図6の磁気記憶素子の磁化回転モードの分布を示す図である。
符号の説明
1,41 磁気記憶素子、2 固定層、3 記憶層(自由層)、5 ワード線、6 ビット線、11 反強磁性層、12 第1の磁化固定層、13,17 非磁性層、14 第2の磁化固定層、15 トンネル絶縁層、16 第1の記憶層、18 第2の記憶層、30 シリコン基板、31 選択用MOSトランジスタ

Claims (2)

  1. 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成る磁気記憶素子と、
    互いに交差する第1の配線と第2の配線とを備え、
    前記第1の配線と前記第2の配線とが交差する交点付近に、それぞれ前記磁気記憶素子が配置されて成り、
    前記磁気記憶素子の磁化容易軸の方向及び前記第1の配線がなす第1の角度と、前記磁化容易軸の方向及び前記第2の配線がなす第2の角度とが、異なる角度である
    ことを特徴とする磁気メモリ。
  2. 前記第1の角度と前記第2の角度との差が10°以上であることを特徴とする請求項1に記載の磁気メモリ。
JP2003375984A 2003-11-05 2003-11-05 磁気メモリ Pending JP2005142299A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003375984A JP2005142299A (ja) 2003-11-05 2003-11-05 磁気メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003375984A JP2005142299A (ja) 2003-11-05 2003-11-05 磁気メモリ

Publications (1)

Publication Number Publication Date
JP2005142299A true JP2005142299A (ja) 2005-06-02

Family

ID=34687200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003375984A Pending JP2005142299A (ja) 2003-11-05 2003-11-05 磁気メモリ

Country Status (1)

Country Link
JP (1) JP2005142299A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099874A1 (ja) * 2006-02-27 2007-09-07 Nec Corporation 磁気抵抗素子及び磁気ランダムアクセスメモリ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078114A (ja) * 2001-06-19 2003-03-14 Matsushita Electric Ind Co Ltd 磁気メモリとその駆動方法、およびこれを用いた磁気メモリ装置
JP2006511957A (ja) * 2002-12-18 2006-04-06 フリースケール セミコンダクター インコーポレイテッド 磁気エレクトロニクス装置の反平行結合膜構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078114A (ja) * 2001-06-19 2003-03-14 Matsushita Electric Ind Co Ltd 磁気メモリとその駆動方法、およびこれを用いた磁気メモリ装置
JP2006511957A (ja) * 2002-12-18 2006-04-06 フリースケール セミコンダクター インコーポレイテッド 磁気エレクトロニクス装置の反平行結合膜構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099874A1 (ja) * 2006-02-27 2007-09-07 Nec Corporation 磁気抵抗素子及び磁気ランダムアクセスメモリ
US7894249B2 (en) 2006-02-27 2011-02-22 Nec Corporation Magnetoresistive element and magnetic random access memory

Similar Documents

Publication Publication Date Title
JP6717735B2 (ja) 改善された切り換え効率のためのスピン軌道トルクビット設計
JP4682585B2 (ja) 記憶素子及びメモリ
JP4380707B2 (ja) 記憶素子
JP4492780B2 (ja) 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
EP2242097B1 (en) Magnetic memory element, method for driving same, and nonvolatile storage
JP5360599B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5062538B2 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP5160724B2 (ja) メモリ
JP4543901B2 (ja) メモリ
JP2008016503A (ja) 記憶装置
US10290338B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
JP2006237329A (ja) 磁気記憶装置及び磁気記憶装置の書き込み方法
JP2008117930A (ja) 記憶素子、メモリ
JP4765248B2 (ja) 磁気メモリ
JP4438806B2 (ja) メモリ
JP5356377B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2006156477A (ja) 記憶素子、メモリ
JP4626149B2 (ja) 磁気メモリの初期化方法
JP4631267B2 (ja) 磁気記憶素子及び磁気メモリ
US7088611B2 (en) MRAM with switchable ferromagnetic offset layer
JP2005142299A (ja) 磁気メモリ
JP2005129801A (ja) 磁気記憶素子及び磁気メモリ
JP2005135495A (ja) 磁気メモリの記録方法
JP2007096075A (ja) 磁気記憶素子、磁気メモリ
JP2008211059A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719