JP4626149B2 - 磁気メモリの初期化方法 - Google Patents
磁気メモリの初期化方法 Download PDFInfo
- Publication number
- JP4626149B2 JP4626149B2 JP2004012287A JP2004012287A JP4626149B2 JP 4626149 B2 JP4626149 B2 JP 4626149B2 JP 2004012287 A JP2004012287 A JP 2004012287A JP 2004012287 A JP2004012287 A JP 2004012287A JP 4626149 B2 JP4626149 B2 JP 4626149B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- layer
- magnetic
- storage layer
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、磁気メモリの初期化方法に関するものであり、特に不揮発性メモリに用いて好適なものである。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory ）等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ；Magnetic Random Access Memory ）である（例えば、非特許文献１参照）。
初期のＭＲＡＭは、ＡＭＲ（anisotropic magnetoresistive）効果や、ＧＭＲ（Giant magnetoresistance ）効果等を利用した、スピンバルブをベースにした構成であった（非特許文献２及び非特許文献３参照）。
しかし、これらの構成では、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
しかし、これらの構成では、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
そこで、ＴＭＲ(Tunnel Magnetoresistance)効果を利用した構成のＭＲＡＭが提案されている。
当初は、室温における抵抗変化率が１〜２％しかなかったが（非特許文献４参照）、近年では２０％近くの抵抗変化率が得られるようになり（非特許文献５参照）、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになってきている。
当初は、室温における抵抗変化率が１〜２％しかなかったが（非特許文献４参照）、近年では２０％近くの抵抗変化率が得られるようになり（非特許文献５参照）、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになってきている。
ＭＲＡＭでは、マトリクス状に配列されたＴＭＲ効果型の記憶素子を有するとともに、その素子群のうち特定の素子に情報を記録するために、素子群を縦横に横切るワード書き込み線とビット書き込み線を有しており、その交差領域に位置する記憶素子のみに、選択的に情報の記録（書き込み）を行うように構成されている。
そして、記憶素子に情報の記録を行う方法には、アステロイド特性を利用した方法（例えば、特許文献１参照）とスイッチング特性を利用した方法（例えば、特許文献２参照）がある。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。
ここで、スイッチング特性を利用したＭＲＡＭの模式的断面図を図７に示す。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはＭＯＳトランジスタ等を用いることができるが、図７に示す構成はＭＯＳトランジスタを用いている。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはＭＯＳトランジスタ等を用いることができるが、図７に示す構成はＭＯＳトランジスタを用いている。
まず、ＭＲＡＭのメモリセルを構成する磁気記憶素子１０１の構成を説明する。
第１の磁化固定層１１２及び第２の磁化固定層１１４は、非磁性層１１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１１２は、反強磁性層１１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１１，１１２，１１３，１１４により固定層１０２が構成される。
第１の記憶層１１６及び第２の記憶層１１８は、非磁性層１１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１１６及び第２の記憶層１１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１１６，１１７，１１８により記憶層（自由層）１０３が構成される。
第２の磁化固定層１１４と第１の記憶層１１６との間、即ち固定層１０２と記憶層（自由層）１０３との間には、トンネル絶縁層１１５が形成されている。このトンネル絶縁層１１５は、上下の磁性層１１６及び１１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層１０２と、トンネル絶縁層１１５と、磁化の向きを変化させることが可能な記憶層（自由層）１０３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
そして、上述の各層１１１〜１１８と、下地膜１１０及びトップコート膜１１９により、ＴＭＲ素子から成る磁気記憶素子１０１が構成されている。
第１の磁化固定層１１２及び第２の磁化固定層１１４は、非磁性層１１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１１２は、反強磁性層１１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１１，１１２，１１３，１１４により固定層１０２が構成される。
第１の記憶層１１６及び第２の記憶層１１８は、非磁性層１１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１１６及び第２の記憶層１１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１１６，１１７，１１８により記憶層（自由層）１０３が構成される。
第２の磁化固定層１１４と第１の記憶層１１６との間、即ち固定層１０２と記憶層（自由層）１０３との間には、トンネル絶縁層１１５が形成されている。このトンネル絶縁層１１５は、上下の磁性層１１６及び１１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層１０２と、トンネル絶縁層１１５と、磁化の向きを変化させることが可能な記憶層（自由層）１０３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
そして、上述の各層１１１〜１１８と、下地膜１１０及びトップコート膜１１９により、ＴＭＲ素子から成る磁気記憶素子１０１が構成されている。
また、シリコン基板１３０中に選択用ＭＯＳトランジスタ１３１が形成され、この選択用ＭＯＳトランジスタ１３１の一方の拡散層１３３上に接続プラグ１０８を介して、引き出し電極１０９が形成されている。この引き出し電極１０９上に、磁気記憶素子１０１の下地膜１１０が接続されている。選択用ＭＯＳトランジスタ１３１のもう一方の拡散層１３２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート１３０は、選択信号線と接続されている。
磁気記憶素子１０１のトップコート膜１１９は、その上のビット線（ＢＬ）１０６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）１０５が配置されている。
磁気記憶素子１０１のトップコート膜１１９は、その上のビット線（ＢＬ）１０６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）１０５が配置されている。
定常状態において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とは、概ね反平行状態（向きが正反対の状態）にある。同様に、非磁性層１１３を介した強い反強磁性結合により、第１の磁化固定層１１２の磁化Ｍ１１と第２の磁化固定層１１４の磁化Ｍ１２は、ほぼ完全な反平行状態にある。
通常、第１の磁化固定層１１２と第２の磁化固定層１１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
通常、第１の磁化固定層１１２と第２の磁化固定層１１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
また、図７のＭＲＡＭを直上より見た模式的平面図を図８に示す。
磁気記憶素子１０１は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線１０６及びワード線１０５は、格子状に配置され、両者のなす角度αは一定（図８ではほぼ直交している）である。磁気記憶素子１０１は、その磁化容易軸６０がワード線１０５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線１０５及びビット線１０６の交点に配置されている。
磁気記憶素子１０１は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線１０６及びワード線１０５は、格子状に配置され、両者のなす角度αは一定（図８ではほぼ直交している）である。磁気記憶素子１０１は、その磁化容易軸６０がワード線１０５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線１０５及びビット線１０６の交点に配置されている。
この構成のメモリセルにおいて、磁気記憶素子１０１の記憶層１０３に情報を記録する際には、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを反転させるために、ビット線１０６及びワード線１０５に、それぞれ、ビット電流Ｉｂ及びワード線電流Ｉｗを流す。ビット線電流Ｉｂ及びワード線電流Ｉｗは、それぞれ、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗを誘起する。ワード線電流磁界Ｈｗとビット線電流磁界Ｈｂの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
そして、電流磁界Ｈｂ，Ｈｗの印加によって、第１の記憶層１１６の磁化Ｍ１の向きを変えることにより、記憶層１０３に情報（例えば、情報”１”又は情報”０”）を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
そして、電流磁界Ｈｂ，Ｈｗの印加によって、第１の記憶層１１６の磁化Ｍ１の向きを変えることにより、記憶層１０３に情報（例えば、情報”１”又は情報”０”）を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
ここで、図７に示した構成の磁気記憶素子１０１の磁化容易軸方向に外部磁界Ｈが印加されたときの磁化曲線の例を図９に示す。
第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の合成磁化Ｍの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Ｈｓｆである。外部磁界Ｈがこのスピンフロッピング磁界Ｈｓｆ以下ならば、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、常に反平行状態（↑↓）を保つ。
外部磁界ＨがＨｓｆを超えると、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、交差磁化状態をとって外部磁界Ｈに拮抗する。ただし、二つの磁化Ｍ１，Ｍ２がなす角度は１８０度以下である。この状態から外部磁界Ｈを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Ｈｓａｔである。外部磁界Ｈが飽和磁界Ｈｓａｔを超えると、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２は平行状態（↑↑）となる。一旦、飽和磁界Ｈｓａｔ以上の外部磁界Ｈを印加してしまうと、記憶層１０３は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。
第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の合成磁化Ｍの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Ｈｓｆである。外部磁界Ｈがこのスピンフロッピング磁界Ｈｓｆ以下ならば、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、常に反平行状態（↑↓）を保つ。
外部磁界ＨがＨｓｆを超えると、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、交差磁化状態をとって外部磁界Ｈに拮抗する。ただし、二つの磁化Ｍ１，Ｍ２がなす角度は１８０度以下である。この状態から外部磁界Ｈを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Ｈｓａｔである。外部磁界Ｈが飽和磁界Ｈｓａｔを超えると、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２は平行状態（↑↑）となる。一旦、飽和磁界Ｈｓａｔ以上の外部磁界Ｈを印加してしまうと、記憶層１０３は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。
続いて、図７のＭＲＡＭの磁気記憶素子１０１において、外部磁界Ｈとしてワード線電流磁界Ｈｗとビット線電流磁界Ｈｂを印加したとき、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの変化を説明する。
外部磁界Ｈを印加することにより、図９に示したように、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが変化するが、外部磁界Ｈを印加する前の状態と、外部磁界Ｈを取り去った後の状態との関係により、３種類の動作に大別することができる。
外部磁界Ｈを印加することにより、図９に示したように、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが変化するが、外部磁界Ｈを印加する前の状態と、外部磁界Ｈを取り去った後の状態との関係により、３種類の動作に大別することができる。
まず、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが反転する（２つの磁化Ｍ１，Ｍ２の向きが入れ替わり、交番的に変化する）動作がある。以下、このような動作を、Ｔｏｇｇｌｅ動作と呼ぶ。
また、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが同じ向きになる（２つの磁化Ｍ１，Ｍ２の向きが入れ替わらない）動作がある。以下、このような動作を、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作と呼ぶ。
さらにまた、外部磁界Ｈの印加の前の状態に係わらず、外部磁界Ｈを取り去った後の状態では、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Ｈを印加している間に、２層の磁化Ｍ１，Ｍ２が同じ向き（平行）になってしまい、外部磁界Ｈを印加する前の反平行状態の記憶が失われるため、外部磁界Ｈを除去した後の状態では、２層の磁化Ｍ１，Ｍ２が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Ｄｉｒｅｃｔ動作と呼ぶ。
また、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが同じ向きになる（２つの磁化Ｍ１，Ｍ２の向きが入れ替わらない）動作がある。以下、このような動作を、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作と呼ぶ。
さらにまた、外部磁界Ｈの印加の前の状態に係わらず、外部磁界Ｈを取り去った後の状態では、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Ｈを印加している間に、２層の磁化Ｍ１，Ｍ２が同じ向き（平行）になってしまい、外部磁界Ｈを印加する前の反平行状態の記憶が失われるため、外部磁界Ｈを除去した後の状態では、２層の磁化Ｍ１，Ｍ２が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Ｄｉｒｅｃｔ動作と呼ぶ。
次に、３種類の動作のそれぞれにおいて、ワード線電流Ｉｗ及びビット線電流Ｉｂの電流パルスと、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの時間変化と、磁化Ｍ１，Ｍ２の変化に伴う磁気記憶素子１０１のＴＭＲ素子の電気抵抗Ｒの時間変化を示す。
まず、Ｔｏｇｇｌｅ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を、図１０に示す。
図１０では、１ビットの記録を行うサイクルにおいて、時間原点を時刻Ｔ０として、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４と時刻が経過して、最後に定常状態に戻るまでの磁化Ｍ１，Ｍ２の向き及びＴＭＲ素子の電気抵抗Ｒの変化を示している。以下、他の動作の場合の図でも同様である。
図１０では、１ビットの記録を行うサイクルにおいて、時間原点を時刻Ｔ０として、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４と時刻が経過して、最後に定常状態に戻るまでの磁化Ｍ１，Ｍ２の向き及びＴＭＲ素子の電気抵抗Ｒの変化を示している。以下、他の動作の場合の図でも同様である。
ワード線電流Ｉｗのパルスは、時間原点Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻Ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
ＴＭＲ素子の電気抵抗Ｒは、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが等しい場合に、低抵抗(これを例えば情報”０”とする)となり、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが反平行である場合に、高抵抗(これを例えば情報”１”とする)となる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
ＴＭＲ素子の電気抵抗Ｒは、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが等しい場合に、低抵抗(これを例えば情報”０”とする)となり、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが反平行である場合に、高抵抗(これを例えば情報”１”とする)となる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間には、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が鋭角（９０度以下）になる。
時刻Ｔ３以降で第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがスピンフロップし、時刻Ｔ４を過ぎて再び反平行状態に戻る。このとき、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２は、それぞれ初期状態に対して向きが逆転している。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間には、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が鋭角（９０度以下）になる。
時刻Ｔ３以降で第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがスピンフロップし、時刻Ｔ４を過ぎて再び反平行状態に戻る。このとき、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２は、それぞれ初期状態に対して向きが逆転している。
次に、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を、図１１に示す。
この例では、ワード線電流Ｉｗのパルスを図１０とは逆の向きにしている。ビット線電流Ｉｂのパルスは図１０と同じである。
この例では、ワード線電流Ｉｗのパルスを図１０とは逆の向きにしている。ビット線電流Ｉｂのパルスは図１０と同じである。
ワード線電流Ｉｗのパルスは、時間原点の時刻Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻Ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
この場合は、時刻Ｔ２から時刻Ｔ３までの間で、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きが、磁気記憶素子１０１の磁化容易軸の方向（正方向または負方向のいずれか）を向かないので、スピンフロッピングが起こらない。 その結果、時刻Ｔ４以降では、磁化状態は初期状態に対して変化しない。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
この場合は、時刻Ｔ２から時刻Ｔ３までの間で、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きが、磁気記憶素子１０１の磁化容易軸の方向（正方向または負方向のいずれか）を向かないので、スピンフロッピングが起こらない。 その結果、時刻Ｔ４以降では、磁化状態は初期状態に対して変化しない。
次に、Ｄｉｒｅｃｔ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の例を、図１２及び図１３にそれぞれ示す。
図１２に示す例では、電流パルスをいずれも図１０と同じ向きにしている。一方、図１３に示す例では、電流パルスをいずれも図１０とは逆の向きにしている。
図１２に示す例では、電流パルスをいずれも図１０と同じ向きにしている。一方、図１３に示す例では、電流パルスをいずれも図１０とは逆の向きにしている。
図１２及び図１３において、ワード線電流Ｉｗのパルスは、時間原点の時刻Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻Ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、スピンフロッピングが起こり、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２がなす角度は９０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間に、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きとほぼ等しくなる。
時刻Ｔ３以降では、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。
時刻Ｔ１から時刻Ｔ２までの間に、スピンフロッピングが起こり、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２がなす角度は９０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間に、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きとほぼ等しくなる。
時刻Ｔ３以降では、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。
続いて、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂの各振幅・向きを変化させたときに、３種類の磁化回転動作のそれぞれの発生状況を表す磁化回転モード図を、図１４に示す。
図１４に示すように、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以下ならば、その領域は全てＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１である。ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が磁化容易軸方向以外になる、第二象限及び第四象限も、概ねＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１である。
一方、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が飽和磁界Ｈｓａｔを超えたところは、Ｄｉｒｅｃｔ動作の領域８２となることが多い。
そして、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以上飽和磁界Ｈｓａｔ未満であり、かつ、第一象限及び第三象限に属する範囲は、Ｔｏｇｇｌｅ動作の領域８０となることが期待できる。
一方、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が飽和磁界Ｈｓａｔを超えたところは、Ｄｉｒｅｃｔ動作の領域８２となることが多い。
そして、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以上飽和磁界Ｈｓａｔ未満であり、かつ、第一象限及び第三象限に属する範囲は、Ｔｏｇｇｌｅ動作の領域８０となることが期待できる。
なお、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２のなす２つの安定状態（↑↓及び↓↑）に非対称性がある場合は、Ｔｏｇｇｌｅ動作の領域８０とＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の境界に、Ｄｉｒｅｃｔ動作の領域が現れることがある。
マトリクス状に配列されたメモリセル群において、ワード線とビット線の交点に配置された特定のメモリセルのみを選択的に磁化反転させるには、選択されたメモリセルが所属するワード線及びビット線に電流を流す。
このとき、選択されたメモリセルに印加される合成磁界が、Ｔｏｇｇｌｅ動作の領域８０又はＤｉｒｅｃｔ動作の領域８２の範囲内に含まれている必要がある。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の範囲に含まれていることが必要である。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の範囲に含まれていることが必要である。
Wang et al.,IEEETrans.Magn.,1997,Vol.33,p.4498
J.M.Daughton,Thin Solid Films,1992,vol.216,p.162-168
D.D.Tang et al.,IEDM Technical Digest,1997,p.995-997
R.Meservey et al.,PysicsReports,1994,vol.238,p.214-217
T.Miyazaki et al.,J.Magnetism & Magnetic Material,1995,vol.139,L231
特開平１０−１１６４９０号公報
米国特許出願公開第２００３／００７２１７４号明細書
上述したように、スイッチング特性を利用したＭＲＡＭの従来の構成においては、記憶層１０３として２層以上の強磁性層を用いて、ビット情報の記録を行っている。
従来のスイッチング特性を利用したＭＲＡＭでは、図１４の大部分の領域がメモリ素子として機能するＴｏｇｇｌｅ動作の領域８０となっている。
ところで、ＭＲＡＭの各メモリ素子の情報を初期化するためには、ＭＲＡＭ全体で各メモリ素子の磁化状態を揃える必要がある。
しかしながら、Ｔｏｇｇｌｅ動作の領域８０においては、ビット情報を担う磁化状態の極性を交番的に変化させることはできるが、磁化状態の極性を入力信号に応じて非交番的に変化させることはできないため、全てのメモリセルでメモリ素子の磁化状態の極性をＴｏｇｇｌｅ動作により交番的に変化させると、ＭＲＡＭ全体でメモリ素子の磁化状態を揃えることはできない。
しかしながら、Ｔｏｇｇｌｅ動作の領域８０においては、ビット情報を担う磁化状態の極性を交番的に変化させることはできるが、磁化状態の極性を入力信号に応じて非交番的に変化させることはできないため、全てのメモリセルでメモリ素子の磁化状態の極性をＴｏｇｇｌｅ動作により交番的に変化させると、ＭＲＡＭ全体でメモリ素子の磁化状態を揃えることはできない。
そのため、Ｔｏｇｇｌｅ動作を使用して、ＭＲＡＭの各メモリ素子のビット情報を初期化するには、（１）各メモリセルの磁化状態を読み出し、（２）書き換える必要のあるメモリセルのメモリ素子のみに選択的にＴｏｇｇｌｅ動作させる、という２段階の手順を踏まなければならないという問題があった。
このとき、初期化に要する時間が長くなってしまったり、初期化に要する消費電力が増大してしまったりすることが考えられる。
このとき、初期化に要する時間が長くなってしまったり、初期化に要する消費電力が増大してしまったりすることが考えられる。
これに対して、磁化状態の極性を非交番的に変化させるためには、Ｄｉｒｅｃｔ動作をさせればよい。
そして、全てのメモリセルで、メモリ素子の磁化状態の極性をＤｉｒｅｃｔ動作により非交番的に変化させると、ＭＲＡＭ全体でメモリ素子の磁化状態を一方に揃えることができる。これにより、１段階の手順でＭＲＡＭの各メモリ素子の情報を初期化することが可能である。
そして、全てのメモリセルで、メモリ素子の磁化状態の極性をＤｉｒｅｃｔ動作により非交番的に変化させると、ＭＲＡＭ全体でメモリ素子の磁化状態を一方に揃えることができる。これにより、１段階の手順でＭＲＡＭの各メモリ素子の情報を初期化することが可能である。
しかしながら、Ｄｉｒｅｃｔ動作の領域８２は、通常、図１４に示したように、Ｔｏｇｇｌｅ動作の領域８０よりも外側（高磁界側）に存在するため、ＭＲＡＭの各メモリ素子のビット情報を初期化する目的で、Ｄｉｒｅｃｔ動作させようとすると、高磁界を発生させるために、非常に大きな波高値の電流パルスを印加しなければならないという問題があった。
上述した問題の解決のために、本発明においては、初期化に要する時間の短縮を図り、初期化に要する電流のパルスの波高値の低減を図ることができる磁気メモリの初期化方法を提供するものである。
本発明の磁気メモリの初期化方法は、情報を磁性体の磁化状態によって保持する記憶層が、非磁性層を介して積層されて、反強磁性結合した複数層の磁性層から成り、定常状態では非磁性層を介して対向する２層の磁性層の磁化の向きが概ね反平行状態である磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子の磁化容易軸が第１の配線及び第２の配線に対して傾斜角度を有するように、磁気記憶素子が配置されて成る磁気メモリに対して、第１の配線の電流のパルスと第２の配線の電流のパルスとをほぼ同じ時刻で印加を停止することにより、磁気メモリの各磁気記憶素子の記憶層の磁化状態を全て同じ状態に揃えるものである。
上述の本発明の磁気メモリの初期化方法によれば、情報を磁性体の磁化状態によって保持する記憶層が、非磁性層を介して積層されて、反強磁性結合した複数層の磁性層から成り、定常状態では非磁性層を介して対向する２層の磁性層の磁化の向きが概ね反平行状態である磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子の磁化容易軸が第１の配線及び第２の配線に対して傾斜角度を有するように、磁気記憶素子が配置されて成る磁気メモリに対して、第１の配線の電流のパルスと第２の配線の電流のパルスとをほぼ同じ時刻で印加を停止することにより、磁気メモリの各磁気記憶素子の記憶層の磁化状態を全て同じ状態に揃えるので、第１の配線と第２の配線の各電流のパルスの印加の停止時刻の時間差がなくなり、その分、（前述したＤｉｒｅｃｔ動作により）記憶層の各磁性層の磁化を揃える動作に関わる電流パルスの持続時間を全体として短縮することが可能になる。
また、第１の配線の電流のパルスと第２の配線の電流のパルスとをほぼ同じ時刻で印加を停止することにより、前述したＤｉｒｅｃｔ動作を比較的弱い磁界で行うことが可能になるため、初期化に要する各配線の電流のパルスの波高値を、低くすることが可能になる。
また、第１の配線の電流のパルスと第２の配線の電流のパルスとをほぼ同じ時刻で印加を停止することにより、前述したＤｉｒｅｃｔ動作を比較的弱い磁界で行うことが可能になるため、初期化に要する各配線の電流のパルスの波高値を、低くすることが可能になる。
上述の本発明によれば、磁気メモリの各磁気記憶素子の記憶層の磁化状態を揃える初期化を、従来よりも、高速かつ低電流で行うことが可能になる。
従って、本発明によれば、磁気メモリにおいて、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
従って、本発明によれば、磁気メモリにおいて、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
まず、本発明方法を適用するスイッチング特性を利用したＭＲＡＭの一形態の概略構成図（模式的断面図）を図１に示す。
本形態においても、図７に示した従来の構成と同様に、メモリセルの読み出しのために選択用ＭＯＳトランジスタを用いている。
本形態においても、図７に示した従来の構成と同様に、メモリセルの読み出しのために選択用ＭＯＳトランジスタを用いている。
まず、ＭＲＡＭのメモリセルを構成する磁気記憶素子１の構成を説明する。
第１の磁化固定層１２及び第２の磁化固定層１４は、非磁性層１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１２は、反強磁性層１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１，１２，１３，１４により固定層２が構成される。即ち、固定層２は、２層の磁性層（第１の磁化固定層１２及び第２の磁化固定層１４）を有している。
第１の記憶層１６及び第２の記憶層１８の２層の磁性層は、非磁性層１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１６及び第２の記憶層１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１６，１７，１８により記憶層（自由層）３が構成される。即ち、記憶層（自由層）３は、２層の磁性層（第１の記憶層１６及び第２の記憶層１８）を有している。
第２の磁化固定層１４と第１の記憶層１６との間、即ち固定層２と記憶層（自由層）３との間には、トンネル絶縁層１５が形成されている。このトンネル絶縁層１５は、上下の磁性層１６及び１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層２と、トンネル絶縁層１５と、磁化の向きを変化させることが可能な記憶層（自由層）３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
第１の磁化固定層１２及び第２の磁化固定層１４は、非磁性層１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１２は、反強磁性層１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１，１２，１３，１４により固定層２が構成される。即ち、固定層２は、２層の磁性層（第１の磁化固定層１２及び第２の磁化固定層１４）を有している。
第１の記憶層１６及び第２の記憶層１８の２層の磁性層は、非磁性層１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１６及び第２の記憶層１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１６，１７，１８により記憶層（自由層）３が構成される。即ち、記憶層（自由層）３は、２層の磁性層（第１の記憶層１６及び第２の記憶層１８）を有している。
第２の磁化固定層１４と第１の記憶層１６との間、即ち固定層２と記憶層（自由層）３との間には、トンネル絶縁層１５が形成されている。このトンネル絶縁層１５は、上下の磁性層１６及び１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層２と、トンネル絶縁層１５と、磁化の向きを変化させることが可能な記憶層（自由層）３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
第２の記憶層１８の上には、トップコート膜１９が形成されている。このトップコート膜１９は、磁気記憶素子１と接続された配線（ビット線）６との相互拡散防止、接触抵抗の低減及び第２の記憶層１８の酸化防止という役割がある。
反強磁性層１１の下には、下地膜１０が形成されている。この下地膜１０は、上方に積層される層の結晶性を高める作用がある。
反強磁性層１１の下には、下地膜１０が形成されている。この下地膜１０は、上方に積層される層の結晶性を高める作用がある。
第１及び第２の磁化固定層１２及び１４と、第１及び第２の記憶層１６及び１８とには、例えば、ニッケルまたは鉄またはコバルト、或いはこれらの合金を主成分とする強磁性体が用いられる。
非磁性層１３，１７の材料としては、例えば、タンタル、クロム、ルテニウム等が使用できる。
反強磁性層１１の材料としては、例えば、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
下地膜１０には、例えば、クロム、タンタル等を使用できる。
トップコート膜１９には、例えば、銅、タンタル、ＴｉＮ等の材料が使用できる。
非磁性層１３，１７の材料としては、例えば、タンタル、クロム、ルテニウム等が使用できる。
反強磁性層１１の材料としては、例えば、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
下地膜１０には、例えば、クロム、タンタル等を使用できる。
トップコート膜１９には、例えば、銅、タンタル、ＴｉＮ等の材料が使用できる。
これらの磁性層１２，１４，１６，１８及び導体膜１０，１３，１７，１９は、主にスパッタリング法により形成される。
トンネル絶縁層１５は、スパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることができる。
トンネル絶縁層１５は、スパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることができる。
そして、上述の各層１１〜１８と、下地膜１０及びトップコート膜１９により、ＴＭＲ素子から成る磁気記憶素子１が構成されている。
また、シリコン基板３０中に選択用ＭＯＳトランジスタ３１が形成され、この選択用ＭＯＳトランジスタ３１の一方の拡散層３３上に接続プラグ８を介して、引き出し電極９が形成されている。この引き出し電極９上に、磁気記憶素子１の下地膜１０が接続されている。選択用ＭＯＳトランジスタ３１のもう一方の拡散層３２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート７は、選択信号線と接続されている。
磁気記憶素子１のトップコート膜１９は、その上のビット線（ＢＬ）６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）５が配置されている。
磁気記憶素子１のトップコート膜１９は、その上のビット線（ＢＬ）６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）５が配置されている。
定常状態において、第１の記憶層１６の磁化Ｍ１と第２の記憶層１８の磁化Ｍ２とは、概ね反平行状態（向きが正反対の状態）にある。同様に、非磁性層１３を介した強い反強磁性結合により、第１の磁化固定層１２の磁化Ｍ１１と第２の磁化固定層１４の磁化Ｍ１２は、ほぼ完全な反平行状態にある。
また、図１のＭＲＡＭを直上より見た模式的平面図を図２に示す。
磁気記憶素子１は、図８の磁気記憶素子１０１と同様に、平面形状が楕円形状になっている。
楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１と直交している。
また、ビット線（ＢＬ）６及びワード線（ＷＬ）５は、そのなす角度αが一定（ほぼ直交する）となっている。磁気記憶素子１は、その磁化容易軸６０がワード線５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線５及びビット線６の交点に配置されている。
磁気記憶素子１は、図８の磁気記憶素子１０１と同様に、平面形状が楕円形状になっている。
楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１と直交している。
また、ビット線（ＢＬ）６及びワード線（ＷＬ）５は、そのなす角度αが一定（ほぼ直交する）となっている。磁気記憶素子１は、その磁化容易軸６０がワード線５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線５及びビット線６の交点に配置されている。
この構成のメモリセルにおいて、磁気記憶素子１の記憶層３に情報を記録する際には、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２の向きを反転させるために、ビット線６及びワード線５に、それぞれ、ビット電流Ｉｂ及びワード線電流Ｉｗを流す。ビット線電流Ｉｂ及びワード線電流Ｉｗは、それぞれ、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗを誘起する。ワード線電流磁界Ｈｗとビット線電流磁界Ｈｂの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
また、磁気記憶素子１の記憶層３に記録された情報を読み出す際には、ビット線６と、選択用ＭＯＳトランジスタ３１の拡散層３２に接続されたセンス線との間に電圧をかけて、選択用ＭＯＳトランジスタ３１のゲート７をオン状態にすることにより、磁気記憶素子１の膜厚方向に電流を流す。これにより、トンネル絶縁層１５を挟む磁性層（第２の磁化固定層１４及び第１の記憶層１６）におけるトンネル磁気抵抗効果を利用して、記憶層３の磁性層の磁化の向きを検出することにより、記憶層３に記録された情報を読み出すことができる。
そして、図１に示した構成のメモリセルを用いて、それぞれ多数のワード線（ＷＬ）５及びビット線（ＢＬ）６に対して、各交点に磁気記憶素子１を配置することにより、多数のメモリセルを有し、記憶容量の大きい磁気メモリ（磁気記憶装置）を構成することができる。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子１の記憶層３に情報を記録するためには、多数あるワード線５及びビット線６から、記録を行うメモリセルに対応するそれぞれ１本のワード線５及びビット線６を選択し、ワード線５及びビット線６に電流を流して、記録を行うメモリセルの磁気記憶素子１に対して電流磁場Ｈｗ，Ｈｂを印加する。これにより、そのメモリセルの磁気記憶素子１の記憶層３に回転磁界が印加され、その記憶層３において、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２が反転（Ｔｏｇｇｌｅ動作）して、情報の書き込み（記録）が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線５或いはビット線６の少なくとも一方は選択されていないため、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２が反転（Ｔｏｇｇｌｅ動作）するために充分な回転磁界が印加されないことから、情報の書き込み（記録）が行われず、記憶層３に既に記録されている情報が保持される。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子１の記憶層３に情報を記録するためには、多数あるワード線５及びビット線６から、記録を行うメモリセルに対応するそれぞれ１本のワード線５及びビット線６を選択し、ワード線５及びビット線６に電流を流して、記録を行うメモリセルの磁気記憶素子１に対して電流磁場Ｈｗ，Ｈｂを印加する。これにより、そのメモリセルの磁気記憶素子１の記憶層３に回転磁界が印加され、その記憶層３において、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２が反転（Ｔｏｇｇｌｅ動作）して、情報の書き込み（記録）が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線５或いはビット線６の少なくとも一方は選択されていないため、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２が反転（Ｔｏｇｇｌｅ動作）するために充分な回転磁界が印加されないことから、情報の書き込み（記録）が行われず、記憶層３に既に記録されている情報が保持される。
次に、本発明の磁気メモリの初期化方法の一実施の形態として、図１に示した構成のスイッチング特性を利用したＭＲＡＭに対して、初期化を行う方法を説明する。
本実施の形態における電流パルスの時間変化を図３Ａに示す。また、本実施の形態におけるＴＭＲ素子の電気抵抗の時間変化を図３Ｂに示す。
本実施の形態では、特に、図３Ａに示すように、ワード線電流Ｉｗのパルスの印加とビット線電流Ｉｂのパルスの印加とを同時に開始及び停止する。
本実施の形態における電流パルスの時間変化を図３Ａに示す。また、本実施の形態におけるＴＭＲ素子の電気抵抗の時間変化を図３Ｂに示す。
本実施の形態では、特に、図３Ａに示すように、ワード線電流Ｉｗのパルスの印加とビット線電流Ｉｂのパルスの印加とを同時に開始及び停止する。
このようなタイミングで各電流Ｉｗ，Ｉｂのパルスを印加することにより、ＴＭＲ素子の電気抵抗は図３Ｂに示すように変化する。
図３Ｂと図１２とを比較すると、ＴＭＲ素子の電気抵抗の変化において、図１２の時刻Ｔ１から時刻Ｔ２までの過程（反平行磁化状態から交差磁化状態へ遷移する過程）、即ち印加開始時の遅延時間が省略され、時刻Ｔ２以降の磁化状態へ直接遷移していることがわかる。
また、図１２の時刻Ｔ３から時刻Ｔ４までの過程（交差磁化状態から反平行磁化状態へ遷移する過程）、即ち印加停止時の遅延時間が省略され、時刻Ｔ４以降の磁化状態へ直接遷移していることがわかる。
図３Ｂと図１２とを比較すると、ＴＭＲ素子の電気抵抗の変化において、図１２の時刻Ｔ１から時刻Ｔ２までの過程（反平行磁化状態から交差磁化状態へ遷移する過程）、即ち印加開始時の遅延時間が省略され、時刻Ｔ２以降の磁化状態へ直接遷移していることがわかる。
また、図１２の時刻Ｔ３から時刻Ｔ４までの過程（交差磁化状態から反平行磁化状態へ遷移する過程）、即ち印加停止時の遅延時間が省略され、時刻Ｔ４以降の磁化状態へ直接遷移していることがわかる。
このように、図１２に示した従来のＤｉｒｅｃｔ動作における遅延時間（Ｔ１−Ｔ２及びＴ４−Ｔ３）が省略されたことにより、全体として電流Ｉｗ，Ｉｂのパルスの持続時間が減少している。
これにより、磁気メモリ（ＭＲＡＭ）の初期化の際に必要とする消費電力を低減することができると共に、磁気メモリ（ＭＲＡＭ）の初期化に必要となる時間も大幅に短縮することができる。
また、このタイミングで電流パルスを印加すると、本来はＴｏｇｇｌｅ動作の領域であるはずの低い電流パルス波高値でも、Ｄｉｒｅｃｔ動作させることが可能になる。
これにより、磁気メモリ（ＭＲＡＭ）の初期化の際に必要とする消費電力を低減することができると共に、磁気メモリ（ＭＲＡＭ）の初期化に必要となる時間も大幅に短縮することができる。
また、このタイミングで電流パルスを印加すると、本来はＴｏｇｇｌｅ動作の領域であるはずの低い電流パルス波高値でも、Ｄｉｒｅｃｔ動作させることが可能になる。
なお、図３Ａに示すように、ワード線電流Ｉｗのパルスの印加とビット線電流Ｉｂのパルスの印加とを同時に停止する場合だけでなく、ワード線電流Ｉｗのパルスの印加の停止時刻とビット線電流Ｉｂのパルスの印加の停止時刻との間の時間差（遅延時間；図１２のではＴ４−Ｔ３）を、パルスの印加時間と比較して充分に短くして、両者のパルスの印加をほぼ同時に停止する場合も、磁気メモリの初期化の際の消費電力を低減し、磁気メモリの初期化に必要となる時間を大幅に短縮する効果が得られる。
この場合、電流パルスの印加の停止時刻の時間差を、電流パルスの印加停止前の交差磁化状態から反平行磁化状態に遷移する時間よりも短い時間とすることが望ましい。
また、充分な効果を得るためには、パルスの印加時間にもよるが、電流パルスの印加の停止時刻の時間差を最大でも１ナノ秒以下とすることが望ましい。
また、充分な効果を得るためには、パルスの印加時間にもよるが、電流パルスの印加の停止時刻の時間差を最大でも１ナノ秒以下とすることが望ましい。
上述の本実施の形態によれば、ワード線電流Ｉｗのパルスの印加とビット線電流Ｉｂのパルスの印加を同時に開始及び停止し、遅延時間をなくしたことにより、Ｄｉｒｅｃｔ動作に関わる電流パルスの持続時間を全体として短縮することが可能になる。
これにより、磁気メモリ（ＭＲＡＭ）の各メモリセルの磁気記憶素子１の記憶層（自由層）３の磁化状態を揃えて、磁気メモリ（ＭＲＡＭ）の初期化を行うために必要となる消費電力量を、従来よりも低減することができる。
これにより、磁気メモリ（ＭＲＡＭ）の各メモリセルの磁気記憶素子１の記憶層（自由層）３の磁化状態を揃えて、磁気メモリ（ＭＲＡＭ）の初期化を行うために必要となる消費電力量を、従来よりも低減することができる。
また、パルスの印加停止時の遅延時間をなくしたことにより、低い波高値の電流パルスを用いてＤｉｒｅｃｔ動作を行うことが可能になる。
即ち、本実施の形態によれば、従来よりも高速かつ低電流でメモリ素子の初期化を行うことができる。
そして、磁気記憶素子を微細化するためには、消費電力を低減する必要があり、本実施の形態によって初期化に要する消費電力を低減することができるため、磁気メモリ（ＭＲＡＭ）のメモリセルを構成する磁気記憶素子１を微細化して、磁気メモリ（ＭＲＡＭ）の小型化や大容量化（記憶容量の増大）を図ることが容易に可能となる。
また、初期化に要する電流を低減することが可能になるため、電流を流す配線におけるエレクトロン・マイグレーション破断の発生を低減することができ、これにより磁気メモリ（ＭＲＡＭ）の信頼性の向上を図ることができる。
従って、本実施の形態によれば、磁気メモリ（ＭＲＡＭ）において、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
また、初期化に要する電流を低減することが可能になるため、電流を流す配線におけるエレクトロン・マイグレーション破断の発生を低減することができ、これにより磁気メモリ（ＭＲＡＭ）の信頼性の向上を図ることができる。
従って、本実施の形態によれば、磁気メモリ（ＭＲＡＭ）において、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
なお、本発明では、ワード線電流Ｉｗのパルスの印加停止時刻とビット線電流Ｉｂのパルスの印加停止時刻とを略同時にするが、ワード線電流Ｉｗのパルスの印加開始時刻とビット線電流Ｉｂのパルスの印加開始時刻には、時間差が設けられていてもよい。その場合を、図４と図５にそれぞれ示す。図４及び図５では、いずれも、ワード線電流Ｉｗのパルスが先に印加開始されるようになっている。
これら図４及び図５に示す場合でも、図１２及び図１３に示した従来のＤｉｒｅｃｔ動作における遅延時間（Ｔ４−Ｔ３）が省略されているため、全体として電流Ｉｗ，Ｉｂのパルスの持続時間が減少している。
これにより、磁気メモリ（ＭＲＡＭ）の初期化の際に必要とする消費電力を低減することができると共に、磁気メモリ（ＭＲＡＭ）の初期化に必要となる時間も大幅に短縮することができる。また、本来はＴｏｇｇｌｅ動作の領域であるはずの低い電流パルス波高値でも、Ｄｉｒｅｃｔ動作させることが可能になる。
即ち、これらの場合でも、従来よりも高速かつ低電流でメモリ素子の初期化を行うことができる。
従って、磁気メモリ（ＭＲＡＭ）において、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
これら図４及び図５に示す場合でも、図１２及び図１３に示した従来のＤｉｒｅｃｔ動作における遅延時間（Ｔ４−Ｔ３）が省略されているため、全体として電流Ｉｗ，Ｉｂのパルスの持続時間が減少している。
これにより、磁気メモリ（ＭＲＡＭ）の初期化の際に必要とする消費電力を低減することができると共に、磁気メモリ（ＭＲＡＭ）の初期化に必要となる時間も大幅に短縮することができる。また、本来はＴｏｇｇｌｅ動作の領域であるはずの低い電流パルス波高値でも、Ｄｉｒｅｃｔ動作させることが可能になる。
即ち、これらの場合でも、従来よりも高速かつ低電流でメモリ素子の初期化を行うことができる。
従って、磁気メモリ（ＭＲＡＭ）において、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
ここで、本発明の初期化方法によって得られる磁化回転モードの改善効果を調べた。
磁気記憶素子を、０．３０μｍ（長軸方向）×０．１５μｍ（短軸方向）として、図１２に示した従来の初期化方法の場合と、本発明の初期化方法の場合、即ちワード線電流Ｉｗのパルスの印加とビット線電流Ｉｂのパルスの印加を同時に停止した場合とで、素子の磁化回転モードの分布を比較した。
それぞれの磁化回転モードの分布を図６Ａ及び図６Ｂに示す。図６Ａは図１２に示した従来の初期化方法の場合であり、図６Ｂは図３Ａ及び図３Ｂに示した本発明の初期化方法の実施の形態の場合である。
磁気記憶素子を、０．３０μｍ（長軸方向）×０．１５μｍ（短軸方向）として、図１２に示した従来の初期化方法の場合と、本発明の初期化方法の場合、即ちワード線電流Ｉｗのパルスの印加とビット線電流Ｉｂのパルスの印加を同時に停止した場合とで、素子の磁化回転モードの分布を比較した。
それぞれの磁化回転モードの分布を図６Ａ及び図６Ｂに示す。図６Ａは図１２に示した従来の初期化方法の場合であり、図６Ｂは図３Ａ及び図３Ｂに示した本発明の初期化方法の実施の形態の場合である。
従来は、ワード線電流Ｉｗのパルスの印加の停止時刻とビット線電流Ｉｂのパルスの印加の停止時刻との間に、遅延時間を設けていた。
その遅延時間（時間差）は、電流パルス印加停止前の交差磁化状態から反平行磁化状態（↑↓または↓↑）に遷移する時間よりも長い時間が必要である。
これにより、図６Ａに示すように、Ｔｏｇｇｌｅ動作の領域８０が広くなるため、Ｄｉｒｅｃｔ動作の領域８２とするには強い磁界を印加する必要があった。
このため、Ｄｉｒｅｃｔ動作を利用してビット情報の初期化を行うには、波高値の高い電流パルスが必要であった。
その遅延時間（時間差）は、電流パルス印加停止前の交差磁化状態から反平行磁化状態（↑↓または↓↑）に遷移する時間よりも長い時間が必要である。
これにより、図６Ａに示すように、Ｔｏｇｇｌｅ動作の領域８０が広くなるため、Ｄｉｒｅｃｔ動作の領域８２とするには強い磁界を印加する必要があった。
このため、Ｄｉｒｅｃｔ動作を利用してビット情報の初期化を行うには、波高値の高い電流パルスが必要であった。
これに対して、図６Ｂより、本発明の初期化方法を採用した場合には、図６ＡでＴｏｇｇｌｅ動作の領域８０であった領域の多くが、Ｄｉｒｅｃｔ動作の領域８２に変わっていることがわかる。
従って、本発明の初期化方法を採用することにより、比較的弱い磁界でＤｉｒｅｃｔ動作を行うことが可能になり、波高値の低い電流パルスでＤｉｒｅｃｔ動作を利用してビット情報の初期化を行うことが可能になる。
従って、本発明の初期化方法を採用することにより、比較的弱い磁界でＤｉｒｅｃｔ動作を行うことが可能になり、波高値の低い電流パルスでＤｉｒｅｃｔ動作を利用してビット情報の初期化を行うことが可能になる。
ところで、完全に理想的な積層構造を持った磁気記憶素子は、記憶層の二つの安定な磁化状態（例えば記憶層が２層の磁性層から成るときは、↑↓と↓↑の２つの磁化状態）が磁気的に同値なエネルギー状態にあるため、Ｄｉｒｅｃｔ動作によって最終的に得られる記憶層の磁化状態が不定になる可能性がある。
このため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃わなくなり、磁気メモリの初期化が達せられなくなるおそれがある。
このため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃わなくなり、磁気メモリの初期化が達せられなくなるおそれがある。
そこで、このような場合には、Ｄｉｒｅｃｔ動作後の磁化状態を固定するために、以下に挙げる構成とすることが考えられる。
まず、第１の構成として、例えば図１の磁気記憶素子１の構成において、飽和磁化ＭＳ１で膜厚ｔ１である第１の磁化固定層１２と、飽和磁化ＭＳ２で膜厚ｔ２である第２の磁化固定層１４とが、ＭＳ２・ｔ２≧ＭＳ１・ｔ１の条件を満たすように構成する。
この構成とすることにより、磁化固定層２から磁極磁界を記憶層３に対して漏洩させることができ、第２の磁化固定層１４の磁化Ｍ１２の向きと第１の記憶層１６の磁化Ｍ１の向きとが、互いに反平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Ｄｉｒｅｃｔ動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
この構成とすることにより、磁化固定層２から磁極磁界を記憶層３に対して漏洩させることができ、第２の磁化固定層１４の磁化Ｍ１２の向きと第１の記憶層１６の磁化Ｍ１の向きとが、互いに反平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Ｄｉｒｅｃｔ動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
即ち、磁化固定層を非磁性層を介した２層の磁性層から成る構成として、この磁化固定層の２層の磁性層のうち、記憶層に近い一方の磁性層の飽和磁化と膜厚との積が、磁化固定層の他方の磁性層の飽和磁化と膜厚との積以上であれば、記憶層の複数層の磁性層のうち磁化固定層に最も近い磁性層の磁化の向きが、磁化固定層の（記憶層に近い）一方の磁性層の磁化の向きに対して反平行となる状態に、各磁気記憶素子の記憶層の磁化状態を揃えることができる。そして、このように各磁気記憶素子の記憶層の磁化状態を揃えることにより、磁気メモリを初期化することができる。
次に、第２の構成として、例えば図１の磁気記憶素子１の構成において、飽和磁化ＭＳ１で膜厚ｔ１である第１の磁化固定層１２と、飽和磁化ＭＳ２で膜厚ｔ２である第２の磁化固定層１４とが、ＭＳ１・ｔ１≧ＭＳ２・ｔ２の条件を満たすように構成する。
この構成とすることにより、磁化固定層２から磁極磁界を記憶層３に対して漏洩させることができ、第１の磁化固定層１２の磁化Ｍ１１の向きと第１の記憶層１６の磁化Ｍ１の向きとが、互いに反平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Ｄｉｒｅｃｔ動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
この構成とすることにより、磁化固定層２から磁極磁界を記憶層３に対して漏洩させることができ、第１の磁化固定層１２の磁化Ｍ１１の向きと第１の記憶層１６の磁化Ｍ１の向きとが、互いに反平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Ｄｉｒｅｃｔ動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
即ち、磁化固定層を非磁性層を介した２層の磁性層から成る構成として、この磁化固定層の２層の磁性層のうち、記憶層から遠い一方の磁性層の飽和磁化と膜厚との積が、磁化固定層の他方の磁性層の飽和磁化と膜厚との積以上であれば、記憶層の複数層の磁性層のうち磁化固定層に最も近い磁性層の磁化の向きが、磁化固定層の（記憶層から遠い）一方の磁性層の磁化の向きに対して反平行となる状態に、各磁気記憶素子の記憶層の磁化状態を揃えることができる。そして、このように各磁気記憶素子の記憶層の磁化状態を揃えることにより、磁気メモリを初期化することができる。
なお、これら第１の構成及び第２の構成において、一方の磁性層の飽和磁化と膜厚との積が、他方の磁性層の飽和磁化と膜厚との積以上にするためには、例えば、膜厚は同じで一方の磁性層の飽和磁化を大きくしたり、飽和磁化は同じで一方の磁性層の膜厚を厚くしたり、一方の磁性層の飽和磁化を大きくかつ膜厚を厚くしたりする等、様々な構成が考えられる。
さらに、第３の構成として、例えば図１の磁気記憶素子１の構成において、トンネル絶縁層１５の界面荒さを増大させた構成とする。
この構成とすることにより、トンネル絶縁層１５を挟む２層の磁性層１４，１６の磁化、即ち第２の磁化固定層１４の磁化Ｍ１２と第１の記憶層１６の磁化Ｍ１とを強磁性結合させるため、第２の磁化固定層１４の磁化Ｍ１２の向きと第１の記憶層１６の磁化Ｍ１の向きとが、互いに平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Ｄｉｒｅｃｔ動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
この構成とすることにより、トンネル絶縁層１５を挟む２層の磁性層１４，１６の磁化、即ち第２の磁化固定層１４の磁化Ｍ１２と第１の記憶層１６の磁化Ｍ１とを強磁性結合させるため、第２の磁化固定層１４の磁化Ｍ１２の向きと第１の記憶層１６の磁化Ｍ１の向きとが、互いに平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Ｄｉｒｅｃｔ動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
即ち、記憶層と磁化固定層との間がトンネル絶縁層であり、磁化固定層が非磁性層を介した複数層の磁性層から成り、トンネル絶縁層の界面荒さを増大させた構成とすることにより、磁化固定層の複数層の磁性層のうちトンネル絶縁層側の磁性層の磁化と記憶層の複数層の磁性層のうちトンネル絶縁層側の磁性層の磁化とを強磁性結合させ、これら強磁性結合させた２層の磁性層の磁化の向きが平行となる状態に、各磁気記憶素子の記憶層の磁化状態を揃えることができる。そして、このように各磁気記憶素子の記憶層の磁化状態を揃えることにより、磁気メモリを初期化することができる。
これら第１の構成〜第３の構成を採用することにより、記憶層の二つの安定な磁化状態が磁気的に同値なエネルギー状態にある場合でも、磁化固定層やトンネル絶縁層からの作用により磁気的に異なるエネルギー状態とすることができ、磁気的に低いエネルギー状態となる方の磁化状態に揃えることが可能になる。
従って、この磁気的に低いエネルギー状態となる方の磁化状態になるように、各配線（例えばワード線及びビット線）に流す電流パルスの向きを設定することにより、磁気メモリを初期化することができる。
従って、この磁気的に低いエネルギー状態となる方の磁化状態になるように、各配線（例えばワード線及びビット線）に流す電流パルスの向きを設定することにより、磁気メモリを初期化することができる。
これに対して、記憶層の二つの安定な磁化状態が磁気的に異なるエネルギー状態にある場合には、磁気的に低いエネルギー状態となる方の磁化状態に揃えることが容易に可能であるため、その磁化状態になるように、各配線（例えばワード線及びビット線）に流す電流パルスの向きを設定することにより、容易に磁気メモリを初期化することができる。
前述した各実施の形態では、図１に示したように、記憶層３と固定層２との間にトンネル絶縁層１５を設けてＴＭＲ素子から成る磁気記憶素子１を構成した場合に本発明を適用していたが、トンネル絶縁層の代わりに非磁性導電層を設けてＧＭＲ素子から成る磁気記憶素子を構成した場合にも、本発明を適用することができ、上述の実施の形態と同様に本発明の効果を得ることができる。
また、記憶層に対して、トンネル絶縁層或いは非磁性導電層即ち非磁性層を介して固定層を設けた構成（ＴＭＲ素子やＧＭＲ素子等）に限らず、本発明は、固定層を設けずに他の検出手段によって記憶層の磁性層の磁化の向きを検出して、磁気記憶素子の記憶層に記録された情報の読み出しを行う構成にも適用することが可能である。
固定層を設けた構成以外の他の検出手段としては、例えば、ホール素子を利用した構成や、光学的手段により検出を行う構成が考えられる。
固定層を設けた構成以外の他の検出手段としては、例えば、ホール素子を利用した構成や、光学的手段により検出を行う構成が考えられる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１ 磁気記憶素子、２ 固定層、３ 記憶層（自由層）、５ ワード線、６ ビット線、１１ 反強磁性層、１２ 第１の磁化固定層、１３，１７ 非磁性層、１４ 第２の磁化固定層、１５ トンネル絶縁層、１６ 第１の記憶層、１８ 第２の記憶層、３０ シリコン基板、３１ 選択用ＭＯＳトランジスタ
Claims (7)
- 情報を磁性体の磁化状態によって保持する記憶層が、非磁性層を介して積層されて、反強磁性結合した複数層の磁性層から成り、定常状態では前記非磁性層を介して対向する２層の前記磁性層の磁化の向きが概ね反平行状態である磁気記憶素子と、
互いに交差する第１の配線と第２の配線とを備え、
前記第１の配線と前記第２の配線とが交差する交点付近に、それぞれ前記磁気記憶素子の磁化容易軸が前記第１の配線及び前記第２の配線に対して傾斜角度を有するように、前記磁気記憶素子が配置されて成る磁気メモリに対して、
前記第１の配線の電流のパルスと、前記第２の配線の電流のパルスとを、ほぼ同じ時刻で印加を停止することにより、前記磁気メモリの各前記磁気記憶素子の前記記憶層の磁化状態を全て同じ状態に揃える
磁気メモリの初期化方法。 - 前記第１の配線の電流のパルスと、前記第２の配線の電流のパルスとにおいて、印加の停止時刻の差が、前記電流のパルスの停止前における交差磁化状態から反平行磁化状態に遷移するために要する時間よりも短い時間である請求項１に記載の磁気メモリの初期化方法。
- 前記第１の配線の電流のパルスと、前記第２の配線の電流のパルスとにおいて、印加の停止時刻の差が１ナノ秒以内である請求項１に記載の磁気メモリの初期化方法。
- 前記磁気記憶素子は、前記記憶層に対して、非磁性層を介して磁化の向きが固定された磁化固定層が配置された構成である請求項１に記載の磁気メモリの初期化方法。
- 前記磁化固定層が非磁性層を介した２層の磁性層から成り、前記磁化固定層の２層の磁性層のうち、前記記憶層に近い一方の磁性層の飽和磁化と膜厚との積が、前記磁化固定層の他方の磁性層の飽和磁化と膜厚との積以上であり、前記記憶層の複数層の磁性層のうち前記磁化固定層に最も近い磁性層の磁化の向きが、前記磁化固定層の前記一方の磁性層の磁化の向きに対して反平行となる状態に、各前記磁気記憶素子の前記記憶層の磁化状態を揃える請求項４に記載の磁気メモリの初期化方法。
- 前記磁化固定層が非磁性層を介した２層の磁性層から成り、前記磁化固定層の２層の磁性層のうち、前記記憶層から遠い一方の磁性層の飽和磁化と膜厚との積が、前記磁化固定層の他方の磁性層の飽和磁化と膜厚との積以上であり、前記記憶層の複数層の磁性層のうち前記磁化固定層に最も近い磁性層の磁化の向きが、前記磁化固定層の前記一方の磁性層の磁化の向きに対して反平行となる状態に、各前記磁気記憶素子の前記記憶層の磁化状態を揃える請求項４に記載の磁気メモリの初期化方法。
- 前記記憶層と前記磁化固定層との間の非磁性層がトンネル絶縁層であり、前記磁化固定層が非磁性層を介した複数層の磁性層から成り、前記トンネル絶縁層の界面荒さを増大させることにより、磁化固定層の複数層の磁性層のうち前記トンネル絶縁層側の磁性層の磁化と前記記憶層の複数層の磁性層のうち前記トンネル絶縁層側の磁性層の磁化とを強磁性結合させ、これら強磁性結合させた２層の磁性層の磁化の向きが平行となる状態に、各前記磁気記憶素子の前記記憶層の磁化状態を揃える請求項４に記載の磁気メモリの初期化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004012287A JP4626149B2 (ja) | 2004-01-20 | 2004-01-20 | 磁気メモリの初期化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004012287A JP4626149B2 (ja) | 2004-01-20 | 2004-01-20 | 磁気メモリの初期化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005209251A JP2005209251A (ja) | 2005-08-04 |
| JP4626149B2 true JP4626149B2 (ja) | 2011-02-02 |
Family
ID=34898709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004012287A Expired - Fee Related JP4626149B2 (ja) | 2004-01-20 | 2004-01-20 | 磁気メモリの初期化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4626149B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5441024B2 (ja) * | 2008-12-15 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| WO2011052475A1 (ja) | 2009-10-26 | 2011-05-05 | 日本電気株式会社 | 磁気メモリ素子、磁気メモリ、及びその初期化方法 |
| JP6089572B2 (ja) * | 2012-10-18 | 2017-03-08 | ヤマハ株式会社 | 磁気抵抗効果素子のリセット回路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0950692A (ja) * | 1995-08-04 | 1997-02-18 | Seiko Epson Corp | 情報記録媒体とその記録方法 |
| JP2002358775A (ja) * | 2001-05-31 | 2002-12-13 | Sony Corp | 磁気メモリ装置 |
| JP2003031771A (ja) * | 2001-07-12 | 2003-01-31 | Nippon Hoso Kyokai <Nhk> | 記憶セル構造およびこの構造を備えた４値記憶固体磁気メモリ |
| JP2003123463A (ja) * | 2001-10-10 | 2003-04-25 | Japan Science & Technology Corp | 磁気記憶素子の書き込み回路 |
| JP2003289133A (ja) * | 2002-03-28 | 2003-10-10 | Sony Corp | 磁気メモリ素子、そのメモリ素子を含む集積回路または磁気メモリ装置、その集積回路または磁気メモリ装置を組み込んだ電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633498B1 (en) * | 2002-06-18 | 2003-10-14 | Motorola, Inc. | Magnetoresistive random access memory with reduced switching field |
-
2004
- 2004-01-20 JP JP2004012287A patent/JP4626149B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0950692A (ja) * | 1995-08-04 | 1997-02-18 | Seiko Epson Corp | 情報記録媒体とその記録方法 |
| JP2002358775A (ja) * | 2001-05-31 | 2002-12-13 | Sony Corp | 磁気メモリ装置 |
| JP2003031771A (ja) * | 2001-07-12 | 2003-01-31 | Nippon Hoso Kyokai <Nhk> | 記憶セル構造およびこの構造を備えた４値記憶固体磁気メモリ |
| JP2003123463A (ja) * | 2001-10-10 | 2003-04-25 | Japan Science & Technology Corp | 磁気記憶素子の書き込み回路 |
| JP2003289133A (ja) * | 2002-03-28 | 2003-10-10 | Sony Corp | 磁気メモリ素子、そのメモリ素子を含む集積回路または磁気メモリ装置、その集積回路または磁気メモリ装置を組み込んだ電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005209251A (ja) | 2005-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6717735B2 (ja) | 改善された切り換え効率のためのスピン軌道トルクビット設計 | |
| JP4380707B2 (ja) | 記憶素子 | |
| CN103003883B (zh) | 用于场复位自旋力矩mram的结构和方法 | |
| US6621731B2 (en) | Magnetic memory device | |
| JP4492780B2 (ja) | 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法 | |
| US8514615B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
| US20130021841A1 (en) | Perpendicular magnetic random access memory (mram) device with a stable reference cell | |
| US8279661B2 (en) | Magnetic memory element, driving method for the same, and nonvolatile storage device | |
| JP2006165327A (ja) | 磁気ランダムアクセスメモリ | |
| JP4518049B2 (ja) | 記憶装置 | |
| KR20100127743A (ko) | 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치 | |
| JP2008117930A (ja) | 記憶素子、メモリ | |
| JP4765248B2 (ja) | 磁気メモリ | |
| JP5387990B2 (ja) | 磁気メモリ素子とその駆動方法及び不揮発記憶装置 | |
| JP2006073956A (ja) | メモリ | |
| JP2006155719A (ja) | メモリ | |
| JP5356377B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
| JP4438806B2 (ja) | メモリ | |
| US9852782B2 (en) | Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits | |
| JP4670326B2 (ja) | メモリ | |
| JP4626149B2 (ja) | 磁気メモリの初期化方法 | |
| JP4631267B2 (ja) | 磁気記憶素子及び磁気メモリ | |
| JP2005129801A (ja) | 磁気記憶素子及び磁気メモリ | |
| JP2005135495A (ja) | 磁気メモリの記録方法 | |
| JP2008084950A (ja) | 記憶素子、メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |