JP4626149B2 - 磁気メモリの初期化方法 - Google Patents
磁気メモリの初期化方法 Download PDFInfo
- Publication number
- JP4626149B2 JP4626149B2 JP2004012287A JP2004012287A JP4626149B2 JP 4626149 B2 JP4626149 B2 JP 4626149B2 JP 2004012287 A JP2004012287 A JP 2004012287A JP 2004012287 A JP2004012287 A JP 2004012287A JP 4626149 B2 JP4626149 B2 JP 4626149B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- layer
- magnetic
- storage layer
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、FRAMにおいては、書き換え可能回数が1012〜1014と有限であるため、完全にSRAMやDRAMを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
しかし、これらの構成では、負荷のメモリセル抵抗が10〜100Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
当初は、室温における抵抗変化率が1〜2%しかなかったが(非特許文献4参照)、近年では20%近くの抵抗変化率が得られるようになり(非特許文献5参照)、TMR効果を利用したMRAMに注目が集まるようになってきている。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはMOSトランジスタ等を用いることができるが、図7に示す構成はMOSトランジスタを用いている。
第1の磁化固定層112及び第2の磁化固定層114は、非磁性層113を介して配置されていることにより、反強磁性結合している。さらに、第1の磁化固定層112は、反強磁性層111と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層111,112,113,114により固定層102が構成される。
第1の記憶層116及び第2の記憶層118は、非磁性層117を介して配置されていることにより、反強磁性結合している。これら第1の記憶層116及び第2の記憶層118は、それぞれの磁化M1,M2の向きが比較的容易に回転するように構成される。そして、これら3層116,117,118により記憶層(自由層)103が構成される。
第2の磁化固定層114と第1の記憶層116との間、即ち固定層102と記憶層(自由層)103との間には、トンネル絶縁層115が形成されている。このトンネル絶縁層115は、上下の磁性層116及び114の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層102と、トンネル絶縁層115と、磁化の向きを変化させることが可能な記憶層(自由層)103とにより、TMR(Tunneling Magnetoresistance )素子が構成されている。
そして、上述の各層111〜118と、下地膜110及びトップコート膜119により、TMR素子から成る磁気記憶素子101が構成されている。
磁気記憶素子101のトップコート膜119は、その上のビット線(BL)106に接続されている。また、磁気記憶素子101の下方には絶縁膜を介して、書き込みワード線(WL)105が配置されている。
通常、第1の磁化固定層112と第2の磁化固定層114とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
磁気記憶素子101は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸60があり、楕円の短軸方向に磁化困難軸61があり、これら磁化容易軸60と磁化困難軸61とが直交している。
また、ビット線106及びワード線105は、格子状に配置され、両者のなす角度αは一定(図8ではほぼ直交している)である。磁気記憶素子101は、その磁化容易軸60がワード線105に対して傾斜角度θ(0<θ<90°)を有するように、ワード線105及びビット線106の交点に配置されている。
そして、電流磁界Hb,Hwの印加によって、第1の記憶層116の磁化M1の向きを変えることにより、記憶層103に情報(例えば、情報”1”又は情報”0”)を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
第1の記憶層116の磁化M1と第2の記憶層118の磁化M2の合成磁化Mの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Hsfである。外部磁界Hがこのスピンフロッピング磁界Hsf以下ならば、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2が、常に反平行状態(↑↓)を保つ。
外部磁界HがHsfを超えると、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2が、交差磁化状態をとって外部磁界Hに拮抗する。ただし、二つの磁化M1,M2がなす角度は180度以下である。この状態から外部磁界Hを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Hsatである。外部磁界Hが飽和磁界Hsatを超えると、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2は平行状態(↑↑)となる。一旦、飽和磁界Hsat以上の外部磁界Hを印加してしまうと、記憶層103は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。
外部磁界Hを印加することにより、図9に示したように、記憶層103の第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きが変化するが、外部磁界Hを印加する前の状態と、外部磁界Hを取り去った後の状態との関係により、3種類の動作に大別することができる。
また、外部磁界Hの印加の前の状態と、外部磁界Hを取り去った後の状態とで、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2の向きが同じ向きになる(2つの磁化M1,M2の向きが入れ替わらない)動作がある。以下、このような動作を、No switching動作と呼ぶ。
さらにまた、外部磁界Hの印加の前の状態に係わらず、外部磁界Hを取り去った後の状態では、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Hを印加している間に、2層の磁化M1,M2が同じ向き(平行)になってしまい、外部磁界Hを印加する前の反平行状態の記憶が失われるため、外部磁界Hを除去した後の状態では、2層の磁化M1,M2が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Direct動作と呼ぶ。
図10では、1ビットの記録を行うサイクルにおいて、時間原点を時刻T0として、時刻T1,T2,T3,T4と時刻が経過して、最後に定常状態に戻るまでの磁化M1,M2の向き及びTMR素子の電気抵抗Rの変化を示している。以下、他の動作の場合の図でも同様である。
このように電流パルスに時間差を設けることにより、各電流磁界Hw,Hbの合成磁界を回転磁界として、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きを回転させることができる。
TMR素子の電気抵抗Rは、第1の記憶層116の磁化M1と第2の磁化固定層114の磁化M12の向きが等しい場合に、低抵抗(これを例えば情報”0”とする)となり、第1の記憶層116の磁化M1と第2の磁化固定層114の磁化M12の向きが反平行である場合に、高抵抗(これを例えば情報”1”とする)となる。
時刻T1から時刻T2までの間に、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とがなす角度が180度以下になる。
時刻T2から時刻T3までの間には、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とがなす角度が鋭角(90度以下)になる。
時刻T3以降で第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とがスピンフロップし、時刻T4を過ぎて再び反平行状態に戻る。このとき、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2は、それぞれ初期状態に対して向きが逆転している。
この例では、ワード線電流Iwのパルスを図10とは逆の向きにしている。ビット線電流Ibのパルスは図10と同じである。
このように電流パルスに時間差を設けることにより、各電流磁界Hw,Hbの合成磁界を回転磁界として、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きを回転させることができる。
時刻T1から時刻T2までの間に、第1の記憶層116の磁化M1と第2の記憶層118の磁化M2とがなす角度が180度以下になる。
この場合は、時刻T2から時刻T3までの間で、ワード線電流磁界Hw及びビット線電流磁界Hbにより形成される回転磁界の向きが、磁気記憶素子101の磁化容易軸の方向(正方向または負方向のいずれか)を向かないので、スピンフロッピングが起こらない。 その結果、時刻T4以降では、磁化状態は初期状態に対して変化しない。
図12に示す例では、電流パルスをいずれも図10と同じ向きにしている。一方、図13に示す例では、電流パルスをいずれも図10とは逆の向きにしている。
このように電流パルスに時間差を設けることにより、各電流磁界Hw,Hbの合成磁界を回転磁界として、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きを回転させることができる。
時刻T1から時刻T2までの間に、スピンフロッピングが起こり、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2がなす角度は90度以下になる。
時刻T2から時刻T3までの間に、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Hw及びビット線電流磁界Hbにより形成される回転磁界の向きとほぼ等しくなる。
時刻T3以降では、第1の記憶層116の磁化M1及び第2の記憶層118の磁化M2が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。
一方、ビット線電流磁界Hb及びワード線電流磁界Hwの合成磁界が飽和磁界Hsatを超えたところは、Direct動作の領域82となることが多い。
そして、ビット線電流磁界Hb及びワード線電流磁界Hwの合成磁界がスピンフロッピング磁界Hsf以上飽和磁界Hsat未満であり、かつ、第一象限及び第三象限に属する範囲は、Toggle動作の領域80となることが期待できる。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、No switching動作の領域81の範囲に含まれていることが必要である。
しかしながら、Toggle動作の領域80においては、ビット情報を担う磁化状態の極性を交番的に変化させることはできるが、磁化状態の極性を入力信号に応じて非交番的に変化させることはできないため、全てのメモリセルでメモリ素子の磁化状態の極性をToggle動作により交番的に変化させると、MRAM全体でメモリ素子の磁化状態を揃えることはできない。
このとき、初期化に要する時間が長くなってしまったり、初期化に要する消費電力が増大してしまったりすることが考えられる。
そして、全てのメモリセルで、メモリ素子の磁化状態の極性をDirect動作により非交番的に変化させると、MRAM全体でメモリ素子の磁化状態を一方に揃えることができる。これにより、1段階の手順でMRAMの各メモリ素子の情報を初期化することが可能である。
また、第1の配線の電流のパルスと第2の配線の電流のパルスとをほぼ同じ時刻で印加を停止することにより、前述したDirect動作を比較的弱い磁界で行うことが可能になるため、初期化に要する各配線の電流のパルスの波高値を、低くすることが可能になる。
従って、本発明によれば、磁気メモリにおいて、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
本形態においても、図7に示した従来の構成と同様に、メモリセルの読み出しのために選択用MOSトランジスタを用いている。
第1の磁化固定層12及び第2の磁化固定層14は、非磁性層13を介して配置されていることにより、反強磁性結合している。さらに、第1の磁化固定層12は、反強磁性層11と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層11,12,13,14により固定層2が構成される。即ち、固定層2は、2層の磁性層(第1の磁化固定層12及び第2の磁化固定層14)を有している。
第1の記憶層16及び第2の記憶層18の2層の磁性層は、非磁性層17を介して配置されていることにより、反強磁性結合している。これら第1の記憶層16及び第2の記憶層18は、それぞれの磁化M1,M2の向きが比較的容易に回転するように構成される。そして、これら3層16,17,18により記憶層(自由層)3が構成される。即ち、記憶層(自由層)3は、2層の磁性層(第1の記憶層16及び第2の記憶層18)を有している。
第2の磁化固定層14と第1の記憶層16との間、即ち固定層2と記憶層(自由層)3との間には、トンネル絶縁層15が形成されている。このトンネル絶縁層15は、上下の磁性層16及び14の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層2と、トンネル絶縁層15と、磁化の向きを変化させることが可能な記憶層(自由層)3とにより、TMR(Tunneling Magnetoresistance )素子が構成されている。
反強磁性層11の下には、下地膜10が形成されている。この下地膜10は、上方に積層される層の結晶性を高める作用がある。
非磁性層13,17の材料としては、例えば、タンタル、クロム、ルテニウム等が使用できる。
反強磁性層11の材料としては、例えば、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
下地膜10には、例えば、クロム、タンタル等を使用できる。
トップコート膜19には、例えば、銅、タンタル、TiN等の材料が使用できる。
トンネル絶縁層15は、スパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることができる。
磁気記憶素子1のトップコート膜19は、その上のビット線(BL)6に接続されている。また、磁気記憶素子101の下方には絶縁膜を介して、書き込みワード線(WL)5が配置されている。
磁気記憶素子1は、図8の磁気記憶素子101と同様に、平面形状が楕円形状になっている。
楕円の長軸方向に磁化容易軸60があり、楕円の短軸方向に磁化困難軸61があり、これら磁化容易軸60と磁化困難軸61と直交している。
また、ビット線(BL)6及びワード線(WL)5は、そのなす角度αが一定(ほぼ直交する)となっている。磁気記憶素子1は、その磁化容易軸60がワード線5に対して傾斜角度θ(0<θ<90°)を有するように、ワード線5及びビット線6の交点に配置されている。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子1の記憶層3に情報を記録するためには、多数あるワード線5及びビット線6から、記録を行うメモリセルに対応するそれぞれ1本のワード線5及びビット線6を選択し、ワード線5及びビット線6に電流を流して、記録を行うメモリセルの磁気記憶素子1に対して電流磁場Hw,Hbを印加する。これにより、そのメモリセルの磁気記憶素子1の記憶層3に回転磁界が印加され、その記憶層3において、第1の記憶層16の磁化M1及び第2の記憶層18の磁化M2が反転(Toggle動作)して、情報の書き込み(記録)が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線5或いはビット線6の少なくとも一方は選択されていないため、第1の記憶層16の磁化M1及び第2の記憶層18の磁化M2が反転(Toggle動作)するために充分な回転磁界が印加されないことから、情報の書き込み(記録)が行われず、記憶層3に既に記録されている情報が保持される。
本実施の形態における電流パルスの時間変化を図3Aに示す。また、本実施の形態におけるTMR素子の電気抵抗の時間変化を図3Bに示す。
本実施の形態では、特に、図3Aに示すように、ワード線電流Iwのパルスの印加とビット線電流Ibのパルスの印加とを同時に開始及び停止する。
図3Bと図12とを比較すると、TMR素子の電気抵抗の変化において、図12の時刻T1から時刻T2までの過程(反平行磁化状態から交差磁化状態へ遷移する過程)、即ち印加開始時の遅延時間が省略され、時刻T2以降の磁化状態へ直接遷移していることがわかる。
また、図12の時刻T3から時刻T4までの過程(交差磁化状態から反平行磁化状態へ遷移する過程)、即ち印加停止時の遅延時間が省略され、時刻T4以降の磁化状態へ直接遷移していることがわかる。
これにより、磁気メモリ(MRAM)の初期化の際に必要とする消費電力を低減することができると共に、磁気メモリ(MRAM)の初期化に必要となる時間も大幅に短縮することができる。
また、このタイミングで電流パルスを印加すると、本来はToggle動作の領域であるはずの低い電流パルス波高値でも、Direct動作させることが可能になる。
また、充分な効果を得るためには、パルスの印加時間にもよるが、電流パルスの印加の停止時刻の時間差を最大でも1ナノ秒以下とすることが望ましい。
これにより、磁気メモリ(MRAM)の各メモリセルの磁気記憶素子1の記憶層(自由層)3の磁化状態を揃えて、磁気メモリ(MRAM)の初期化を行うために必要となる消費電力量を、従来よりも低減することができる。
また、初期化に要する電流を低減することが可能になるため、電流を流す配線におけるエレクトロン・マイグレーション破断の発生を低減することができ、これにより磁気メモリ(MRAM)の信頼性の向上を図ることができる。
従って、本実施の形態によれば、磁気メモリ(MRAM)において、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
これら図4及び図5に示す場合でも、図12及び図13に示した従来のDirect動作における遅延時間(T4−T3)が省略されているため、全体として電流Iw,Ibのパルスの持続時間が減少している。
これにより、磁気メモリ(MRAM)の初期化の際に必要とする消費電力を低減することができると共に、磁気メモリ(MRAM)の初期化に必要となる時間も大幅に短縮することができる。また、本来はToggle動作の領域であるはずの低い電流パルス波高値でも、Direct動作させることが可能になる。
即ち、これらの場合でも、従来よりも高速かつ低電流でメモリ素子の初期化を行うことができる。
従って、磁気メモリ(MRAM)において、小型化や大容量化、信頼性の向上、低消費電力化を、容易に図ることが可能になる。
磁気記憶素子を、0.30μm(長軸方向)×0.15μm(短軸方向)として、図12に示した従来の初期化方法の場合と、本発明の初期化方法の場合、即ちワード線電流Iwのパルスの印加とビット線電流Ibのパルスの印加を同時に停止した場合とで、素子の磁化回転モードの分布を比較した。
それぞれの磁化回転モードの分布を図6A及び図6Bに示す。図6Aは図12に示した従来の初期化方法の場合であり、図6Bは図3A及び図3Bに示した本発明の初期化方法の実施の形態の場合である。
その遅延時間(時間差)は、電流パルス印加停止前の交差磁化状態から反平行磁化状態(↑↓または↓↑)に遷移する時間よりも長い時間が必要である。
これにより、図6Aに示すように、Toggle動作の領域80が広くなるため、Direct動作の領域82とするには強い磁界を印加する必要があった。
このため、Direct動作を利用してビット情報の初期化を行うには、波高値の高い電流パルスが必要であった。
従って、本発明の初期化方法を採用することにより、比較的弱い磁界でDirect動作を行うことが可能になり、波高値の低い電流パルスでDirect動作を利用してビット情報の初期化を行うことが可能になる。
このため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃わなくなり、磁気メモリの初期化が達せられなくなるおそれがある。
この構成とすることにより、磁化固定層2から磁極磁界を記憶層3に対して漏洩させることができ、第2の磁化固定層14の磁化M12の向きと第1の記憶層16の磁化M1の向きとが、互いに反平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Direct動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
この構成とすることにより、磁化固定層2から磁極磁界を記憶層3に対して漏洩させることができ、第1の磁化固定層12の磁化M11の向きと第1の記憶層16の磁化M1の向きとが、互いに反平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Direct動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
この構成とすることにより、トンネル絶縁層15を挟む2層の磁性層14,16の磁化、即ち第2の磁化固定層14の磁化M12と第1の記憶層16の磁化M1とを強磁性結合させるため、第2の磁化固定層14の磁化M12の向きと第1の記憶層16の磁化M1の向きとが、互いに平行となる状態を、磁気的に低いエネルギー状態と設定することができる。これにより、Direct動作後の磁化状態は、この磁気的に低いエネルギー状態に固定されるため、磁気メモリ全体で各メモリセルの磁気記憶素子の記憶層の磁化状態が揃い、磁気メモリを初期化することが可能になる。
従って、この磁気的に低いエネルギー状態となる方の磁化状態になるように、各配線(例えばワード線及びビット線)に流す電流パルスの向きを設定することにより、磁気メモリを初期化することができる。
固定層を設けた構成以外の他の検出手段としては、例えば、ホール素子を利用した構成や、光学的手段により検出を行う構成が考えられる。
Claims (7)
- 情報を磁性体の磁化状態によって保持する記憶層が、非磁性層を介して積層されて、反強磁性結合した複数層の磁性層から成り、定常状態では前記非磁性層を介して対向する2層の前記磁性層の磁化の向きが概ね反平行状態である磁気記憶素子と、
互いに交差する第1の配線と第2の配線とを備え、
前記第1の配線と前記第2の配線とが交差する交点付近に、それぞれ前記磁気記憶素子の磁化容易軸が前記第1の配線及び前記第2の配線に対して傾斜角度を有するように、前記磁気記憶素子が配置されて成る磁気メモリに対して、
前記第1の配線の電流のパルスと、前記第2の配線の電流のパルスとを、ほぼ同じ時刻で印加を停止することにより、前記磁気メモリの各前記磁気記憶素子の前記記憶層の磁化状態を全て同じ状態に揃える
磁気メモリの初期化方法。 - 前記第1の配線の電流のパルスと、前記第2の配線の電流のパルスとにおいて、印加の停止時刻の差が、前記電流のパルスの停止前における交差磁化状態から反平行磁化状態に遷移するために要する時間よりも短い時間である請求項1に記載の磁気メモリの初期化方法。
- 前記第1の配線の電流のパルスと、前記第2の配線の電流のパルスとにおいて、印加の停止時刻の差が1ナノ秒以内である請求項1に記載の磁気メモリの初期化方法。
- 前記磁気記憶素子は、前記記憶層に対して、非磁性層を介して磁化の向きが固定された磁化固定層が配置された構成である請求項1に記載の磁気メモリの初期化方法。
- 前記磁化固定層が非磁性層を介した2層の磁性層から成り、前記磁化固定層の2層の磁性層のうち、前記記憶層に近い一方の磁性層の飽和磁化と膜厚との積が、前記磁化固定層の他方の磁性層の飽和磁化と膜厚との積以上であり、前記記憶層の複数層の磁性層のうち前記磁化固定層に最も近い磁性層の磁化の向きが、前記磁化固定層の前記一方の磁性層の磁化の向きに対して反平行となる状態に、各前記磁気記憶素子の前記記憶層の磁化状態を揃える請求項4に記載の磁気メモリの初期化方法。
- 前記磁化固定層が非磁性層を介した2層の磁性層から成り、前記磁化固定層の2層の磁性層のうち、前記記憶層から遠い一方の磁性層の飽和磁化と膜厚との積が、前記磁化固定層の他方の磁性層の飽和磁化と膜厚との積以上であり、前記記憶層の複数層の磁性層のうち前記磁化固定層に最も近い磁性層の磁化の向きが、前記磁化固定層の前記一方の磁性層の磁化の向きに対して反平行となる状態に、各前記磁気記憶素子の前記記憶層の磁化状態を揃える請求項4に記載の磁気メモリの初期化方法。
- 前記記憶層と前記磁化固定層との間の非磁性層がトンネル絶縁層であり、前記磁化固定層が非磁性層を介した複数層の磁性層から成り、前記トンネル絶縁層の界面荒さを増大させることにより、磁化固定層の複数層の磁性層のうち前記トンネル絶縁層側の磁性層の磁化と前記記憶層の複数層の磁性層のうち前記トンネル絶縁層側の磁性層の磁化とを強磁性結合させ、これら強磁性結合させた2層の磁性層の磁化の向きが平行となる状態に、各前記磁気記憶素子の前記記憶層の磁化状態を揃える請求項4に記載の磁気メモリの初期化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012287A JP4626149B2 (ja) | 2004-01-20 | 2004-01-20 | 磁気メモリの初期化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012287A JP4626149B2 (ja) | 2004-01-20 | 2004-01-20 | 磁気メモリの初期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209251A JP2005209251A (ja) | 2005-08-04 |
JP4626149B2 true JP4626149B2 (ja) | 2011-02-02 |
Family
ID=34898709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012287A Expired - Fee Related JP4626149B2 (ja) | 2004-01-20 | 2004-01-20 | 磁気メモリの初期化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4626149B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5441024B2 (ja) * | 2008-12-15 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
WO2011052475A1 (ja) | 2009-10-26 | 2011-05-05 | 日本電気株式会社 | 磁気メモリ素子、磁気メモリ、及びその初期化方法 |
JP6089572B2 (ja) * | 2012-10-18 | 2017-03-08 | ヤマハ株式会社 | 磁気抵抗効果素子のリセット回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950692A (ja) * | 1995-08-04 | 1997-02-18 | Seiko Epson Corp | 情報記録媒体とその記録方法 |
JP2002358775A (ja) * | 2001-05-31 | 2002-12-13 | Sony Corp | 磁気メモリ装置 |
JP2003031771A (ja) * | 2001-07-12 | 2003-01-31 | Nippon Hoso Kyokai <Nhk> | 記憶セル構造およびこの構造を備えた4値記憶固体磁気メモリ |
JP2003123463A (ja) * | 2001-10-10 | 2003-04-25 | Japan Science & Technology Corp | 磁気記憶素子の書き込み回路 |
JP2003289133A (ja) * | 2002-03-28 | 2003-10-10 | Sony Corp | 磁気メモリ素子、そのメモリ素子を含む集積回路または磁気メモリ装置、その集積回路または磁気メモリ装置を組み込んだ電子機器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633498B1 (en) * | 2002-06-18 | 2003-10-14 | Motorola, Inc. | Magnetoresistive random access memory with reduced switching field |
-
2004
- 2004-01-20 JP JP2004012287A patent/JP4626149B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950692A (ja) * | 1995-08-04 | 1997-02-18 | Seiko Epson Corp | 情報記録媒体とその記録方法 |
JP2002358775A (ja) * | 2001-05-31 | 2002-12-13 | Sony Corp | 磁気メモリ装置 |
JP2003031771A (ja) * | 2001-07-12 | 2003-01-31 | Nippon Hoso Kyokai <Nhk> | 記憶セル構造およびこの構造を備えた4値記憶固体磁気メモリ |
JP2003123463A (ja) * | 2001-10-10 | 2003-04-25 | Japan Science & Technology Corp | 磁気記憶素子の書き込み回路 |
JP2003289133A (ja) * | 2002-03-28 | 2003-10-10 | Sony Corp | 磁気メモリ素子、そのメモリ素子を含む集積回路または磁気メモリ装置、その集積回路または磁気メモリ装置を組み込んだ電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2005209251A (ja) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6717735B2 (ja) | 改善された切り換え効率のためのスピン軌道トルクビット設計 | |
JP4380707B2 (ja) | 記憶素子 | |
CN103003883B (zh) | 用于场复位自旋力矩mram的结构和方法 | |
US6621731B2 (en) | Magnetic memory device | |
JP4492780B2 (ja) | 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法 | |
US8514615B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
US20130021841A1 (en) | Perpendicular magnetic random access memory (mram) device with a stable reference cell | |
US8279661B2 (en) | Magnetic memory element, driving method for the same, and nonvolatile storage device | |
JP2006165327A (ja) | 磁気ランダムアクセスメモリ | |
JP4518049B2 (ja) | 記憶装置 | |
KR20100127743A (ko) | 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치 | |
JP2008117930A (ja) | 記憶素子、メモリ | |
JP4765248B2 (ja) | 磁気メモリ | |
JP5387990B2 (ja) | 磁気メモリ素子とその駆動方法及び不揮発記憶装置 | |
JP2006073956A (ja) | メモリ | |
JP2006155719A (ja) | メモリ | |
JP5356377B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP4438806B2 (ja) | メモリ | |
US9852782B2 (en) | Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits | |
JP4670326B2 (ja) | メモリ | |
JP4626149B2 (ja) | 磁気メモリの初期化方法 | |
JP4631267B2 (ja) | 磁気記憶素子及び磁気メモリ | |
JP2005129801A (ja) | 磁気記憶素子及び磁気メモリ | |
JP2005135495A (ja) | 磁気メモリの記録方法 | |
JP2008084950A (ja) | 記憶素子、メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |