JP4631267B2 - 磁気記憶素子及び磁気メモリ - Google Patents
磁気記憶素子及び磁気メモリ Download PDFInfo
- Publication number
- JP4631267B2 JP4631267B2 JP2003366337A JP2003366337A JP4631267B2 JP 4631267 B2 JP4631267 B2 JP 4631267B2 JP 2003366337 A JP2003366337 A JP 2003366337A JP 2003366337 A JP2003366337 A JP 2003366337A JP 4631267 B2 JP4631267 B2 JP 4631267B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- magnetic field
- storage layer
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本発明は、磁気記憶素子及び磁気メモリに関するものであり、特に不揮発性メモリに用いて好適なものである。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory ）等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ；Magnetic Random Access Memory ）である（例えば、非特許文献１参照）。
初期のＭＲＡＭは、ＡＭＲ（anisotropic magnetoresistive）効果や、ＧＭＲ（Giant magnetoresistance ）効果等を利用した、スピンバルブをベースにした構成であった（非特許文献２及び非特許文献３参照）。
しかし、これらの構成では、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
しかし、これらの構成では、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
そこで、ＴＭＲ(Tunnel Magnetoresistance)効果を利用した構成のＭＲＡＭが提案されている。
当初は、室温における抵抗変化率が１〜２％しかなかったが（非特許文献４参照）、近年では２０％近くの抵抗変化率が得られるようになり（非特許文献５参照）、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになってきている。
当初は、室温における抵抗変化率が１〜２％しかなかったが（非特許文献４参照）、近年では２０％近くの抵抗変化率が得られるようになり（非特許文献５参照）、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになってきている。
ＭＲＡＭでは、マトリクス状に配列されたＴＭＲ効果型の記憶素子を有するとともに、その素子群のうち特定の素子に情報を記録するために、素子群を縦横に横切るワード書き込み線とビット書き込み線を有しており、その交差領域に位置する記憶素子のみに、選択的に情報の記録（書き込み）を行うように構成されている。
そして、記憶素子に情報の記録を行う方法には、アステロイド特性を利用した方法（例えば、特許文献１参照）とスイッチング特性を利用した方法（例えば、特許文献２参照）がある。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。
ここで、スイッチング特性を利用したＭＲＡＭの模式的断面図を図８に示す。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオード又はＭＯＳトランジスタ等を用いることができるが、図８に示す構成はＭＯＳトランジスタを用いている。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオード又はＭＯＳトランジスタ等を用いることができるが、図８に示す構成はＭＯＳトランジスタを用いている。
まず、ＭＲＡＭのメモリセルを構成する磁気記憶素子１０１の構成を説明する。
第１の磁化固定層１１２及び第２の磁化固定層１１４の２層の磁性層は、非磁性層１１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１１２は、反強磁性層１１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１１，１１２，１１３，１１４により固定層１０２が構成される。
第１の記憶層１１６及び第２の記憶層１１８の２層の磁性層は、非磁性層１１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１１６及び第２の記憶層１１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１１６，１１７，１１８により記憶層（自由層）１０３が構成される。
第２の磁化固定層１１４と第１の記憶層１１６との間、即ち固定層１０２と記憶層（自由層）１０３との間には、トンネル絶縁層１１５が形成されている。このトンネル絶縁層１１５は、上下の磁性層１１６及び１１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層１０２と、トンネル絶縁層１１５と、磁化の向きを変化させることが可能な記憶層（自由層）１０３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
そして、上述の各層１１１〜１１８と、下地膜１１０及びトップコート膜１１９により、ＴＭＲ素子から成る磁気記憶素子１０１が構成されている。
第１の磁化固定層１１２及び第２の磁化固定層１１４の２層の磁性層は、非磁性層１１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１１２は、反強磁性層１１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１１，１１２，１１３，１１４により固定層１０２が構成される。
第１の記憶層１１６及び第２の記憶層１１８の２層の磁性層は、非磁性層１１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１１６及び第２の記憶層１１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１１６，１１７，１１８により記憶層（自由層）１０３が構成される。
第２の磁化固定層１１４と第１の記憶層１１６との間、即ち固定層１０２と記憶層（自由層）１０３との間には、トンネル絶縁層１１５が形成されている。このトンネル絶縁層１１５は、上下の磁性層１１６及び１１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層１０２と、トンネル絶縁層１１５と、磁化の向きを変化させることが可能な記憶層（自由層）１０３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
そして、上述の各層１１１〜１１８と、下地膜１１０及びトップコート膜１１９により、ＴＭＲ素子から成る磁気記憶素子１０１が構成されている。
また、シリコン基板１３０中に選択用ＭＯＳトランジスタ１３１が形成され、この選択用ＭＯＳトランジスタ１３１の一方の拡散層１３３上に接続プラグ１０８を介して、引き出し電極１０９が形成されている。この引き出し電極１０９上に、磁気記憶素子１０１の下地膜１１０が接続されている。選択用ＭＯＳトランジスタ１３１のもう一方の拡散層１３２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート１３０は、選択信号線と接続されている。
磁気記憶素子１０１のトップコート膜１１９は、その上のビット線（ＢＬ）１０６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）１０５が配置されている。
磁気記憶素子１０１のトップコート膜１１９は、その上のビット線（ＢＬ）１０６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）１０５が配置されている。
定常状態において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とは、概ね反平行状態（向きが正反対の状態）にある。同様に、非磁性層１１３を介した強い反強磁性結合により、第１の磁化固定層１１２の磁化Ｍ１１と第２の磁化固定層１１４の磁化Ｍ１２とは、ほぼ完全な反平行状態にある。
通常、第１の磁化固定層１１２と第２の磁化固定層１１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
通常、第１の磁化固定層１１２と第２の磁化固定層１１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
また、図８のＭＲＡＭを直上より見た模式的平面図を図９に示す。
磁気記憶素子１０１は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線１０６及びワード線１０５は、格子状に配置され、両者のなす角度αは一定（図９ではほぼ直交している）である。磁気記憶素子１０１は、その磁化容易軸６０がワード線１０５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線１０５及びビット線１０６の交点に配置されている。
磁気記憶素子１０１は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線１０６及びワード線１０５は、格子状に配置され、両者のなす角度αは一定（図９ではほぼ直交している）である。磁気記憶素子１０１は、その磁化容易軸６０がワード線１０５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線１０５及びビット線１０６の交点に配置されている。
この構成のメモリセルにおいて、磁気記憶素子１０１の記憶層１０３に情報を記録する際には、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを反転させるために、ビット線１０６及びワード線１０５に、それぞれ、ビット電流Ｉｂ及びワード線電流Ｉｗを流す。ビット線電流Ｉｂ及びワード線電流Ｉｗは、それぞれ、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗを誘起する。ワード線電流磁界Ｈｗとビット線電流磁界Ｈｂの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
そして、電流磁界Ｈｂ，Ｈｗの印加によって、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの向きを変えることにより、記憶層１０３に情報（例えば、情報”１”又は情報”０”）を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
そして、電流磁界Ｈｂ，Ｈｗの印加によって、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの向きを変えることにより、記憶層１０３に情報（例えば、情報”１”又は情報”０”）を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
ここで、図８に示した構成の磁気記憶素子１０１の磁化容易軸方向に外部磁界Ｈが印加されたときの磁化曲線の例を図１０に示す。
第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の合成磁化Ｍの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Ｈｓｆである。外部磁界Ｈがこのスピンフロッピング磁界Ｈｓｆ以下ならば、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、常に反平行状態（↑↓）を保つ。
外部磁界ＨがＨｓｆを超えると、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、交差磁化状態をとって外部磁界Ｈに拮抗する。ただし、二つの磁化Ｍ１，Ｍ２がなす角度は１８０度以下である。この状態から外部磁界Ｈを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Ｈｓａｔである。外部磁界Ｈが飽和磁界Ｈｓａｔを超えると、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２は平行状態（↑↑）となる。一旦、飽和磁界Ｈｓａｔ以上の外部磁界Ｈを印加してしまうと、記憶層１０３は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。
第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の合成磁化Ｍの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Ｈｓｆである。外部磁界Ｈがこのスピンフロッピング磁界Ｈｓｆ以下ならば、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、常に反平行状態（↑↓）を保つ。
外部磁界ＨがＨｓｆを超えると、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、交差磁化状態をとって外部磁界Ｈに拮抗する。ただし、二つの磁化Ｍ１，Ｍ２がなす角度は１８０度以下である。この状態から外部磁界Ｈを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Ｈｓａｔである。外部磁界Ｈが飽和磁界Ｈｓａｔを超えると、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２は平行状態（↑↑）となる。一旦、飽和磁界Ｈｓａｔ以上の外部磁界Ｈを印加してしまうと、記憶層１０３は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。
続いて、図８のＭＲＡＭの磁気記憶素子１０１において、外部磁界Ｈとしてワード線電流磁界Ｈｗとビット線電流磁界Ｈｂを印加したとき、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの変化を説明する。
外部磁界Ｈを印加することにより、図１０に示したように、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが変化するが、外部磁界Ｈを印加する前の状態と、外部磁界Ｈを取り去った後の状態との関係により、３種類の動作に大別することができる。
外部磁界Ｈを印加することにより、図１０に示したように、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが変化するが、外部磁界Ｈを印加する前の状態と、外部磁界Ｈを取り去った後の状態との関係により、３種類の動作に大別することができる。
まず、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが反転する（２つの磁化Ｍ１，Ｍ２の向きが入れ替わり、交番的に変化する）動作がある。以下、このような動作を、Ｔｏｇｇｌｅ動作と呼ぶ。
また、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが同じ向きになる（２つの磁化Ｍ１，Ｍ２の向きが入れ替わらない）動作がある。以下、このような動作を、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作と呼ぶ。
さらにまた、外部磁界Ｈの印加の前の状態に係わらず、外部磁界Ｈを取り去った後の状態では、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Ｈを印加している間に、２層の磁化Ｍ１，Ｍ２が同じ向き（平行）になってしまい、外部磁界Ｈを印加する前の反平行状態の記憶が失われるため、外部磁界Ｈを除去した後の状態では、２層の磁化Ｍ１，Ｍ２が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Ｄｉｒｅｃｔ動作と呼ぶ。
また、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが同じ向きになる（２つの磁化Ｍ１，Ｍ２の向きが入れ替わらない）動作がある。以下、このような動作を、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作と呼ぶ。
さらにまた、外部磁界Ｈの印加の前の状態に係わらず、外部磁界Ｈを取り去った後の状態では、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Ｈを印加している間に、２層の磁化Ｍ１，Ｍ２が同じ向き（平行）になってしまい、外部磁界Ｈを印加する前の反平行状態の記憶が失われるため、外部磁界Ｈを除去した後の状態では、２層の磁化Ｍ１，Ｍ２が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Ｄｉｒｅｃｔ動作と呼ぶ。
次に、３種類の動作のそれぞれにおいて、ワード線電流Ｉｗ及びビット線電流Ｉｂの電流パルスと、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの時間変化と、磁化Ｍ１，Ｍ２の変化に伴う磁気記憶素子１０１のＴＭＲ素子の電気抵抗Ｒの時間変化を示す。
まず、Ｔｏｇｇｌｅ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を、図１１に示す。
図１１では、１ビットの記録を行うサイクルにおいて、時間原点を時刻Ｔ０として、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４と時刻が経過して、最後に定常状態に戻るまでの磁化Ｍ１，Ｍ２の向き及びＴＭＲ素子の電気抵抗Ｒの変化を示している。以下、他の動作の場合の図でも同様である。
図１１では、１ビットの記録を行うサイクルにおいて、時間原点を時刻Ｔ０として、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４と時刻が経過して、最後に定常状態に戻るまでの磁化Ｍ１，Ｍ２の向き及びＴＭＲ素子の電気抵抗Ｒの変化を示している。以下、他の動作の場合の図でも同様である。
ワード線電流Ｉｗのパルスは、時間原点Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
ＴＭＲ素子の電気抵抗Ｒは、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが等しい場合に、低抵抗(これを例えば情報”０”とする)となり、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが反平行である場合に、高抵抗(これを例えば情報”１”とする)となる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
ＴＭＲ素子の電気抵抗Ｒは、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが等しい場合に、低抵抗(これを例えば情報”０”とする)となり、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが反平行である場合に、高抵抗(これを例えば情報”１”とする)となる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間には、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が鋭角（９０度以下）になる。
時刻Ｔ３以降で第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがスピンフロップし、時刻Ｔ４を過ぎて再び反平行状態に戻る。このとき、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２は、それぞれ初期状態に対して向きが逆転している。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間には、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が鋭角（９０度以下）になる。
時刻Ｔ３以降で第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがスピンフロップし、時刻Ｔ４を過ぎて再び反平行状態に戻る。このとき、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２は、それぞれ初期状態に対して向きが逆転している。
次に、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を、図１２に示す。
この例では、ワード線電流Ｉｗのパルスを図１１とは逆の向きにしている。ビット線電流Ｉｂのパルスは図１１と同じである。
この例では、ワード線電流Ｉｗのパルスを図１１とは逆の向きにしている。ビット線電流Ｉｂのパルスは図１１と同じである。
ワード線電流Ｉｗのパルスは、時間原点の時刻Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
この場合は、時刻Ｔ２から時刻Ｔ３までの間で、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きが、磁気記憶素子１０１の磁化容易軸の方向（正方向または負方向のいずれか）を向かないので、スピンフロッピングが起こらない。 その結果、時刻Ｔ４以降では、磁化状態は初期状態に対して変化しない。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
この場合は、時刻Ｔ２から時刻Ｔ３までの間で、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きが、磁気記憶素子１０１の磁化容易軸の方向（正方向または負方向のいずれか）を向かないので、スピンフロッピングが起こらない。 その結果、時刻Ｔ４以降では、磁化状態は初期状態に対して変化しない。
次に、Ｄｉｒｅｃｔ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の例を、図１３及び図１４にそれぞれ示す。
図１３に示す例では、電流パルスをいずれも図１１と同じ向きにしている。一方、図１４に示す例では、電流パルスをいずれも図１１とは逆の向きにしている。
図１３に示す例では、電流パルスをいずれも図１１と同じ向きにしている。一方、図１４に示す例では、電流パルスをいずれも図１１とは逆の向きにしている。
図１３及び図１４において、ワード線電流Ｉｗのパルスは、時間原点の時刻Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、スピンフロッピングが起こり、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２がなす角度は９０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間に、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きとほぼ等しくなる。
時刻Ｔ３以降では、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。
時刻Ｔ１から時刻Ｔ２までの間に、スピンフロッピングが起こり、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２がなす角度は９０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間に、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きとほぼ等しくなる。
時刻Ｔ３以降では、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。
続いて、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂの各振幅・向きを変化させたときに、３種類の磁化回転動作のそれぞれの発生状況を表す磁化回転モード図を、図１５に示す。
図１５に示すように、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以下ならば、その領域は全てＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１である。ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が磁化容易軸方向以外になる、第二象限及び第四象限も、概ねＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１である。
一方、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が飽和磁界Ｈｓａｔを超えたところは、Ｄｉｒｅｃｔ動作の領域８２となることが多い。
そして、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以上飽和磁界Ｈｓａｔ未満であり、かつ、第一象限及び第三象限に属する範囲は、Ｔｏｇｇｌｅ動作の領域８０となることが期待できる。
一方、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が飽和磁界Ｈｓａｔを超えたところは、Ｄｉｒｅｃｔ動作の領域８２となることが多い。
そして、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以上飽和磁界Ｈｓａｔ未満であり、かつ、第一象限及び第三象限に属する範囲は、Ｔｏｇｇｌｅ動作の領域８０となることが期待できる。
なお、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２のなす２つの安定状態（↑↓及び↓↑）に非対称性がある場合は、Ｔｏｇｇｌｅ動作の領域８０とＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の境界に、Ｄｉｒｅｃｔ動作の領域が現れることがある。
マトリクス状に配列されたメモリセル群において、ワード線とビット線の交点に配置された特定のメモリセルのみを選択的に磁化反転させるには、選択されたメモリセルが所属するワード線及びビット線に電流を流す。
このとき、選択されたメモリセルに印加される合成磁界が、Ｔｏｇｇｌｅ動作の領域８０又はＤｉｒｅｃｔ動作の領域８２の範囲内に含まれている必要がある。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の範囲に含まれていることが必要である。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の範囲に含まれていることが必要である。
Wang et al.,IEEE Trans.Magn.,1997,Vol.33,p.4498
J.M.Daughton,Thin Solid Films,1992,vol.216,p.162-168
D.D.Tang et al.,IEDM Technical Digest,1997,p.995-997
R.Meservey et al.,Pysics Reports,1994,vol.238,p.214-217
T.Miyazaki et al.,J.Magnetism & Magnetic Material,1995,vol.139,L231
特開平１０−１１６４９０号公報
米国特許出願公開第２００３／００７２１７４号明細書
上述したように、スイッチング特性を利用したＭＲＡＭの従来の構成においては、記憶層１０３として２層以上の強磁性層を用いて、ビット情報の記録を行っている。
しかしながら、上述したスイッチング特性を利用したＭＲＡＭの従来の構成では、これら記憶層の２層以上の強磁性層が、層間で反強磁性結合または静磁結合しているため、スピンフロッピング磁界が大きくなるという問題がある。
このスピンフロッピング磁界の大きさによって、記憶層の磁化を反転させるために必要となる、ビット線やワード線に流す電流の下限しきい値が決まるため、スピンフロッピング磁界が大きくなると、電流量を大きくする必要があり、記録に必要となる消費電力が増大してしまう。
従って、例えば、消費電力に関する制約の大きい携帯機器にＭＲＡＭを応用したり、メモリセルをより微細化したりするためには、このスピンフロッピング磁界を低減して、より低い電流で磁化を反転させることを可能にする必要がある。
上述した問題の解決のために、本発明においては、情報の記録に必要となる消費電力を低減することが可能な構成の磁気記憶素子及び磁気メモリを提供するものである。
本発明の磁気記憶素子は、情報を磁性体の磁化状態によって保持する記憶層が非磁性層を介して配置された複数層の強磁性体層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、磁化固定層に対して、記憶層とは反対の側に、反強磁性層が配置され、磁化固定層が非磁性層を介して配置された２層の強磁性体層からなり、反強磁性層と、２層の強磁性体層のうちの反強磁性層に近い側の一方の強磁性体層とが２層の強磁性体層のうちの記憶層に近い側の他方の強磁性体層よりも磁化容易軸方向に大きいパターンに形成され、回転磁界を記憶層に印加することにより、スイッチング特性を利用したトグル動作によって記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われるものである。
上述の本発明の磁気記憶素子の構成によれば、情報を磁性体の磁化状態によって保持する記憶層が非磁性層を介して配置された複数層の強磁性体層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、磁化固定層に対して、記憶層とは反対の側に、反強磁性層が配置され、磁化固定層が非磁性層を介して配置された２層の強磁性体層からなり、反強磁性層と、２層の強磁性体層のうちの反強磁性層に近い側の一方の強磁性体層とが２層の強磁性体層のうちの記憶層に近い側の他方の強磁性体層よりも磁化容易軸方向に大きいパターンに形成され、回転磁界を記憶層に印加することにより、スイッチング特性を利用したトグル動作によって記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われることにより、一方の強磁性体層の方が他方の強磁性体層よりも飽和磁化が大きくなるため、磁化固定層からの磁化困難軸方向の磁極磁界の発生を抑制して、磁化固定層から磁化容易軸方向の磁極磁界を発生させることができる。
この磁化容易軸方向の磁極磁界により、スピンフロッピング磁界を低磁界側にシフトさせることができる。
これにより、記憶層の各強磁性体層の磁化の向きを反転させて、情報の記録を行うために必要となる、電流磁界（ワード線電流磁界やビット線電流磁界）のしきい値を低減することができ、情報の記録に必要となる電流量を低減することが可能になる。
また、磁化困難軸方向の磁極磁界の発生を抑制することにより、記憶層の各強磁性体層の磁化が特定の向きに変化して元の状態の記憶が失われる動作（前述のＤｉｒｅｃｔ動作）の領域の拡大を抑制することができる。
この磁化容易軸方向の磁極磁界により、スピンフロッピング磁界を低磁界側にシフトさせることができる。
これにより、記憶層の各強磁性体層の磁化の向きを反転させて、情報の記録を行うために必要となる、電流磁界（ワード線電流磁界やビット線電流磁界）のしきい値を低減することができ、情報の記録に必要となる電流量を低減することが可能になる。
また、磁化困難軸方向の磁極磁界の発生を抑制することにより、記憶層の各強磁性体層の磁化が特定の向きに変化して元の状態の記憶が失われる動作（前述のＤｉｒｅｃｔ動作）の領域の拡大を抑制することができる。
本発明の磁気メモリは、情報を磁性体の磁化状態によって保持する記憶層が非磁性層を介して配置された複数層の強磁性体層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、磁化固定層に対して、記憶層とは反対の側に、反強磁性層が配置され、磁化固定層が非磁性層を介して配置された２層の強磁性体層からなり、反強磁性層と、２層の強磁性体層のうちの反強磁性層に近い側の一方の強磁性体層とが２層の強磁性体層のうちの記憶層に近い側の他方の強磁性体層よりも磁化容易軸方向に大きいパターンに形成され、回転磁界を記憶層に印加することにより、スイッチング特性を利用したトグル動作によって記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われる磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成り、第１の配線に流れる電流による電流磁場と、第２の配線に流れる電流による電流磁場とによる回転磁界を記憶層に印加することにより、記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われるものである。
上述の本発明の磁気メモリの構成によれば、情報を磁性体の磁化状態によって保持する記憶層が非磁性層を介して配置された複数層の強磁性体層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、磁化固定層に対して、記憶層とは反対の側に、反強磁性層が配置され、磁化固定層が非磁性層を介して配置された２層の強磁性体層からなり、反強磁性層と、２層の強磁性体層のうちの反強磁性層に近い側の一方の強磁性体層とが２層の強磁性体層のうちの記憶層に近い側の他方の強磁性体層よりも磁化容易軸方向に大きいパターンに形成され、回転磁界を記憶層に印加することにより、スイッチング特性を利用したトグル動作によって記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われる磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成り、第１の配線に流れる電流による電流磁場と、第２の配線に流れる電流による電流磁場とによる回転磁界を記憶層に印加することにより、記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われることにより、第１の配線や第２の配線に電流を流すことにより磁気記憶素子に磁場（電流磁場）を印加することが可能であり、２つの配線からの磁場による回転磁界により記憶層の各強磁性体層の磁化の向きを変化させて情報を記録することが可能である。
そして、特に、磁気記憶素子が、情報を磁性体の磁化状態によって保持する記憶層が非磁性層を介して配置された複数層の強磁性体層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、磁化固定層に対して、記憶層とは反対の側に、反強磁性層が配置され、磁化固定層が非磁性層を介して配置された２層の強磁性体層からなり、反強磁性層と、２層の強磁性体層のうちの反強磁性層に近い側の一方の強磁性体層とが２層の強磁性体層のうちの記憶層に近い側の他方の強磁性体層よりも磁化容易軸方向に大きいパターンに形成されている構成となっていることにより、前述したように、磁化固定層から磁化容易軸方向の磁極磁界を発生させて、スピンフロッピング磁界を低磁界側にシフトさせることができ、情報の記録に必要となる電流量を低減することが可能になる。また、磁化困難軸方向の磁極磁界の発生を抑制して、Ｄｉｒｅｃｔ動作の領域の拡大を抑制することができる。
そして、特に、磁気記憶素子が、情報を磁性体の磁化状態によって保持する記憶層が非磁性層を介して配置された複数層の強磁性体層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、磁化固定層に対して、記憶層とは反対の側に、反強磁性層が配置され、磁化固定層が非磁性層を介して配置された２層の強磁性体層からなり、反強磁性層と、２層の強磁性体層のうちの反強磁性層に近い側の一方の強磁性体層とが２層の強磁性体層のうちの記憶層に近い側の他方の強磁性体層よりも磁化容易軸方向に大きいパターンに形成されている構成となっていることにより、前述したように、磁化固定層から磁化容易軸方向の磁極磁界を発生させて、スピンフロッピング磁界を低磁界側にシフトさせることができ、情報の記録に必要となる電流量を低減することが可能になる。また、磁化困難軸方向の磁極磁界の発生を抑制して、Ｄｉｒｅｃｔ動作の領域の拡大を抑制することができる。
上述の本発明によれば、磁化固定層から磁極磁界を発生させて、スピンフロッピング磁界を低磁界側にシフトさせることができ、情報の記録に必要となる電流量を低減することが可能になるので、従来よりも低い電流量で情報を記録することが可能になる。
従って、情報の記録に必要となる消費電力を低減することが可能になる。
従って、情報の記録に必要となる消費電力を低減することが可能になる。
また、本発明により、磁気メモリを構成する磁気記憶素子を微細化して、磁気メモリの小型化や記憶容量の増大を図ることが、容易に可能となる。
また、情報の記録に必要となる電流量を低減することが可能になるため、記録用の電流を流す配線におけるエレクトロン・マイグレーション破断の発生を低減することができ、これにより信頼性の向上を図ることができる。
また、情報の記録に必要となる電流量を低減することが可能になるため、記録用の電流を流す配線におけるエレクトロン・マイグレーション破断の発生を低減することができ、これにより信頼性の向上を図ることができる。
本発明の一実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（模式的断面図）を図１に示す。
本実施の形態においても、図８に示した従来の構成と同様に、メモリセルの読み出しのために選択用ＭＯＳトランジスタを用いている。
本実施の形態においても、図８に示した従来の構成と同様に、メモリセルの読み出しのために選択用ＭＯＳトランジスタを用いている。
まず、ＭＲＡＭのメモリセルを構成する磁気記憶素子１の構成を説明する。
第１の磁化固定層１２及び第２の磁化固定層１４の２層の磁性層は、非磁性層１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１２は、反強磁性層１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１，１２，１３，１４により固定層２が構成される。
第１の記憶層１６及び第２の記憶層１８の２層の磁性層は、非磁性層１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１６及び第２の記憶層１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１６，１７，１８により記憶層（自由層）３が構成される。
第２の磁化固定層１４と第１の記憶層１６との間、即ち固定層２と記憶層（自由層）３との間には、トンネル絶縁層１５が形成されている。このトンネル絶縁層１５は、上下の磁性層１６及び１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層２と、トンネル絶縁層１５と、磁化の向きを変化させることが可能な記憶層（自由層）３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
第１の磁化固定層１２及び第２の磁化固定層１４の２層の磁性層は、非磁性層１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１２は、反強磁性層１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１，１２，１３，１４により固定層２が構成される。
第１の記憶層１６及び第２の記憶層１８の２層の磁性層は、非磁性層１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１６及び第２の記憶層１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１６，１７，１８により記憶層（自由層）３が構成される。
第２の磁化固定層１４と第１の記憶層１６との間、即ち固定層２と記憶層（自由層）３との間には、トンネル絶縁層１５が形成されている。このトンネル絶縁層１５は、上下の磁性層１６及び１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層２と、トンネル絶縁層１５と、磁化の向きを変化させることが可能な記憶層（自由層）３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
第２の記憶層１８の上には、トップコート膜１９が形成されている。このトップコート膜１９は、磁気記憶素子１と接続された配線（ビット線）６との相互拡散防止、接触抵抗の低減及び第２の記憶層１８の酸化防止という役割がある。
反強磁性層１１の下には、下地膜１０が形成されている。この下地膜１０は、上方に積層される層の結晶性を高める作用がある。
反強磁性層１１の下には、下地膜１０が形成されている。この下地膜１０は、上方に積層される層の結晶性を高める作用がある。
第１及び第２の磁化固定層１２及び１４と、第１及び第２の記憶層１６及び１８とには、例えば、ニッケルまたは鉄またはコバルト、或いはこれらの合金を主成分とする強磁性体が用いられる。
非磁性層１３，１７の材料としては、例えば、タンタル、クロム、ルテニウム等が使用できる。
反強磁性層１１の材料としては、例えば、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
下地膜１０には、例えば、クロム、タンタル等を使用できる。
トップコート膜１９には、例えば、銅、タンタル、ＴｉＮ等の材料が使用できる。
非磁性層１３，１７の材料としては、例えば、タンタル、クロム、ルテニウム等が使用できる。
反強磁性層１１の材料としては、例えば、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
下地膜１０には、例えば、クロム、タンタル等を使用できる。
トップコート膜１９には、例えば、銅、タンタル、ＴｉＮ等の材料が使用できる。
これらの磁性層１２，１４，１６，１８及び導体膜１０，１３，１７，１９は、主にスパッタリング法により形成される。
トンネル絶縁層１５は、スパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることができる。
トンネル絶縁層１５は、スパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることができる。
そして、上述の各層１１〜１８と、下地膜１０及びトップコート膜１９により、ＴＭＲ素子から成る磁気記憶素子１が構成されている。
また、シリコン基板３０中に選択用ＭＯＳトランジスタ３１が形成され、この選択用ＭＯＳトランジスタ３１の一方の拡散層３３上に接続プラグ８を介して、引き出し電極９が形成されている。この引き出し電極９上に、磁気記憶素子１の下地膜１０が接続されている。選択用ＭＯＳトランジスタ３１のもう一方の拡散層３２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート３０は、選択信号線と接続されている。
磁気記憶素子１のトップコート膜１９は、その上のビット線（ＢＬ）６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）５が配置されている。
磁気記憶素子１のトップコート膜１９は、その上のビット線（ＢＬ）６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）５が配置されている。
定常状態において、第１の記憶層１６の磁化Ｍ１と第２の記憶層１８の磁化Ｍ２とは、概ね反平行状態（向きが正反対の状態）にある。同様に、非磁性層１３を介した強い反強磁性結合により、第１の磁化固定層１２の磁化Ｍ１１と第２の磁化固定層１４の磁化Ｍ１２は、ほぼ完全な反平行状態にある。
本実施の形態においては、特に、固定層２を構成する２層の磁化固定層１２，１４の膜厚を異ならせて、これら第１の磁化固定層１２及び第２の磁化固定層１４の飽和磁化膜厚積（Ｍ×ｔ）が異なるように、磁気記憶素子１を構成している。具体的には、第１の磁化固定層１２よりも第２の磁化固定層１４が厚く形成されている。
これにより、後述するように、図８に示した従来の構成と比較して、スピンフロッピング磁界Ｈｓｆを低減することができる。
これにより、後述するように、図８に示した従来の構成と比較して、スピンフロッピング磁界Ｈｓｆを低減することができる。
ＭＲＡＭの磁気記憶素子において、固定層を２層の磁化固定層により構成する場合には、一般に、固定層を構成する２層の磁化固定層が、同一の磁性材料で形成され、かつ膜厚も等しい構成とされる。このため、固定層を構成する２層の磁化固定層の飽和磁化膜厚積（Ｍ×ｔ）が等しくなっている。
図８に示した従来の構成では、第１の磁化固定層１１２（飽和磁化Ｍ１１・膜厚ｔ１）と第２の磁化固定層１１４（飽和磁化Ｍ１２・膜厚ｔ２）の飽和磁化膜厚積（Ｍ×ｔ）が等しい。
図８に示した従来の構成では、第１の磁化固定層１１２（飽和磁化Ｍ１１・膜厚ｔ１）と第２の磁化固定層１１４（飽和磁化Ｍ１２・膜厚ｔ２）の飽和磁化膜厚積（Ｍ×ｔ）が等しい。
ところで、スイッチング特性を利用したＭＲＡＭでは、前述したＴｏｇｇｌｅ動作を磁化反転の原理とするため、スイッチングを行う際に、図１５に示す磁化回転モード図の全ての象限を使う必要がない。
図１５に示す磁化回転モード図において、第一象限或いは第三象限のいずれかに含まれる範囲であり、ビット線電流パルスやワード線電流パルスの振幅がＴｏｇｇｌｅ動作の領域８０に入るように調整すれば、磁気記憶素子１の記憶層３において所望の動作を行わせることが可能である。
図１５に示す磁化回転モード図において、第一象限或いは第三象限のいずれかに含まれる範囲であり、ビット線電流パルスやワード線電流パルスの振幅がＴｏｇｇｌｅ動作の領域８０に入るように調整すれば、磁気記憶素子１の記憶層３において所望の動作を行わせることが可能である。
ワード線電流やビット線電流の低電流化を阻止している原因となっているスピンフロッピング磁界Ｈｓｆを低減するためには、図１０に示される磁化曲線を横軸の磁界軸Ｈ上においてシフトさせて、スピンフロッピング磁界Ｈｓｆをできるだけ原点に接近させることが有効である。
スピンフロッピング磁界Ｈｓｆ自体は、磁界軸Ｈの正側・負側の両側に存在するため、磁気メモリをＴｏｇｇｌｅ動作させる目的であれば、図１５の磁化回転モード図を第一象限側・第三象限側のどちらに移動させても、同じ結果が得られる。
スピンフロッピング磁界Ｈｓｆ自体は、磁界軸Ｈの正側・負側の両側に存在するため、磁気メモリをＴｏｇｇｌｅ動作させる目的であれば、図１５の磁化回転モード図を第一象限側・第三象限側のどちらに移動させても、同じ結果が得られる。
そこで、本実施の形態では、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることを目的として、第１の磁化固定層１２と第２の磁化固定層１４の膜厚を異ならせて、これら磁化固定層１２，１４の飽和磁化膜厚積（Ｍ×ｔ）のバランスを崩し、固定層２から磁極磁界を発生させるように構成している。この固定層２からの磁極磁界により、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができる。
そして、磁化反転に必要な電流を低減する効果を充分に得るためには、飽和磁化Ｍ１１で膜厚ｔ１である第１の磁化固定層１２と、飽和磁化Ｍ１２で膜厚ｔ２である第２の磁化固定層１４とにおいて、
｜Ｍ１１・ｔ１−Ｍ１２・ｔ２｜／｜Ｍ１１・ｔ１＋Ｍ１２・ｔ２｜>０．１ （１）
の条件を満たすことが望ましい。
｜Ｍ１１・ｔ１−Ｍ１２・ｔ２｜／｜Ｍ１１・ｔ１＋Ｍ１２・ｔ２｜>０．１ （１）
の条件を満たすことが望ましい。
また、図１のＭＲＡＭを直上より見た模式的平面図を図２に示す。
磁気記憶素子１は、図９の磁気記憶素子１０１と同様に、平面形状が楕円形状になっている。
楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線（ＢＬ）６及びワード線（ＷＬ）５は、そのなす角度αが一定（ほぼ直交する）となっている。磁気記憶素子１は、その磁化容易軸６０がワード線５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線５及びビット線６の交点に配置されている。
磁気記憶素子１は、図９の磁気記憶素子１０１と同様に、平面形状が楕円形状になっている。
楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線（ＢＬ）６及びワード線（ＷＬ）５は、そのなす角度αが一定（ほぼ直交する）となっている。磁気記憶素子１は、その磁化容易軸６０がワード線５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線５及びビット線６の交点に配置されている。
この構成のメモリセルにおいて、磁気記憶素子１の記憶層３に情報を記録する際には、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２の向きを反転させるために、ビット線６及びワード線５に、それぞれ、ビット電流Ｉｂ及びワード線電流Ｉｗを流す。ビット線電流Ｉｂ及びワード線電流Ｉｗは、それぞれ、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗを誘起する。ワード線電流磁界Ｈｗとビット線電流磁界Ｈｂの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
また、磁気記憶素子１の記憶層３に記録された情報を読み出す際には、ビット線６と、選択用ＭＯＳトランジスタ３１の拡散層３２に接続されたセンス線との間に電圧をかけて、選択用ＭＯＳトランジスタ３１のゲート７をオン状態にすることにより、磁気記憶素子１の膜厚方向に電流を流す。これにより、トンネル絶縁層１５を挟む磁性層（第２の磁化固定層１４及び第１の記憶層１６）におけるトンネル磁気抵抗効果を利用して、記憶層３の磁性層の磁化の向きを検出することにより、記憶層３に記録された情報を読み出すことができる。
そして、図１に示した構成のメモリセルを用いて、それぞれ多数のワード線（ＷＬ）５及びビット線（ＢＬ）６に対して、各交点に磁気記憶素子１を配置することにより、多数のメモリセルを有し、記憶容量の大きい磁気メモリ（磁気記憶装置）を構成することができる。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子１の記憶層３に情報を記録するためには、多数あるワード線５及びビット線６から、記録を行うメモリセルに対応するそれぞれ１本のワード線５及びビット線６を選択し、ワード線５及びビット線６に電流を流して、記録を行うメモリセルの磁気記憶素子１に対して電流磁場Ｈｗ，Ｈｂを印加する。これにより、そのメモリセルの磁気記憶素子１の記憶層３に回転磁界が印加され、その記憶層３において、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２が反転（Ｔｏｇｇｌｅ動作）して、情報の書き込み（記録）が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線５或いはビット線６の少なくとも一方は選択されていないため、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２が反転（Ｔｏｇｇｌｅ動作）するに充分な回転磁界が印加されず、情報の書き込み（記録）が行われないことから、記憶層３に既に記録されている情報が保持される。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子１の記憶層３に情報を記録するためには、多数あるワード線５及びビット線６から、記録を行うメモリセルに対応するそれぞれ１本のワード線５及びビット線６を選択し、ワード線５及びビット線６に電流を流して、記録を行うメモリセルの磁気記憶素子１に対して電流磁場Ｈｗ，Ｈｂを印加する。これにより、そのメモリセルの磁気記憶素子１の記憶層３に回転磁界が印加され、その記憶層３において、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２が反転（Ｔｏｇｇｌｅ動作）して、情報の書き込み（記録）が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線５或いはビット線６の少なくとも一方は選択されていないため、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２が反転（Ｔｏｇｇｌｅ動作）するに充分な回転磁界が印加されず、情報の書き込み（記録）が行われないことから、記憶層３に既に記録されている情報が保持される。
ここで、本実施の形態によって得られる磁化回転モードの改善効果を調べた。
磁気記憶素子１の固定層２を、第１の磁化固定層１２と第２の磁化固定層１４にＣｏＦｅを、非磁性層１３にＲｕを、それぞれ用いた構成として、非磁性層１３の膜厚を０．８ｎｍに固定して、第１の磁化固定層１２の膜厚ｔ１と第２の磁化固定層１４の膜厚ｔ２とを、ｔ１＋ｔ２＝４．０ｎｍの下で変化させて、それぞれ素子の磁化回転モードの分布を調べた。
結果を図３Ａ〜図３Ｄに示す。図３Ａはｔ１＝２．２ｎｍ，ｔ２＝１．８ｎｍ（図１とは逆に第１の磁化固定層１２より第２の磁化固定層１４が少し薄い）の場合を示し、図３Ｂはｔ１＝１．５ｎｍ，ｔ２＝２．５ｎｍの場合を示し、図３Ｃはｔ１＝１．０ｎｍ，ｔ２＝３．０ｎｍの場合を示し、図３Ｄはｔ１＝０．５ｎｍ，ｔ２＝３．５ｎｍの場合を示している。
なお、図３Ａ〜図３Ｄでは、磁界の範囲が０〜１００Ｏｅと図１５と比較して小さいため、磁界が大きいときのＤｉｒｅｃｔ動作の領域は現れていない。
磁気記憶素子１の固定層２を、第１の磁化固定層１２と第２の磁化固定層１４にＣｏＦｅを、非磁性層１３にＲｕを、それぞれ用いた構成として、非磁性層１３の膜厚を０．８ｎｍに固定して、第１の磁化固定層１２の膜厚ｔ１と第２の磁化固定層１４の膜厚ｔ２とを、ｔ１＋ｔ２＝４．０ｎｍの下で変化させて、それぞれ素子の磁化回転モードの分布を調べた。
結果を図３Ａ〜図３Ｄに示す。図３Ａはｔ１＝２．２ｎｍ，ｔ２＝１．８ｎｍ（図１とは逆に第１の磁化固定層１２より第２の磁化固定層１４が少し薄い）の場合を示し、図３Ｂはｔ１＝１．５ｎｍ，ｔ２＝２．５ｎｍの場合を示し、図３Ｃはｔ１＝１．０ｎｍ，ｔ２＝３．０ｎｍの場合を示し、図３Ｄはｔ１＝０．５ｎｍ，ｔ２＝３．５ｎｍの場合を示している。
なお、図３Ａ〜図３Ｄでは、磁界の範囲が０〜１００Ｏｅと図１５と比較して小さいため、磁界が大きいときのＤｉｒｅｃｔ動作の領域は現れていない。
図３Ａ〜図３Ｄより、第１の磁化固定層１２と第２の磁化固定層１４との膜厚の差を大きくしてバランスを崩していくと、Ｔｏｇｇｌｅ動作の領域８０が低磁界側に移動していくことがわかる。
図３ＡではＴｏｇｇｌｅ動作の領域８０のしきい値が６０Ｏｅ程度と非常に高いのに対して、図３Ｄでは２０Ｏｅ程度まで低減されていることがわかる。
即ち、しきい値となるスピンフロッピング磁界Ｈｓｆが低磁界側に移動したことによって、電流振幅を１／３に低減することが可能になることがわかる。これは、消費電力に換算すると、１／９に低減することが可能になることを示している。
図３ＡではＴｏｇｇｌｅ動作の領域８０のしきい値が６０Ｏｅ程度と非常に高いのに対して、図３Ｄでは２０Ｏｅ程度まで低減されていることがわかる。
即ち、しきい値となるスピンフロッピング磁界Ｈｓｆが低磁界側に移動したことによって、電流振幅を１／３に低減することが可能になることがわかる。これは、消費電力に換算すると、１／９に低減することが可能になることを示している。
なお、記憶層３の第１の記憶層１６及び第２の記憶層１８のそれぞれの磁化Ｍ１，Ｍ２のなす、前述した２つの安定状態に非対称性が生じているため、図３Ａ〜図３Ｄでは、Ｔｏｇｇｌｅ動作の領域８０とＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１との境界に、Ｄｉｒｅｃｔ動作の領域８２が現れている。特に、記憶層３に近い側の第２の磁化固定層１４を厚くするに従い、この境界のＤｉｒｅｃｔ動作の領域８２が広くなっている。
上述の本実施の形態の構成によれば、固定層２を構成する、第１の磁化固定層１２及び第２の磁化固定層１４が、異なる膜厚である磁気記憶素子１を構成したことにより、これら第１の磁化固定層１２及び第２の磁化固定層１４の飽和磁化膜厚積が異なるため、固定層２から磁極磁界を発生させることができ、この磁極磁界の作用により、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができる。
これにより、記憶層３の各記憶層１６，１８の磁化Ｍ１，Ｍ２の向きを反転させて、情報の記録を行うために必要となる、電流磁界（ワード線電流磁界やビット線電流磁界）のしきい値を低減することができ、情報の記録に必要となる電流量を低減することが可能になる。
従って、本実施の形態の構成により、情報の記録に必要となる消費電力を低減することが可能になる。
これにより、記憶層３の各記憶層１６，１８の磁化Ｍ１，Ｍ２の向きを反転させて、情報の記録を行うために必要となる、電流磁界（ワード線電流磁界やビット線電流磁界）のしきい値を低減することができ、情報の記録に必要となる電流量を低減することが可能になる。
従って、本実施の形態の構成により、情報の記録に必要となる消費電力を低減することが可能になる。
また、前述したように、磁気記憶素子を微細化するためには、情報の記録に必要となる消費電力を低減する必要があるため、本実施の形態の構成により、ＭＲＡＭのメモリセルを構成する磁気記憶素子１を微細化して、ＭＲＡＭの小型化や記憶容量の増大を図ることが、容易に可能となる。
また、情報の記録に必要となる電流量を低減することが可能になるため、記録用の電流を流す配線におけるエレクトロン・マイグレーション破断の発生を低減することができ、これにより信頼性の向上を図ることができる。
また、情報の記録に必要となる電流量を低減することが可能になるため、記録用の電流を流す配線におけるエレクトロン・マイグレーション破断の発生を低減することができ、これにより信頼性の向上を図ることができる。
なお、上述の実施の形態では、第１の磁化固定層１２の膜厚ｔ１と第２の磁化固定層１４の膜厚ｔ２とを異ならせて、飽和磁化膜厚積を異ならせているが、第１の磁化固定層と第２の磁化固定層とを飽和磁化が異なる構成としても、同様に飽和磁化膜厚積を異ならせて、発生する磁極磁界によってスピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせて、情報の記録に必要となる電流量を低減することが可能である。これにより、情報の記録に必要となる消費電力を低減することが可能になる。
２層の磁化固定層の飽和磁化を異ならせるには、例えば、異なる磁性材料を用いたり、異なる合金組成としたりすることが考えられる。
２層の磁化固定層の飽和磁化を異ならせるには、例えば、異なる磁性材料を用いたり、異なる合金組成としたりすることが考えられる。
また、第１の磁化固定層と第２の磁化固定層とにおいて、飽和磁化と膜厚が共に異なっていて、これにより飽和磁化膜厚積が異なっている構成としても、同様に、情報の記録に必要となる電流量を低減する効果が得られる。
次に、本発明の他の実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（模式的断面図）を図４に示す。
本実施の形態では、特に、ＭＲＡＭのメモリセルを構成する磁気記憶素子４１が、記憶層３の上方にも固定層４が設けられ、下層の固定層２と上層の固定層４により記憶層３を上下に挟んだ構成となっている。
上層の固定層４は、第３の磁化固定層２０、非磁性層２１、第４の磁化固定層２２、並びに反強磁性層２３が積層されて成る。第３の磁化固定層２０の磁化Ｍ１３と第４の磁化固定層２２の磁化Ｍ１４は互いに逆の向きになっている。また、固定層４の第３の磁化固定層２０の磁化Ｍ１３は、固定層２の第１の磁化固定層１２の磁化Ｍ１１の向きと同じになっている。
上層の固定層４は、第３の磁化固定層２０、非磁性層２１、第４の磁化固定層２２、並びに反強磁性層２３が積層されて成る。第３の磁化固定層２０の磁化Ｍ１３と第４の磁化固定層２２の磁化Ｍ１４は互いに逆の向きになっている。また、固定層４の第３の磁化固定層２０の磁化Ｍ１３は、固定層２の第１の磁化固定層１２の磁化Ｍ１１の向きと同じになっている。
また、記憶層３と上層の固定層４との間は、トンネル絶縁層２５になっており、記憶層３と下層の固定層２との間のトンネル絶縁層１８と併せて、二重磁気トンネル抵抗素子となっている。
そして、下層の固定層２は、先の実施の形態と同様に、第１の磁化固定層１２の膜厚ｔ１と第２の磁化固定層１４の膜厚ｔ２が異なっている。本実施の形態では、第１の磁化固定層１２の方が厚く（ｔ１＞ｔ２）なっている。
また、上層の固定層４でも、第３の磁化固定層２０の膜厚ｔ３と第４の磁化固定層２２の膜厚ｔ４が異なり、第３の磁化固定層２０の方が厚く（ｔ３＞ｔ４）なっている。
また、上層の固定層４でも、第３の磁化固定層２０の膜厚ｔ３と第４の磁化固定層２２の膜厚ｔ４が異なり、第３の磁化固定層２０の方が厚く（ｔ３＞ｔ４）なっている。
このように磁気記憶素子４１を構成したことにより、下層の固定層２及び上層の固定層４において、２層の磁化固定層の飽和磁化膜厚積を異ならせて、これら下層の固定層２及び上層の固定層４から発生する磁極磁界の作用によって、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができる。
これにより、記憶層３の各記憶層１６，１８の磁化Ｍ１，Ｍ２を反転させるために必要な電流を低減することができる。
これにより、記憶層３の各記憶層１６，１８の磁化Ｍ１，Ｍ２を反転させるために必要な電流を低減することができる。
磁化反転に必要な電流を低減する効果を充分に得るためには、飽和磁化Ｍ１３で膜厚ｔ３である第３の磁化固定層２０と、飽和磁化Ｍ１４で膜厚ｔ４である第４の磁化固定層２２とにおいて、
｜Ｍ１３・ｔ３−Ｍ１４・ｔ４｜／｜Ｍ１３・ｔ３＋Ｍ１４・ｔ４｜>０．１ （２）
の条件を満たすことが望ましい。
また、先の実施の形態と同様に、前述の（１）式の条件を満たすことが望ましい。
そして、下層の固定層２からの磁極磁界の作用と、上層の固定層４からの磁極磁界の作用とが、互いに打ち消し合うのではなく、互いに強めあうように、各磁化固定層１２，１４，２０，２２を構成することが望ましい。
｜Ｍ１３・ｔ３−Ｍ１４・ｔ４｜／｜Ｍ１３・ｔ３＋Ｍ１４・ｔ４｜>０．１ （２）
の条件を満たすことが望ましい。
また、先の実施の形態と同様に、前述の（１）式の条件を満たすことが望ましい。
そして、下層の固定層２からの磁極磁界の作用と、上層の固定層４からの磁極磁界の作用とが、互いに打ち消し合うのではなく、互いに強めあうように、各磁化固定層１２，１４，２０，２２を構成することが望ましい。
その他の構成は、先の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
上述の本実施の形態の構成によれば、下層の固定層２において第１の磁化固定層１２の膜厚ｔ１と第２の磁化固定層１４の膜厚ｔ２とが異なり、上層の固定層４において第３の磁化固定層２０の膜厚ｔ３と第４の磁化固定層２２の膜厚ｔ４とが異なる磁気記憶素子４１を構成したことにより、下層の固定層２及び上層の固定層４において、２層の磁化固定層の飽和磁化膜厚積が異なることから、各固定層２，４で発生する磁極磁界の作用によって、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができる。
これにより、記憶層３の第１の記憶層１６及び第２の記憶層１８の磁化Ｍ１，Ｍ２の向きを反転して情報の記録を行うために必要となる、電流磁界のしきい値を低減することができ、情報の記録に必要となる電流量を低減することが可能になる。
従って、本実施の形態の構成により、情報の記録に必要となる消費電力を低減することが可能になる。
これにより、記憶層３の第１の記憶層１６及び第２の記憶層１８の磁化Ｍ１，Ｍ２の向きを反転して情報の記録を行うために必要となる、電流磁界のしきい値を低減することができ、情報の記録に必要となる電流量を低減することが可能になる。
従って、本実施の形態の構成により、情報の記録に必要となる消費電力を低減することが可能になる。
また、ＭＲＡＭの小型化や記憶容量の増大を図ることが容易に可能となり、信頼性の向上を図ることができる。
次に、本発明のさらに他の実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（模式的断面図）を図５に示す。
本実施の形態では、図４に示した実施の形態と同様に、記憶層（自由層）３の上層に固定層４を設け、この上層の固定層４を構成する第３の磁化固定層２０及び第４の磁化固定層２２の膜厚が異なるように磁気記憶素子４２を構成している。
そして、図４に示した先の実施の形態と同様に、下層の固定層２は、第１の磁化固定層１２の膜厚ｔ１と第２の磁化固定層１４の膜厚ｔ２が異なり、第１の磁化固定層１２の方が厚く（ｔ１＞ｔ２）なっており、上層の固定層４は、第３の磁化固定層２０の膜厚ｔ３と第４の磁化固定層２２の膜厚ｔ４が異なり、第３の磁化固定層２０の方が厚く（ｔ３＞ｔ４）なっている。
そして、図４に示した先の実施の形態と同様に、下層の固定層２は、第１の磁化固定層１２の膜厚ｔ１と第２の磁化固定層１４の膜厚ｔ２が異なり、第１の磁化固定層１２の方が厚く（ｔ１＞ｔ２）なっており、上層の固定層４は、第３の磁化固定層２０の膜厚ｔ３と第４の磁化固定層２２の膜厚ｔ４が異なり、第３の磁化固定層２０の方が厚く（ｔ３＞ｔ４）なっている。
本実施の形態では、記憶層３と上層の固定層４との間が非磁性層１９となっている。
これにより、図４に示した実施の形態のようにトンネル絶縁層を２層設けた場合と比較して、磁気記憶素子全体の抵抗を低くすることができる。
これにより、図４に示した実施の形態のようにトンネル絶縁層を２層設けた場合と比較して、磁気記憶素子全体の抵抗を低くすることができる。
このように磁気記憶素子４２を構成したことにより、図４に示した実施の形態と同様に、下層の固定層２及び上層の固定層４から発生する磁極磁界の作用によって、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができ、これにより、記憶層３の各記憶層１６，１８の磁化Ｍ１，Ｍ２を反転させるために必要な電流を低減することができる。
本実施の形態でも、磁化反転に必要な電流を低減する効果を充分に得るためには、前述した（１）式の条件や（２）式の条件を満たすことが望ましい。
そして、下層の固定層２からの磁極磁界の作用と、上層の固定層４からの磁極磁界の作用とが、互いに打ち消し合うのではなく、互いに強めあうように、各磁化固定層１２，１４，２０，２２を構成することが望ましい。
そして、下層の固定層２からの磁極磁界の作用と、上層の固定層４からの磁極磁界の作用とが、互いに打ち消し合うのではなく、互いに強めあうように、各磁化固定層１２，１４，２０，２２を構成することが望ましい。
その他の構成は、図４に示した実施の形態と同様であるので、同一符号を付して重複説明を省略する。
上述の本実施の形態の構成によれば、図４に示した先の実施の形態と同様に、下層の固定層２において第１の磁化固定層１２の膜厚ｔ１と第２の磁化固定層１４の膜厚ｔ２とが異なり、上層の固定層４において第３の磁化固定層２０の膜厚ｔ３と第４の磁化固定層２２の膜厚ｔ４とが異なる磁気記憶素子４２を構成したことにより、下層の固定層２及び上層の固定層４でそれぞれ発生する磁極磁界の作用により、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができる。
これにより、情報の記録に必要となる電流量を低減することが可能になり、情報の記録に必要となる消費電力を低減することが可能になる。
また、ＭＲＡＭの小型化や記憶容量の増大を図ることが容易に可能となり、信頼性の向上を図ることができる。
これにより、情報の記録に必要となる電流量を低減することが可能になり、情報の記録に必要となる消費電力を低減することが可能になる。
また、ＭＲＡＭの小型化や記憶容量の増大を図ることが容易に可能となり、信頼性の向上を図ることができる。
なお、図４及び図５にそれぞれ示した各実施の形態では、下層の固定層２の第１の磁化固定層１２及び第２の磁化固定層１４、並びに上層の固定層４の第３の磁化固定層２０及び第４の磁化固定層２２において、共に膜厚が異なる構成となっている。
これに対して、下層の固定層２或いは上層の固定層４のいずれか一方において、２層の磁化固定層の膜厚が異なる構成としても、同様に本発明の効果を得ることが可能である。
また、膜厚を異ならせる構成の代わりに、飽和磁化を異ならせる構成としても、同様に本発明の効果を得ることが可能である。
これに対して、下層の固定層２或いは上層の固定層４のいずれか一方において、２層の磁化固定層の膜厚が異なる構成としても、同様に本発明の効果を得ることが可能である。
また、膜厚を異ならせる構成の代わりに、飽和磁化を異ならせる構成としても、同様に本発明の効果を得ることが可能である。
次に、本発明の別の実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（模式的斜視図）を図６に示す。図６では、ビット線やワード線、選択用ＭＯＳトランジスタの図示を省略して磁気記憶素子のみを図示している。
本実施の形態では、ＭＲＡＭのメモリセルを構成する磁気記憶素子４３が、図４に示した磁気記憶素子４１と同様に、記憶層３の上方にも固定層４が設けられ、下層の固定層２と上層の固定層４により記憶層３を上下に挟んだ構成となっている。
また、図４に示した磁気記憶素子４１と同様に、記憶層３と上層の固定層４との間がトンネル絶縁層２５になっており、二重磁気トンネル抵抗素子となっている。
また、図４に示した磁気記憶素子４１と同様に、記憶層３と上層の固定層４との間がトンネル絶縁層２５になっており、二重磁気トンネル抵抗素子となっている。
また、好ましくは、下層のトンネル絶縁層１５と上層のトンネル絶縁層２５とを同じ膜厚とする。
これにより、下層の固定層２から記憶層３への磁極磁界の作用と、上層の固定層４から記憶層３への磁極磁界の作用とを、ほぼ同一に揃えることができる。
これにより、下層の固定層２から記憶層３への磁極磁界の作用と、上層の固定層４から記憶層３への磁極磁界の作用とを、ほぼ同一に揃えることができる。
本実施の形態では、特に、下層の固定層２の磁性層が磁化固定層１２の１層のみであり、かつ上層の固定層４の磁性層が磁化固定層２０の１層のみである構成となっている。さらに、記憶層３が、第１の記憶層１６、第２の記憶層１８、第３の記憶層２６の３層の磁性層から構成されている。第３の記憶層２６は、第２の記憶層１８上に非磁性層１９を介して配置されている。
第１の記憶層１６の磁化Ｍ１及び第３の記憶層２６の磁化Ｍ３と、第２の記憶層１８の磁化Ｍ２とは互いに逆の向きになっている。
また、上層の固定層４の磁化固定層２０の磁化Ｍ２１の向きは、下層の固定層２の磁化固定層１２の磁化Ｍ１１の向きと同じになっている。
また、上層の固定層４の磁化固定層２０の磁化Ｍ２１の向きは、下層の固定層２の磁化固定層１２の磁化Ｍ１１の向きと同じになっている。
このように磁化記憶素子４３を構成したことにより、下層の固定層２の磁化固定層１２及び上層の固定層４の磁化固定層２０から、それぞれ発生する磁極磁界の作用によって、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができる。
これにより、記憶層３の各記憶層１６，１８，２６の磁化Ｍ１，Ｍ２，Ｍ３を反転させるために必要な電流を低減することができる。
これにより、記憶層３の各記憶層１６，１８，２６の磁化Ｍ１，Ｍ２，Ｍ３を反転させるために必要な電流を低減することができる。
また、飽和磁化Ｍ１６で膜厚ｔ１６である第１の記憶層１６と、飽和磁化Ｍ１８で膜厚ｔ１８である第２の記憶層１８と、飽和磁化Ｍ２６で膜厚ｔ２６である第３の記憶層２６において、
|Ｍ１８・ｔ１８−Ｍ１６・ｔ１６−Ｍ２６・ｔ２６|／| Ｍ１６・ｔ１６＋Ｍ１８・ｔ１８＋Ｍ２６・ｔ２６|≦０．１ （３）
の条件を満たすことが望ましい。
|Ｍ１８・ｔ１８−Ｍ１６・ｔ１６−Ｍ２６・ｔ２６|／| Ｍ１６・ｔ１６＋Ｍ１８・ｔ１８＋Ｍ２６・ｔ２６|≦０．１ （３）
の条件を満たすことが望ましい。
さらに、Ｔｏｇｇｌｅ動作の領域が過剰にシフトしないようにするために、飽和磁化Ｍ１２で膜厚ｔ１２である下層の磁化固定層１２と、飽和磁化Ｍ２０で膜厚ｔ２０である上層の磁化固定層２４と、記憶層（自由層）３の各磁性層１６，１８，２６において、
| Ｍ１２・ｔ１２＋Ｍ２０・ｔ２０|／| Ｍ１６・ｔ１６＋Ｍ１８・ｔ１８＋Ｍ２６・ｔ２６|＜１．０ （４）
の条件を満たすことが望ましい。
| Ｍ１２・ｔ１２＋Ｍ２０・ｔ２０|／| Ｍ１６・ｔ１６＋Ｍ１８・ｔ１８＋Ｍ２６・ｔ２６|＜１．０ （４）
の条件を満たすことが望ましい。
そして、下層の固定層２からの磁極磁界の作用と、上層の固定層４からの磁極磁界の作用とが、互いに打ち消し合うのではなく、互いに強めあうように、各磁化固定層１２，２０を構成することが望ましい。
上述の本実施の形態の構成によれば、下層の固定層２及び上層の固定層４を、それぞれ１層の磁性層（磁化固定層１２、磁化固定層２０）から構成したことにより、各固定層２，４で発生する磁極磁界の作用によって、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができる。
これにより、記憶層３の各磁性層（第１の記憶層１６、第２の記憶層１８、第３の記憶層２６）の磁化Ｍ１，Ｍ２，Ｍ３の向きを反転して情報の記録を行うために必要となる、電流磁界のしきい値を低減することができ、情報の記録に必要となる電流量を低減することが可能になる。
従って、本実施の形態の構成により、情報の記録に必要となる消費電力を低減することが可能になる。
これにより、記憶層３の各磁性層（第１の記憶層１６、第２の記憶層１８、第３の記憶層２６）の磁化Ｍ１，Ｍ２，Ｍ３の向きを反転して情報の記録を行うために必要となる、電流磁界のしきい値を低減することができ、情報の記録に必要となる電流量を低減することが可能になる。
従って、本実施の形態の構成により、情報の記録に必要となる消費電力を低減することが可能になる。
また、ＭＲＡＭの小型化や記憶容量の増大を図ることが容易に可能となり、信頼性の向上を図ることができる。
さらに、下層の固定層２から記憶層３に誘起される漏洩磁界の大きさと、上層の固定層４から記憶層３に誘起される漏洩磁界の大きさをほぼ同一に揃えて、記憶層３の各磁性層１６，１８，２６に対称なバイアス磁界を印加することが可能になる。これにより、良好なＴｏｇｇｌｅ動作を行うことができる。
なお、本実施の形態では、図４に示した磁気記憶素子４１と同様に、記憶層（自由層）３と上層の固定層４との間をトンネル絶縁層２５として、二重磁気トンネル抵抗素子を構成しているが、図５に示した磁気記憶素子４２のように、記憶層（自由層）３と上層の固定層４との間を導電性の非磁性層としてもよい。
この場合も、好ましくは、導電性の非磁性層を下層のトンネル絶縁層と同じ膜厚とする。
これにより、下層の固定層２から記憶層３への磁極磁界の作用と、上層の固定層４から記憶層３への磁極磁界の作用とを、ほぼ同一に揃えることができる。
これにより、下層の固定層２から記憶層３への磁極磁界の作用と、上層の固定層４から記憶層３への磁極磁界の作用とを、ほぼ同一に揃えることができる。
次に、本発明のさらに別の実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（模式的斜視図）を図７に示す。図７では、ビット線やワード線、選択用ＭＯＳトランジスタの図示を省略して磁気記憶素子のみを図示している。
本実施の形態では、特に、記憶層（自由層）３のパターンと比較して、固定層２の一部の層のパターン、具体的には反強磁性層１１及び第１の磁化固定層１２のパターンが、磁化容易軸方向に大きくなるように形成されて、磁気記憶素子５１が構成されている。
このような構成の磁気記憶素子５１は、固定層２の一部（反強磁性層１１及び第１の磁化固定層１２）のみが磁化容易軸方向に露出するように、パターニングを行うことにより、作製することができる。
磁極磁界をメモリ素子の磁化容易軸方向に印加して、スピンフロッピング磁界を低磁界側にシフトすることにより、上述したように、ワード線電流及びビット線電流を低減することができる。
ところが、磁化困難軸方向に磁極磁界が加わると、不要なＤｉｒｅｃｔ動作の領域が拡大する場合がある。
ところが、磁化困難軸方向に磁極磁界が加わると、不要なＤｉｒｅｃｔ動作の領域が拡大する場合がある。
そこで、本実施の形態のように、固定層２の一部のみが磁化容易軸方向に露出するようにパターニングを行うことによって、Ｄｉｒｅｃｔ動作の領域の拡大を阻止することができる。
上述の本実施の形態の構成によれば、記憶層（自由層）３のパターンと比較して、反強磁性層１１及び第１の磁化固定層１２のパターンが、磁化容易軸方向に大きくなるように形成されており、第２の磁化固定層１４のパターンと比較して、第１の磁化固定層１２のパターンが磁化容易軸方向に大きくなっている。
これにより、第１の磁化固定層１２の飽和磁化が第２の磁化固定層１４の飽和磁化よりも大きくなり、第１の磁化固定層１２及び第２の磁化固定層１４の飽和磁化膜厚積が異なる。
これにより、第１の磁化固定層１２の飽和磁化が第２の磁化固定層１４の飽和磁化よりも大きくなり、第１の磁化固定層１２及び第２の磁化固定層１４の飽和磁化膜厚積が異なる。
従って、固定層２の２層の磁化固定層１２，１４の飽和磁化膜厚積が異なり、第１の磁化固定層１２のパターンが磁化容易軸方向に大きくなっていることによって、磁化容易軸方向に磁極磁界を発生させて、スピンフロッピング磁界Ｈｓｆを低磁界側にシフトさせることができ、前述した実施の形態と同様に、記録に必要となる消費電力を低減する効果を得ることができる。
また、固定層２の２層の磁化固定層１２，１４は、図７に示すように、磁化困難軸方向の端部のパターンが同じであるため、磁化困難軸方向に加わる磁極磁界を小さく抑えることができ、これにより不要なＤｉｒｅｃｔ動作の領域の拡大を抑制することができる。
そして、図７に示した本実施の形態の磁気記憶素子５１に対して、先に示した各実施の形態と同様に、ワード線やビット線、選択用ＭＯＳトランジスタを設けてメモリセルを構成することができる。
さらに、多数本のワード線及びビット線の各交点付近に磁気記憶素子を設けて、磁気メモリ（ＭＲＡＭ）を構成することができる。
さらに、多数本のワード線及びビット線の各交点付近に磁気記憶素子を設けて、磁気メモリ（ＭＲＡＭ）を構成することができる。
なお、上述した各実施の形態の構成に対して、磁気記憶素子の下の引き出し電極を反強磁性体により構成して、反強磁性層と兼用してもよい。
上述の各実施の形態では、いずれも、記憶層３と下層の固定層２との間にトンネル絶縁層を設けてＴＭＲ素子から成る磁気記憶素子を構成していたが、トンネル絶縁層の代わりに非磁性導電層を設けてＧＭＲ素子から成る磁気記憶素子を構成してもよい。
ＧＭＲ素子から成る磁気記憶素子を構成した場合に適用しても、同様に本発明の効果を得ることができる。
ＧＭＲ素子から成る磁気記憶素子を構成した場合に適用しても、同様に本発明の効果を得ることができる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１，４１，４２，４３，５１ 磁気記憶素子、２，４ 固定層、３ 記憶層（自由層）、５ ワード線、６ ビット線、１１ 反強磁性層、１２ 第１の磁化固定層、１３，１７ 非磁性層、１４ 第２の磁化固定層、１５，２５ トンネル絶縁層、１６ 第１の記憶層、１８ 第２の記憶層、２０ 第３の磁化固定層、２２ 第４の磁化固定層、３０ シリコン基板、３１ 選択用ＭＯＳトランジスタ
Claims (2)
- 情報を磁性体の磁化状態によって保持する記憶層が、非磁性層を介して配置された複数層の強磁性体層から成り、
前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、
前記磁化固定層に対して、前記記憶層とは反対の側に、反強磁性層が配置され、
前記磁化固定層が非磁性層を介して配置された２層の強磁性体層からなり、前記反強磁性層と、前記２層の強磁性体層のうちの前記反強磁性層に近い側の一方の強磁性体層とが、前記２層の強磁性体層のうちの前記記憶層に近い側の他方の強磁性体層よりも磁化容易軸方向に大きいパターンに形成され、
回転磁界を前記記憶層に印加することにより、スイッチング特性を利用したトグル動作によって前記記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われる
磁気記憶素子。 - 情報を磁性体の磁化状態によって保持する記憶層が、非磁性層を介して配置された複数層の強磁性体層から成り、
前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、
前記磁化固定層に対して、前記記憶層とは反対の側に、反強磁性層が配置され、
前記磁化固定層が非磁性層を介して配置された２層の強磁性体層からなり、前記反強磁性層と、前記２層の強磁性体層のうちの前記反強磁性層に近い側の一方の強磁性体層とが、前記２層の強磁性体層のうちの前記記憶層に近い側の他方の強磁性体層よりも磁化容易軸方向に大きいパターンに形成され、回転磁界を前記記憶層に印加することにより、スイッチング特性を利用したトグル動作によって前記記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われる磁気記憶素子と、
互いに交差する第１の配線と第２の配線とを備え、
前記第１の配線と前記第２の配線とが交差する交点付近に、それぞれ前記磁気記憶素子が配置されて成り、
前記第１の配線に流れる電流による電流磁場と、前記第２の配線に流れる電流による電流磁場とによる前記回転磁界を前記記憶層に印加することにより、前記記憶層の複数層の強磁性体層の磁化の向きを反転させて、情報の記録が行われる
磁気メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003366337A JP4631267B2 (ja) | 2003-10-27 | 2003-10-27 | 磁気記憶素子及び磁気メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003366337A JP4631267B2 (ja) | 2003-10-27 | 2003-10-27 | 磁気記憶素子及び磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005129858A JP2005129858A (ja) | 2005-05-19 |
| JP4631267B2 true JP4631267B2 (ja) | 2011-02-16 |
Family
ID=34644711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003366337A Expired - Fee Related JP4631267B2 (ja) | 2003-10-27 | 2003-10-27 | 磁気記憶素子及び磁気メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4631267B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129725A1 (ja) * | 2005-06-03 | 2006-12-07 | Nec Corporation | Ｍｒａｍ |
| US7301801B2 (en) * | 2005-10-28 | 2007-11-27 | International Business Machines Corporation | Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers |
| JP5034318B2 (ja) * | 2006-05-24 | 2012-09-26 | Ｔｄｋ株式会社 | 磁気メモリ |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| JP2001250999A (ja) * | 1999-12-17 | 2001-09-14 | Motorola Inc | 二重磁気状態を有する磁気エレメントおよびその製造方法 |
| JP2002167661A (ja) * | 2000-11-30 | 2002-06-11 | Anelva Corp | 磁性多層膜作製装置 |
| JP2003188359A (ja) * | 2001-09-25 | 2003-07-04 | Hewlett Packard Co <Hp> | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 |
| WO2003083873A1 (de) * | 2002-03-28 | 2003-10-09 | Infineon Technologies Ag | Verfahren zur herstellung einer referenzschicht und mit einer derartigen referenzschicht versehene mram-speicherzelle |
| JP2004158766A (ja) * | 2002-11-08 | 2004-06-03 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ装置 |
| JP2005505889A (ja) * | 2001-10-16 | 2005-02-24 | モトローラ・インコーポレイテッド | スケーラブルな磁気抵抗ランダム・アクセス記憶素子に書き込むための方法 |
-
2003
- 2003-10-27 JP JP2003366337A patent/JP4631267B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| JP2001250999A (ja) * | 1999-12-17 | 2001-09-14 | Motorola Inc | 二重磁気状態を有する磁気エレメントおよびその製造方法 |
| JP2002167661A (ja) * | 2000-11-30 | 2002-06-11 | Anelva Corp | 磁性多層膜作製装置 |
| JP2003188359A (ja) * | 2001-09-25 | 2003-07-04 | Hewlett Packard Co <Hp> | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 |
| JP2005505889A (ja) * | 2001-10-16 | 2005-02-24 | モトローラ・インコーポレイテッド | スケーラブルな磁気抵抗ランダム・アクセス記憶素子に書き込むための方法 |
| WO2003083873A1 (de) * | 2002-03-28 | 2003-10-09 | Infineon Technologies Ag | Verfahren zur herstellung einer referenzschicht und mit einer derartigen referenzschicht versehene mram-speicherzelle |
| JP2005527970A (ja) * | 2002-03-28 | 2005-09-15 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 基準層の製造方法、および、その製造方法によって製造された基準層を備えたｍｒａｍメモリーセル |
| JP2004158766A (ja) * | 2002-11-08 | 2004-06-03 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005129858A (ja) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4380707B2 (ja) | 記憶素子 | |
| JP6717735B2 (ja) | 改善された切り換え効率のためのスピン軌道トルクビット設計 | |
| JP2005530340A (ja) | スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ | |
| JP4518049B2 (ja) | 記憶装置 | |
| JP2006128579A (ja) | 記憶素子及びメモリ | |
| JP2012014787A (ja) | 記憶装置 | |
| JP5147212B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
| JP7267623B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| JP4747507B2 (ja) | 磁気メモリ及びその記録方法 | |
| JP2017059740A (ja) | 磁気トンネル接合素子及び半導体記憶装置 | |
| JP2006237329A (ja) | 磁気記憶装置及び磁気記憶装置の書き込み方法 | |
| JP2008117930A (ja) | 記憶素子、メモリ | |
| JP4765248B2 (ja) | 磁気メモリ | |
| JP2006155719A (ja) | メモリ | |
| JP2006073956A (ja) | メモリ | |
| JP5397384B2 (ja) | 磁性記憶素子の初期化方法 | |
| JP4438806B2 (ja) | メモリ | |
| JP4670326B2 (ja) | メモリ | |
| JP4631267B2 (ja) | 磁気記憶素子及び磁気メモリ | |
| JP2002246566A (ja) | 磁気メモリ装置 | |
| JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP4626149B2 (ja) | 磁気メモリの初期化方法 | |
| JP2005129801A (ja) | 磁気記憶素子及び磁気メモリ | |
| JP4594694B2 (ja) | 磁気抵抗効果素子 | |
| JP2007096075A (ja) | 磁気記憶素子、磁気メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |