JP2005530340A - スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ - Google Patents

スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ Download PDF

Info

Publication number
JP2005530340A
JP2005530340A JP2004514080A JP2004514080A JP2005530340A JP 2005530340 A JP2005530340 A JP 2005530340A JP 2004514080 A JP2004514080 A JP 2004514080A JP 2004514080 A JP2004514080 A JP 2004514080A JP 2005530340 A JP2005530340 A JP 2005530340A
Authority
JP
Japan
Prior art keywords
magnetization
magnetic field
region
magnetic moment
moment vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004514080A
Other languages
English (en)
Inventor
エヌ. エンゲル、ブラッドレー
アレン ジェーンスキー、ジェイソン
ディ. リゾ、ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2005530340A publication Critical patent/JP2005530340A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

磁気抵抗トンネル接合メモリセル(10)は、印加磁界の無い状態で好適な方向に固定される磁気モーメント・ベクトル(47)を有するとともに、フリンジ磁界(96)を有する磁化固定領域(17)と、磁気抵抗トンネル接合(16)を形成すべく磁化固定領域上に配置された電気絶縁材料と、磁化自由領域(15)とを備える。磁化自由領域は、磁化固定領域の磁気モーメント・ベクトルに対して平行、又は反平行に配向される磁気モーメント・ベクトル(53)を有する。フリンジ磁界は、所望のスイッチング磁界が得られるように選択される。

Description

本発明は半導体メモリデバイスに関する。特に、本発明は磁界を利用する半導体ランダムアクセスメモリデバイスに関する。
メモリデバイスは電子システムにおいて極めて重要な構成要素である。3つの最も重要な実用的な高密度メモリ技術はSRAM,DRAM及びフラッシュ(FLASH)である。これらのメモリデバイスの各々は電荷を使用して情報を記憶し、かつ、各々は、固有の利点を有している。SRAMは、高速の読出し及び書込み速度を有するが、それは揮発性であり、大きなセル面積を必要とする。DRAMは、高密度であるが、これもまた揮発性であり、数ミリ秒毎に蓄積容量をリフレッシュする必要がある。この要件により制御電子機器の複雑さが増大する。
フラッシュは、今日使用されている主要な不揮発性メモリデバイスである。通常の不揮発性メモリデバイスは浮遊酸化膜層に捕獲される電荷を使用して情報を記憶する。フラッシュの不具合として、高電圧が必要であることと、書込み及び消去時間が長いことが挙げられる。またフラッシュメモリは、メモリ不良に至るまでの書込み可能回数が104〜105サイクルと少ない。さらに、データを使用可能な程度に保持するために、ゲート酸化膜の厚さは電子トンネリングが生じ得るしきい値よりも厚くなければならず、従ってフラッシュ縮小の流れに逆らうことになる。
これらの不具合を解決するために、磁気メモリデバイスが検討されている。このようなデバイスの一つに磁気抵抗RAM(以降、「MRAM」と記載する)がある。MRAMはDRAMと同じような速度性能を示す可能性を有する。しかしながら、実用レベルになるためには、MRAMは現在のメモリ技術に匹敵するメモリ密度を有する必要があり、次世代用に縮小可能で、低電圧で動作可能で、かつ、低消費電力でなければならず、現メモリ技術と競合し得る程度の読出し/書込み速度を示す必要がある。
MRAMデバイスの場合、メモリ状態の安定性、読出し/書込みサイクルの繰り返し性、及び消費電力が、その構成性能の3つの最も重要な側面である。MRAMのメモリ状態は電力により維持されるのではなく、むしろ磁気モーメント・ベクトルの方向により維持される。データの記憶は、磁界を印加し、セルの磁性材料を磁化して2つの可能なメモリ状態のうちのいずれかの状態にすることにより、行なわれる。データの読出しは、磁界を印加したときにセルに現れる抵抗変化を検知することにより行なわれる。磁界は、電流を磁気構造の外部の配線に、又は磁気構造自体に流すことにより生成される。
従来のMRAMデバイスは、アスペクト比を有するビット形状に依存して、スイッチング磁界を供給する異方性形状を生じさせるようにしている。ビット寸法が縮小すると、3つの問題が生じる。まず、任意の形状及び膜厚に対してスイッチング磁界が増大して、スイッチするための電流がより多く必要になる。次に、合計のスイッチング容量が低減されるので、容量及びスイッチング磁界に比例する反転エネルギー障壁が低下する。このエネルギー障壁は、磁気モーメント・ベクトルを一方の状態から他方の状態に切り替えるために必要なエネルギー量を指す。
スイッチング磁界は材料特性にも依存するので、通常の材料に関しては縮小するにも下限がある。スイッチング磁界が大きくなると、MRAMビットの状態を変えるために必要な電流が大きくなり、従って、大きな電力が消費される。従って、スイッチング磁界を低減し、かつMRAMデバイスの消費電力を低減する必要がある。
本発明の目的は、スイッチング磁界が低減され、新規で改善された磁気抵抗ランダムアクセスメモリデバイスを提供することにある。
上記の特定した目的及び利点、及び他の目的及び利点を実現するために、スイッチング磁界及び磁化容易軸を有する磁気抵抗トンネル接合メモリセルを開示する。MRAMセルは第1磁化領域を含み、第1磁化領域は、合成磁気モーメント・ベクトルであって、印加磁界の無い状態で好適な方向に固定される磁気モーメント・ベクトルを含み、さらに第1磁化領域はフリンジ磁界を有する。電気絶縁材料は、磁気抵抗トンネル接合を形成すべく第1磁化領域上に配置される。
第2磁化領域は電気絶縁材料上に配置され、トンネル障壁に隣接し、かつ第1磁化領域の磁気モーメント・ベクトルに対して平行、又は反平行の方向に配向する磁気モーメント・ベクトルを有する。好適な実施形態では、第1及び第2磁化領域のうちの少なくとも一つの磁化領域は、反強磁性結合するN個の強磁性層を含み、Nは2以上の整数である。また、メモリセルはトグル書き込みモードで動作し、フリンジ磁界は、第2磁化領域内で磁化容易軸に沿ったバイアス磁界を生成し、その結果、磁気抵抗トンネル接合メモリセルのスイッチング磁界を変更する。
本発明について上記の特定の目的及び利点、更に多くの特定の目的及び利点は、この技術分野の当業者には本発明の好適な実施形態に関する次の詳細な説明を図面と共に参照することにより容易に理解できるものと考える。
図1を参照すると、本発明によるMRAMアレイ3の簡易断面図が示されている。この図には、単一のMRAMデバイス10のみを示すが、MRAMアレイ3は通常、多くのMRAMデバイス10を含み、説明を簡単にするために、このようなデバイスを一つのみ示して、MRAMアレイ3の動作をトグル書き込み方式を使用して例示していることを理解されたい。また、本実施形態で使用するトグル書き込み方式についての更に詳細な情報は、2001年10月16日出願の「縮小可能な磁気抵抗ランダムアクセスメモリ素子への書き込み方法」と題する米国特許出願第09/978,859号に記載されており、この文献を本明細書において参照することにより、この文献の内容が本発明の開示に含まれる。
MRAMデバイス10は、ワードライン20とデジットライン30との間に挟まれる。ワードライン20及びデジットライン30は導電材料を含み、電流は、この導電材料を通過することができる。この図では、ワードライン20は、MRAMデバイス10の表面36上に位置し、デジットライン30はMRAMデバイス10の表面34上に位置し、デジットライン30は、ワードライン20に対してほぼ90度の角度に向いている(図2参照)。しかしながら、ワードライン20及びデジットライン30の配置は、単に例示のためのものであり、他の多くの構成があり得ることを理解されたい。
図2を参照すると、本発明によるMRAMアレイ3の簡易平面図が示されている。MRAMデバイス10の説明を簡単にするために、図示のように全ての方向はx及びy座標系100を基準とするものとする。ワードライン20及びデジットライン30の目的は、MRAMデバイス10内に磁界を生成することである。正のワード電流(すなわち、正のx方向に流れるワード電流)IWは周回ワード磁界HWを生成し、正のデジット電流(すなわち、正のy方向に流れるデジット電流)IDは周回デジット磁界HDを生成する。ワードライン20は、MRAMデバイス10の上方に位置するので、正電流IWが流れる場合に、HWが素子の平面内でMRAMデバイス10に正のy方向に印加される。同様に、デジットライン30は、MRAMデバイス10の下方に位置するので、正電流IDが流れる場合に、HDが素子の平面内でMRAMデバイス10に正のx方向に印加される。電流によって発生する磁界の挙動は、この技術分野の当業者には公知であるので、本明細書では、これ以上、説明しないこととする。
図1に戻ると、MRAMデバイス10は、磁化領域15、トンネル障壁16、及び磁化領域17を含み、トンネル障壁16は磁化領域15と磁化領域17との間に挟まれる。好適な実施形態では、トンネル障壁16は、トンネル接合を形成すべく、酸化アルミニウム等の電気絶縁材料を含むことができる。好適な実施形態では、また、磁化領域15は、強磁性層45と強磁性層55との間に反強磁性結合スペーサ層65が挟まれた3層構造を含む。
反強磁性結合スペーサ層65は膜厚86を有し、強磁性層45及び55は膜厚41及び51をそれぞれ有する。また、好適な実施形態では、磁化領域17は、強磁性層46と強磁性層56との間に反強磁性結合スペーサ層66が挟まれた3層構造を有する。反強磁性結合スペーサ層66は膜厚87を有し、強磁性層46及び56は膜厚42及び52をそれぞれ有する。
ここで、磁化領域15及び17は、2以上の整数であるN個の強磁性層を含むことを理解されたい。しかしながら、好適な実施形態においては、Nは、磁化領域15及び17の各々が一つの3層構造を含むように、2に等しい。この3層構造は、複合反強磁性(以下、「SAF(synthetic anti−ferromagnetic)」と記載する)構造と呼ばれることが多い。
一般的に反強磁性結合スペーサ層65及び66は、元素群、すなわちルテニウム(Ru),オスミウム(Os),チタン(Ti),クロム(Cr),ロジウム(Rh),白金(Pt),銅(Cu),パラジウム(Pd)のうちの少なくとも一つ、又はそれらの組み合わせを含む。さらに、強磁性層45,55,46及び56は、元素群、すなわちニッケル(Ni),鉄(Fe),コバルト(Co)のうちの少なくとも一つ、又はそれらの組み合わせを含む。ここで、磁化領域15及び17が3層構造以外のSAF層材料構造を含むことができ、本実施形態において3層構造を使用することが単に例示目的であることを理解されたい。例えば、このような一つのSAF層材料構造は、強磁性層/反強磁性結合スペーサ層/強磁性層/反強磁性結合スペーサ層/強磁性層から成る5層積層構造を含むことができる。また、磁化領域17は、磁気モーメント・ベクトルを生成する他の磁性材料構造を含むことができ、この構造には、単一の磁化固定層、又は高保磁力を有する永久磁性層などが含まれる。さらに、バイアス磁界は他の磁性層又は外部磁石から供給することができる。
強磁性層45及び55は、磁気モーメント・ベクトル57及び53をそれぞれ有し、これらのベクトルは通常、反強磁性結合スペーサ層65を結合させることにより反平行に保持される。強磁性層46及び56は、磁気モーメント・ベクトル47及び43をそれぞれ有し、これらのベクトルは通常、反強磁性結合スペーサ層66を結合させることにより反平行に保持される。また、磁化領域15は、合成磁気モーメント・ベクトル40を有し、磁化領域17は、合成磁気モーメント・ベクトル50を有する。
合成磁気モーメント・ベクトル40は、磁気モーメント・ベクトル53及び57を合計したベクトルであり、合成磁気モーメント・ベクトル50は、磁気モーメント・ベクトル43及び47を合計したベクトルである。磁性層45と55の間の磁気モーメントがバランスする場合、合成磁気モーメント・ベクトル40は、ほぼゼロとなる。しかしながら、この場合でも、好適な方向は、トンネル障壁16に隣接する磁気モーメント・ベクトル(すなわち、磁気モーメント・ベクトル47及び53)により、決定される。
好適な実施形態では、合成磁気モーメント・ベクトル40及び50は、ワードライン20及びデジットライン30から好適には45度の角度の方向の異方性の磁化容易軸12(図2参照)に沿って配向する(図2参照)。磁化容易軸12は、また、異方性の磁化困難軸14(図2参照)からほぼ90度の角度に配向する(図2参照)。また、磁化領域15は、磁化自由領域であるので、合成磁気モーメント・ベクトル40は磁界が印加されている状態で自由に回転することを意味する。磁化領域17は磁化固定領域であるので、合成磁気モーメント・ベクトル50は、通常、磁界が印加されている状態で自由に回転することはなく、基準として使用されるということを意味する。好適な実施形態では、合成磁気モーメント・ベクトル50は、磁化領域17と反強磁性層32との間の反強磁性結合によって固定される。
好適な実施形態では、合成磁気モーメント・ベクトル50の大きさは、フリンジ磁界96が得られるように調整され、このフリンジ磁界は、異方性の磁化容易軸12に沿って配向し、磁化領域15に入射する。フリンジ磁界96の大きさ及び方向は、磁化領域17の構造及び特性によって実質的に決まり、この点については別途説明する。
MRAMデバイス10は、トンネル電流がトンネル障壁16を通過するようにトンネル電流を流す機能を備える。トンネル電流は実質的に、MRAMデバイス10のトンネル磁気抵抗に依存し、この磁気抵抗は主として、トンネル障壁16に隣接する磁気モーメント・ベクトル53及び47の相対的な配向により決定される。磁気モーメント・ベクトル53及び47が平行である場合、MRAMデバイス10は低い磁気抵抗を示し、ワードライン20とデジットライン30との間の電圧バイアスによってMRAMデバイス10を貫通する大きなトンネル電流が生成されることになる。この状態が「1」として定義される。磁気モーメント・ベクトル53及び47が反平行である場合、MRAMデバイス10は高い磁気抵抗を示し、ワードライン20とデジットライン30との間に印加される電圧バイアスによってMRAMデバイス10を貫通する小さな電流が生成されることになる。この状態が「0」として定義される。ここで、これらの定義は任意であり、逆にすることも可能であるが、本例では例示として使用している。従って、磁気抵抗メモリでは、データ記憶は、磁界を印加し、この磁界によって磁化自由領域の磁気モーメント・ベクトルが、磁化固定領域の磁気モーメント・ベクトルに対して平行方向又は反平行方向のいずれかの方向に配向することにより、行われる。
反強磁性結合層65が3層構造15の強磁性層45と55との間に設けられる例を示しているが、強磁性層45及び55は、静磁場又は他の特性等の他の手段を通して反強磁性結合することができることを理解されたい。例えば、MRAMセルのアスペクト比を小さくして5以下にする場合、これらの強磁性層は、磁区閉鎖により反平行結合する。
好適な実施形態では、MRAMデバイス10は3層構造15及び17を有し、これらの構造は非円形平面形状を有する場合に1〜5の範囲の長さ/幅比を有する。
本明細書では、アスペクト比が2に等しい場合の平面形状が示されている(図2参照)。MRAMデバイス10は、好適な実施形態では楕円形であり、この形状によって形状異方性がスイッチング磁界変動に及ぼす効果を最小化することができ、さらに、フォトリソグラフィ処理を使用して素子の横方向寸法を縮小することが一層容易になる。しかしながら、MRAMデバイス10は円形、正方形、矩形、又は菱形のような他の形状とすることができるが、説明を簡単にし、性能改善のために楕円形の場合を示している。
また、MRAMアレイ3の製造中において、各連続層(すなわち、30,32,56等)は連続して堆積されるか、又は形成され、各MRAMデバイス10は、この技術分野の当業者に公知の技術における選択成長、フォトリソグラフィ処理、エッチング等により形成することができる。少なくとも強磁性層45及び55の堆積中に、磁界を印加して、このペアに対して異方性の磁化容易軸12(図2参照)を設定する(誘起異方性)。この印加磁界によって、磁気モーメント・ベクトル53及び57に対する好適な異方性軸が生成される。好適な実施形態では、異方性の磁化容易軸12は、ワードライン20とデジットライン30との間で45°の角度になるように選択され、これについては、以下に説明することとする。
図2に戻るが、この図は本発明によるMRAMアレイ3の簡易平面図を示している。MRAMデバイス10に関する説明を簡単にするために、全ての方向は図示のx及びy座標系100を基準とする。さらに説明を簡単にするために、再度、以下の状態を仮定する。すなわち、Nが2に等しいとし、MRAMデバイス10が一つの3層構造を磁化領域17に含み、この磁化領域17が磁気モーメント・ベクトル43及び47と、これらに加えて合成磁気モーメント・ベクトル50を有するものとする。また、領域17の磁気モーメント・ベクトルのみを単に示している。
例示のために、磁気モーメント・ベクトル43及び47の異方性の磁化容易軸12が、負のx方向及び負のy方向に対して45°の角度に、正のx方向及び正のy方向に対して45°の角度に向いていると仮定する。例として、図2は、磁気モーメント・ベクトル43が、負のx方向及び負のy方向に対して45°の角度に向いていることを示している。磁気モーメント・ベクトル47は、磁気モーメント・ベクトル43に対してほぼ反平行に配向しているので、磁気モーメント・ベクトル47は、正のx方向及び正のy方向に対して45°の角度に向いている。前に説明したように、合成磁気モーメント・ベクトル50は、異方性の磁化容易軸12に沿って配向し、かつ磁化領域15に入射するフリンジ磁界96が得られるように調整される。
次に図3を参照すると、この図には3層構造15及び17と同様なSAF3層構造のスイッチング動作が模式的に示されており、このスイッチング動作は、米国特許出願第09/978,859号に記載される特定のパルスシーケンスに従うものであり、この文献を参照することにより、その内容が本発明の開示に含まれる。x軸はワードライン磁界振幅HWに対応し、y軸はデジットライン磁界振幅HDに対応する。図3には、3つの動作モード又は動作領域が示されている。領域92ではスイッチングは生じない。MRAMが領域95で動作する場合、直接書き込み方式が実施される。直接書き込み方式を使用すると、MRAMデバイスの初期状態を判定する必要はない。その理由は、この状態は、書き込まれている状態が保存されている状態と異なるときにのみ切り換わるからである。
MRAMが領域97で動作する場合、トグル書き込み方式(toggle writing method)が実施される。トグル書き込み方式を使用すると、書き込み前にMRAMデバイス10の初期状態を判定する必要がある。その理由は、同じ極性電流パルスがワードライン20及びデジットライン30の両方に対して選択される限り、電流の方向に関係なく、MRAMデバイス10に対する書き込みが行われる度に、初期状態が切り替わるからである。例えば、「1」が最初に記憶されている場合、MRAMデバイス10の状態は、一つの正の電流パルスシーケンスがワードライン20及びデジットライン30を通過した後に「0」に切り替わる。記憶されている「0」状態に対して正の電流パルスシーケンスを繰り返すことにより、記憶状態を「1」に戻すことができる。
従って、MRAMデバイス10に対する書き込みを行なってMRAMデバイスを所望の状態にすることを可能にするために、MRAMデバイス10の初期状態を読み取り、書き込もうとする状態と比較する。読取り及び比較には、情報を記憶するバッファ及びメモリ状態を比較する比較器を含む更に別の論理回路が必要となる。次に、記憶状態及び書き込もうとする状態が異なる場合にのみ、MRAMデバイス10に対して書込みを行なう。
トグル書き込み方式の利点の一つは、消費電力が低減されることである。その理由は、異なる状態のビットのみが切り替わるからである。トグル書き込み方式を使用する別の利点は、単極性の電圧のみが必要であり、その結果、小さなサイズのNチャネルトランジスタを使用してMRAMデバイス10を駆動できることである。トグル書き込み方式の更に別の利点は、フリンジ磁界96を使用してフリンジ磁界を積極的に印加磁界に付加して、HSw EffがHSw Oよりも小さくなるように実効スイッチング磁界を低減することができることであり、これについては以下に説明する。HSw Oは、バイアス磁界HBiasがゼロのときにMRAMデバイス10を切り替えるために必要な印加磁界に対応する(図2参照)。
前に説明したように、合成磁気モーメント・ベクトル50はフリンジ磁界96が得られるように調整される。磁化領域17の構造及び特性は、フリンジ磁界96がHBiasをMRAMデバイス10の異方性の磁化容易軸12に沿って生成して、このフリンジ磁界が磁化領域15に入射するように選択される。HBiasの効果によって、MRAMデバイス10の状態を変えるのに必要なHSw Effの大きさを小さくすることができる。その結果、MRAMデバイス10を動作させるのに必要な電流(すなわちID及びIW)だけでなく、消費電力も低減される。HBiasの効果については、次の例で説明することとする。
次に図4を参照すると、この図ではグラフ42が、HBiasがゼロに等しいときの3層SAF構造の領域97に対応する実効スイッチング磁界HSw Effを模式的に示している。この図においては、直接書込み方式に対応する領域95はモーメントがほぼバランスすることにより最小となるので、単に図示していない。HBiasがゼロに等しい場合(すなわち、SAFがほぼバランスする場合)、領域97はグラフ42の原点に対して対称になり、この場合、HDはゼロ・エルステッドに等しく、かつHWはゼロ・エルステッドに等しい。SAFがほぼバランスするのは、例えば磁気モーメント・ベクトル47及び43がほぼ同じ大きさを有し、その合成磁気モーメント・ベクトル50がほぼゼロになる場合である。この例の場合、MRAMデバイス10の状態を変えるのに必要なHSw Effの大きさは次式で与えられる。
Figure 2005530340
次に図5を参照すると、この図ではグラフ44が、HBiasがゼロではないとき(すなわち、SAFがバランスしない場合)の3層構造15の領域97に対応する実効スイッチング磁界HSw Effを模式的に示している。この図においては、直接書込み方式に対応する領域95はモーメントがほぼバランスすることにより最小となるので、単に図示していない。この例では、反強磁性結合スペーサ層66の厚さ87、及び厚さ42及び52は所望のHBiasが得られるように選択される。重要なことは、厚さ87,42及び52を選択して所望のフリンジ磁界96を得ることによって、HSwを所望の値に選択することができることである。
SAFがバランスしないのは、例えば磁気モーメント・ベクトル47及び43が大きく異なる大きさを有し、その合成磁気モーメント・ベクトル50がゼロにならない場合である。この特殊な例の場合、反強磁性結合スペーサ層66の厚さ87、及び厚さ42及び52は、ゼロではない所望のHBiasが得られるように選択され、このとき、厚さ42は、厚さ52とは大きく異なるように選択して、磁気モーメント・ベクトル47の大きさが磁気モーメント・ベクトル43の大きさとは不等となるようにする。
Swがゼロではない場合、MRAMデバイス10の状態を変えるのに必要なスイッチング磁界は次式で与えられ、
Figure 2005530340
この式は、HO SwがHBiasに等しい大きさだけ小さくなり、実効スイッチング磁界HSw EffがHO Sw未満の値に小さくなることを示している。この様子は図5にも示され、この図では、領域97が原点に対して対称ではなくなっている。HBiasの効果によって、HD及びHWが共に正の場合(すなわち象限Iに位置する場合)、領域97は原点に近づくようにシフトする。しかしながら、同じ結果がHBiasの方向が反転する場合に得られ、この場合、HD及びHWが負であって領域97が原点に近づくようにシフトする(図示せず)ことが分かるであろう。従って、トグル書き込み方式は単一極性の電流パルスのみを必要とするので、トグル領域97の非対称シフトを利用して、MRAMデバイス10の両方の状態に対するスイッチングしきい値を低減することができる。
従って、トグル書き込み方式を使用すると、MRAMデバイスの実効スイッチング磁界は、フリンジ磁界を磁化固定領域によって生成することにより得られ、この場合、フリンジ磁界によって、磁化自由領域内において異方性の磁化容易軸に沿ったバイアス磁界が生成される。バイアス磁界によってMRAMデバイスの状態を切り替えるのに必要な電力を低減することができる。
例示のために選択した本明細書における実施形態に対する種々の変更及び改良は、この技術分野の当業者であれば容易に想到し得るであろう。このような変更及び改良が本発明の技術思想から逸脱しない限り、このような変更及び改良は本発明の技術範囲に含まれるものであり、本発明の技術範囲は次の請求項を公正に解釈することによってのみ評価される。
本発明をこのように明確で、かつ簡潔な表現で記載したので、この技術分野の当業者は本発明を理解し、かつ実施することができるものと考える。
本発明による、スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリデバイスの断面図である。 本発明による、スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリデバイスの簡易平面図である。 磁気抵抗ランダムアクセスメモリデバイスにおいて直接書き込みモード又はトグル書き込みモードを生成する磁界振幅組合せを模式的に示したものである。 トグル書き込み動作におけるスイッチング磁界を模式的に示すグラフである。 フリンジ磁界を伴うトグル書き込み動作におけるスイッチング磁界を模式的に示すグラフである。

Claims (4)

  1. スイッチング磁界を有する磁気抵抗トンネル接合メモリセルであって、
    印加磁界の無い状態で好適な方向に固定される合成磁気モーメント・ベクトルを有する第1磁化領域と、
    磁気抵抗トンネル接合を形成すべく前記第1磁化領域上に配置された電気絶縁材料と、
    前記電気絶縁材料上に配置され、異方性の磁化容易軸を有し、かつ、前記第1磁化領域の磁気モーメント・ベクトルに対して平行、又は反平行に配向された合成磁気モーメント・ベクトルを有する第2磁化領域とを備え、
    前記磁気抵抗トンネル接合メモリセルはトグル書き込みモードで動作し、
    前記第2磁化領域内において前記異方性の磁化容易軸に沿ったバイアス磁界が印加磁界によって生成されて前記スイッチング磁界が変更される、磁気抵抗トンネル接合メモリセル。
  2. スイッチング磁界を有する磁気抵抗トンネル接合メモリセルであって、
    印加磁界の無い状態で好適な方向に固定される合成磁気モーメント・ベクトルを有し、かつ、厚さ及びフリンジ磁界を有する第1磁化領域と、
    磁気抵抗トンネル接合を形成すべく前記第1磁化領域上に配置された電気絶縁材料と、
    前記電気絶縁材料上に配置され、異方性の磁化容易軸を有し、かつ、前記第1磁化領域の磁気モーメント・ベクトルに対して平行、又は反平行に配向された合成磁気モーメント・ベクトルを有する第2磁化領域とを備え、
    前記磁気抵抗トンネル接合メモリセルはトグル書き込みモードで動作し、
    前記フリンジ磁界は、前記第2磁化領域内において前記異方性の磁化容易軸に沿ったバイアス磁界を生成する、磁気抵抗トンネル接合メモリセル。
  3. スイッチング磁界を有する磁気抵抗トンネル接合メモリセルであって、
    印加磁界の無い状態で好適な方向に固定される合成磁気モーメント・ベクトルを有し、かつ、フリンジ磁界を有する、ある厚さの第1磁化領域と、
    磁気抵抗トンネル接合を形成すべく前記第1磁化領域上に配置された電気絶縁材料と、
    前記電気絶縁材料上に配置され、異方性の磁化容易軸を有し、かつ、前記第1磁化領域の磁気モーメント・ベクトルに対して平行、又は反平行に配向された合成磁気モーメント・ベクトルを有する第2磁化領域とを備え、
    前記第1及び第2磁化領域のうちの少なくとも一つの磁化領域は、反強磁性結合されたN個の強磁性層を含み、Nは2以上の整数であり、
    前記磁気抵抗トンネル接合メモリセルは、トグル書き込みモードで動作するように構成され、
    前記フリンジ磁界は、前記第2磁化領域内において前記異方性の磁化容易軸に沿ったバイアス磁界を生成する、磁気抵抗トンネル接合メモリセル。
  4. 磁気抵抗トンネル接合メモリセルのスイッチング磁界を低減する方法であって、
    表面を形成する基板を提供する工程と、
    厚さ、磁化反転容量、及び合成磁気モーメント・ベクトルを有する磁化固定領域を支持する工程であって、前記合成磁気モーメント・ベクトルは印加磁界が有る状態及び無い状態の両方の状態において好適な方向に配向し、前記磁化固定領域はフリンジ磁界を有する、前記磁化固定領域を支持する工程と、
    電気絶縁材料を前記磁化固定領域上に配置させる工程と、
    磁化容易軸、合成磁気モーメント・ベクトル、及び磁化反転容量を有する磁化自由領域を前記電気絶縁材料上に配置する工程であって、前記合成磁気モーメント・ベクトルは、前記磁化固定領域の前記合成磁気モーメント・ベクトルに対して平行及び反平行のいずれかに配向可能であり、前記磁化自由領域は、反強磁性結合するN個の強磁性層を含む複合反強磁性層材料を含み、Nは2以上の整数であり、N個の強磁性層の各々は磁気モーメント・ベクトルを有し、隣接するN個の強磁性材料層の各々の磁気モーメント・ベクトルは反平行に配向され、前記フリンジ磁界は前記磁化自由領域内でバイアス磁界を生成する、前記磁化自由領域を配置する工程と、
    前記磁気抵抗トンネル接合メモリセルをトグル書き込みモードで動作させる工程とを備える方法。
JP2004514080A 2002-06-18 2003-06-04 スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ Pending JP2005530340A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/173,907 US6633498B1 (en) 2002-06-18 2002-06-18 Magnetoresistive random access memory with reduced switching field
PCT/US2003/017522 WO2003107350A2 (en) 2002-06-18 2003-06-04 Magnetoresistive random access memory with reduced switching field

Publications (1)

Publication Number Publication Date
JP2005530340A true JP2005530340A (ja) 2005-10-06

Family

ID=28791510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004514080A Pending JP2005530340A (ja) 2002-06-18 2003-06-04 スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ

Country Status (7)

Country Link
US (1) US6633498B1 (ja)
EP (1) EP1527455A2 (ja)
JP (1) JP2005530340A (ja)
KR (1) KR20050013215A (ja)
CN (1) CN1729537B (ja)
AU (1) AU2003240521A1 (ja)
WO (1) WO2003107350A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175012A (ja) * 2003-12-08 2005-06-30 Sony Corp 磁気メモリ
JP2006165539A (ja) * 2004-11-18 2006-06-22 Maglabs Inc 積層トグルメモリセルを有する磁気ランダムアクセスメモリおよび選択されたセルを書き込むための方法
JP2007052902A (ja) * 2005-08-03 2007-03-01 Ind Technol Res Inst 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法
JP2008010573A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気記憶装置

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6881993B2 (en) * 2002-08-28 2005-04-19 Micron Technology, Inc. Device having reduced diffusion through ferromagnetic materials
US6873542B2 (en) * 2002-10-03 2005-03-29 International Business Machines Corporation Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
US6898112B2 (en) * 2002-12-18 2005-05-24 Freescale Semiconductor, Inc. Synthetic antiferromagnetic structure for magnetoelectronic devices
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US7045838B2 (en) * 2003-10-31 2006-05-16 International Business Machines Corporation Techniques for coupling in semiconductor devices and magnetic device using these techniques
US7027321B2 (en) * 2004-01-10 2006-04-11 Honeywell International Inc. Tunneling anisotropic magnetoresistive device and method of operation
JP4626149B2 (ja) * 2004-01-20 2011-02-02 ソニー株式会社 磁気メモリの初期化方法
JP2005260174A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
JP2005260175A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7274057B2 (en) * 2004-04-26 2007-09-25 International Business Machines Corporation Techniques for spin-flop switching with offset field
US7102916B2 (en) * 2004-06-30 2006-09-05 International Business Machines Corporation Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7123507B2 (en) * 2004-08-19 2006-10-17 International Business Machines Corporation Using permanent magnets in MRAM to assist write operation
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
FR2879472A1 (fr) 2004-12-21 2006-06-23 Pascal Useldinger Tapis d'entrainement au golf
JP4012196B2 (ja) * 2004-12-22 2007-11-21 株式会社東芝 磁気ランダムアクセスメモリのデータ書き込み方法
US7133309B2 (en) * 2005-01-10 2006-11-07 International Business Machines Corporation Method and structure for generating offset fields for use in MRAM devices
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
US7230845B1 (en) 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
KR100915975B1 (ko) * 2005-08-03 2009-09-10 인더스트리얼 테크놀로지 리서치 인스티튜트 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
WO2007053517A2 (en) * 2005-10-28 2007-05-10 The University Of Alabama Enhanced toggle-mram memory device
US7301801B2 (en) * 2005-10-28 2007-11-27 International Business Machines Corporation Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
TWI300224B (en) * 2006-02-21 2008-08-21 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
US20080055792A1 (en) * 2006-03-07 2008-03-06 Agency For Science, Technology And Research Memory cells and devices having magnetoresistive tunnel junction with guided magnetic moment switching and method
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
TWI320929B (en) * 2006-04-18 2010-02-21 Ind Tech Res Inst Structure and access method for magnetic memory cell structure and circuit of magnetic memory
TWI300225B (en) * 2006-04-28 2008-08-21 Ind Tech Res Inst Method for accessing data on magnetic memory
US7903452B2 (en) * 2006-06-23 2011-03-08 Qimonda Ag Magnetoresistive memory cell
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
TWI320930B (en) * 2007-01-29 2010-02-21 Ind Tech Res Inst Direct writing method on magnetic memory cell and magetic memory cell structure
TWI324344B (en) * 2007-02-16 2010-05-01 Ind Tech Res Inst Writing method on magnetic memory cell and magetic memory array structure
TWI333208B (en) * 2007-03-26 2010-11-11 Ind Tech Res Inst Magnetic memory and method for manufacturing the same
US7599215B2 (en) * 2007-03-30 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory device with small-angle toggle write lines
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
TW200907964A (en) * 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
TWI415124B (zh) * 2007-08-09 2013-11-11 Ind Tech Res Inst 磁性隨機存取記憶體
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7746687B2 (en) * 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8411493B2 (en) 2009-10-30 2013-04-02 Honeywell International Inc. Selection device for a spin-torque transfer magnetic random access memory
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520873A (ja) * 1998-07-20 2002-07-09 モトローラ・インコーポレイテッド 低切替磁界磁性トンネル接合

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3163853A (en) * 1958-02-20 1964-12-29 Sperry Rand Corp Magnetic storage thin film
US5959880A (en) * 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US6127045A (en) * 1998-05-13 2000-10-03 International Business Machines Corporation Magnetic tunnel junction device with optimized ferromagnetic layer
DE19823826A1 (de) * 1998-05-28 1999-12-02 Burkhard Hillebrands MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520873A (ja) * 1998-07-20 2002-07-09 モトローラ・インコーポレイテッド 低切替磁界磁性トンネル接合

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175012A (ja) * 2003-12-08 2005-06-30 Sony Corp 磁気メモリ
JP4720081B2 (ja) * 2003-12-08 2011-07-13 ソニー株式会社 磁気メモリ
JP2006165539A (ja) * 2004-11-18 2006-06-22 Maglabs Inc 積層トグルメモリセルを有する磁気ランダムアクセスメモリおよび選択されたセルを書き込むための方法
JP2007052902A (ja) * 2005-08-03 2007-03-01 Ind Technol Res Inst 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法
JP4668864B2 (ja) * 2005-08-03 2011-04-13 インダストリアル テクノロジー リサーチ インスティテュート 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法
JP2008010573A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気記憶装置
US7505306B2 (en) 2006-06-28 2009-03-17 Kabushiki Kaisha Toshiba Magnetic memory device

Also Published As

Publication number Publication date
KR20050013215A (ko) 2005-02-03
WO2003107350B1 (en) 2004-07-15
EP1527455A2 (en) 2005-05-04
WO2003107350A3 (en) 2004-04-22
AU2003240521A1 (en) 2003-12-31
CN1729537A (zh) 2006-02-01
WO2003107350A2 (en) 2003-12-24
US6633498B1 (en) 2003-10-14
CN1729537B (zh) 2010-04-28

Similar Documents

Publication Publication Date Title
JP2005530340A (ja) スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ
JP4833548B2 (ja) 磁気抵抗ランダムアクセスメモリ
KR100898875B1 (ko) 스케일링 가능한 mram 소자에의 기록
JP6717735B2 (ja) 改善された切り換え効率のためのスピン軌道トルクビット設計
US6956764B2 (en) Method of writing to a multi-state magnetic random access memory cell
JP2005510048A (ja) 縮小可能性が改良された磁気抵抗ランダムアクセスメモリ
JP2006128579A (ja) 記憶素子及びメモリ
JP4765248B2 (ja) 磁気メモリ
US9852782B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
US7042036B2 (en) Magnetic memory using single domain switching by direct current
US20090040663A1 (en) Magnetic memory
JP4631267B2 (ja) 磁気記憶素子及び磁気メモリ
KR100624593B1 (ko) Sal층을 갖는 mram
JP4626149B2 (ja) 磁気メモリの初期化方法
JP2005129801A (ja) 磁気記憶素子及び磁気メモリ
JP2005260175A (ja) 磁気メモリ及びその記録方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050519

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060511

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109