JP2005175012A - 磁気メモリ - Google Patents

磁気メモリ Download PDF

Info

Publication number
JP2005175012A
JP2005175012A JP2003409246A JP2003409246A JP2005175012A JP 2005175012 A JP2005175012 A JP 2005175012A JP 2003409246 A JP2003409246 A JP 2003409246A JP 2003409246 A JP2003409246 A JP 2003409246A JP 2005175012 A JP2005175012 A JP 2005175012A
Authority
JP
Japan
Prior art keywords
magnetic
layer
magnetization
memory
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003409246A
Other languages
English (en)
Other versions
JP4720081B2 (ja
Inventor
Hiroyuki Omori
広之 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003409246A priority Critical patent/JP4720081B2/ja
Publication of JP2005175012A publication Critical patent/JP2005175012A/ja
Application granted granted Critical
Publication of JP4720081B2 publication Critical patent/JP4720081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 情報の記録に必要な電流量を低減し、少ない電力で動作可能な磁気メモリを提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層1を少なくとも有する磁気記憶素子と、この磁気記憶素子に磁場を印加する配線10とを有し、配線10の周囲に磁性体11が配置され、配線10の磁気記憶素子側に、硬質磁性体12が配置されている、又は、反強磁性体により磁化の向きが固定された磁性体が配置されている磁気メモリを構成する。
【選択図】 図1

Description

本発明は、磁気メモリに係わり、不揮発メモリに適用して好適なものである。
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なDRAMが広く使われている。
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ(MRAM)が注目され、開発が進められている(例えば非特許文献1参照)。
今後、MRAMにおいても、記憶容量を増加したり、装置を小型化したりするために、高密度化を図る必要があり、これによりメモリセルを構成する磁気記憶素子のさらなる縮小化が求められる。
磁気記憶素子を縮小化すると、情報を長期間にわたり安定して保持するために、磁気記憶素子の磁気異方性を大きくして、保磁力を大きくする必要がある。
しかし、保磁力を大きくすると、情報の記録に大きな磁場が必要となるため、磁気記憶素子に磁場を印加する導体配線に流す記録電流を大きくする必要がある。このため、消費電力の増加や電流駆動回路の大型化が不可避となり、高密度メモリを実現する上で問題となる。
従って、保磁力を大きくしたり、記録電流を低減したりしても、情報を記録することが可能となるように、効率的に磁気記憶素子に磁場を印加することが要求される。
そこで、記録電流を低減する方法として、例えば磁気記憶素子に磁場を印加する導体配線(アドレス配線)の背面及び側面に軟磁性体を配置して、磁気記憶素子に磁場を収束させる構造が提案されている(例えば特許文献1参照。)。
このような構造とすることにより、アドレス配線に電流を流して発生させた電流磁界を、軟磁性体を通じて効率良く磁気記憶素子に印加することができるため、情報の記録の際にアドレス配線に流す電流量を低減することが可能になる。
日経エレクトロニクス 2001.2.12号(第164頁−171頁) 特開2002−246566号公報
しかしながら、アドレス配線の周囲に軟磁性体を配置しただけでは、情報の記録に必要な電流量を半分程度に減らす効果しかない。
このため、記録に必要な電流量を、さらに低減することができる構成の磁気メモリが求められている。
上述した問題の解決のために、本発明においては、情報の記録に必要な電流量を低減し、少ない電力で動作可能な磁気メモリを提供するものである。
本発明の磁気メモリは、情報を磁性体の磁化状態により保持する記憶層を少なくとも有する磁気記憶素子と、この磁気記憶素子に磁場を印加する配線とを有し、配線の周囲に磁性体が配置され、配線の磁気記憶素子側に、硬質磁性体が配置されている、又は、反強磁性体により磁化の向きが固定された磁性体が配置されているものである。
上述の本発明の磁気メモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を少なくとも有する磁気記憶素子と、この磁気記憶素子に磁場を印加する配線とを有し、配線の周囲に磁性体が配置され、配線の磁気記憶素子側に、硬質磁性体が配置されている、又は、反強磁性体により磁化の向きが固定された磁性体が配置されていることにより、配線に電流を流したときに、電流による磁場と、硬質磁性体の磁化による磁場又は磁化の向きが固定された磁性体の磁化による磁場とが加わることから、少ない電流で大きい磁場を発生させることが可能になる。
上述の本発明によれば、少ない電流で大きい磁場を発生させることが可能になり、磁気記憶素子の記憶層に効率良く磁場を印加することができることから、配線に流す電流を低減しても、情報の記録を行うことが可能になる。
従って、本発明により、情報の記録動作を行うために配線に流す電流量を低減して、消費電力を低減することができ、少ない電力で動作可能な磁気メモリを実現することができる。
本発明の磁気メモリの実施の形態の説明に先立ち、まず一般的なMRAMの構成として、最も単純なMRAMの斜視図を図13に示す。
図中前後方向に延びるアドレス配線101と、図中左右方向に延びるアドレス配線102とが、それぞれ複数本ずつ設けられ、これら2種類のアドレス配線101,102の交差点に、記憶層を含む磁気記憶素子110が配置されている。アドレス配線101は磁気記憶素子110の上方に配置され、アドレス配線102は磁気記憶素子110の下方に配置されている。
次に、本発明の磁気メモリの一実施の形態の概略構成図を図1に示す。図1は、磁気メモリを構成する1単位のメモリセルの要部の概略断面図を示している。
図1に示すように、この磁気メモリでは、情報が磁化の向きにより記録される記憶層1を有して磁気記憶素子が構成されており、磁気記憶素子の記憶層1の上方に、矩形の断面形状を有し、紙面に垂直な方向に延びて形成されたアドレス配線10が配置されている。
そして、矩形の断面形状を有するアドレス配線10の上面及び両側面に、軟磁性体11が配置されている。
なお、図1では、磁気記憶素子のうち、記憶層1以外の部分は図示を省略している。
また、記憶層1と、それぞれ図示しないが、トンネル絶縁層と、磁化の向きが固定された磁化固定層とを積層して成る磁気トンネル接合素子(MTJ)によって、磁気記憶素子を構成することができる。この場合、記憶層と磁化固定層(参照層とも称される)の相対的な磁化方向を検出することにより記憶層1に記録された情報の内容を検出することが可能になる。
磁気記憶素子の記憶層1及び磁化固定層は単層の磁性層でもよいし、異なる種類の磁性膜あるいは磁性膜と非磁性膜を積層した構成としてもよい。
アドレス配線10の材料は、半導体回路等で標準的な配線材料である、Al,Cu及びその合金が適当であるが、W,Mo等の他の金属材料でもよい。
また、アドレス配線10の上面及び両側面の軟磁性体11の材料は、NiFe、CoFe等の結晶質材料、CoNbZr,CoFeB,CoFeP等の非晶質材料、或いはCoZrN、FeN等の微結晶材料等を使用することが可能である。
そして、アドレス配線10に電流を流すことにより、電流磁場を発生させて、磁気記憶素子の記憶層1に磁場を印加することができる。
本実施の形態では、特に、アドレス配線10の磁気記憶素子側(記憶層1側)に、即ちアドレス配線10の下面に、硬質磁性体(硬磁性体)12を設けている。この硬質磁性体(硬磁性体)12は、その磁化M2の向きが、例えば図1に示す右向きに固定されている。
このようにアドレス配線10の下面に硬質磁性体(硬磁性体)12を設けたことにより、詳細を後述するように、磁気記憶素子の記憶層1に効率良く大きい磁場を印加することが可能になる。
硬質磁性体(硬磁性体)12を構成する材料としては、CoPt、CoCrPt等を用いることが可能である。
ここで、比較対照として、従来提案されている、アドレス配線の上面及び両側面に軟磁性体を配置した磁気メモリの動作を図14に示す。なお、図14では、磁気記憶素子の記憶層51と、その上方に配置されたアドレス配線61、並びにアドレス配線61の上面及び両側面に配置された軟磁性体62のみを示している。
図14Aに示すように、アドレス配線61に電流を流していない非通電時は、磁束の漏洩はない。
図14Bに示すように、アドレス配線61に電流Iを流した通電時には、電流磁場Hに従って軟磁性体62が磁化する。電流Iの向きが図14Bに示す紙面に垂直に手前から奥に向かうとすると、軟磁性体62の磁化Mの向きが右回りとなる。このとき、軟磁性体62が付着していない下の面から漏洩磁束63が発生する。この漏洩磁束63によって、磁気記憶素子の記憶層51に磁場を印加して、記憶層51の磁化の向きを変化させる(例えば反転させる)ことができる。
なお、アドレス配線61に流す電流の向きを、図14Bとは反対向き(紙面に垂直に奥から手前に向かう)とすると、軟磁性体62の磁化Mの向きが左回りとなり、漏洩磁束63の向きも反対向きになる。
続いて、図1の磁気メモリの動作を図2に示す。
図2Aに示すように、アドレス配線10に電流が流れていない非通電時には、アドレス配線10の下面に配置された硬質磁性体(硬磁性体)12の磁化M2が右向きに固定されているため、硬質磁性体(硬磁性体)12からの磁場が、アドレス配線10の上面及び両側面の軟磁性体11を通って閉磁路を形成するため、記憶層1には磁場がかからない。
このとき、硬質磁性体(硬磁性体)12の磁化M2の向きに対応して、軟磁性体11の磁化M1の向きが左回りになる。
図1の磁気メモリでは、通電時に、図2Bに示すように、硬質磁性体(硬磁性体)12からの磁場に対して概ね逆向き(右回り)となる電流磁場Hを生じるように、アドレス配線10に電流Iを流す。
これにより、軟磁性体11の磁化M1は、向きが固定されていないため、電流磁場Hと同じ向き、即ち電流Iを流していないときとは反対向き(右回り)になり、磁化M2の向きが固定された硬質磁性体(硬磁性体)12との境界で、それぞれの磁化M1,M2が対向するようになる。このため、硬質磁性体(硬磁性体)12の磁化M2と、電流Iにより発生した軟磁性体11の磁化M1とによる、合成磁化が漏洩磁束14となり、記憶層1により大きな磁場がかかる。
なお、図1では、記憶層1の上方のアドレス配線10を示しているが、図13に示した一般的なMRAMの構成と同様に、記憶層1を含む磁気記憶素子の下方にもアドレス配線を配置することができる。
そして、記憶層1を含む磁気記憶素子の下方に配置されたアドレス配線に対して、磁気記憶素子の側に硬質磁性体(硬磁性体)を設けることも可能である。
上述した本実施の形態の構成によれば、記憶層1を有する磁気記憶素子の上方に配置されたアドレス配線10に対して、その上面及び両側面に軟磁性体11を設け、その下面に磁化M2の向きが固定された硬質磁性体(硬磁性体)12を設けた構成としている。これにより、硬質磁性体(硬磁性体)12からの磁場とは概ね逆向きとなる電流磁場Hを発生するようにアドレス配線10に電流Iを流せば、アドレス配線10に流す電流Iによる電流磁場Hに、硬質磁性体(硬磁性体)12からの磁場が加わり、漏洩磁束14による大きい磁場を記憶層1に印加することができる。
このように、漏洩磁束14による大きい磁場を記憶層1に印加することにより、アドレス配線10に流す電流に対する発生磁場の効率を高くすることができるため、より少ない記録電流で記憶層1に情報の記録を行うことが可能になる。
従って、本実施の形態によれば、情報の記録動作を行うために配線に流す電流量を低減することができ、消費電力の小さい磁気メモリを実現することができる。
次に、本発明の磁気メモリの他の実施の形態の概略構成図を図3に示す。図3も、磁気メモリを構成する1単位のメモリセルの要部の概略断面図を示している。
図3に示すように、この磁気メモリでは、磁気記憶素子の記憶層1の上方に、矩形の断面形状を有し、紙面に垂直な方向に延びて形成されたアドレス配線10が配置されている。
なお、図3では、磁気記憶素子のうち、記憶層1以外の部分は図示を省略している。
また、記憶層1と、それぞれ図示しないが、トンネル絶縁層と、磁化の向きが固定された磁化固定層とを積層して成る磁気トンネル接合素子(MTJ)によって、磁気記憶素子を構成することができる。この場合、記憶層と磁化固定層(参照層とも称される)の相対的な磁化方向を検出することにより記憶層1に記録された情報の内容を検出することが可能になる。
磁気記憶素子の記憶層1及び磁化固定層は単層の磁性層でもよいし、異なる種類の磁性膜あるいは磁性膜と非磁性膜を積層した構成としてもよい。
アドレス配線10の材料は、半導体回路等で標準的な配線材料である、Al,Cu及びその合金が適当であるが、W,Mo等の他の金属材料でもよい。
そして、アドレス配線10に電流を流すことにより、電流磁場を発生させて、磁気記憶素子の記憶層1に磁場を印加することができる。
本実施の形態においては、特に、矩形の断面形状を有するアドレス配線10の上下及び左右を囲んで、軟磁性体11が設けられている。さらに、軟磁性体11の下面に接して、記憶層1の側(下側)に反強磁性体13が設けられている。
これにより、反強磁性体13に接する部分の軟磁性体11において、磁化M1Aの向きが、例えば図3に示す右向きに固定される。
このようにアドレス配線10の上下及び左右を囲んで軟磁性体11が設けられ、この軟磁性体11の下面に接して反強磁性体13を設けたことにより、詳細を後述するように、磁気記憶素子の記憶層1に効率良く大きい磁場を印加することが可能になる。
アドレス配線10の周囲の軟磁性体11の材料は、図1の実施の形態の軟磁性体11と同様に、NiFe、CoFe等の結晶質材料、CoNbZr,CoFeB,CoFeP等の非晶質材料、或いはCoZrN、FeN等の微結晶材料等を使用することが可能である。
また、反強磁性体13の材料としては、PtMn、RhMn、IrMn等を使用することが可能である。
続いて、図3の磁気メモリの動作を図4に示す。
図4Aに示すように、アドレス配線10に電流が流れていない非通電時には、アドレス配線10の周囲に設けられた軟磁性体11のうち、反強磁性体13に接する部分の磁化M1Aが右向きに固定されているため、この部分からの磁場が、アドレス配線10の周囲を囲む軟磁性体11を通って閉磁路を形成するため、記憶層1には磁場がかからない。
このとき、反強磁性体13に接する部分の磁化M1Aの向きに対応して、軟磁性体11の他の部分の磁化M1の向きが左回りになる。
図3の磁気メモリでは、通電時に、図4Bに示すように、軟磁性体11の反強磁性体13に接する部分からの磁場に対して概ね逆向き(右回り)となる電流磁場Hを生じるように、アドレス配線10に電流Iを流す。
これにより、軟磁性体11の他の部分の磁化M1は、向きが固定されていないため、電流磁場Hと同じ向き、即ち電流Iを流していないときとは反対向き(右回り)になり、磁化M1Aの向きが固定された部分との境界で、それぞれの磁化M1,M1Aが対向するようになるため、これらの合成磁化が漏洩磁束14となり、記憶層1により大きな磁場がかかる。
なお、図3では、記憶層1の上方のアドレス配線10を示しているが、図13に示した一般的なMRAMの構成と同様に、記憶層1を含む磁気記憶素子の下方にもアドレス配線を配置することができる。
そして、記憶層1を含む磁気記憶素子の下方に配置されたアドレス配線に対して、磁気記憶素子の側に硬質磁性体(硬磁性体)を設けることも可能である。
上述した本実施の形態の構成によれば、記憶層1を有する磁気記憶素子の上方に配置されたアドレス配線10に対して、その周囲に軟磁性体11を設け、軟磁性体11の下面に接して反強磁性体13を設けた構成としている。これにより、軟磁性体11の反強磁性体13と接する部分からの磁場に対して、概ね逆向きとなる電流磁場Hを発生するようにアドレス配線10に電流Iを流せば、アドレス配線10に流す電流Iによる電流磁場Hに、軟磁性体11の反強磁性体13に接する部分からの磁場が加わり、漏洩磁束14による大きい磁場を記憶層1に印加することができる。
このように、漏洩磁束14による大きい磁場を記憶層1に印加することにより、アドレス配線10に流す電流に対する発生磁場の効率を高くすることができるため、より少ない記録電流で記憶層1に情報の記録を行うことが可能になる。
従って、本実施の形態によれば、情報の記録動作を行うために配線に流す電流量を低減することができ、消費電力の小さい磁気メモリを実現することができる。
次に、図3に示した磁気メモリの構成を、より具体化した形態の磁気メモリの概略構成図(メモリセルの要部の断面図)を図5に示す。図5に示す磁気メモリの形態は、容易に製造が可能な構成を具体的に示すものである。
この磁気メモリは、記憶層1の下に、トンネル絶縁層2を介して、磁化の向きが固定された磁化固定層(参照層)3が設けられ、これら記憶層1・トンネル絶縁層2・磁化固定層3が積層されていることにより磁気トンネル接合素子(MTJ)が構成されている。
さらに、磁化固定層3の磁化を固定する反強磁性層4が、磁化固定層3の下に形成され、電極を接続するための導電層5が、記憶層1の上に形成されて、磁気記憶素子6が構成されている。
記憶層1・トンネル絶縁層2・磁化固定層3と導電層5は、絶縁層7に埋め込まれて形成されている。
反強磁性層4は、磁気記憶素子6の下部電極を兼ねており、記憶層1・トンネル絶縁層2・磁化固定層3よりも大きいパターンに形成されている。導電層5は、図示しない部分で、磁気記憶素子6の上部電極に接続される。
そして、磁気記憶素子6の上部電極と下部電極4との間に電圧を加えて、磁気記憶素子6に流れるトンネル電流を検出することにより、記憶層1と磁化固定層(参照層)3の相対的な磁化方向を検出することにより記憶層1に記録された情報の内容を検出することができる。
また、磁気記憶素子6の上方に、アドレス配線10と、その周囲の軟磁性体11と、軟磁性体11の下面に接する反強磁性体13とが設けられている。この形態では、アドレス配線10の周囲の軟磁性体11は、アドレス配線10の下面及び両側面に接する部分11Aと、アドレス配線10の上面に接する部分11Bとが別々に形成されている。
このうち、反強磁性体13と、アドレス配線10の下面及び両側面に接する軟磁性体11Aと、アドレス配線10とは、絶縁層8に埋め込まれて形成されている。
この図5に示す形態の磁気メモリも、図3に示した磁気メモリと同様に動作させることができる。
即ち、軟磁性体11Aの反強磁性体13と接する部分からの磁場に対して、概ね逆向きの電流磁場を発生するようにアドレス配線10に電流を流し、軟磁性体11(11A,11B)のその他の部分(両側面及び上面)の磁化を、軟磁性体11Aの反強磁性体13と接する部分の磁化と反対向きにして、合成磁化による強い漏洩磁界を、磁気記憶素子6の記憶層1に印加することができる。
なお、図5に示す形態の磁気メモリでは、反強磁性層4と磁気記憶素子6の導電層5とが接しているため、アドレス配線10の周囲の軟磁性膜11と磁気記憶素子6の記憶層1との距離が近くなり、記憶層1へ効率良く磁場を印加することができる。また、導電層5を形成した後、引き続き反強磁性体13の形成を行うことが可能である。
続いて、図5に示す磁気メモリの製造方法を、図6A〜図7Gに示す工程図を参照して説明する。
まず、下部電極を兼ねる反強磁性層4の上に、磁気記憶素子6を構成する各層3,2,1,5を順次成膜した後に、これら各層3,2,1,5をパターニングする。そして、表面を覆って絶縁層7を形成した後に、図6Aに示すように、表面に導電層5が露出するように加工する。
次に、導電層5上に、反強磁性層を形成し、この反強磁性層をパターニングして、図6Bに示すように、反強磁性体13を形成する。
次に、図6Cに示すように、表面を覆って絶縁層8を形成する。
続いて、図6Dに示すように、絶縁層8の一部を除去して、アドレス配線を形成するための窪みを形成する。
次に、図7Eに示すように、表面に薄い軟磁性膜16を形成し、さらにその上に窪みを埋めるように導体層17を形成する。
続いて、図7Fに示すように、表面を平坦化して、軟磁性膜16から成る軟磁性体11Aと、導体層17から成るアドレス配線10を形成する。
さらに、表面に軟磁性膜を成膜して、これをパターニングして、図7Gに示すように、アドレス配線10の上面に軟磁性体11Bを形成する。
これにより、アドレス配線10の周囲を囲んで軟磁性体11(11A,11B)が形成され、軟磁性体11の下面に反強磁性体13が接した構成の、図5に示した磁気メモリを製造することができる。
次に、本発明の磁気メモリのさらに他の実施の形態の概略構成図を図8に示す。図8は、磁気メモリを構成する1単位のメモリセルの要部の断面図を示している。
本実施の形態は、アドレス配線の周囲に設けられた軟磁性体の一部の磁化の向きを固定する反強磁性体(反強磁性層)と、磁気記憶素子の記憶層に対する記憶の基準となる磁化固定層(参照層)の磁化の向きを固定する反強磁性体(反強磁性層)とを共通にした構成である。
即ち、図8に示すように、本実施の形態の磁気メモリは、磁気記憶素子の記憶層21の下方に配置されたアドレス配線30の周囲に軟磁性体31が形成され、この軟磁性体31の上面に接して反強磁性層24が設けられ、この反強磁性層24の上に、磁化固定層(参照層)23、トンネル絶縁層22、記憶層21が積層形成されて磁気記憶素子が構成されている。
反強磁性層24により、磁化固定層(参照層)23の磁化の向きが固定される。
また、アドレス配線30の周囲に設けられた軟磁性体31のうち、反強磁性層24に接する部分(上面の部分)も、反強磁性層24により、磁化の向きが固定される。
即ち、軟磁性体31の一部の磁化の向きを固定する反強磁性層と、記憶層に対する記憶の基準となる磁化固定層(参照層)23の磁化の向きを固定する反強磁性層とを、同一の反強磁性層24で兼用している。
これにより、先に示した各実施の形態の磁気メモリと同様の記録動作を行うことが可能であり、大きい磁場を記憶層21に印加して、情報の記録を行うことができる。
本実施の形態によれば、上述のように、軟磁性体31と磁化固定層(参照層)23とに対して反強磁性層24が共通になっているため、メモリセルの構造が単純になる。
また、本実施の形態の構成によれば、反強磁性層24と、アドレス配線30と記憶層21との距離が小さくなり、記憶層21にさらに効率良く電流磁場を印加することができるため、記録電流をさらに低減することが可能になる。
さらに、軟磁性体31を形成した後に、引き続き、反強磁性層24、磁化固定層(参照層)23の形成工程を行うことが可能になる。
ここで、本発明の効果を定量的に見積もるため、磁気記憶素子の磁化容易軸方向に磁場を印加して、アドレス配線の電流量Iに対する磁気記憶素子の素子抵抗を測定した。
比較例として、図14に示した構成(アドレス配線の上面及び両側面に軟磁性体を設けた構成)の場合の測定結果を、図9Aに示す。また、本発明の構成として、図3に示した構成(アドレス配線を囲んで軟磁性体を設け、軟磁性体の下面に接して反強磁性体を設けた構成)の場合の測定結果を、図9Bに示す。
図9A及び図9Bを比較することにより、本発明の磁気メモリにおいては、図9Bに示すように、ループの中心がシフトして、正側の極性で記録電流が減少していることがわかる。
なお、本発明の磁気メモリにおいて、記憶層に強い磁場が印加されるのは、電流磁場が一方の極性であるときに限られる。
これは、他方の極性、例えば、図2Bや図4Bの電流磁場Hとは反対向き(左回り)の電流磁場を発生させると、アドレス配線の周囲に閉磁路が形成され、記憶層に印加される磁場が弱くなったり、磁場が印加されなかったりするからである。
このため、本発明を、アステロイド特性を使用して磁気記憶素子の記憶層に情報の記録を行う磁気メモリに適用する場合には、図13に示した2種類のアドレス配線101及び102と同様の構成の2種類のアドレス配線のうち、磁気記憶素子(特に記憶層)の磁化困難軸方向に電流磁場を印加する一方のアドレス配線に、本発明の構成を適用する。
磁化容易軸方向に電流磁場を印加する方のアドレス配線は、記憶層の磁化の向きを可逆的に反転させるために、両方の極性で記憶層に磁場を印加する必要があるからである。
これに対して、スイッチング特性を利用して磁気記憶素子の記憶層に情報の記録を行う磁気メモリ(例えば、米国特許出願公開第2003/0072174号明細書参照)では、2種類のアドレス配線の電流がいずれも片方の極性だけであっても、情報の記録が可能である。
従って、本発明を、スイッチング特性を利用して磁気記憶素子の記憶層に情報の記録を行う磁気メモリに適用する場合には、2種類のアドレス配線の両方に本発明の構成を適用することができ、記録電流の低減に有効である。
このスイッチング特性を利用して磁気記憶素子の記憶層に情報の記録を行う構成の磁気メモリに本発明を適用した場合の実施の形態を次に示す。
本発明の磁気メモリの別の実施の形態の概略構成図を図10及び図11に示す。図10は、磁気記憶素子の記憶層の断面図を示し、図11は、磁気メモリを構成する1単位のメモリセルを上方から見た模式的平面図を示している。
本実施の形態では、図10に示すように、第1の磁性層41と第2の磁性層42とを、間に非磁性層43を介して積層して記憶層44を構成している。第1の磁性層41及び第2の磁性層42が非磁性層43を介して積層されていることにより、第1の磁性層41の磁化M41と第2の磁性層42の磁化M42とが互いに反対向きになる。
そして、この記憶層44を有する磁気記憶素子40を構成する。
また、図11に示すように、記憶層44の平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸47があり、楕円の短軸方向に磁化困難軸48があり、これら磁化容易軸47と磁化困難軸48とが直交している。
また、ワード線(WL)45及びビット線(BL)46が、格子状に配置され、両者のなす角度αは一定(図11ではほぼ直交している)である。磁気記憶素子40の記憶層44は、その磁化容易軸47がワード線45に対して傾斜角度θ(0<θ<90°)を有するように、ワード線45及びビット線46の交点に配置されている。
この構成において、磁気記憶素子40の記憶層44に情報を記録する際には、第1の磁性層41の磁化M41及び第2の磁性層42の磁化M42の向きを反転させるために、ビット線46及びワード線45に、それぞれ、ビット電流Ib及びワード線電流Iwを流す。ビット線電流Ib及びワード線電流Iwは、それぞれ、ビット線電流磁界Hb及びワード線電流磁界Hwを誘起する。ワード線電流磁界Hwとビット線電流磁界Hbの合成磁界は、図示しないが、時計回りまたは反時計回りに回る回転磁界を形成する。
そして、電流磁界Hb,Hwの印加によって、第1の磁性層41の磁化M41の向き及び第2の磁性層42の磁化M42の向きを変えることにより、記憶層44に情報(例えば、情報”1”又は情報”0”)を記録することができる。
また、記録された情報の読み出しは、記憶層44に対してトンネル絶縁層を介して磁化固定層を設けて、磁気トンネル接合を構成することにより、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
アステロイド特性を利用して情報の記録を行う構成の磁気メモリでは、磁気記憶素子(特に記憶層)の磁化容易軸方向と磁化困難軸方向とに沿って2種類のアドレス配線を配置している。
これに対して、本実施の形態の磁気メモリでは、スイッチング特性を利用して情報の記録を行う構成であるため、磁気記憶素子40の特に記憶層44の磁化容易軸47の方向が、2種類のアドレス配線(ワード線45及びビット線46)に対して、傾斜するように配置されている。このように、磁気記憶素子40の特に記憶層44の磁化容易軸47の方向が、2種類のアドレス配線(ワード線45及びビット線46)に対して、傾斜するように配置されていることにより、2種類のアドレス配線(ワード線45及びビット線46)に流す電流が共に一方の極性のみでも、回転磁界を印加して、記憶層44の2層の磁性層41,42の磁化M41,M42の向きを可逆的に反転することができる。
従って、本実施の形態では、ワード線45及びビット線46の両方において、図1又は図3に示した磁気メモリと同様に、図示しないが、磁気記憶素子40の記憶層44側に硬質磁性体や反強磁性体と接する磁性体を設けることにより、記憶層44に強い磁場を印加して情報の記録を行うことが可能である。
これにより、記録時のワード電流Iw及びビット線電流Ibを小さくしても情報の記録を行うことが可能になり、消費電力の少ない磁気メモリを実現することができる。
ここで、ワード線及びビット線から電流磁場を発生させ、スイッチング特性を利用して情報の記録を行う磁気メモリにおいて、両方のアドレス配線(ワード線及びビット線)の3面に磁性体を配置した比較例と、本発明の構造を適用した図10〜図11に示した実施の形態の場合において、それぞれワード線電流及びビット線電流に対する情報の記録が可能である記録動作領域を求めた。
比較例の場合を図12Aに示し、本発明の構造を適用した場合を図12Bに示す。
図12A及び図12Bとを比較することにより、本発明の構造を適用することによって、より低い電流によって記録動作が可能であることがわかる。
従って、本発明の構造を適用することにより、動作電流を低減することが可能になる。
上述した各実施の形態では、アドレス配線の断面形状が矩形である構成について説明したが、本発明は、アドレス配線の断面形状が矩形以外の形状である構成にも適用することができる。アドレス配線の断面形状が矩形以外の形状である場合には、アドレス配線の磁気記憶素子側(特に記憶層側)に硬質磁性体(硬磁性体)又は反強磁性体と磁性体との積層構造を形成すればよい。
また、軟磁性体の一部に反強磁性体を用いる場合、上述した実施の形態では、軟磁性体をアドレス配線側に、反強磁性体を磁気記憶素子側にそれぞれ配置しているが、それとは逆に、反強時性体をアドレス配線側に、軟磁性体を磁気記憶素子側に配置してもよい。
なお、記憶層の磁化状態の検出(読み出し)を行うための構成としては、前述した記憶層にトンネル絶縁層を介して磁化固定層を積層した磁気トンネル接合素子(MTJ)の他にも、例えば巨大磁気抵抗効果素子(GMR素子)やホール素子等を用いることが考えられる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の磁気メモリの一実施の形態の概略構成図(メモリセルの要部の概略断面図)である。 A、B 図1の磁気メモリの動作を説明する図である。 本発明の磁気メモリの他の実施の形態の概略構成図(メモリセルの要部の概略断面図)である。 A、B 図3の磁気メモリの動作を説明する図である。 図3の磁気メモリの構成をより具体化した形態の磁気メモリの概略構成図(メモリセルの要部の断面図)である。 A〜D 図5の磁気メモリの製造工程を示す工程図である。 E〜G 図5の磁気メモリの製造工程を示す工程図である。 本発明の磁気メモリのさらに他の実施の形態の概略構成図(メモリセルの要部の断面図)である。 A 図14に示した構成におけるアドレス配線電流に対する磁気記憶素子の抵抗変化の測定結果を示す図である。 B 図3に示した構成におけるアドレス配線電流に対する磁気記憶素子の抵抗変化の測定結果を示す図である。 本発明の磁気メモリの別の実施の形態の磁気記憶素子の記憶層の概略断面図である。 図10の磁気メモリの概略平面図である。 A スイッチング特性を利用して記録を行う構成の従来の磁気メモリの記録動作可能領域を示す図である。 B 図10〜図11に示した磁気メモリの記録動作可能領域を示す図である。 一般的なMRAMの概略構成を示す斜視図である。 A、B アドレス配線の背面及び側面に軟磁性体を配置した構成の磁気メモリの動作を説明する図である。
符号の説明
1,21,44 記憶層、2,22 トンネル絶縁層、3,23 磁化固定層(参照層)、4,24 反強磁性層、6,40 磁気記憶素子、10,30 アドレス配線、11,11A,11B,31 軟磁性体、12 硬質磁性体(硬磁性体)、13 反強磁性体、41 第1の磁性層、42 第2の磁性層、43 非磁性導電層、45 ワード線(WL)、46 ビット線(BL)、47 磁化容易軸 48 磁化困難軸、H 電流磁場、I 電流

Claims (5)

  1. 情報を磁性体の磁化状態により保持する記憶層を少なくとも有する磁気記憶素子と、
    前記磁気記憶素子に磁場を印加する配線とを有し、
    前記配線の周囲に磁性体が配置され、
    前記配線の前記磁気記憶素子側に、硬質磁性体が配置されている、又は、反強磁性体により磁化の向きが固定された磁性体が配置されている
    ことを特徴とする磁気メモリ。
  2. 前記反強磁性体が、前記記憶層の記憶の基準となる参照層の磁化を固定する反強磁性体を兼ねていることを特徴とする請求項1に記載の磁気メモリ。
  3. 前記配線が矩形の断面形状を有し、前記矩形の記憶層側の面に、前記硬磁性体、又は前記磁化の向きが固定された磁性体が配置されていることを特徴とする請求項1に記載の磁気メモリ。
  4. 前記磁気記憶素子に磁場を印加する配線として、互いに交差する2種類の配線を備え、
    前記2種類の配線の交点付近に前記磁気記憶素子が配置され、前記2種類の内、一方の配線に、前記硬磁性体、又は前記磁化の向きが固定された磁性体が配置されていることを特徴とする請求項1に記載の磁気メモリ。
  5. 前記磁気記憶素子に磁場を印加する配線として、互いに交差する2種類の配線を備え、
    前記2種類の配線の交点付近に前記磁気記憶素子が配置され、前記2種類の配線のそれぞれに、前記硬磁性体、又は前記磁化の向きが固定された磁性体が配置されていることを特徴とする請求項1に記載の磁気メモリ。
JP2003409246A 2003-12-08 2003-12-08 磁気メモリ Expired - Fee Related JP4720081B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003409246A JP4720081B2 (ja) 2003-12-08 2003-12-08 磁気メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003409246A JP4720081B2 (ja) 2003-12-08 2003-12-08 磁気メモリ

Publications (2)

Publication Number Publication Date
JP2005175012A true JP2005175012A (ja) 2005-06-30
JP4720081B2 JP4720081B2 (ja) 2011-07-13

Family

ID=34730688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003409246A Expired - Fee Related JP4720081B2 (ja) 2003-12-08 2003-12-08 磁気メモリ

Country Status (1)

Country Link
JP (1) JP4720081B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339292A (ja) * 2005-05-31 2006-12-14 Tdk Corp 磁気メモリ
JP2007067064A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 磁気ランダムアクセスメモリ
JP2022014223A (ja) * 2020-07-06 2022-01-19 株式会社東芝 磁気センサ、センサモジュール及び診断装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209226A (ja) * 2002-01-16 2003-07-25 Toshiba Corp 磁気メモリ
JP2005530340A (ja) * 2002-06-18 2005-10-06 モトローラ・インコーポレイテッド スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209226A (ja) * 2002-01-16 2003-07-25 Toshiba Corp 磁気メモリ
JP2005530340A (ja) * 2002-06-18 2005-10-06 モトローラ・インコーポレイテッド スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339292A (ja) * 2005-05-31 2006-12-14 Tdk Corp 磁気メモリ
JP2007067064A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 磁気ランダムアクセスメモリ
JP4557841B2 (ja) * 2005-08-30 2010-10-06 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法
JP2022014223A (ja) * 2020-07-06 2022-01-19 株式会社東芝 磁気センサ、センサモジュール及び診断装置
JP7488136B2 (ja) 2020-07-06 2024-05-21 株式会社東芝 磁気センサ、センサモジュール及び診断装置

Also Published As

Publication number Publication date
JP4720081B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
JP6717735B2 (ja) 改善された切り換え効率のためのスピン軌道トルクビット設計
JP5179711B2 (ja) 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法
US8040724B2 (en) Magnetic domain wall random access memory
JP5096690B2 (ja) 磁気メモリセル及びランダムアクセスメモリ
JP2004296869A (ja) 磁気ランダムアクセスメモリ
JP2007266498A (ja) 磁気記録素子及び磁気メモリ
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
JP4920881B2 (ja) 低消費電力磁気メモリ及び磁化情報書き込み装置
JP2011210830A (ja) 磁気記憶素子および磁気記憶装置
JP5147212B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
WO2007111318A1 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP4720081B2 (ja) 磁気メモリ
JP2005223086A (ja) 磁気記憶素子及びその駆動方法、磁気メモリ
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP5050318B2 (ja) 磁気メモリ
JP2008294056A (ja) 磁気記録装置
WO2005020327A1 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP2002353418A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2005268289A (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP2006179694A (ja) 記憶素子
JP4742490B2 (ja) 磁気メモリ
JP2005183825A (ja) 磁気メモリ
JP4720085B2 (ja) 磁気記憶素子及びその記録方法、磁気メモリ
JP2005129801A (ja) 磁気記憶素子及び磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees