JP2007067064A - 磁気ランダムアクセスメモリ - Google Patents

磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP2007067064A
JP2007067064A JP2005249360A JP2005249360A JP2007067064A JP 2007067064 A JP2007067064 A JP 2007067064A JP 2005249360 A JP2005249360 A JP 2005249360A JP 2005249360 A JP2005249360 A JP 2005249360A JP 2007067064 A JP2007067064 A JP 2007067064A
Authority
JP
Japan
Prior art keywords
axis direction
write
effect element
magnetoresistive effect
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005249360A
Other languages
English (en)
Other versions
JP4557841B2 (ja
Inventor
Sumio Ikegawa
純夫 池川
Masahiko Nakayama
昌彦 中山
Tadashi Kai
正 甲斐
Tsuneo Inaba
恒夫 稲場
Yoshiaki Fukuzumi
嘉晃 福住
Tatsuya Kishi
達也 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005249360A priority Critical patent/JP4557841B2/ja
Publication of JP2007067064A publication Critical patent/JP2007067064A/ja
Application granted granted Critical
Publication of JP4557841B2 publication Critical patent/JP4557841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】スイッチング磁場の低減と誤書き込みの防止を図る。
【解決手段】本発明の例に関わる磁気ランダムアクセスメモリは、互いに交差する第１及び第２書き込み線ＷＬｉ，ＢＬｊと、第１及び第２書き込み線ＷＬｉ，ＢＬｊの交差部に配置される磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子ＭＴＪの第１象限と第３象限を用いてデータ書き込みを実行するためのドライバ／シンカー１，２，３，４とを備え、磁気抵抗効果素子ＭＴＪは、第１象限と第３象限が第２象限と第４象限よりも窪んだ非対称のアストロイド特性を有する。
【選択図】図１３

Description

本発明は、書き込みマージンが広く、かつ、熱安定性に優れる磁気ランダムアクセスメモリに関する。
固体磁気メモリは、従来より様々のタイプのものが提案されている。近年、巨大磁気抵抗効果を示す磁気抵抗効果素子(magneto resistive element)を用いた磁気ランダムアクセスメモリの提案が行われ、磁気抵抗効果素子としては、強磁性トンネル接合を利用したものが主流になっている。
強磁性トンネル接合は、例えば、強磁性層／絶縁層（トンネルバリア層）／強磁性層の積層構造から構成される。ここで、絶縁層に電圧をかけると、その絶縁層にトンネル電流が流れる。この場合、強磁性トンネル接合の接合抵抗値（絶縁層のトンネルコンダクタンス）は、２つの強磁性層の磁化の相対的角度の余弦に応じて変化する。
つまり、２つの強磁性層の磁化が同じ向き（平行状態）のとき、接合抵抗値は最小になり、反対向き（反平行状態）のとき、接合抵抗値は最大になる。
このような現象は、トンネル磁気抵抗（ＴＭＲ: tunneling magneto resistive）効果と呼ばれている。例えば、最近では、ＴＭＲ効果によるＭＴＪ（magnetic tunnel junction）素子の抵抗値の変化率（ＭＲ比）は、常温において２００％以上になることが報告されている。
強磁性トンネル接合を持つ磁気抵抗効果素子においては、２つの強磁性層のうちの一方を、磁化状態が固定された基準層（ピン層）とし、他方を、データに応じて磁化状態が変化する記憶層（フリー層）とする。そして、例えば、基準層と記憶層の磁化が平行状態にあるときを“０”とし、反平行状態にあるときを“１”とする。
データの書き込みは、例えば、書き込み線に流す書き込み電流により発生する磁場を磁気抵抗効果素子に与え、その磁気抵抗効果素子の記憶層の磁化の向きを反転させることにより行う。また、データの読み出しは、例えば、磁気抵抗効果素子の強磁性トンネル接合に読み出し電流を流し、ＴＭＲ効果による強磁性トンネル接合の抵抗変化を検出することにより行う。
このような磁気抵抗効果素子をメモリセルとしてアレイ状に配置することによりメモリセルアレイが構成される。メモリセルアレイの構造には様々のタイプのものが提案されている（例えば、特許文献１，２参照）。
例えば、高速ランダムアクセスが可能となるように、１つの磁気抵抗効果素子に１つのスイッチングトランジスタを接続させる１トランジスタ−１ＭＴＪタイプなどが知られている。
また、ワードラインとビットラインとが交差する領域においてダイオードと強磁性トンネル接合とを直列接続する構造も提案されている。
しかし、磁気ランダムアクセスメモリを実用化するに当たって解決しなければならない課題は多い。
例えば、データ書き込みに関しては、メモリセルアレイを構成する磁気抵抗効果素子のスイッチング磁場のばらつきに起因するディスターブ問題を解決しなければならない。また、アストロイド曲線を窪ませ、磁気抵抗効果素子に書き込み選択性を持たせる工夫も必要である。
また、磁気抵抗効果素子の微細化と書き込み電流の低減との両立を図らなければならない。現状では、磁気抵抗効果素子のサイズを小さくすると、その保磁力が大きくなり、磁化反転に必要なスイッチング磁場も大きくなる。この場合、磁場を発生させる書き込み電流の低減が難しく、消費電力が増加する。
また、データを長時間安定に記憶するには、熱安定性を向上させなければならない。熱安定性は、熱揺らぎ定数と呼ばれるパラメータにより判断し、その値が大きいほど良い。しかし、熱揺らぎ定数は、強磁性層の体積と保磁力に比例するため、磁気抵抗効果素子の微細化が進むと、熱安定性が悪化する。
特開平１１−２７３３３７号公報 米国特許第６，００５，８００号
本発明の例では、磁気抵抗効果素子の微細化、スイッチング磁場の低減及び誤書き込みの防止が可能であり、熱安定性に優れた磁気ランダムアクセスメモリを提案する。
本発明の例に関わる磁気ランダムアクセスメモリは、互いに交差部に対応して配置される第１及び第２書き込み線と、前記第１及び第２書き込み線の交差部に配置される磁気抵抗効果素子と、前記第１及び第２書き込み線に流れる電流をそれぞれｘ軸及びｙ軸に取った平面上で前記磁気抵抗効果素子の磁化反転閾値曲線を描いた場合に前記磁化反転閾値曲線の第１及び第３象限を用いてデータ書き込みを実行するためのドライバ／シンカーとを備え、前記磁化反転閾値曲線は、前記第１及び第３象限が第２及び第４象限よりも窪んでいる。
本発明の例に関わる磁気ランダムアクセスメモリは、互いに交差部に対応して配置される第１及び第２書き込み線と、前記第１及び第２書き込み線の交差部に配置される磁気抵抗効果素子と、前記第１及び第２書き込み線に流れる電流をそれぞれｘ軸及びｙ軸に取った平面上で前記磁気抵抗効果素子の磁化反転閾値曲線を描いた場合に前記磁化反転閾値曲線の第２及び第４象限を用いてデータ書き込みを実行するためのドライバ／シンカーとを備え、前記磁化反転閾値曲線は、前記第２及び第４象限が第１及び第３象限よりも窪んでいる。
本発明の例に関わるデータ書き込み方法は、互いに交差部に対応して配置される第１及び第２書き込み線の交差部に配置され、前記第１及び第２書き込み線に流れる電流をそれぞれｘ軸及びｙ軸に取った平面上で磁化反転閾値曲線を描いた場合に前記磁化反転閾値曲線の第１及び第３象限が第２及び第４象限よりも窪んでいる磁気抵抗効果素子に対して、第１データを書き込むときは、前記第１書き込み線に第１方向に向かう第１書き込み電流を流し、前記第２書き込み線に第２方向に向かう第２書き込み電流を流し、前記第１データとは異なる第２データを書き込むときは、前記第１書き込み線に前記第１方向とは逆の第３方向に向かう第３書き込み電流を流し、前記第２書き込み線に前記第２方向とは逆の第４方向に向かう第４書き込み電流を流す、というものである。
本発明の例に関わるデータ書き込み方法は、互いに交差部に対応して配置される第１及び第２書き込み線の交差部に配置され、前記第１及び第２書き込み線に流れる電流をそれぞれｘ軸及びｙ軸に取った平面上で磁化反転閾値曲線を描いた場合に前記磁化反転閾値曲線の第２及び第４象限が第１及び第３象限よりも窪んでいる磁気抵抗効果素子に対して、第１データを書き込むときは、前記第１書き込み線に第１方向に向かう第１書き込み電流を流し、前記第２書き込み線に第２方向に向かう第２書き込み電流を流し、前記第１データとは異なる第２データを書き込むときは、前記第１書き込み線に前記第１方向とは逆の第３方向に向かう第３書き込み電流を流し、前記第２書き込み線に前記第２方向とは逆の第４方向に向かう第４書き込み電流を流す、というものである。
本発明の例に関わる磁気抵抗効果素子の製造方法は、磁化容易軸方向に長い延在部と前記延在部の長辺から磁化困難軸方向に突出する突出部とを形成する工程と、前記延在部の短辺を斜めに切り落とし、前記延在部を前記磁化容易軸方向に長い平行四辺形とする工程と、前記延在部及び前記突出部をハードマスクとして磁気抵抗効果素子のパターニングを行う工程とを備える。
本発明の例に関わる磁気抵抗効果素子の製造方法は、磁化容易軸方向に長い延在部を形成する工程と、前記延在部の側壁に絶縁層を形成する工程と、前記絶縁層をパターニングし、前記延在部の長辺から磁化困難軸方向に突出する突出部を形成する工程と、前記延在部及び前記突出部をハードマスクとして磁気抵抗効果素子のパターニングを行う工程とを備える。
本発明の例に関わる磁気抵抗効果素子の製造方法は、磁化容易軸方向に長い直線部を形成する工程と、前記直線部の側壁に絶縁層を形成する工程と、前記直線部及び前記絶縁層をパターニングし、前記磁化容易軸方向に長く、前記磁化容易軸方向に配置される複数の延在部を形成する工程と、前記絶縁層をパターニングし、前記複数の延在部の各々の長辺から磁化困難軸方向に突出する複数の突出部を形成する工程と、前記複数の延在部及び前記複数の突出部をハードマスクとして前記磁化容易軸方向に配置される複数の磁気抵抗効果素子のパターニングを行う工程とを備える。
本発明の例によれば、磁気抵抗効果素子の微細化、スイッチング磁場の低減及び誤書き込みの防止が可能であり、熱安定性に優れた磁気ランダムアクセスメモリを実現できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例に関わる磁気ランダムアクセスメモリでは、磁気抵抗効果素子のアストロイド曲線（磁化反転閾値曲線）の第１象限と第３象限（又は第２象限と第４象限）を用いてデータ書き込みを行う。
磁気抵抗効果素子の記憶層の平面形状を特定の形にすると、アストロイド曲線の第１象限と第３象限（又は第２象限と第４象限）が大きく窪むため、そのようなデータ書き込みを行うことにより大きな書き込みマージンを実現できる。
通常のアストロイド曲線は、図１に示すように、第１、第２、第３及び第４象限の全てが同じような曲線から構成される。
この場合、第１及び第２象限を用いて書き込みが行われる。なぜなら、２本の書き込み線のうちの１つに流れる書き込み電流の向きを固定し、他の１つに流れる書き込み電流の向きに応じて書き込みデータの値を決定できるため、ドライバ／シンカーの面積を小さくできるからである。
しかし、第１象限と第２象限の曲線を大きく窪ませ、磁気抵抗効果素子に書き込み選択性を持たせることが難しい。また、図２に示すように、アストロイド曲線の形にばらつきが発生すると、データ書き込み時に、選択セルの磁化が反転しない、半選択セルの磁化が反転するなどの誤書き込みの問題が発生する。
これに対し、本発明の例によれば、磁気抵抗効果素子の記憶層の平面形状を特定の形とすることにより、アストロイド曲線の第１象限と第３象限を大きく窪ませることができる。つまり、第１象限と第３象限を用いて書き込みを行うことにより、書き込みマージンを広くし、スイッチング磁場の低減と誤書き込みの防止を実現できる。
尚、図１及び図２において、Ｈ１，Ｈ２（白丸）は、それぞれ磁化反転させるためのＨｘ，Ｈｙ方向の磁場の大きさを示し、黒丸は、書き込みポイントとしてのスイッチング磁場（反転磁場）の大きさを示している。
３． 磁気抵抗効果素子の記憶層の平面形状
本発明の例では、磁気抵抗効果素子の記憶層の平面形状として、２回回転対称性(two times-rotation symmetry)を有し、かつ、磁化容易軸方向に延びる中心線及び磁化困難軸方向に延びる中心線に対して鏡映対象でない形状を採用する。
このような平面形状によれば、スイッチング磁場の低減（書き込み電流の低減）、誤書き込みの防止及び熱安定性の向上（熱擾乱耐性の向上）を同時に実現できるからである。
ここで、２回回転対称であるとは、磁気抵抗効果素子の中心点Ｏを中心に右回り又は左回りに３６０°／２だけ回転したときに初めの形状と合同になることである。つまり、２回回転対称性とは、磁気抵抗効果素子の中心点Ｏに対する点対称性(point symmetry)のことである。
上記要件を満たす形状の例としては、図３に示すような平行四辺形がある。この平行四辺形の長辺は、磁化容易軸方向に平行である。尚、全ての角部には丸みが付される。
このような平面形状によれば、データ書き込み後の初期状態としての残留磁化が安定し、書き込み特性のばらつきが低減するため、書き込み選択性の向上を実現できる。
また、図４に示すように、アストロイド曲線の第１及び第３象限の窪みが第２及び第４象限のそれよりも大きくなり、第１象限と第２象限（第３象限と第４象限）の曲線形状が対象でなくなる。従って、第１及び第３象限を書き込みに使用することで、書き込みマージンの向上を図れる。
上記要件を満たす形状の他の例としては、図５及び図６に示すようなＳ十字形がある。Ｓ十字形は、磁化容易軸方向に延在する延在部と、延在部から磁化困難軸方向へ突出する突出部とから構成される。
このようなＳ十字形によれば、残留磁化がＳ型磁区で安定し、かつ、データ書き込み中の半選択セルの磁化が２つのＣ型磁区から構成されるため、書き込み選択性の向上がさらに期待できる。
また、図７に示すように、アストロイド曲線の第１及び第３象限の窪みが平行四辺形に比べてさらに大きくなり、第１象限と第２象限（第３象限と第４象限）の曲線形状の非対称性が顕著になる。従って、第１及び第３象限を書き込みに使用することで、さらなる書き込みマージンの向上を図れる。
このように、２回回転対称性を有し、かつ、磁化容易軸方向に延びる中心線及び磁化困難軸方向に延びる中心線に対して鏡映対象でない形状の記憶層を用いると、全ての象限が均等に窪まず、特定象限、例えば、第１象限と第３象限が大きく窪む。
従って、このような形状の記憶層を持つ磁気抵抗効果素子に対して、第１象限と第２象限を用いる一般的な書き込み方法を適用するのは好ましくなく、本発明の例のように、第１象限と第３象限を用いてデータ書き込みを実行するのが妥当である。
例えば、本発明の例では、“１”−書き込み時にはアストロイド曲線の第１象限を用い、“０”−書き込み時にはアストロイド曲線の第３象限を用いる。この場合、“１”−書き込み時にワードライン及びビットラインに流れる書き込み電流の向きと、“０”−書き込み時にワードライン及びビットラインに流れる書き込み電流の向きとは、逆になる。
尚、磁気抵抗効果素子の記憶層の平面形状によっては、第２象限と第４象限が第１象限と第３象限に比べて大きく窪む場合がある。このような場合には、第２象限と第４象限とを用いてデータ書き込みを実行する。
次に、記憶層の平面形状と書き込みに使用する磁場HWL，HBLとの関係について説明する。
HWLは、ワードラインに流れる書き込み電流によって磁気抵抗効果素子の記憶層に印加される磁場であり、HBLは、ビットラインに流れる書き込み電流によって磁気抵抗効果素子の記憶層に印加される磁場である。
磁気ランダムアクセスメモリの熱安定性を確保する上で最も重要なことは、HWL及びHBLのうちのいずれか一方のみが印加される書き込み対象とならない半選択セルの熱擾乱耐性を向上させる点にある。
熱擾乱耐性は、(1-HWL/Hk)2 又は(1-HBL/Hc)2 に概ね比例する。
ｘ軸にHBLを取り、ｙ軸にHWLを取った磁場平面上でのアストロイド曲線において、Hkは、磁場平面上でアストロイド曲線がｙ軸と交わる点のｙ方向の磁場強度であり、Hcは、磁場平面上でアステロイド曲線がｘ軸と交わる点のｘ方向の磁場強度である。
従って、熱擾乱耐性を向上させるには、WPWL(ワードライン方向のWriting Point) = HWL/Hk と、WPBL(ビットライン方向のWriting Point) = HBL/Hc とをそれぞれ小さな値とすることが重要であり、そのためには、アストロイド曲線を窪ませることが有効である。
しかし、単純に、アストロイド曲線の第１、第２、第３及び第４象限の窪みを大きくすると、Hx(HBL)-Hy(HWL)平面内で、BL半選択状態(Bit Line Half Selection, 略してBLHS) 又はWL半選択状態(Word Line Half Selection, 略してWLHS)とアストロイド曲線とが非常に接近する。このため、熱擾乱耐性が劣化する。
特に、WL半選択状態での熱擾乱耐性の劣化が問題である。同時に、アストロイド曲線が少しばらついただけで、WLHS 又は BLHSがアストロイド曲線の外に出てしまい、誤書き込みが発生し易くなる。
これに対し、Ｓ十字形によれば、例えば、アストロイド曲線の第１象限と第３象限を大きく窪ませ、第２象限と第４象限については、第１象限と第３象限よりも窪まない形を実現できるため、BL半選択状態BLHS又はWL半選択状態WLHSでの熱擾乱耐性の劣化を防止できる。同時に、アストロイド曲線のばらつきに対してBL半選択状態BLHS又はWL半選択状態WLHSがアストロイド曲線の外に出てしまうことを防止できる。
ところで、アストロイド曲線の特定象限のみを窪ませることができる理由は、データ書き込み中における磁気抵抗効果素子の磁化過程にある。
即ち、Ｓ十字形によれば、選択セルの磁化状態は、図８乃至図１０に示すように、磁化反転が生じ易いＳ型磁区（残留磁化）から反転を開始し、Hxがかかった半選択セルの磁化状態は、図１１に示すように、Ｓ型磁区から磁化反転が生じ難い２つのＣ型磁区に変化する。
Ｓ型磁区では、磁気抵抗効果素子内に蓄えられるエネルギーが小さいため、小さい磁場、即ち、低い書き込み電流で磁化反転を行えることになり、Ｃ型磁区では、磁気抵抗効果素子内に蓄えられるエネルギーが大きく、磁化反転に必要な磁場が大きくなるため、Hx方向にアストロイド曲線が張り出す。結果として、アストロイド曲線の特定象限のみを窪ませることができる。
このように、データ書き込み中に、選択セルと半選択セルの磁化状態（磁化パターン）を異ならせることで、半選択セルの磁化反転を禁止し、書き込み選択性の向上を図ることができる。
また、アストロイド曲線の窪みが大きいということは、選択セルのスイッチング磁場（反転磁場）を小さくできることを意味するため、書き込み電流の低減による低消費電力化を実現できる。
一方、半選択セルについては、スイッチング磁場が大きいため、熱安定性の向上と共に、誤書き込みの防止に貢献でき、磁気ランダムアクセスメモリとしての特性が向上する。
図１２は、従来形とＳ十字形とを比較して示している。
従来形としては、ここでは、十字形（従来形１）、楕円形（従来形２）、ビーンズ形（従来形３）の３つを掲げている。
十字形及び楕円形は、２回回転対称性を有するが、磁化容易軸方向に延びる中心線及び磁化困難軸方向に延びる中心線に対して鏡映対称である。また、ビーンズ形は、２回回転対称性を有しないし、磁化困難軸方向に延びる中心線に対しては鏡映対称である。
これに対し、Ｓ十字形は、２回回転対称性を有すると共に、磁化容易軸方向に延びる中心線及び磁化困難軸方向に延びる中心線に対して鏡映対称でない。
３． 実施の形態
次に、最良と思われる実施の形態について説明する。
(1) メモリセルアレイ構造
図１３は、磁気ランダムアクセスメモリのメモリセルアレイを示している。
メモリセルは、磁気抵抗効果素子ＭＴＪから構成される。磁気抵抗効果素子ＭＴＪは、アレイ状に配置される。磁気抵抗効果素子ＭＴＪの形状は、２回回転対称性を有し、かつ、磁化容易軸方向に延びる中心線及び磁化困難軸方向に延びる中心線に対して鏡映対象でない形状である。
磁気抵抗効果素子ＭＴＪの下部には、ｘ方向に延びるワードラインＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１が配置される。ワードラインＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端には、ワードラインドライバ／シンカー１が接続され、他端には、ワードラインドライバ／シンカー２が接続される。
ワードラインＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１には、書き込みデータの値に応じて異なる向きの書き込み電流ＩＷＬが流れる。
例えば、“１”−書き込み時には、ワードラインドライバ／シンカー２からワードラインドライバ／シンカー１に左向きの書き込み電流が流れ、“０”−書き込み時には、ワードラインドライバ／シンカー１からワードラインドライバ／シンカー２に右向きの書き込み電流が流れる。
磁気抵抗効果素子ＭＴＪの上部には、ｙ方向に延びるビットラインＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置される。ビットラインＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端には、ビットラインドライバ／シンカー３が接続され、他端には、ビットラインドライバ／シンカー４が接続される。
ビットラインＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１には、書き込みデータの値に応じて異なる向きの書き込み電流ＩＢＬが流れる。
例えば、“１”−書き込み時には、ビットラインドライバ／シンカー４からビットラインドライバ／シンカー３に下向きの書き込み電流が流れ、“０”−書き込み時には、ビットラインドライバ／シンカー３からビットラインドライバ／シンカー４に上向きの書き込み電流が流れる。
読み出し回路については、図１３では省略しているが、データ読み出しは、メモリセルアレイのタイプに適した読み出し回路を用いて実行する。
例えば、図１４に示すように、ダイオードと組み合わせたクロスポイントタイプでは、ワードラインＷＬｉには、選択トランジスタＳＴｗを経由してセンスアンプＳＡが接続され、ビットラインＢＬｊには、選択トランジスタＳＴＢを経由して電源が接続される。
磁気抵抗効果素子ＣとワードラインＷＬｉとの間には、ダイオードＤが配置される。ダイオードＤは、クロスポイントタイプに特有の読み出し／書き込み時における回り込み電流(sneak current)を防止する機能を有する。
回り込み電流は、非選択のワードラインＷＬｉと非選択のビットラインＢＬｊにバイアス電位を与えることにより回避する。
また、図１５に示すように、はしごタイプでは、読み出しビット線ＲＢＬｊには、選択トランジスタＳＴを経由して抵抗素子Ｒが接続される。センスアンプＳＡは、抵抗素子Ｒの両端に発生する電圧を検出することにより読み出しデータをセンスする。ビットラインＢＬｊの一端には、電源が接続され、他端には、例えば、選択トランジスタＳＴを経由して接地点が接続される。
さらに、図１６及び図１７に示すように、１トランジスタ−１ＭＴＪタイプでは、磁気抵抗効果素子Ｃの一端には、選択トランジスタＳＴ２を経由してセンスアンプＳＡが接続される。ビットラインＢＬｊには、選択トランジスタＳＴ１を経由して電源が接続される。
尚、図１７の構造では、磁気抵抗効果素子Ｃの一端は、引き出し線としての下部電極Ｌに接続される。このため、磁気抵抗効果素子Ｃの直下に選択トランジスタＳＴ２が配置されても、ワードラインＷＬｉを磁気抵抗効果素子Ｃの近傍に配置できる。
(2) 磁気抵抗効果素子の構造例
次に、磁気抵抗効果素子の構造例について説明する。
A. 構造例１
構造例１は、平面形状が平行四辺形である磁気抵抗効果素子に関し、図３の平面形状に相当する。図3の平行四辺形の角部は全て丸くなっているが、尖っていても良い。
磁気抵抗効果素子の幅（磁化困難軸方向の幅）は、例えば、約０．５０μｍに設定される。また、他の例として、約０．２０μｍに設定してもよい。
磁気抵抗効果素子の幅については、この例に限定されることはないが、その最大値については、磁気抵抗効果素子の高集積化を考慮すると、１μｍ以下であることが好ましい。
磁気抵抗効果素子の長さ（磁化容易軸方向の最大の長さ）は、例えば、約０．８μｍに設定される。磁気抵抗効果素子の厚さは、例えば、約５ｎｍに設定される。
平行四辺形の長辺の長さについては、例えば、平行四辺形の幅の最大値の１．１倍から１０倍までの範囲内の値に設定することが好ましい。また、平行四辺形の長辺の長さをその幅の最大値の１．１倍から２．５倍までの範囲内の値に設定すると、アステロイド曲線の窪みが顕著になるため、さらに好ましい。
磁気抵抗効果素子の厚さについては、例えば、３ｎｍから５０ｎｍまでの範囲内の値に設定することが好ましい。特に、磁気抵抗効果素子については、高集積化のため、できるだけ小さなサイズにすることが要求される。
但し、磁気抵抗効果素子の幅、長さ及び厚さについては、これらの例に限定されることはない。
B. 構造例２
構造例２は、平面形状がＳ十字形である磁気抵抗効果素子に関し、図５又は図６の平面形状に相当する。
Ｓ十字形は、延在部と突出部とからなり、例えば、図５の形状の場合、延在部は、磁化容易軸方向に長い平行四辺形を有し、突出部は、平行四辺形の長辺から磁化困難軸方向に突出する。
また、図６の形状の場合、延在部は、磁化容易軸方向に長い長方形を有し、突出部は、長方形の長辺から磁化困難軸方向に突出し、長方形の２つの対角線の少なくとも１つ上に存在する角が切り落とされる。
図５及び図６のＳ十字形の角部は全て丸くなっている。これらは尖っていても良い。丸くなっている方がアストロイドのバラツキが低減できる場合がある。一方、尖らせると、特定の象限を大きく窪ませることができると同時にアストロイドの第1象限と第2象限の対称性が悪くなる場合がある。従って従来の書込み方式では使いにくかったが、本発明の書込み方式では使える。
磁気抵抗効果素子の幅（磁化困難軸方向の幅）は、例えば、中央部で約０．５０μｍ、磁化容易軸方向の端部で約０．３５μｍに設定される。また、他の例として、中央部で約０．２０μｍ、磁化容易軸方向の端部で約０．１３μｍに設定してもよい。
磁気抵抗効果素子の幅については、この例に限定されることはないが、その最大値については、磁気抵抗効果素子の高集積化を考慮すると、１μｍ以下であることが好ましい。
磁気抵抗効果素子の突出部の長さ（磁化困難軸方向の長さ）は、磁気抵抗効果素子の延在部の幅（磁化困難軸方向の幅）の１／７以上、１／４以下の範囲内の値に設定するのが好ましい。
磁気抵抗効果素子の長さ（磁化容易軸方向の最大の長さ）は、例えば、約０．８μｍに設定される。磁気抵抗効果素子の厚さは、例えば、約５ｎｍに設定される。
Ｓ十字形の長辺の長さについては、例えば、Ｓ十字形の幅の最大値の１．１倍から１０倍までの範囲内の値に設定することが好ましい。また、Ｓ十字形の長辺の長さをその幅の最大値の１．１倍から２．５倍までの範囲内の値に設定すると、アステロイド曲線の窪みが顕著になるため、さらに好ましい。
磁気抵抗効果素子の厚さについては、例えば、３ｎｍから５０ｎｍまでの範囲内の値に設定することが好ましい。特に、磁気抵抗効果素子については、高集積化のため、できるだけ小さなサイズにすることが要求される。
但し、磁気抵抗効果素子の幅、長さ及び厚さについては、これらの例に限定されることはない。
C. 構造例３
構造例３は、磁気抵抗効果素子の層構造に関する。
図１８は、磁気抵抗効果素子の層構造の例を示している。
磁気抵抗効果素子ＭＴＪは、ワードラインＷＬｉとビットラインＢＬｊの交差部に配置される。磁気抵抗効果素子ＭＴＪは、例えば、反強磁性層／強磁性層（ピン層）／絶縁層（トンネルバリア層）／強磁性層（フリー層）の積層構造から構成され、かつ、上部電極と下部電極によって挟み込まれている。
この例では、ピン層がフリー層の下に配置されるボトムピンタイプであるが、ピン層がフリー層の上に配置されるトップピンタイプであってもよい。
D. その他
磁気抵抗効果素子の構造例１〜３においては、強磁性層（フリー層、ピン層）は、それぞれ単層から構成されていてもよいし、また、それぞれ複数の層、例えば、２つの強磁性層と、これらの間に配置される非磁性金属層とから構成されていてもよい。
後者の場合には、例えば、ＳＡＦ(synthetic anti-ferroelectric)構造を採用することにより、熱安定性を維持しつつ、保磁力の低減とスイッチング磁場の低減とを実現できる。
(3) 磁気抵抗効果素子の材料例
磁気抵抗効果素子の記憶層に用いる材料としては、本例では、NiFe を想定しているが、これに限られることはなく、例えば、Co90 Fe10, Fe, Co, Niなどの金属、これら金属を積層したもの、又は、これら金属を含む合金 (CoFeB, CoFeNi, NiFeZrなど)を使用することができる。また、磁気抵抗効果素子は、Cu, Au, Ru, Al などの非磁性金属材料からなる層を含んでいてもよい。
(4) 磁気抵抗効果素子の傾きとアスペクト比
図１９は、アステロイド特性の実験結果を示している。
この実験では、図５の磁気抵抗効果素子をサンプルとし、ワードラインに対する磁気抵抗効果素子の傾きθの程度に応じてアステロイド曲線がどのように変化するかを調べる。
ここで、傾きθについては、磁気抵抗効果素子を反時計回りに回転したときの角度とする。具体的には、磁気抵抗効果素子は、平行四辺形の短辺側の鋭角から鈍角へ向かう方向、又は、平行四辺形の短辺側の曲率半径が小さい角から大きな角へ向かう方向に回転させる。
また、磁気抵抗効果素子の幅と長さの関係（アスペクト比：長さ／幅）は、約１．４に設定する。
サンプル１は、図２０に示すように、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線ｘをワードラインＷＬｉに対してθ＝１０°傾けた場合である。ビットラインＢＬｊは、ワードラインＷＬｉに直交するものとする。
サンプル２は、図２１に示すように、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線ｘをワードラインＷＬｉに対してθ＝５°傾けた場合である。ビットラインＢＬｊは、ワードラインＷＬｉに直交するものとする。
サンプル３は、図２２に示すように、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線ｘとワードラインＷＬｉの延びる方向とが一致する場合(θ＝０°)である。ビットラインＢＬｊは、ワードラインＷＬｉに直交するものとする。
いずれの場合も、アステロイド曲線の第１象限と第３象限は、第２象限と第４象限よりも窪んでいる。この場合、第１象限と第３象限を使ってデータ書き込みを行えば、大きな書き込みマージンが得られることになる。また、書き込みポイントＷＰでの磁場は、磁化容易軸方向の保磁力Ｈｃよりも十分に小さいため、半選択セルの熱擾乱耐性を向上できる。
ところで、図５の磁気抵抗効果素子のように、２回回転対称性を有し、かつ、磁化容易軸方向に延びる中心線及び磁化困難軸方向に延びる中心線に対して鏡映対象でない形状の磁気抵抗効果素子では、アステロイド曲線がＨｙ軸に対して非対称である。
この場合、アステロイド曲線の磁化困難軸方向の頂点（“１”−書き込み側と“０”−書き込み側の２ヶ所）、即ち、磁化困難軸方向の磁場Ｈｙの絶対値を大きくし、磁化容易軸方向の磁場Ｈｘの絶対値を小さくしていったときにアステロイド曲線が閉じる点が、Ｈｙ軸上から外れる場合がある。
このような状態になると、ワードラインＷＬｉを流れる書き込み電流により発生する磁化困難軸方向の磁場Ｈｙのみが印加される半選択セルに対して誤書き込みが発生し易くなる（ワードラインディスターブ）。
例えば、サンプル３、即ち、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線ｘとワードラインＷＬｉの延びる方向とが一致する場合(θ＝０°)、アステロイド曲線の磁化困難軸方向の頂点は、Ｈｙ軸上から第１象限側に外れている。
そこで、サンプル１，２のように、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線ｘをワードラインＷＬｉに対して少し傾ける（θ＝５°，θ＝１０°）。この角度θが大きくなるに従い、アステロイド曲線の磁化困難軸方向の頂点は、Ｈｙ軸に近づく。
このように、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線ｘをワードラインＷＬｉに対して少し傾けることにより、ワードラインディスターブを受け難くし、書き込みマージンを広げることができる。
但し、図１９から明らかなように、角度θの絶対値が大きくなると、アステロイド曲線の磁化容易軸方向の頂点（“１”−書き込み側と“０”−書き込み側の２ヶ所）、即ち、磁化容易軸方向の磁場Ｈｘの絶対値を大きくし、磁化困難軸方向の磁場Ｈｙの絶対値を小さくしていったときにアステロイド曲線が閉じる点が、Ｈｘ軸上から外れると共に、保磁力Ｈｃの値が小さくなる。
このような状態になると、ビットラインＢＬｊを流れる書き込み電流により発生する磁化容易軸方向の磁場Ｈｘのみが印加される半選択セルに対して誤書き込みが発生し易くなる（ビットラインディスターブ）。
以上を考慮すると、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線ｘのワードラインＷＬｉに対する角度θは、０°≦θ≦１０°の範囲内の値に設定することが好ましい、という結論が得られる。
尚、磁気抵抗効果素子の幅と長さの関係（アスペクト比：長さ／幅）は、本例では、約１．４に設定される。
このアスペクト比が小さくなると、アステロイド曲線の非対称性、即ち、第１象限と第２象限（又は第３象限と第４象限）の非対称性が大きくなる。つまり、従来の第１象限と第２象限を用いるデータ書き込み方法では、アスペクト比を小さくすることができず、磁気抵抗効果素子の微細化には限界があった。
これに対し、本発明の例では、アステロイド曲線の非対称性を積極的に利用するため、アステロイド曲線の非対称性が大きくなることは、かえって好都合であり、アスペクト比を小さくして磁気抵抗効果素子の微細化を実現できる。
(5) 磁気抵抗効果素子の磁化容易軸方向の端部形状
図２３は、アステロイド特性の実験結果を示している。
この実験では、図５の磁気抵抗効果素子をサンプルとし、磁化容易軸方向の中心線ｘに対する磁化容易軸方向の端部の傾きθの程度に応じてアステロイド曲線がどのように変化するかを調べる。
具体的には、Ｓ十字形の延在部の形状を長方形又は平行四辺形とし、その長方形又は平行四辺形の内角のうち小さいほうの角度を、磁気抵抗効果素子の磁化容易軸方向の端部の傾きθとして表す。磁気抵抗効果素子の幅と長さの関係（アスペクト比：長さ／幅）は、約２．０に設定する。
サンプル１は、図２４に示すように、Ｓ十字形の延在部が長方形から構成される場合で、磁化容易軸方向の中心線ｘに対する磁化容易軸方向の端部の傾きは、θ＝９０°となる。
この場合、磁気抵抗効果素子は、磁化容易軸方向の中心線ｘ及び磁化困難軸方向の中心線ｙに対して鏡映対称となるため、正確に言うと、この磁気抵抗効果素子は、Ｓ十字形ではなく、単なる十字形の部類に入る。
尚、ワードラインＷＬｉは、磁化容易軸方向に延び、ビットラインＢＬｊは、磁化困難軸方向に延び、両者は直交するものとする。
サンプル２〜５は、図２５乃至図２８に示すように、Ｓ十字形の延在部が平行四辺形から構成される場合で、磁化容易軸方向の中心線ｘに対する磁化容易軸方向の端部の傾きは、それぞれ、θ＝８０°，７５°，６０°，４５°となる。
尚、ワードラインＷＬｉは、磁化容易軸方向に延び、ビットラインＢＬｊは、磁化困難軸方向に延び、両者は直交するものとする。
サンプル１に示されるように、磁化容易軸方向の中心線ｘに対する磁化容易軸方向の端部の傾きθが９０°の場合には、アステロイド曲線の磁化容易軸方向の頂点（保磁力）Ｈｃの値のばらつきが大きくなる。
そこで、本発明の例では、サンプル２〜５に示されるように、磁化容易軸方向の中心線ｘに対する磁化容易軸方向の端部の傾きθが９０°未満の場合、即ち、磁気抵抗効果素子の形状が、２回回転対称性を有し、かつ、磁化容易軸方向の中心線ｘ及び磁化困難軸方向の中心線ｙに対して鏡映対称でない形状、例えば、Ｓ十字形状を対象とする。
実験結果から明らかなように、磁化容易軸方向の中心線ｘに対する磁化容易軸方向の端部の傾きθが９０°未満で小さくなるに従い、アステロイド曲線の窪みの程度が小さくなる。実験では、本発明の例に関わる第１象限と第３象限（又は第２象限と第４象限）を利用するデータ書き込みを行う場合、傾きθは、４５°≦θ＜９０°の範囲内の値に設定することが好ましい。
また、サンプル４，５に示されるように、傾きθが６０°以下になると、アステロイド曲線の第１象限と第２象限の窪みの非対称性が大きくなる。
この場合、第１象限と第２象限を使ったデータ書き込み方式には適さない反面、本発明の例に関わる第１象限と第３象限（又は第２象限と第４象限）を使ったデータ書き込み方式に有効となる。
従って、本発明の例に関わるデータ書き込みを実行する場合には、磁化容易軸方向の中心線ｘに対する磁化容易軸方向の端部の傾きθは、６０°＜θ＜９０°の範囲内の値に設定することがさらに好ましい。
尚、この傾きθを形成するには、例えば、長方形を形成するステップと長方形の端部を斜めに切り落とすステップの２ステップ・プロセスを採用できるため、磁気抵抗効果素子の微細化にも有利である。
(6) ワードラインの傾き
既に述べたように、アステロイド曲線の窪み方が過度になると、Hx-Hy平面内で、半選択状態がそれぞれアステロイド曲線に非常に接近し、熱擾乱耐性に影響を与える。
ここでは、ワードライン方向の書き込みポイントとビットライン方向の書き込みポイントがそれぞれアステロイド曲線から十分に離れ、少しくらいのアステロイド曲線のずれでは誤書き込みが生じない構造について提案する。
図２９は、ワードライン、ビットライン及び磁気抵抗効果素子の相互の位置関係を示している。図３０は、図２９の磁気抵抗効果素子のアステロイド特性を示している。
この実験では、図５の磁気抵抗効果素子をサンプルとし、磁気抵抗効果素子ＭＴＪの磁化容易軸方向の中心線ｘに対するワードラインの傾きθの程度に応じてアステロイド曲線がどのように変化するかを調べる。
ここで、傾きθについては、ワードラインを反時計回りに回転したときの角度とする。具体的には、ワードラインは、磁気抵抗効果素子の平行四辺形の短辺側の鋭角から鈍角へ向かう方向、又は、磁気抵抗効果素子の平行四辺形の短辺側の曲率半径が小さい角から大きな角へ向かう方向に回転させる。
尚、磁気抵抗効果素子の幅と長さの関係（アスペクト比：長さ／幅）は、約１．４に設定する。また、ビットラインＢＬｊは、磁化困難軸方向（ｙ軸方向）に延び、ワードラインＷＬｉとビットラインＢＬｊとは、９０°以外の角度で互いに交差する。
ワードラインの傾きθが大きくなると、ワードラインに流れる書き込み電流により磁気抵抗効果素子ＭＴＪに印加される磁場は、Hy軸上のWLHS1から第２象限側又は第４象限側のポイントWLHS2に移動する。
その結果、選択されたワードライン上の半選択状態がアステロイド曲線から遠ざかり、これら半選択セルの熱擾乱耐性が向上する。特に問題であった、WL半選択での熱擾乱耐性劣化が解決できる。
一方、ワードラインの傾きθが大きくなり過ぎると、ビットライン半選択状態(BLHS)でビットラインに流れる書き込み電流により磁気抵抗効果素子ＭＴＪに印加される磁場は、Hx軸上のBLHS1から磁場が大きい方に移動させる必要がある。その結果、ビットライン半選択状態の熱擾乱耐性が劣化する。
従って、このような事情を考慮すると、ワードラインの傾きθは、０°＜θ≦４５°の範囲内の値、さらに好ましくは、０°＜θ≦１０°の範囲内の値に設定することが好ましい。
図３１は、ワードラインとビットラインとが直交しない場合のメモリセルアレイの構造例を示している。
ワードラインＷＬ１，ＷＬ２，・・・ＷＬｎの傾きθを０°＜θ≦４５°の範囲内の値に設定することを考えると、ワードラインＷＬ１，ＷＬ２，・・・ＷＬｎは、ｘ方向に蛇行させながら延在させることが好ましい。
この場合、磁気抵抗効果素子ＭＴＪの向きに関しては、奇数番目のビットラインＢＬ１，・・・にオーバーラップする磁気抵抗効果素子ＭＴＪと、偶数番目のビットラインＢＬ２，・・・にオーバーラップする磁気抵抗効果素子ＭＴＪとを、左右逆にする。
このようなレイアウトにすることで、ランダムアクセスに関し、複雑なデコード動作が必要なくなるため、ワードラインドライバ／シンカー１，２の面積を小さくできる。
尚、ワードラインＷＬ１，ＷＬ２，・・・ＷＬｎを直線とし、ワードラインＷＬ１，ＷＬ２，・・・ＷＬｎとビットラインＢＬ１，ＢＬ２，・・・ＢＬｍとが９０°以外の角度で交差するようなレイアウトを採用しても構わない。
(7) ドライバ／シンカーの回路例
本発明の例では、アステロイド曲線の第１象限と第３象限（又は第２象限と第４象限）を用いてデータ書き込みを実行する。
この場合、ワードラインとビットラインの双方に関し、書き込みデータに応じて異なる向きの書き込み電流が流れるようにしなければならない。
図３２は、ワードラインドライバ／シンカーの回路例を示している。
ワードラインドライバ／シンカー１，２は、例えば、図１３及び図３１におけるワードラインドライバ／シンカー１，２に対応する。
ワードラインドライバ／シンカー１は、ドライバとしてのＰチャネルＭＯＳトランジスタＰ１と、シンカーとしてのＮチャネルＭＯＳトランジスタＮ１と、デコーダとしてのＮＡＮＤゲート回路ＮＤ１及びアンドゲート回路ＡＤ１とから構成される。
ワードラインドライバ／シンカー２は、ドライバとしてのＰチャネルＭＯＳトランジスタＰ２と、シンカーとしてのＮチャネルＭＯＳトランジスタＮ２と、デコーダとしてのＮＡＮＤゲート回路ＮＤ２及びアンドゲート回路ＡＤ２とから構成される。
図３３は、ビットラインドライバ／シンカーの回路例を示している。
ビットラインドライバ／シンカー３，４は、例えば、図１３及び図３１におけるビットラインドライバ／シンカー３，４に対応する。
ビットラインドライバ／シンカー３は、ドライバとしてのＰチャネルＭＯＳトランジスタＰ３と、シンカーとしてのＮチャネルＭＯＳトランジスタＮ３と、デコーダとしてのＮＡＮＤゲート回路ＮＤ３及びアンドゲート回路ＡＤ３とから構成される。
ビットラインドライバ／シンカー４は、ドライバとしてのＰチャネルＭＯＳトランジスタＰ４と、シンカーとしてのＮチャネルＭＯＳトランジスタＮ４と、デコーダとしてのＮＡＮＤゲート回路ＮＤ４及びアンドゲート回路ＡＤ４とから構成される。
データ書き込み時には、書き込み信号ＷＲＩＴＥが“Ｈ”になる。また、選択されたｉ番目のロウのロウアドレス信号ｉの全ビットが“Ｈ”になり、選択されたｊ番目のカラムのカラムアドレス信号ｊの全ビットが“Ｈ”になる。
書き込みデータが“１”である“１”−書き込み時には、ＤＡＴＡ＝“Ｈ”になるため、ＰチャネルＭＯＳトランジスタＰ２，Ｐ４及びＮチャネルＭＯＳトランジスタＮ１，Ｎ３がオン、ＰチャネルＭＯＳトランジスタＰ１，Ｐ３及びＮチャネルＭＯＳトランジスタＮ２，Ｎ４がオフになる。
その結果、ワードラインドライバ／シンカー２からワードラインドライバ／シンカー１に左向きの書き込み電流が流れ、かつ、ビットラインドライバ／シンカー４からビットラインドライバ／シンカー３に下向きの書き込み電流が流れ、第１象限を用いたデータ書き込みが実行される。
書き込みデータが“０”である“０”−書き込み時には、ＤＡＴＡ＝“Ｌ”になるため、ＰチャネルＭＯＳトランジスタＰ１，Ｐ３及びＮチャネルＭＯＳトランジスタＮ２，Ｎ４がオン、ＰチャネルＭＯＳトランジスタＰ２，Ｐ４及びＮチャネルＭＯＳトランジスタＮ１，Ｎ３がオフになる。
その結果、ワードラインドライバ／シンカー１からワードラインドライバ／シンカー２に右向きの書き込み電流が流れ、かつ、ビットラインドライバ／シンカー３からビットラインドライバ／シンカー４に上向きの書き込み電流が流れ、第３象限を用いたデータ書き込みが実行される。
(8) 製造方法
次に、本発明の例に関わる磁気抵抗効果素子の製造方法について説明する。
磁気抵抗効果素子は、一般的には、光、電子ビーム及びＸ線のいずれかを用いてレジストを露光し、かつ、現像によりレジストパターンを形成し、この後、このレジストパターンをマスクにして、イオンミリング又はエッチングにより磁性材料及び非磁性材料を加工することにより形成される。
大きなサイズ、例えば、ミクロンオーダーの磁気抵抗効果素子を形成する場合には、レジストパターンを転写したハードマスク（例えば、酸化シリコン、窒化シリコンなど）を形成し、このハードマスクをマスクにして、反応性イオンエッチング（ＲＩＥ）やイオンミリングにより磁性材料及び非磁性材料を加工し、磁気抵抗効果素子を得る。
小さなサイズ、例えば、2〜3 μｍ から 0.1μｍまでのサブミクロンサイズの磁気抵抗効果素子を形成する場合には、光リソグラフィを用いることができる。この場合は、光リソグラフィによりレジストパターンを形成し、このレジストパターンをハードマスクに転写する。このハードマスクをマスクにして、反応性イオンエッチング（ＲＩＥ）やイオンミリングにより磁性材料及び非磁性材料を加工し、磁気抵抗効果素子を得る。
微細なサイズ、例えば、0.5μｍ以下のサイズを持つ磁気抵抗効果素子を形成する場合には、電子ビーム露光を用いることができる。この場合は、電子ビーム露光によりレジストパターンを形成し、このレジストパターンをハードマスクに転写する。このハードマスクをマスクにして、反応性イオンエッチング（ＲＩＥ）により磁性材料及び非磁性材料を加工し、磁気抵抗効果素子を得る。
他に、本発明の例に関わる磁気抵抗効果素子の平面形状を得るに当たって有望な製造方法として、２ステップ・プロセスまたは３ステップ・プロセスと呼ばれる製造方法がある。
これらのプロセスは、磁気抵抗効果素子をパターニングするときのマスクとなるハードマスクの製造方法に関する。
尚、２ステップ／３ステップにおけるステップとは、ＰＥＰ(photo engraving process)のことである。
図３４は、２ステップ・プロセスの第１例を示している。
第１例は、図５のＳ十字形を作る場合の例である。
まず、同図（ａ）に示すように、１回目の光リソグラフィ及びエッチングステップを行い、フォトレジスト１１のパターンをハードマスク（例えば、ＳｉＯ２）１２に転写する。この時点では、ハードマスク１２の延在部に相当する部分は長方形である（第１ステップ）。
次に、同図（ｂ）及び（ｃ）に示すように、２回目の光リソグラフィ及びエッチングステップを行い、フォトレジスト１３のパターンをハードマスク１２に転写する。即ち、ハードマスク１２の延在部に相当する部分（長方形）の短辺を斜めに切り落とす（第２ステップ）。
この後、このハードマスク１２を用いて磁気抵抗効果素子ＭＴＪのパターニングを行うと、磁気抵抗効果素子ＭＴＪは、平行四辺形の延在部とこの延在部から突出する突出部とを有するＳ十字形となる。
このような２ステップ・プロセスによれば、磁気抵抗効果素子ＭＴＪの延在部の形状を、短辺が直線的に切り落とされた平行四辺形にすることができる。この場合、アステロイド曲線の非対称性が顕著に現れるため、本発明の例に関わる第１象限と第３象限（又は第２象限と第４象限）を用いた書き込み方法が有効となる。
図３５は、２ステップ・プロセスの第２例を示している。
第２例は、図６のＳ十字形を作る場合の例である。
まず、同図（ａ）に示すように、１回目の光リソグラフィ及びエッチングステップを行い、フォトレジスト１４のパターンをハードマスク（例えば、ＳｉＯ２）１５に転写する。ハードマスク１５は、磁気抵抗効果素子ＭＴＪの延在部の形状を決定する（第１ステップ）。
次に、同図（ｂ）に示すように、ハードマスク１５の側壁(サイドウォール)に絶縁層（例えば、ＳｉＮ）１６を形成する。
そして、同図（ｃ）及び（ｄ）に示すように、２回目の光リソグラフィ及びエッチングステップを行い、フォトレジスト１７のパターンをハードマスクとしての絶縁層１６に転写する。ハードマスクとしての絶縁層１６は、磁気抵抗効果素子ＭＴＪの突出部の形状を決定する（第２ステップ）。
この後、これらハードマスク１５，１６を用いて磁気抵抗効果素子ＭＴＪのパターニングを行うと、磁気抵抗効果素子ＭＴＪは、短辺の一部が切り落とされた長方形の延在部とこの延在部から突出する突出部とを有するＳ十字形となる。
このような２ステップ・プロセスによれば、突出部の形状を精密に制御できるため、アステロイド曲線のばらつきの低減に有効である。
２ステップ・プロセスを応用して３ステップ・プロセスでＳ十字形状を作ることもできる。
図３６乃至図４０は、３ステップ・プロセスの例を示している。
この方法では、延在部の形状と突出部の形状の両方を精度良く作れるため、アストロイド曲線の特性が良く、かつ、そのバラツキが小さい磁気抵抗効果素子のアレイを実現できる。
まず、図３６に示すように、１回目の光リソグラフィ及びエッチングステップを行い、磁化容易軸方向に長い複数の直線部からなるハードマスク（例えば、ＳｉＯ２）１５を形成する（第１ステップ）。
この後、ハードマスク１５の側壁(サイドウォール)に絶縁層（例えば、ＳｉＮ）１６を形成する。
次に、図３７及び図３８に示すように、２回目の光リソグラフィ及びエッチングステップを行い、フォトレジスト１７のパターンをハードマスク１５と絶縁層１６に転写する。この後、フォトレジスト１７を除去する。これにより、磁気抵抗効果素子の延在部の形状が決定される（第２ステップ）。
ここで、本例では、フォトレジスト１７のパターンを楕円形とし、かつ、楕円形の長軸Ａ及び短軸Ｂが直線部の中心線Ｃに一致しないように形成される。
楕円形の長軸Ａ及び短軸Ｂの長さや、楕円形の長軸Ａと直線部の中心線Ｃとがなす角度θなどを調節することにより、例えば、長方形の一つの対角線上の２つの角部が他の一つの対角線上の２つの角部よりも大きく削り取られ、かつ、全体的に丸みを帯びた延在部を精度よく形成できる。
次に、図３９に示すように、３回目の光リソグラフィ及びエッチングステップを行い、磁化困難軸方向に延びる複数の直線部からなるフォトレジスト１８のパターンをハードマスクとしての絶縁層１６に転写する。この後、フォトレジスト１８を除去する（第３ステップ）。
尚、ハードマスクとしての絶縁層１６は、磁気抵抗効果素子の突出部の形状を決定する。
そして、これらハードマスク１５，１６を用いて磁気抵抗効果素子のパターニングを行うと、延在部と突出部の形状の両方が所望の形に精度良く加工されたＳ十字形の磁気抵抗効果素子のアレイが完成する。
(9) その他
メモリセルアレイ構造に関し、図１３の例では、磁気抵抗効果素子ＭＴＪは、全て同じ方向を向いていることを前提とする。
但し、本発明の例に関わる平面形状を有する磁気抵抗効果素子ＭＴＪを採用する場合、磁気抵抗効果素子ＭＴＪのサイズが比較的大きくなる（２Ｆ２以上の値）。Ｆ(feature size)は、リソグラフィによる最小加工寸法である。
そこで、例えば、メモリセルアレイを構成する複数の磁気抵抗効果素子ＭＴＪの向きを変え、１つのメモリセル当たりの面積を小さくし、メモリセルアレイ全体のサイズを縮小する。
例えば、図４１の例では、ｘ方向に隣接する２つの磁気抵抗効果素子ＭＴＪが線対称にレイアウトされ、図４２の例では、ｘ方向に隣接する２つの磁気抵抗効果素子ＭＴＪが点対称にレイアウトされる。
また、図４３の例では、ｙ方向に隣接する２つの磁気抵抗効果素子ＭＴＪが線対称にレイアウトされ、図４４の例では、ｙ方向に隣接する２つの磁気抵抗効果素子ＭＴＪが点対称にレイアウトされる。
さらに、これらを組み合わせたレイアウトを採用してもよい。
これらの場合において、１トランジスタ−１ＭＴＪタイプのセルアレイ構造を採用する場合には、１つのトランジスタ（選択素子）を複数の磁気抵抗効果素子ＭＴＪで共有することができる。
４． 効果
本発明の例によれば、以下の効果を得ることができる。
a) アステロイド曲線の第１象限と第３象限（又は第２象限と第４象限）を選択的に窪ませ、かつ、第１象限と第３象限（又は第２象限と第４象限）を用いてデータ書き込みを実行することにより、書き込みマージンが増大し、誤書き込みが抑制される。
b) アステロイド曲線の第１象限と第３象限（又は第２象限と第４象限）を選択的に窪ませ、かつ、第１象限と第３象限（又は第２象限と第４象限）を用いてデータ書き込みを実行することにより、アステロイド特性における書き込みポイント（スイッチング磁場の値）を小さくすることができ、書き込み電流が低減され、低消費電力化に貢献できる。
c) スイッチング磁場の値が小さくなることにより、半選択セルの熱擾乱耐性が向上する。その結果、磁気抵抗効果素子の微細化(scalability)を進めることができ、チップサイズの縮小を実現できる。
d) アステロイド曲線の第１象限と第３象限（又は第２象限と第４象限）を利用してデータ書き込みを実行することにより、アステロイド曲線の非対称性を気にすることなく、第１象限と第３象限（又は第２象限と第４象限）のみを十分に窪ませ、上述の a), b), c)の効果をさらに引き出すことができる。
e) ２ステップ・プロセスまたは３ステップ・プロセスを採用すれば、Ｓ十字形のサイズを小さくできるため、磁気抵抗効果素子の微細化(scalability)に有利である。
f) アステロイド曲線の第１象限と第３象限（又は第２象限と第４象限）を利用してデータ書き込みを実行することにより、ワードライン及びビットラインの双方について二方向に書き込み電流を流すことができるドライバ／シンカーを配置しなければならない。しかし、全体としては、書き込み電流の低減と磁気抵抗効果素子の微細化によりチップサイズを縮小できる。
g) 以上のように、本発明の例によれば、磁気抵抗効果素子の微細化、スイッチング磁場の低減及び誤書き込みの防止が可能であり、かつ、熱安定性に優れた磁気ランダムアクセスメモリを提供できる。
h) 本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
参考例としてのアストロイド曲線を示す図。 参考例としてのアストロイド曲線を示す図。 本発明の例に関わる磁気抵抗効果素子の平面形状を示す図。 図３の磁気抵抗効果素子のアストロイド特性を示す図。 本発明の例に関わる磁気抵抗効果素子の平面形状を示す図。 本発明の例に関わる磁気抵抗効果素子の平面形状を示す図。 図５及び図６の磁気抵抗効果素子のアストロイド特性を示す図。 本発明の例に関わるスイッチングメカニズムを示す図。 本発明の例に関わるスイッチングメカニズムを示す図。 本発明の例に関わるスイッチングメカニズムを示す図。 本発明の例に関わるスイッチングメカニズムを示す図。 Ｓ十字形状と従来形状とを比較して示す図。 磁気ランダムアクセスメモリのメモリセルアレイの例を示す図。 読み出し回路の例を示す図。 読み出し回路の例を示す図。 読み出し回路の例を示す図。 読み出し回路の例を示す図。 磁気抵抗効果素子の構造例を示す図。 磁気抵抗効果素子の傾きとアストロイド曲線との関係を示す図。 サンプル１における傾きの程度を示す図。 サンプル２における傾きの程度を示す図。 サンプル３における傾きの程度を示す図。 磁気抵抗効果素子の端部形状とアストロイド曲線との関係を示す図。 サンプル１における端部形状を示す図。 サンプル２における端部形状を示す図。 サンプル３における端部形状を示す図。 サンプル４における端部形状を示す図。 サンプル５における端部形状を示す図。 ワードラインと磁気抵抗効果素子との位置関係を示す図。 図２９の磁気抵抗効果素子のアストロイド特性を示す図。 磁気ランダムアクセスメモリのメモリセルアレイの例を示す図。 ワードラインドライバ／シンカーの例を示す回路図。 ビットラインドライバ／シンカーの例を示す回路図。 ２ステップ・プロセスの第１例を示す図。 ２ステップ・プロセスの第２例を示す図。 ３ステップ・プロセスの例を示す図。 ３ステップ・プロセスの例を示す図。 ３ステップ・プロセスの例を示す図。 ３ステップ・プロセスの例を示す図。 ３ステップ・プロセスの例を示す図。 磁気ランダムアクセスメモリのメモリセルアレイの例を示す図。 磁気ランダムアクセスメモリのメモリセルアレイの例を示す図。 磁気ランダムアクセスメモリのメモリセルアレイの例を示す図。 磁気ランダムアクセスメモリのメモリセルアレイの例を示す図。
符号の説明
１，２： ワードラインドライバ／シンカー、 ３，４： ビットラインドライバ／シンカー、 １１，１３，１４，１７： フォトレジスト、 １２，１５，１６： ハードマスク、 ＭＴＪ： 磁気抵抗効果素子、 ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１： ワードライン、 ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１： ビットライン。

Claims (21)

  1. 互いに交差部に対応して配置される第１及び第２書き込み線と、前記第１及び第２書き込み線の交差部に配置される磁気抵抗効果素子と、前記第１及び第２書き込み線に流れる電流をそれぞれｘ軸及びｙ軸に取った平面上で前記磁気抵抗効果素子の磁化反転閾値曲線を描いた場合に前記磁化反転閾値曲線の第１及び第３象限を用いてデータ書き込みを実行するためのドライバ／シンカーとを具備し、前記磁化反転閾値曲線は、前記第１及び第３象限が第２及び第４象限よりも窪んでいることを特徴とする磁気ランダムアクセスメモリ。
  2. 互いに交差部に対応して配置される第１及び第２書き込み線と、前記第１及び第２書き込み線の交差部に配置される磁気抵抗効果素子と、前記第１及び第２書き込み線に流れる電流をそれぞれｘ軸及びｙ軸に取った平面上で前記磁気抵抗効果素子の磁化反転閾値曲線を描いた場合に前記磁化反転閾値曲線の第２及び第４象限を用いてデータ書き込みを実行するためのドライバ／シンカーとを具備し、前記磁化反転閾値曲線は、前記第２及び第４象限が第１及び第３象限よりも窪んでいることを特徴とする磁気ランダムアクセスメモリ。
  3. 前記第１及び第２書き込み線に流れる電流の向きは、第１データを書き込むときと前記第１データとは異なる第２データを書き込むときとで共に異なることを特徴とする請求項１又は２に記載の磁気ランダムアクセスメモリ。
  4. 前記磁気抵抗効果素子の記憶層は、２回回転対称性を有し、かつ、磁化容易軸方向に延びる中心線及び磁化困難軸方向に延びる中心線に対して鏡映対称でない平面形状を有することを特徴とする請求項１乃至３のいずれか１項に記載の磁気ランダムアクセスメモリ。
  5. 前記磁気抵抗効果素子の記憶層は、前記磁化容易軸方向に延在する延在部と、前記延在部の側面から前記磁化容易軸方向に対して垂直な磁化困難軸方向に突出する突出部とを有することを特徴とする請求項４に記載の磁気ランダムアクセスメモリ。
  6. 前記延在部は、前記磁化容易軸方向に長い平行四辺形を有し、前記突出部は、前記平行四辺形の長辺から前記磁化困難軸方向に突出することを特徴とする請求項５に記載の磁気ランダムアクセスメモリ。
  7. 前記延在部は、前記磁化容易軸方向に長い長方形を有し、前記突出部は、前記長方形の長辺から前記磁化困難軸方向に突出し、前記長方形の２つの対角線の少なくとも１つの上に存在する角が切り落とされていることを特徴とする請求項５に記載の磁気ランダムアクセスメモリ。
  8. 前記突出部の前記磁化困難軸方向の長さは、前記延在部の前記磁化困難軸方向の幅の１／７倍以上、１／４倍以下の範囲内の値に設定されることを特徴とする請求項５乃至７のいずれか１項に記載の磁気ランダムアクセスメモリ。
  9. 前記延在部及び前記突出部の角部は、全て丸くなっていることを特徴とする請求項５乃至８のいずれか１項に記載の磁気ランダムアクセスメモリ。
  10. 前記磁気抵抗効果素子の前記磁化容易軸方向の長さは、前記磁化困難軸方向の幅の最大値の１．１倍から２．５倍までの範囲内の値に設定されることを特徴とする請求項４乃至９のいずれか１項に記載の磁気ランダムアクセスメモリ。
  11. 前記磁気抵抗効果素子の前記磁化容易軸方向の中心線は、前記第１又は第２書き込み線に対して、０°より大きく、１０°以下の角度で傾いていることを特徴とする請求項４乃至１０のいずれか１項に記載の磁気ランダムアクセスメモリ。
  12. 前記磁気抵抗効果素子の前記磁化容易軸方向の端部は、前記磁化容易軸方向の中心線に対して、４５°以上、９０°未満の角度で傾いていることを特徴とする請求項４乃至１１のいずれか１項に記載の磁気ランダムアクセスメモリ。
  13. 前記ドライバ／シンカーは、前記第１及び第２書き込み線の双方に対して異なる向きの電流を流す機能を有することを特徴とする請求項１乃至１２のいずれか１項に記載の磁気ランダムアクセスメモリ。
  14. 前記第１及び第２書き込み線は、直角以外の角度で互いに交差することを特徴とする請求項１乃至１３のいずれか１項に記載の磁気ランダムアクセスメモリ。
  15. 前記第１及び第２書き込み線のうちの１つは、蛇行しながら延びることを特徴とする請求項１４に記載の磁気ランダムアクセスメモリ。
  16. 互いに交差部に対応して配置される第１及び第２書き込み線の交差部に配置され、前記第１及び第２書き込み線に流れる電流をそれぞれｘ軸及びｙ軸に取った平面上で磁化反転閾値曲線を描いた場合に前記磁化反転閾値曲線の第１及び第３象限が第２及び第４象限よりも窪んでいる磁気抵抗効果素子に対して、第１データを書き込むときは、前記第１書き込み線に第１方向に向かう第１書き込み電流を流し、前記第２書き込み線に第２方向に向かう第２書き込み電流を流し、前記第１データとは異なる第２データを書き込むときは、前記第１書き込み線に前記第１方向とは逆の第３方向に向かう第３書き込み電流を流し、前記第２書き込み線に前記第２方向とは逆の第４方向に向かう第４書き込み電流を流すことを特徴とするデータ書き込み方法。
  17. 互いに交差部に対応して配置される第１及び第２書き込み線の交差部に配置され、前記第１及び第２書き込み線に流れる電流をそれぞれｘ軸及びｙ軸に取った平面上で磁化反転閾値曲線を描いた場合に前記磁化反転閾値曲線の第２及び第４象限が第１及び第３象限よりも窪んでいる磁気抵抗効果素子に対して、第１データを書き込むときは、前記第１書き込み線に第１方向に向かう第１書き込み電流を流し、前記第２書き込み線に第２方向に向かう第２書き込み電流を流し、前記第１データとは異なる第２データを書き込むときは、前記第１書き込み線に前記第１方向とは逆の第３方向に向かう第３書き込み電流を流し、前記第２書き込み線に前記第２方向とは逆の第４方向に向かう第４書き込み電流を流すことを特徴とするデータ書き込み方法。
  18. 磁化容易軸方向に長い延在部と前記延在部の長辺から磁化困難軸方向に突出する突出部とを形成する工程と、前記延在部の短辺を斜めに切り落とし、前記延在部を前記磁化容易軸方向に長い平行四辺形とする工程と、前記延在部及び前記突出部をハードマスクとして磁気抵抗効果素子のパターニングを行う工程とを具備することを特徴とする磁気抵抗効果素子の製造方法。
  19. 磁化容易軸方向に長い延在部を形成する工程と、前記延在部の側壁に絶縁層を形成する工程と、前記絶縁層をパターニングし、前記延在部の長辺から磁化困難軸方向に突出する突出部を形成する工程と、前記延在部及び前記突出部をハードマスクとして磁気抵抗効果素子のパターニングを行う工程とを具備することを特徴とする磁気抵抗効果素子の製造方法。
  20. 磁化容易軸方向に長い直線部を形成する工程と、前記直線部の側壁に絶縁層を形成する工程と、前記直線部及び前記絶縁層をパターニングし、前記磁化容易軸方向に長く、前記磁化容易軸方向に配置される複数の延在部を形成する工程と、前記絶縁層をパターニングし、前記複数の延在部の各々の長辺から磁化困難軸方向に突出する複数の突出部を形成する工程と、前記複数の延在部及び前記複数の突出部をハードマスクとして前記磁化容易軸方向に配置される複数の磁気抵抗効果素子のパターニングを行う工程とを具備することを特徴とする磁気抵抗効果素子の製造方法。
  21. 前記複数の延在部は、長軸及び短軸が前記直線部の中心線と一致しない楕円形の複数のマスクを用いて前記直線部及び前記絶縁層をパターニングすることにより形成されることを特徴とする請求項２０に記載の磁気抵抗効果素子の製造方法。
JP2005249360A 2005-08-30 2005-08-30 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法 Expired - Fee Related JP4557841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005249360A JP4557841B2 (ja) 2005-08-30 2005-08-30 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005249360A JP4557841B2 (ja) 2005-08-30 2005-08-30 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法

Publications (2)

Publication Number Publication Date
JP2007067064A true JP2007067064A (ja) 2007-03-15
JP4557841B2 JP4557841B2 (ja) 2010-10-06

Family

ID=37928929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005249360A Expired - Fee Related JP4557841B2 (ja) 2005-08-30 2005-08-30 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法

Country Status (1)

Country Link
JP (1) JP4557841B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099994A (ja) * 2007-10-17 2009-05-07 Magic Technologies Inc Ｍｔｊ素子の製造方法
WO2010047328A1 (ja) * 2008-10-23 2010-04-29 日本電気株式会社 半導体記憶装置
CN113450850A (zh) * 2021-02-10 2021-09-28 北京航空航天大学 磁性存储单元、数据写入方法、存储器及设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280637A (ja) * 2001-03-16 2002-09-27 Toshiba Corp 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
JP2003163330A (ja) * 2001-11-27 2003-06-06 Toshiba Corp 磁気メモリ
JP2003188353A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 磁性体記憶装置
JP2003258208A (ja) * 2001-12-28 2003-09-12 Toshiba Corp 磁気メモリ
JP2003298146A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2004128067A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2004165661A (ja) * 2002-11-13 2004-06-10 Hewlett-Packard Development Co Lp 非対称に被覆された導体を有するｍｒａｍ
JP2005175012A (ja) * 2003-12-08 2005-06-30 Sony Corp 磁気メモリ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280637A (ja) * 2001-03-16 2002-09-27 Toshiba Corp 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
JP2003163330A (ja) * 2001-11-27 2003-06-06 Toshiba Corp 磁気メモリ
JP2003188353A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 磁性体記憶装置
JP2003258208A (ja) * 2001-12-28 2003-09-12 Toshiba Corp 磁気メモリ
JP2003298146A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2004128067A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2004165661A (ja) * 2002-11-13 2004-06-10 Hewlett-Packard Development Co Lp 非対称に被覆された導体を有するｍｒａｍ
JP2005175012A (ja) * 2003-12-08 2005-06-30 Sony Corp 磁気メモリ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099994A (ja) * 2007-10-17 2009-05-07 Magic Technologies Inc Ｍｔｊ素子の製造方法
WO2010047328A1 (ja) * 2008-10-23 2010-04-29 日本電気株式会社 半導体記憶装置
JP5565704B2 (ja) * 2008-10-23 2014-08-06 日本電気株式会社 半導体記憶装置
CN113450850A (zh) * 2021-02-10 2021-09-28 北京航空航天大学 磁性存储单元、数据写入方法、存储器及设备

Also Published As

Publication number Publication date
JP4557841B2 (ja) 2010-10-06

Similar Documents

Publication Publication Date Title
JP4594839B2 (ja) 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリの製造方法、及び、磁気ランダムアクセスメモリのデータ書き込み方法
US7355884B2 (en) Magnetoresistive element
US6765824B2 (en) Magneto-resistance element capable of controlling the position and size of edge domain and the coercivity and magnetic memory
US7411263B2 (en) Magnetic memory device
TW200405289A (en) Magnetoresistive element and magnetic memory
JP2007115956A (ja) 半導体記憶装置
US7525837B2 (en) Magnetoresistive effect element and magnetic memory
US8565011B2 (en) Method of initializing magnetic memory element
US10529399B2 (en) Magnetic memory device
JP4557841B2 (ja) 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法
JP2006156844A (ja) 半導体記憶装置
JP4533701B2 (ja) 磁気メモリ
JP2006135292A (ja) 磁気抵抗効果素子
JP4594694B2 (ja) 磁気抵抗効果素子
JP2006108565A (ja) 磁気抵抗効果素子及び磁気記録装置
JP4630747B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2006128394A (ja) 磁気抵抗効果素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees